KR20100120006A

KR20100120006A - Power module package

Info

Publication number: KR20100120006A
Application number: KR1020090038986A
Authority: KR
Inventors: 유도재; 최석문; 김태현; 원보성; 장범식; 박지현
Original assignee: 삼성전기주식회사
Priority date: 2009-05-04
Filing date: 2009-05-04
Publication date: 2010-11-12

Abstract

PURPOSE: A power module package is provided to maximize the heat radiation of a power module package by installing a radiation plate on a first and second substrate. CONSTITUTION: A first substrate(100) includes a fist element mounting side. A second substrate(500) comprises a second element mounting side. Anode oxidation layers(113,513) are formed on the surface of a base plate. Circuit layers(130,530) are formed on the anode oxidation layers. Power devices(151,551), control devices(153,553) are bonded through solders(140,540).

Description

Power Module Package {POWER MODULE PACKAGE}

본 발명은 전력 모듈 패키지에 관한 것으로서, 보다 상세하게는 방열특성이 향상된 전력 모듈 패지기의 구조에 관한 것이다.The present invention relates to a power module package, and more particularly, to a structure of a power module packager having improved heat dissipation characteristics.

최근 전력용 전자 산업이 발전함에 따라 전자제품이 소형화 고밀도화되고 있다. 이에 따라 전자소자 자체의 크기를 줄이는 방법 외에도 최대한 많은 소자와 도선을 정해진 공간 내에 설치하는 방법이 반도체 패키지 설계에 있어 중요한 과제가 되고 있다. 이러한 패키지의 반도체 소자 및 배선 밀도는 점점 더 증가하고 있으며, 패키지 내부에서는 대량의 열이 발생한다. 이러한 고열은 전자 제품의 수명과 작동에 영향을 주기 때문에 고밀도 패키지의 방열 문제 또한 중요한 이슈가 되고 있다.With the recent development of the power electronics industry, electronic products are becoming smaller and denser. Accordingly, in addition to reducing the size of the electronic device itself, a method of installing as many devices and wires as possible within a predetermined space has become an important problem in the design of a semiconductor package. The semiconductor device and wiring density of such a package is increasing more and more, and a large amount of heat is generated inside the package. Heat dissipation of high density packages is also an important issue because these high temperatures affect the life and operation of electronic products.

도 1은 종래의 전력 모듈 패키지의 단면도이다. 이에 나타낸 바와 같이 전력 소자(15) 및 제어소자(13)를 포함한 반도체 소자들은 DCB 회로기판(10)의 금속표면에 납땜 또는 접합된다. 회로기판(10)은 모듈의 베이스플레이트(20)로부터 반도체 소자들을 전기적으로 절연시키는 역할을 하면서 동시에 열적 전도성을 가져야 한다. 이때 베이스플레이트(20)와 회로기판(10)은 세라믹(Al2O3, AlN, SiN, SiC) 또 는 유기물질(epoxy, polymide)로 절연되어 진다.1 is a cross-sectional view of a conventional power module package. As shown therein, the semiconductor elements including the power element 15 and the control element 13 are soldered or bonded to the metal surface of the DCB circuit board 10. The circuit board 10 should serve to electrically insulate the semiconductor devices from the base plate 20 of the module and at the same time have thermal conductivity. In this case, the base plate 20 and the circuit board 10 are insulated with ceramics (Al 2 O 3, AlN, SiN, SiC) or organic materials (epoxy, polymide).

반도체 소자(13, 15)의 윗면은 얇은 알루미늄 접합선으로 금속표면의 구조화된 영역에 연결된다. 또한 게이트저항, 전류/온도센서 같은 수동소자를 모듈 안에 집적할 수 있고, 보호 및 구동회로 소자 및 회로도 모듈 안에 집적할 수 있다.Top surfaces of semiconductor devices 13 and 15 are connected to structured regions of the metal surface by thin aluminum bond lines. In addition, passive elements such as gate resistors and current / temperature sensors can be integrated into the module, and protection and drive circuit elements and circuits can also be integrated into the module.

이러한 종래의 전력 모듈 패키지는 DCB(Direct Copper Bonding) 기판(10)을 이용하여 하나의 기판(10) 위에 다수의 전력소자(15)와 다이오드를 솔더링(17)하여 붙이고, 이를 열적(Thermal) 특성을 좋게 하기 위해 구리로 이루어진 베이스플레이트(20)에 솔더(23)를 이용하여 다시 붙인 후 하우징을 덮는 구조로 형성되었다. 그리고 전기적인 연결은 웨지 본딩(wedge bonding)을 이용하여 소자(13, 15)와 기판(10)을 연결하고, 기판(10)과 하우징의 터미널(27)에 연결시킨다. 반도체 소자(13, 15)와 와이어는 실리콘 겔에 의해 인캡슐레이션 되고, 베이스기판(20)의 이면에는 방열판(25)이 부착된다.The conventional power module package solders (17) a plurality of power devices (15) and diodes onto a single substrate (10) using a direct copper bonding (DCB) substrate 10, and thermal properties thereof. In order to improve the quality, the base plate 20 made of copper was reattached using a solder 23 and then formed to have a structure covering the housing. In addition, the electrical connection connects the elements 13 and 15 and the substrate 10 by using wedge bonding, and connects the substrate 10 and the terminal 27 of the housing. The semiconductor elements 13 and 15 and the wire are encapsulated by a silicon gel, and a heat sink 25 is attached to the rear surface of the base substrate 20.

그러나 상술한 바와 같은 구조의 종래의 전력 모듈 패키지는 다음과 같은 문제점이 있었다. However, the conventional power module package having the above structure has the following problems.

패키지 소형화에 따라 동일한 공간에 배치된 반도체 소자의 수가 늘어나 패키지의 내부에서 대량의 열이 발생하게 되는데, 방열판이 패키지의 하부에만 배치되는 구조이어서 방열이 효율적으로 이루어질 수 없었다.As the package size is reduced, the number of semiconductor devices arranged in the same space increases, and a large amount of heat is generated inside the package. Since the heat sink is disposed only at the bottom of the package, heat dissipation could not be efficiently performed.

또한, DCB 기판(10)을 사용함에 따라 방열 특성을 위해 고가인 대형 구리 플레이트(20)를 필요로 한다. 게다가 반도체 소자와 DCB 기판의 본딩 공정과 DCB 기판과 베이스플레이트의 본딩 공정의 두 번의 본딩 공정의 수행이 요구되어 공정이 복잡해짐은 물론, 반도체 소자(13, 15)와 DCB 기판(10)의 본딩 계면(17) 및 DCB 기판(10)과 베이스플레이트(20) 사이의 두 계면구조에 의해 방열특성이 저하되는 문제점이 있었다.In addition, as the DCB substrate 10 is used, an expensive large copper plate 20 is required for heat dissipation characteristics. In addition, the bonding process of the semiconductor element and the DCB substrate and the bonding process of the DCB substrate and the base plate are required to perform two bonding processes, which complicates the process and also bonds the semiconductor elements 13 and 15 and the DCB substrate 10. There is a problem that the heat dissipation characteristics are deteriorated by two interfaces between the interface 17 and the DCB substrate 10 and the base plate 20.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 전력 모듈 패키지의 구조 및 이에 사용된 모듈 기판의 구조를 개선하여 방열 성능이 향상되고 제조비용이 절감된 전력 모듈 패키지의 구조를 제안한다.The present invention was created to solve the problems of the prior art as described above, improving the structure of the power module package and the structure of the module substrate used therein to improve the heat dissipation performance and the structure of the power module package reduced manufacturing cost Suggest.

본 발명에 따른 전력 모듈 패키지는, 반도체 소자가 실장된 제1 소자실장면을 갖는 제1 기판; 및 반도체 소자가 실장된 제2 소자실장면을 가지며 상기 제2 소자실장면이 상기 제1 소자실장면과 대향하도록 상기 제1 기판 상부에 고정된 제2 기판;을 포함하는 것을 특징으로 한다.The power module package according to the present invention includes a first substrate having a first device mounting surface on which semiconductor devices are mounted; And a second substrate having a second device mounting surface on which a semiconductor device is mounted and fixed on the first substrate so that the second device mounting surface faces the first device mounting surface.

본 발명의 바람직한 한 특징으로서, 상기 제2 기판이 상기 제1 기판과 이격되어 상기 제1 기판 상부에 고정되도록 상기 제1 기판과 상기 제2 기판 사이에 개재된 스페이서 부재를 더 포함하는 것에 있다.According to a preferred feature of the present invention, the second substrate further comprises a spacer member interposed between the first substrate and the second substrate so as to be spaced apart from the first substrate and fixed on the first substrate.

본 발명의 바람직한 다른 특징으로서, 상기 제1 기판의 상기 제1 소자실장면의 반대면에 설치된 제1 방열판을 더 포함하는 것에 있다.It is another desirable feature of the present invention to further include a first heat sink provided on an opposite surface of the first element mounting surface of the first substrate.

본 발명의 바람직한 또 다른 특징으로서, 상기 제2 기판의 상기 제2 소자실장면의 반대면에 설치된 제2 방열판을 더 포함하는 것에 있다.It is still another desirable feature of the present invention to further include a second heat sink provided on an opposite surface of the second element mounting surface of the second substrate.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1 기판과 상기 제2 기판 사이에 형성된 내부공간을 외부와 차단하도록 상기 제1 기판과 상기 제2 기판을 감싸는 하우징; 상기 하우징 외부로 돌출된 리드프레임; 및 상기 내부공간에 충전된 실 리콘;을 더 포함하는 것에 있다.According to another preferred aspect of the present invention, a housing surrounding the first substrate and the second substrate to block an internal space formed between the first substrate and the second substrate from the outside; A lead frame protruding out of the housing; And silicon filled in the inner space.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1 기판 및 상기 제2 기판은 베이스플레이트, 상기 베이스플레이트 표면에 형성된 양극산화층, 상기 양극산화층 상부에 형성된 회로층, 및 상기 회로층 상부에 솔더링된 전력소자 및 제어소자를 포함하는 것에 있다.In another preferred aspect of the present invention, the first substrate and the second substrate is a base plate, an anodization layer formed on the surface of the base plate, a circuit layer formed on the anodization layer, and a power device soldered on the circuit layer And a control element.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1 소자실장면에 실장된 반도체 소자와 상기 제2 소자실장면에 실장된 반도체 소자의 위치가 중복되지 않도록 반도체 소자가 교번하여 배열된 것에 있다.Another preferable feature of the present invention is that the semiconductor elements are alternately arranged so that the positions of the semiconductor elements mounted on the first element mounting surface and the semiconductor elements mounted on the second element mounting surface do not overlap.

본 발명의 바람직한 또 다른 특징으로서, 상기 스페이서 부재는 상기 제1 기판과 상기 제2 기판 사이의 전기신호를 전달하는 금속 포스트인 것에 있다.In another preferred aspect of the present invention, the spacer member is a metal post for transmitting an electrical signal between the first substrate and the second substrate.

본 발명의 바람직한 또 다른 특징으로서, 상기 제1 기판 및 상기 제2 기판은 상기 양극산화층 상부에 적층된 절연층을 더 포함하는 것에 있다.In another preferred embodiment of the present invention, the first substrate and the second substrate further include an insulating layer stacked on the anodization layer.

본 발명의 바람직한 또 다른 특징으로서, 상기 베이스플레이트는 알루미늄으로 이루어진 것에 있다.As another preferred feature of the invention, the base plate is made of aluminum.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

본 발명에 따른 전력 모듈 패키지에 의하면 반도체 소자를 제1 기판 및 제2 기판에 분할 배치함으로 동일한 공간을 갖는 하나의 기판에 반도체 소자를 배치하는 것에 비하여 반도체 소자 사이의 거리를 최대화할 수 있으며, 제1 기판 및 제2 기판 모두에 방열판을 설치하는 것이 가능하기 때문에 전력 모듈 패키지의 열방출 성능을 극대화할 수 있는 장점이 있다.According to the power module package according to the present invention, by dividing the semiconductor device into the first substrate and the second substrate, the distance between the semiconductor devices can be maximized as compared with the arrangement of the semiconductor devices on one substrate having the same space. Since it is possible to install a heat sink on both the first substrate and the second substrate, there is an advantage of maximizing the heat dissipation performance of the power module package.

또한 본 발명에 사용된 전력 모듈 기판은 1개의 솔더 접합층만을 포함하기 때문에 2개의 솔더 접합층을 갖는 기존의 DCB 기판을 사용한 전력 모듈 기판에 비해 열전달 효율이 높은 장점을 갖는다.In addition, since the power module substrate used in the present invention includes only one solder bonding layer, the heat transfer efficiency is higher than that of the power module substrate using the conventional DCB substrate having two solder bonding layers.

이하, 본 발명에 따른 전력 모듈 패키지의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of a method for manufacturing a power module package according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

도 2 내지 도 4는 각각 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 바람직한 실시예의 단면도이다.2 to 4 are cross-sectional views of a preferred embodiment of a power module package according to a preferred embodiment of the present invention, respectively.

도 2에 도시된 바와 같이, 본 실시예에 따른 전력 모듈 패키지는 반도체 소자가 실장된 제1 소자실장면을 갖는 제1 기판(100) 및 반도체 소자가 실장된 제2 소자실장면을 가지며 제2 소자실장면이 제1 소자실장면과 대향하도록 제1 기판(100) 상부에 고정된 제2 기판(500)을 포함하는 구성이다. As shown in FIG. 2, the power module package according to the present embodiment has a first substrate 100 having a first device mounting surface on which semiconductor devices are mounted, a second device mounting surface on which semiconductor devices are mounted, and a second The device mounting surface includes a second substrate 500 fixed on the first substrate 100 so that the device mounting surface faces the first device mounting surface.

본 실시예에서 사용되는 제1 기판(100) 및 제2 기판(500)은 베이스플레이트(110, 510), 베이스플레이트(110, 510) 표면에 형성된 양극산화층(113, 513), 양극산화층(113, 513) 상부에 형성된 회로층(130, 530), 및 회로층(130, 530) 상부에 솔더(140, 540)에 의해 접합된 전력소자(151, 551) 및 제어소자(153, 553)를 포함하여 이루어진 것이 바람직하다. 즉, 본 실시예의 제1 기판(100) 및 제2 기판(500)은 종래의 패키지 기판과는 달리 DCB(Direct Copper Bonding) 기판을 포함하지 않으며 제1 기판(100) 및 제2 기판(500)의 구성 및 제조방법에 대해서는 추후에 상세히 서술한다. 다만 이에 앞서 DCB 기판이 없는 제1 기판(100) 및 제2 기판(500)의 사용은 본 발명의 바람직한 일 실시예일 뿐이며 본 발명이 이에 국한되는 것은 아니라는 점을 미리 밝혀둔다.The first substrate 100 and the second substrate 500 used in the present embodiment are the base plate (110, 510), anodization layer (113, 513), anodization layer 113 formed on the surface of the base plate (110, 510) And the power elements 151 and 551 and the control elements 153 and 553 bonded to the circuit layers 130 and 530 formed on the upper portion and the circuit layers 130 and 530 by the solders 140 and 540. It is preferable that it consists of. That is, unlike the conventional package substrate, the first substrate 100 and the second substrate 500 of the present embodiment do not include a direct copper bonding (DCB) substrate and the first substrate 100 and the second substrate 500. The configuration and manufacturing method of the will be described later in detail. However, prior to this, the use of the first substrate 100 and the second substrate 500 without the DCB substrate is only one preferred embodiment of the present invention, and the present invention is not limited thereto.

반도체 소자는 예를 들면 전력소자(151, 551) 및 제어소자(153, 553)가 될 수 있다. 반도체 소자와 반도체 소자 사이는 와이어(160)에 의해 전기적으로 연결되며, 반도체 소자와 회로층(130) 역시 와이어(161)에 의해 전기적으로 연결된다. 한편 회로층(130)은 리드핀과 와이어(163) 연결되어 하우징(600) 외부와 연통한다.The semiconductor device may be, for example, the power devices 151 and 551 and the control devices 153 and 553. The semiconductor device and the semiconductor device are electrically connected by the wire 160, and the semiconductor device and the circuit layer 130 are also electrically connected by the wire 161. Meanwhile, the circuit layer 130 is connected to the lead pin and the wire 163 to communicate with the outside of the housing 600.

스페이서 부재(300)는 제2 기판(500)이 제1 기판(100)과 이격되어 제1 기판(100) 상부에 고정되도록 제1 기판(100)과 제2 기판(500) 사이에 개재된다. 스페 이서 부재(300)는 물리적으로 제2 기판(500)을 제1 기판(100) 상부에 고정할 수 있는 경질의 소재로 이루어진다. 이때, 스페이서 부재(300)는 물리적으로 제2 기판(500)을 제2 기판(500) 상부에 고정할 뿐만 아니라 제1 기판(100)과 제2 기판(500)을 전기적으로 연결하는 기능을 수행하도록 형성할 수 있다. 스페이서 부재(300)가 상술한 물리적 기능과 전기적 기능을 수행하기 위해서는 금속 포스트인 것이 바람직하며, 예를 들면, 구리, 니켈, 알루미늄 등의 금속으로 이루어질 수 있다.The spacer member 300 is interposed between the first substrate 100 and the second substrate 500 so that the second substrate 500 is spaced apart from the first substrate 100 so as to be fixed on the first substrate 100. The spacer member 300 is made of a hard material that can physically fix the second substrate 500 to the upper portion of the first substrate 100. In this case, the spacer member 300 physically fixes the second substrate 500 to the upper portion of the second substrate 500, and performs a function of electrically connecting the first substrate 100 and the second substrate 500. It can be formed to. In order to perform the physical and electrical functions described above, the spacer member 300 is preferably a metal post. For example, the spacer member 300 may be made of metal such as copper, nickel, and aluminum.

하우징(600)은 제1 기판(100)과 제2 기판(500) 사이에 형성된 내부공간을 외부와 차단하도록 제1 기판(100)과 제2 기판(500)을 감싸는 구성이며 플라스틱 등 고분자 소재로 이루어진다. 제1 기판(100) 및 제2 기판(500)의 회로층(130, 530)과 접속하여 반도체 소자의 구동신호를 제공하는 리드핀(L1, L2)이 하우징(600) 외부로 돌출되어 있다. 리드핀(L1, L2)의 위치는 설계에 따라 변경될 수 있는데 도면에는 하우징(600)의 상방향으로 배치된 리드핀(L2)과 하우징(600)의 좌우측으로 돌출될 리드핀(L1)이 예시적으로 도시된다. 이때, 도 3에 도시된 바와 같이, 하우징(600) 내부에서 제2 기판(500)과 접속하는 리드핀(L2)이 제1 기판(100)과 접속하는 리드핀(L1)에 통합될 수 있다.The housing 600 surrounds the first substrate 100 and the second substrate 500 to block an internal space formed between the first substrate 100 and the second substrate 500 from the outside and is made of a polymer material such as plastic. Is done. Lead pins L1 and L2, which are connected to the circuit layers 130 and 530 of the first substrate 100 and the second substrate 500 to provide a driving signal of the semiconductor device, protrude out of the housing 600. The positions of the lead pins L1 and L2 may be changed according to the design. In the drawing, the lead pins L2 disposed upward of the housing 600 and the lead pins L1 to protrude to the left and right sides of the housing 600 are shown. Illustrated illustratively. In this case, as shown in FIG. 3, the lead pin L2 connecting to the second substrate 500 inside the housing 600 may be integrated into the lead pin L1 connecting to the first substrate 100. .

여기서 도시되지는 않았지만, 제1 기판(100) 및 제2 기판(500)과 하우징(600)에 의해 형성된 내부공간에는 반도체 소자(151, 153, 551, 553)와 와이어(160, 161, 163)를 외부의 진동 및 오염으로부터 보호하기 위해 실리콘 겔(silicone gel)이 충전된 것이 바람직하다.Although not shown here, the semiconductor devices 151, 153, 551, and 553 and the wires 160, 161, and 163 may be formed in the internal space formed by the first substrate 100, the second substrate 500, and the housing 600. It is preferred that the silicone gel is filled to protect it from external vibration and contamination.

한편 제1 기판(100)의 제1 소자실장면의 반대면 및 제2 기판(500)의 제2 소자실장면의 반대면에는 반도체 소자로부터 발생하는 열을 방출하기 위한 제1 방열판(170) 및 제2 방열판(570)이 구비된 것이 바람직하다. 제1 방열판(170) 및 제2 방열판(570)은 접착층(171, 571)에 의해 부착된다. 물론 도 4에 도시된 바와 같이, 제1 방열판(170)만을 구비한 구조나 도시되지는 않았지만 제2 방열판(570)만을 구비한 구조도 가능하다. 다만, 전력 패키지 모듈에서 발생하는 열의 방출을 효과적으로 수행하기 위해 제1 방열판(170) 및 제2 방열판(570)을 모두 구비한 것이 요구될 수 있다.On the other hand, the first heat sink 170 for dissipating heat generated from the semiconductor device on the opposite surface of the first device mounting surface of the first substrate 100 and the second device mounting surface of the second substrate 500 and It is preferable that the second heat sink 570 is provided. The first heat sink 170 and the second heat sink 570 are attached by the adhesive layers 171 and 571. Of course, as shown in FIG. 4, a structure having only the first heat sink 170 or a second heat sink 570 may be provided, although not shown. However, it may be required to have both the first heat sink 170 and the second heat sink 570 to effectively discharge the heat generated by the power package module.

도 5 내지 도 7은 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 제조방법을 개략적으로 도시하는 도면이다. 여기에서는 발명의 명료한 설명을 위해 하우징(600)을 도시하지는 않았지만, 제2 기판(500)을 제1 기판(100) 상부에 고정하기 이전 단계에 제1 기판(100)에 하우징(600)을 결합하는 것이 바람직할 수 있다.5 to 7 schematically illustrate a method of manufacturing a power module package according to a preferred embodiment of the present invention. Although the housing 600 is not shown here for the sake of clarity, the housing 600 may be disposed on the first substrate 100 before the second substrate 500 is fixed to the upper portion of the first substrate 100. It may be desirable to combine.

먼저, 도 5에 도시된 바와 같이, 제1 기판(100)이 제공되면 제1 기판(100)의 상부에 접착재(310)를 도포한다. 접착재(310)로는 솔더 또는 전도성 에폭시와 같은 전도성 접착재(310)를 이용한다. 접착재(310)의 도포 부위는 제1 기판(100)과 제2 기판(500)의 전기적인 연결 및 물리적 하중을 지지할 수 있는 위치를 고려하여 결정된다. 이때, 접착재(310) 이용 방식 이외에도 전해 도금을 통한 금속 포스트 형성 방식이 이용될 수 있다.First, as shown in FIG. 5, when the first substrate 100 is provided, the adhesive 310 is coated on the first substrate 100. As the adhesive 310, a conductive adhesive 310 such as solder or conductive epoxy is used. The application site of the adhesive 310 is determined in consideration of the position where the first substrate 100 and the second substrate 500 can support the electrical connection and the physical load. In this case, a metal post forming method through electroplating may be used in addition to the method of using the adhesive 310.

다음 도 6에 도시된 바와 같이 접착재(310)가 도포된 부위에 스페이서 부 재(300)를 부착한다. 상술한 바와 같이, 스페이서 부재(300)는 제2 기판(500)을 제1 기판(100)에 고정하는 물리적 기능 및 제1 기판(100)과 제2 기판(500)을 전기적으로 접속하는 전기적 기능을 수행하기 위해 구리, 니켈, 알루미늄 등의 금속 포스트로 이루어진 것이 바람직하다.Next, as shown in FIG. 6, the spacer member 300 is attached to a portion where the adhesive material 310 is applied. As described above, the spacer member 300 has a physical function of fixing the second substrate 500 to the first substrate 100 and an electrical function of electrically connecting the first substrate 100 and the second substrate 500. It is preferred to consist of metal posts such as copper, nickel, aluminum, etc. to carry out the process.

다음, 도 7에 도시된 바와 같이, 스페이서 부재(300) 상단 또는 제2 기판(500)의 스페이서 부재(300) 부착 위치에 접착재(330)를 도포하고 제2 기판(500)을 플립(Flip)하여 제1 기판(100) 상부에 올린 다음 승온하여 제2 기판(500)을 제1 기판(100)에 상부에 본딩 고정한다.Next, as shown in FIG. 7, the adhesive 330 is coated on the spacer member 300 or the attachment position of the spacer member 300 of the second substrate 500, and the second substrate 500 is flipped. By raising the upper portion of the first substrate 100 and then raising the temperature, the second substrate 500 is fixed to the upper portion of the first substrate 100 by bonding.

제2 기판(500)을 제1 기판(100) 상부에 부착함으로써 소자 실장면이 대향하도록 배치되어 소자가 2층에 걸쳐 배열된 전력 모듈 패키지를 제조할 수 있다.By attaching the second substrate 500 to the upper portion of the first substrate 100, the device mounting surfaces may be disposed to face each other, thereby manufacturing a power module package in which the devices are arranged over two layers.

도 8 및 도 9는 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 사시도를 도시한다. 도 8에 나타낸 바와 같이, 제1 기판(100) 및 제2 기판(500)이 제1 소자실장면과 제2 소자실장면이 대향하도록 배치되고 하우징(600)에 의해 내부공간이 형성된다. 도 8에는 제2 기판(500)이 하우징(600) 상부에 올려진 실시예가 도시되며, 하우징(600)의 외부로는 반도체 소자의 구동신호를 전송하는 리드핀(L1)과 터미널 단자(610)가 형성된다.8 and 9 show perspective views of a power module package according to a preferred embodiment of the present invention. As shown in FIG. 8, the first substrate 100 and the second substrate 500 are disposed so that the first device mounting surface and the second device mounting surface face each other, and an inner space is formed by the housing 600. 8 illustrates an embodiment in which the second substrate 500 is mounted on the housing 600, and the lead pin L1 and the terminal terminal 610 for transmitting a driving signal of the semiconductor device to the outside of the housing 600. Is formed.

이때, 제1 소자실장면에 실장된 반도체 소자와 제2 소자실장면에 실장된 반도체 소자의 위치가 중복되지 않도록 반도체 소자가 교번하여 지그재그로 배열된 것이 바람직하다. 반도체 소자의 위치가 중복되지 않도록 지그재그로 배치하는 방식에는 여러가지가 있을 수 있으며, 본 실시예에서는 제1 기판(100)의 전력소 자(151)과 제2 기판(500)의 전력소자(551)가 열을 달리하여 배열된 것이 예시적으로 도시된다. At this time, it is preferable that the semiconductor elements are alternately arranged in a zigzag manner so that the positions of the semiconductor elements mounted on the first element mounting surface and the semiconductor elements mounted on the second element mounting surface do not overlap. There may be a variety of ways in which the positions of the semiconductor elements are arranged in a zigzag manner, and in this embodiment, the power device 151 of the first substrate 100 and the power device 551 of the second substrate 500 Arranged with different columns is illustrated by way of example.

즉, 본 실시예에 따른 전력 모듈 패키지를 위에서 내려다볼 때 제1 소자실장면에 실장된 소자와 제2 소자실장면에 실장된 소자가 겹치기 않도록 소자들이 배치되면 족하다. 이러한 이유는 고열을 방출하는 반도체 소자를 근접하게 배치되는 것을 피해 반도체 소자를 보호하고 국부적인 열적 불균형이 발생하는 것을 억제하며 내부공간의 열 방출을 효과적으로 달성하기 위함이다.That is, when the power module package according to the present embodiment is viewed from above, the devices may be disposed so that the devices mounted on the first device mounting surface and the devices mounted on the second device mounting surface do not overlap. This is to protect the semiconductor device from being disposed in close proximity to the semiconductor device emitting high heat, to suppress the occurrence of local thermal imbalance, and to effectively achieve heat dissipation in the internal space.

도 9에는 제2 기판(500)이 하우징(600) 내부로 삽입된 구조의 실시예가 도시되고 리드핀(L2)이 하우징(600)의 상방향으로 돌출된 예를 보여준다.9 illustrates an embodiment of a structure in which the second substrate 500 is inserted into the housing 600 and shows an example in which the lead pin L2 protrudes upward of the housing 600.

제2 기판(500)이 제1 기판(100) 상부에 부착되면 제1 기판(100)과 제2 기판(500) 사이에 실리콘 겔(미도시)을 충전하여 내부 구조를 보호한다.When the second substrate 500 is attached to the upper portion of the first substrate 100, a silicon gel (not shown) is filled between the first substrate 100 and the second substrate 500 to protect the internal structure.

본 실시예에 따른 전력 모듈 패키지에 의하면 반도체 소자를 제1 기판(100) 및 제2 기판(500)에 분할 배치함으로 동일한 공간을 갖는 하나의 기판에 반도체 소자를 배치하는 것에 비하여 반도체 소자 사이의 거리를 최대화할 수 있으며, 제1 기판(100) 및 제2 기판(500) 모두에 방열판을 설치하는 것이 가능하기 때문에 전력 모듈 패키지의 열방출 성능을 극대화할 수 있는 장점이 있다.According to the power module package according to the present exemplary embodiment, the semiconductor device is disposed on the first substrate 100 and the second substrate 500 so that the distance between the semiconductor devices is lower than that of the semiconductor devices on one substrate having the same space. Since the heat sink may be installed on both the first substrate 100 and the second substrate 500, the heat dissipation performance of the power module package may be maximized.

또한, 파워 모듈의 특성상 반도체 소자의 병렬 전류 연결을 제1 기판(100) 및 제2 기판(500)의 위 아래로 연결시켜 전기적 특성 향상할 수 있다.In addition, due to the characteristics of the power module, the parallel current connection of the semiconductor devices may be connected to the upper and lower sides of the first substrate 100 and the second substrate 500 to improve electrical characteristics.

또한, 반도체 소자 사이의 거리를 충분히 이격시켜 배치하는 것이 가능하기 때문에 고용량 칩을 사용하는 대신 저가격의 저용량 칩을 병렬로 연결시켜 구현할 수 있는 장점이 있다.In addition, since the distance between the semiconductor devices can be sufficiently spaced apart, there is an advantage that low-cost low-capacity chips can be connected in parallel instead of using a high-capacity chip.

또한, 두께는 증가 하지만 칩이 실장되는 면이 두 배로 증가 되기 때문에 기존 모듈에 비해 크기를 1/2로 줄일 수 있다.In addition, the thickness is increased, but since the surface where the chip is mounted is doubled, the size can be reduced to 1/2 compared to the existing module.

도 10 내지 도 13은 제1 기판(100)을 제조하는 공정을 공정순서대로 도시하는 도면이다. 10 to 13 are diagrams showing a process of manufacturing the first substrate 100 in the order of processes.

먼저, 도 10에 도시된 바와 같이, 양극산화층(113)이 형성된 베이스플레이트(110)의 상부 회로층(130)에 솔더(140)를 도포한다. 베이스플레이트(110)는 구리, 알루미늄 등의 금속판이 될 수 있으며, 비용 측면에서 알루미늄을 사용하는 것이 바람직하다. 도면에는 베이스플레이트(110)의 표면 전체에 양극산화층(113)이 형성된 것을 예시적으로 도시하였지만 양극산화층(113)은 추후에 반도체 소자 등이 실장되는 소자실장면에만 형성된 것도 가능하다. First, as shown in FIG. 10, the solder 140 is coated on the upper circuit layer 130 of the base plate 110 on which the anodization layer 113 is formed. Base plate 110 may be a metal plate such as copper, aluminum, it is preferable to use aluminum in terms of cost. In the drawing, the anodization layer 113 is formed on the entire surface of the base plate 110 by way of example. However, the anodization layer 113 may be formed only on a device mounting surface on which semiconductor devices and the like are mounted later.

이때, 선택적으로 양극산화층(113) 상부에 적층된 절연층(미도시)을 더 포함할 수 있다. 이 경우에도 양극산화층(113)이 있기 때문에 절연층을 두께를 얇게 할 수 있다.At this time, it may further include an insulating layer (not shown) selectively stacked on the anodization layer 113. Also in this case, since the anodization layer 113 is present, the insulating layer can be made thin.

다음, 도 11에 도시된 바와 같이, 전력 소자(151), 제어 소자(153) 등의 반도체 소자를 솔더(140) 상부에 배치하고, 리플로우 공정을 수행하여 도 12에 도시된 바와 같이, 반도체 소자를 고정한다.Next, as shown in FIG. 11, the semiconductor device such as the power device 151 and the control device 153 is disposed on the solder 140, and a reflow process is performed to show the semiconductor as shown in FIG. 12. Secure the device.

다음, 도 13에 도시된 바와 같이, 반도체 소자와 반도체 소자 또는 반도체 소자와 회로층(130)을 전기적으로 접속하는 와이어(161) 본딩을 수행한다. 제2 기 판(500) 역시 제1 기판(100)과 동일한 공정을 제조할 수 있다.Next, as shown in FIG. 13, bonding of the semiconductor element and the semiconductor element or the semiconductor element and the circuit layer 130 is performed. The second substrate 500 may also manufacture the same process as the first substrate 100.

상술한 공정으로 제조된 제1 기판(100)은 1개의 솔더(140) 접합층만을 포함하기 때문에 2개의 솔더(140) 접합층을 갖는 기존의 DCB 기판을 사용한 전력 모듈 기판에 비해 열전달 효율이 높은 장점을 갖는다.Since the first substrate 100 manufactured by the above-described process includes only one solder 140 bonding layer, the heat transfer efficiency is higher than that of a power module substrate using a conventional DCB substrate having two solder 140 bonding layers. Has an advantage.

또한, 기존 DCB 기판은 두번의 픽앤드플레이스(Pick&Placement) 공정과 리플로우(Reflow) 공정이 필요했으나 본 실시예에서는 픽앤드플레이스 공정과 리플로우 공정을 1회로 줄일 수 있어 제조공정의 신뢰성을 향상할 수 있다.In addition, the existing DCB substrate required two pick and place processes and a reflow process, but in this embodiment, the pick and place process and the reflow process can be reduced to one time, thereby improving reliability of the manufacturing process. Can be.

또한, 양극 산화층 상부에 절연층을 구비하는 경우라도 기존의 절연층보다 두께를 얇게 할 수 있기 때문에 열 특성이 향상된다.In addition, even when the insulating layer is provided on the anodization layer, since the thickness can be made thinner than the existing insulating layer, the thermal characteristics are improved.

또한, 베이스플레이트(110)로 알루미늄을 사용하는 경우 구리 플레이트를 사용한 경우에 비해 공정비용을 절감할 수 있다.In addition, when aluminum is used as the base plate 110, the process cost may be reduced compared to the case where the copper plate is used.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1은 종래의 전력 모듈 패키지의 단면도이다.1 is a cross-sectional view of a conventional power module package.

도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 바람직한 실시예의 단면도이다.2 to 4 are cross-sectional views of a preferred embodiment of a power module package according to a preferred embodiment of the present invention.

도 5 내지 도 7은 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 제조방법을 개략적으로 도시하는 도면이다.5 to 7 schematically illustrate a method of manufacturing a power module package according to a preferred embodiment of the present invention.

도 8 및 도 9는 본 발명의 바람직한 실시예에 따른 전력 모듈 패키지의 사시도를 도시한다.8 and 9 show perspective views of a power module package according to a preferred embodiment of the present invention.

도 10 내지 도 13은 제1 기판을 제조하는 공정을 공정순서대로 도시하는 도면이다. 10 to 13 are diagrams showing a process of manufacturing the first substrate in the order of processes.

< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>

100 제1 기판 500 제2 기판100 First Substrate 500 Second Substrate

110, 510 베이스플레이트 113, 513 양극산화층110, 510 Baseplate 113, 513 Anodization Layer

130, 530 회로층 140, 540 솔더130, 530 Circuit Layer 140, 540 Solder

151, 551 전력소자 153, 553 제어소자151, 551 Power Device 153, 553 Control Device

160, 161 와이어 171, 571 접착층160, 161 wire 171, 571 adhesive layer

170 제1 방열판 570 제2 방열판170 First heat sink 570 Second heat sink

300 스페이서 부재300 spacer member

Claims

A first substrate having a first device mounting surface on which a semiconductor device is mounted; And

A second substrate having a second device mounting surface on which a semiconductor device is mounted and fixed on the first substrate so that the second device mounting surface faces the first device mounting surface;

Power module package comprising a.

The method of claim 1,

And a spacer member interposed between the first substrate and the second substrate such that the second substrate is spaced apart from the first substrate and is fixed on the first substrate.

The method of claim 1,

And a first heat sink installed on an opposite surface of the first device mounting surface of the first substrate.

The method of claim 1,

And a second heat sink installed on an opposite surface of the second device mounting surface of the second substrate.

The method of claim 1,

A housing surrounding the first substrate and the second substrate to block an internal space formed between the first substrate and the second substrate from the outside;

A lead frame protruding out of the housing; And

Silicon filled in the inner space;

The power module package further comprises.

The method of claim 1,

The first substrate and the second substrate includes a base plate, an anodization layer formed on the surface of the base plate, a circuit layer formed on the anodization layer, and a power device and a control device soldered on the circuit layer. Power module package.

The method of claim 1,

And the semiconductor devices are alternately arranged such that the positions of the semiconductor devices mounted on the first device mounting surface and the semiconductor devices mounted on the second device mounting surface do not overlap.

The method of claim 2,

The spacer member is a power module package, characterized in that the metal post for transmitting an electrical signal between the first substrate and the second substrate.

The method of claim 6,

The first substrate and the second substrate further comprises an insulating layer stacked on the anodization layer.

The method of claim 6,

The base plate is a power module package, characterized in that made of aluminum.