KR20100108073A - Level shifter using bootstrap capacitor, inverter having the same, and level shifting method thereof - Google Patents

Level shifter using bootstrap capacitor, inverter having the same, and level shifting method thereof Download PDF

Info

Publication number
KR20100108073A
KR20100108073A KR1020090026541A KR20090026541A KR20100108073A KR 20100108073 A KR20100108073 A KR 20100108073A KR 1020090026541 A KR1020090026541 A KR 1020090026541A KR 20090026541 A KR20090026541 A KR 20090026541A KR 20100108073 A KR20100108073 A KR 20100108073A
Authority
KR
South Korea
Prior art keywords
voltage
output
output voltage
level
terminal
Prior art date
Application number
KR1020090026541A
Other languages
Korean (ko)
Other versions
KR101066226B1 (en
Inventor
박시홍
고민정
김준식
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020090026541A priority Critical patent/KR101066226B1/en
Publication of KR20100108073A publication Critical patent/KR20100108073A/en
Application granted granted Critical
Publication of KR101066226B1 publication Critical patent/KR101066226B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE: A level shift using a bootstrap capacitor, an inverter including the same, and a level shifting method thereof are provided to adaptively shift the level of an input signal by using a bootstrap capacitor and a diode. CONSTITUTION: A level shifter(10) includes a first output voltage generator(11) to output a first voltage or second voltage as a first output voltage based on an input signal. The level shifter includes a second output voltage generator(13) to charge electric charges based on the voltage level of the first output voltage. A second output voltage generator outputs the voltage corresponding to the charge as a second output voltage. The first output voltage generator includes a first driver outputting the first output voltage and a first diode connected between the first driver and the second output voltage generator.

Description

부트스트랩 커패시터를 이용한 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법{Level shifter using bootstrap capacitor, inverter having the same, and level shifting method thereof} Level shifter using bootstrap capacitor, an inverter including the level shifter, and a level shifting method {Level shifter using bootstrap capacitor, inverter having the same, and level shifting method

본 발명은 레벨 쉬프터에 관한 것으로, 보다 상세하게는 부트스트랩 커패시터(Bootstrap capacitor)를 이용한 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법에 관한 것이다. The present invention relates to a level shifter, and more particularly, to a level shifter using a bootstrap capacitor, an inverter including the level shifter, and a level shifting method.

일반적으로 레벨 쉬프터는 접지 전원, 저전압 전원, 및 고전압 전원을 이용하여 저전압레벨의 신호를 고전압레벨로 바꿀 수 있다.In general, the level shifter uses a ground power supply, a low voltage power supply, and a high voltage power supply to convert a low voltage level signal into a high voltage level.

상기 레벨 쉬프터는 HVIC, Optocoupler, 또는 Transformer등을 사용할 수 있는데, 이들을 이용한 레벨 쉬프터의 제조 과정에 따른 제조 원가 및 차지하는 면적이 커질 수 있다. 예컨대, 종래의 기술에 따른 레벨 쉬프터는 Optocoupler 또는 Transformer등의 IC를 별도로 추가하기 때문에 비용이 높고 IC또는 IC주변의 회로만큼 차지하는 면적이 커질 수 있는바, 이에 대한 방안이 필요한 실정이다.The level shifter may use an HVIC, an optocoupler, or a transformer, and the manufacturing cost and the area occupied by the manufacturing process of the level shifter using these may be increased. For example, since the level shifter according to the related art additionally adds an IC such as an optocoupler or a transformer, the cost is high and the area occupied by the IC or a circuit around the IC can be increased.

따라서 본 발명이 이루고자 하는 기술적인 과제는 회로의 집적화를 통하여 차지하는 면적을 줄일 수 있는 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide a level shifter, an inverter including the level shifter, and a level shifting method capable of reducing the area occupied by the integration of a circuit.

또한, 본 발명이 이루고자 하는 기술적인 과제는 부트스트랩 커패시터와 다이오드를 이용하여 비용과 면적을 감소 시킬 수 있는 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법을 제공하는 것이다.In addition, the technical problem to be achieved by the present invention is to provide a level shifter, an inverter including the level shifter, and a level shifting method that can reduce the cost and area by using a bootstrap capacitor and a diode.

상기 기술적 과제를 해결하기 위한　레벨 쉬프터는, 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함할 수 있다.In order to solve the above technical problem, a level shifter includes: a first output voltage generator configured to output a first voltage or a second voltage as a first output voltage based on an input signal; And a second output voltage generator configured to charge a charge based on the voltage level of the first output voltage and output a voltage corresponding to the charged charge as a second output voltage.

상기 제1 출력 전압발생부는, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 제1 출력전압으로서 출력하는 제1 드라이버; 및 상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함 할 수 있다.The first output voltage generator may include a first driver configured to output the first voltage and the second voltage as a first output voltage based on the input signal; And a first diode connected between the first driver and the second output voltage generator and switched in response to the first output voltage.

상기 제1 다이오드는, 고전압 다이오드인 레벨 쉬프터일 수 있다. The first diode may be a level shifter that is a high voltage diode.

상기 제2 출력 전압발생부는, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함 할 수 있다.The second output voltage generator may include a capacitor connected between the first terminal and the common terminal to bootstrap the first output voltage; And an output unit configured to output a bootstrap voltage corresponding to a charge charged in the capacitor as the second output voltage based on the voltage level of the first output voltage.

상기 출력부는, 상기 공통단자와 제1 노드 사이에 접속되는 제2 다이오드; 상기 제1 노드와 상기 제1 단자 사이에 접속되는 제3 다이오드; 상기 제1 노드와 제2 노드 사이에 접속되는 제1 저항; 상기 제2 노드와 출력노드 사이에 접속되고, 상기 제2 노드의 전압 레벨에 기초하여 상기 부트스트랩 전압 또는 상기 공통단자의 전압을 상기 출력노드로 출력하는 제2 드라이버; 및 상기 공통단자와 상기 제2 노드 사이에 접속되는 제2 저항을 포함하며, 상기 제1 출력전압은 상기 제1 노드로 입력될 수 있다.The output unit may include a second diode connected between the common terminal and the first node; A third diode connected between the first node and the first terminal; A first resistor connected between the first node and a second node; A second driver connected between the second node and an output node and outputting the bootstrap voltage or the voltage of the common terminal to the output node based on the voltage level of the second node; And a second resistor connected between the common terminal and the second node, wherein the first output voltage is input to the first node.

상기 제2 드라이버는 인버터일 수 있다.The second driver may be an inverter.

상기 기술적 과제를 해결하기 위한 인버터는, 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하거나, 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 레벨 쉬프터; 및 상기 레벨 쉬프터의 출력전압에 기초하여 제3 전압 또는 상기 제2 전압을 상기 입력신호의 인버팅 신호로서 출력하는 출력블록을 포함 할 수 있다.An inverter for solving the above technical problem may be configured to output a first voltage or a second voltage as a first output voltage based on an input signal, or to charge a charge based on a voltage level of the first output voltage, A level shifter for outputting a corresponding voltage as a second output voltage; And an output block outputting the third voltage or the second voltage as an inverting signal of the input signal based on the output voltage of the level shifter.

상기 레벨 쉬프터는, 상기 입력신호에 기초하여 상기 제1 전압 또는 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 상기 제1 출력전압의 상기 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함 할 수 있다.The level shifter may include a first output voltage generator configured to output the first voltage or the second voltage as the first output voltage based on the input signal; And a second output voltage generator configured to charge a charge based on the voltage level of the first output voltage and output a voltage corresponding to the charged charge as a second output voltage.

상기 제1 출력 전압발생부는, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 드라이버; 및 상기 제1 드라 이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함 할 수 있다.The first output voltage generator may include a first driver configured to output the first voltage and the second voltage as the first output voltage based on the input signal; And a first diode connected between the first driver and the second output voltage generator and switched in response to the first output voltage.

상기 제2 출력 전압발생부는, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함 할 수 있다.The second output voltage generator may include a capacitor connected between the first terminal and the common terminal to bootstrap the first output voltage; And an output unit configured to output a bootstrap voltage corresponding to a charge charged in the capacitor as the second output voltage based on the voltage level of the first output voltage.

상기 인버터는 출력단자로 상기 인버팅된 신호를 출력하며, 상기 출력블록은, 상기 제1 출력전압에 응답하여 게이팅되어 상기 출력단자와 상기 제2 전압 사이의 전기적 경로를 형성하는 제1 스위치; 및 상기 제2 출력전압에 응답하여 게이팅되어 상기 제3 전압과 출력단자 사이의 전기적 경로를 형성하는 제2 스위치를 포함 할 수 있다.The inverter outputs the inverted signal to an output terminal, the output block comprising: a first switch gated in response to the first output voltage to form an electrical path between the output terminal and the second voltage; And a second switch gated in response to the second output voltage to form an electrical path between the third voltage and the output terminal.

출력블록은, 상기 출력단자와 상기 제2 전압 사이에 접속되는 제4 다이오드; 및 상기 제3 전압과 상기 출력단자 사이에 접속되는 제5 다이오드를 더 포함 할 수 있다.The output block includes: a fourth diode connected between the output terminal and the second voltage; And a fifth diode connected between the third voltage and the output terminal.

상기 출력블록은, 상기 제1 스위치와 상기 제2 스위치 사이에 접속되어 상기 제3 전압과 상기 제2 전압과의 상단락을 방지하는 제6 다이오드를 더 포함 할 수 있다.The output block may further include a sixth diode connected between the first switch and the second switch to prevent an upper end of the third voltage and the second voltage.

상기 제2 스위치의 게이트 단자와 상기 제1 스위치의 제1 단자는 서로 접속될 수 있다.The gate terminal of the second switch and the first terminal of the first switch may be connected to each other.

상기 기술적 과제를 해결하기 위한 레벨 쉬프팅 방법은, 입력신호에 응답하 여 제1 전압 또는 제2 전압을 제1 출력전압으로서 발생하는 단계; 및 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 단계를 포함 할 수 있다.The level shifting method for solving the above technical problem comprises the steps of: generating a first voltage or a second voltage as a first output voltage in response to an input signal; And charging a charge based on the voltage level of the first output voltage and outputting a voltage corresponding to the charged charge as a second output voltage.

상술한 바와 같이 본 발명에 따른 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법은 부트스트랩 커패시터와 다이오드를 이용하여 입력신호를 적응적으로 레벨 시프트 시킬 수 있는 효과가 있다. As described above, the level shifter, the inverter including the level shifter, and the level shifting method of the present invention have an effect of adaptively level shifting an input signal using a bootstrap capacitor and a diode.

또한, 본 발명에 따른 레벨 쉬프터, 상기 레벨 쉬프터를 포함하는 인버터, 및 레벨 쉬프팅 방법은 BCDMOS공정을 이용하여 집적화함으로써 차지하는 면적을 줄일 수 있는 효과가 있다. In addition, the level shifter, the inverter including the level shifter, and the level shifting method according to the present invention have an effect of reducing the area occupied by integration using a BCDMOS process.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예컨대 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another, for example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly the second component. It may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이 해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 레벨 쉬프터의 회로도이다. 산업용 인버터(예컨대, 하프 브리지 인버터(half-bridge inverter) 또는 풀 브리지 인버터(full-bridge inverter)) 또는 컨버터(예컨대, 벅 컨버터 등)에 이용될 수 있으며, BCDMOS(Bipolar-CMOS-DMOS)공정을 이용하여 하나의 집적회로로 구현될 수 있는 레벨 쉬프터(10)는 제1 출력 전압발생부(11) 및 제2 출력 전압발생부(13)을 포함할 수 있다. 1 is a circuit diagram of a level shifter according to an embodiment of the present invention. It can be used in industrial inverters (e.g. half-bridge inverters or full-bridge inverters) or converters (e.g. buck converters, etc.), and the Bipolar-CMOS-DMOS (BCDMOS) process is used. The level shifter 10, which may be implemented as a single integrated circuit, may include a first output voltage generator 11 and a second output voltage generator 13.

제1 출력 전압발생부(11) 및 제2 출력 전압발생부(13)는 입력신호(VIN_L)에 기초하여 서로 다른 레벨을 갖는 출력전압(예컨대, 제1 출력전압(VGL) 및 제2 출력전압(VGH))을 발생할 수 있다. The first output voltage generator 11 and the second output voltage generator 13 may output output voltages having different levels (eg, the first output voltage V GL and the second output voltage based on the input signal V IN_L ). Output voltage (V GH )).

제1 출력 전압발생부(11)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력할 수 있다. The first output voltage generator 11 may output the first voltage V L or the second voltage Gnd (eg, the ground voltage) as the first output voltage V GL in response to the input signal V IN_L . Can be.

제1 출력 전압발생부(11)는 제1 드라이버(Dr1) 및 제1 다이오드(D1)를 포함할 수 있다. 상기 제1 드라이버(Dr1)는 입력신호(VIN_L)에 기초하여 제1 전압(VL) 또는 제2 전압(Gnd)을 제1 출력전압(VGL)으로서 출력할 수 있다. The first output voltage generator 11 may include a first driver Dr1 and a first diode D1. The first driver Dr1 may output the first voltage V L or the second voltage Gnd as the first output voltage V GL based on the input signal V IN_L .

제1 다이오드(D1)는 제1 드라이버(Dr1)의 출력단자(A)와 제2 출력 전압발생부(13) 사이에 접속되고 상기 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)에 응답하여 스위칭될 수 있다.The first diode D1 is connected between the output terminal A of the first driver Dr1 and the second output voltage generator 13 and is connected to the first output voltage V GL , that is, the output terminal A. And a voltage corresponding to the difference of the common terminal Com).

이때, 상기 제1 다이오드(D1)는 고전압 다이오드(high- voltage diode)일 수 있다. In this case, the first diode D1 may be a high-voltage diode.

제2 출력 전압발생부(13)는 제1 출력전압(VGL)의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압(VGH)으로서 출력할 수 있다. The second output voltage generator 13 charges a charge based on the voltage level of the first output voltage V GL and outputs a voltage corresponding to the charged charge as the second output voltage V GH .

제2 출력 전압발생부(13)는 커패시터(또는, 부트스트랩 커패시터, CH) 및 출력부(14)를 포함할 수 있다. 상기 커패시터(CH)는 제1 단자(BN, 또는, High side gate driver floating supply 또는 하이 사이드 전원단자)와 공통단자(Com) 사이에 접속되고, 제1 출력전압(VGL)을 부트스트랩하고 부트스트랩된 전압(이하,'부트스트랩 전압'이라고 한다.)을 출력할 수 있다.The second output voltage generator 13 may include a capacitor (or a bootstrap capacitor, C H ) and an output unit 14. The capacitor C H is connected between the first terminal BN or the high side gate driver floating supply or the high side power supply terminal and the common terminal Com, and bootstraps the first output voltage V GL . The bootstrap voltage (hereinafter, referred to as a "bootstrap voltage") may be output.

보다 상세하게는, 커패시터(CH)는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 전송된 전류와 상응하는 전압을 부트스트랩하여 충전할 수 있다.More specifically, the capacitor C H may bootstrap and charge a voltage corresponding to the current transmitted through the first diode D1 and the third diode D3.

예컨대, 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)이 제1 레벨(예컨대, 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압(threshold voltage) 보다 큰 레벨)을 갖는 경우, 상기 제1 다이오드(D1) 및 상기 제3 다이오드(D3)는 각각 턴 온된다. For example, the first output voltage V GL , that is, the voltage corresponding to the difference between the output terminal A and the common terminal Com, is at a first level (for example, the first diode D1 and the third diode D3). In the case of having a level greater than a threshold voltage, the first diode D1 and the third diode D3 are turned on.

따라서, 제1 드라이버(Dr1)에서 출력되는 출력전류는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 커패시터(CH)로 인가되고, 상기 커패시터(CH)는 인가된 전류와 상응하는 전하를 부트스트랩할 수 있다. Therefore, the output current output from the first driver Dr1 is applied to the capacitor C H through the first diode D1 and the third diode D3, and the capacitor C H corresponds to the applied current. Charge can be bootstrap.

도 2는 도 1의 커패시터에 충전되는 부트스트랩 전압을 설명하기 위한 도면 으로, 도 1과 도 2를 참조하면, 입력신호(VIN_L)가 제1 레벨을 갖고, 제1 출력전압(VGL)이 제1 전압(VL) 레벨인 경우(T1 에서 T3 구간 및 T4에서 T5 구간), 커패시터(CH)는 제1 전압(VL)과 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압의 차이에 상응하는 전압을 충전한다. FIG. 2 is a diagram illustrating a bootstrap voltage charged in the capacitor of FIG. 1. Referring to FIGS. 1 and 2, the input signal V IN_L has a first level and the first output voltage V GL . At the first voltage V L level (T1 to T3 section and T4 to T5 section), the capacitor C H includes the first voltage V L , the first diode D1, and the third diode D3. Charge the voltage corresponding to the difference in threshold voltage.

또한, 입력신호(VIN_L)가 제1 레벨보다 작은 제2 레벨을 갖고, 제1 출력전압(VGL)이 제2 전압 레벨(예컨대, 제2 전압(Gnd) 레벨)을 갖는 경우(T3 에서 T4 구간), 커패시터(CH)에 충전된, 제1 전압(VL)과 제1 다이오드(D1) 및 제3 다이오드(D3)의 문턱전압의 차이에 상응하는 전압은 제2 드라이버(I1) 쪽으로 출력된다.Further, when the input signal V IN_L has a second level smaller than the first level and the first output voltage V GL has a second voltage level (eg, the second voltage Gnd level) (at T3). T4 section) and the voltage corresponding to the difference between the threshold voltages of the first voltage VL and the first diode D1 and the third diode D3 charged in the capacitor C H toward the second driver I1. Is output.

즉, 본 발명의 실시 예에 따른 레벨 쉬프터(10)는 입력신호(VIN_L)의 전압 레벨에 기초하여 적응적으로(adaptively) 상기 커패시터(CH)를 충방전하고 레벨 쉬프팅된 전압(제1 출력전압(VGL) 또는 제2 출력전압(VGH))을 출력할 수 있는 효과가 있다.That is, the level shifter 10 according to the embodiment of the present invention adaptively charges and discharges the capacitor C H based on the voltage level of the input signal V IN_L , and the level shifted voltage (first). The output voltage V GL or the second output voltage V GH may be output.

다시 도 1을 참조하면, 출력부(14)는 제1 출력전압(VGL)의 전압 레벨에 기초하여 커패시터(CH)에 저장된 부트스트랩 전압 또는 공통단자(Com)의 전압을 제2 출력전압(VGH)으로서 출력할 수 있다.Referring back to FIG. 1, the output unit 14 may convert the bootstrap voltage or the voltage of the common terminal Com stored in the capacitor C H based on the voltage level of the first output voltage V GL to the second output voltage. It can output as (V GH ).

출력부(14)는 제2 다이오드(D2), 제3 다이오드(D3), 제1 저항(R1), 제2 저항(R2), 및 제2 드라이버(I1)를 포함할 수 있다. 상기 제2 다이오드(D2)는 공통단자(Com)와 제1 노드(N1) 사이에 접속되어 상기 공통단자(Com)의 전압레벨을 제어할 수 있다. 예컨대, 공통단자(Com)의 전압레벨은 제1 노드(N1)의 전압레벨보다 상승하더라도 상기 제2 다이오드(D2)의 문턱전압보다 상승할 수 없다.The output unit 14 may include a second diode D2, a third diode D3, a first resistor R1, a second resistor R2, and a second driver I1. The second diode D2 may be connected between the common terminal Com and the first node N1 to control the voltage level of the common terminal Com. For example, the voltage level of the common terminal Com may not rise above the threshold voltage of the second diode D2 even if the voltage level rises above the voltage level of the first node N1.

제3 다이오드(D3)는 제1 노드(N1)와 제1 단자(BN) 사이에 접속되어 제1 노드(N1)에 흐르는 전류를 상기 제1 단자(BN)로 스위칭할 수 있다.The third diode D3 may be connected between the first node N1 and the first terminal BN to switch the current flowing through the first node N1 to the first terminal BN.

제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2)에 접속될 수 있으며, 제2 저항(R2)은 상기 제2 노드(N2)와 공통단자(Com) 사이에 접속되고, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압 레벨에 기초하여 커패시터(CH)에 충전된 부트스트랩 전압 또는 공통단자(Com)의 전압을 출력노드(A')로 출력할 수 있다. The first resistor R1 may be connected to the first node N1 and the second node N2, and the second resistor R2 may be connected between the second node N2 and the common terminal Com. The second driver I1 may output the bootstrap voltage charged on the capacitor C H or the voltage of the common terminal Com to the output node A ′ based on the voltage level of the second node N2. Can be.

예컨대, 제2 드라이버(I1)는 제1 출력전압(VGL)과 공통단자(Com) 사이의 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 큰 레벨을 갖는 경우, 로우 레벨(예컨대, "0" 레벨)을 갖는 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다. For example, the second driver I1 may have a low level when the voltage between the first output voltage V GL and the common terminal Com has a level greater than the threshold voltage of the first diode D1. For example, a voltage having a "0" level may be output to the output node A 'as the second output voltage V GH .

보다 상세하게는, 제1 출력전압(VGL)과 공통단자(Com) 사이의 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 큰 레벨)을 갖는 경우, 제1 노드(N1)는 제1 전압(VL)과 제1 다이오드(D1)의 문턱전압 차이의 전압 레벨을 갖는다.More specifically, when the voltage between the first output voltage (V GL ) and the common terminal (Com) has a level greater than the threshold voltage of the first diode (D1), the first node (N1) Has a voltage level of the difference between the threshold voltages of the first voltage V L and the first diode D1.

이때, 제1 저항(R1)을 통하여 상기 제1 노드(N1)와 접속되는 제2 노드(N2)도 실질적으로 제1 전압(VL)과 제1 다이오드(D1)의 문턱전압 차이의 전압 레벨과 상응하는 전압레벨을 가지므로, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 로우 레벨(예컨대, "0" 레벨)을 갖는 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.At this time, the second node N2 connected to the first node N1 through the first resistor R1 also substantially has a voltage level of the difference between the threshold voltages of the first voltage V L and the first diode D1. Since the second driver I1 corresponds to a voltage having a low level (eg, a “0” level) in response to the voltage of the second node N2, the second output voltage V GH is applied. Can be output to the output node A '.

또는, 제2 드라이버(I1)는 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압이 제1 다이오드(D1) 의 문턱전압(threshold voltage) 보다 작은 레벨을 갖는 경우, 커패시터(CH)에 충전된 부트스트랩 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다. Alternatively, the second driver I1 may have a voltage corresponding to a difference between the first output voltage V GL , that is, the difference between the output terminal A and the common terminal Com, and the threshold voltage of the first diode D1. When having a smaller level, the bootstrap voltage charged in the capacitor C H may be output to the output node A ′ as the second output voltage V GH .

보다 상세하게는, 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)이 제1 다이오드(D1)의 문턱전압(threshold voltage) 보다 작은 레벨을 갖는 경우, 제1 노드(N1)에 흐르는 전류는 제1 다이오드(D1)에 의하여 차단되고 제 2 노드(N2)는 풀다운저항(R2)에 의하여 저전위를 갖는다. More specifically, the level at which the first output voltage V GL , that is, the voltage corresponding to the difference between the output terminal A and the common terminal Com, is smaller than the threshold voltage of the first diode D1. In this case, the current flowing in the first node N1 is blocked by the first diode D1, and the second node N2 has a low potential by the pull-down resistor R2.

이때, 제1 저항(R1)을 통하여 상기 제1 노드(N1)와 접속되는 제2 노드 (N2)는 저전위를 가지므로, 상기 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 커패시터(CH)에 충전된 부트스트랩 전압을 제2 출력전압(VGH)으로서 출력노드(A')로 출력할 수 있다.At this time, since the second node N2 connected to the first node N1 through the first resistor R1 has a low potential, the second driver I1 is connected to the voltage of the second node N2. In response, the bootstrap voltage charged in the capacitor C H may be output to the output node A ′ as the second output voltage V GH .

도 3은 본 발명의 실시 예에 따른 인버터의 회로도이다. 도 1과 도 3을 참조 하면, 인버터(100)는 레벨 쉬프터(10) 및 출력블록(110)을 포함할 수 있다. 3 is a circuit diagram of an inverter according to an embodiment of the present invention. 1 and 3, the inverter 100 may include a level shifter 10 and an output block 110.

레벨 쉬프터(10)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력하거나, 부트스트랩 커패시터(CH)에 충전된 전압을 제2 출력전압(VGH)으로서 출력할 수 있다. 상기 레벨 쉬프터(10)의 구성 및 동작에 대한 상세한 설명은 이미 도 1을 통하여 상술하였으므로 생략하도록 한다. The level shifter 10 outputs the first voltage V L or the second voltage Gnd (eg, the ground voltage) as the first output voltage V GL in response to the input signal V IN_L , or bootstrap capacitor The voltage charged in the C H may be output as the second output voltage V GH . A detailed description of the configuration and operation of the level shifter 10 has already been described above with reference to FIG. 1 and will be omitted.

출력블록(110)은 레벨 쉬프터(10)의 출력전압(예컨대, 제1 출력전압(VGL) 또는 제2 출력전압(VGH))에 기초하여 제3 전압(VDC) 또는 제2 전압(Gnd)을 입력신호(VIN_L)의 인버팅 신호(VOUT)로서 출력할 수 있다. An output block 110 that the output voltage (e.g., the first output voltage (V GL) or the second output voltage (V GH)) a third voltage (V DC) or the second voltage on the basis of the level shifter 10 ( Gnd) may be output as an inverting signal V OUT of the input signal V IN_L .

출력블록(110)은 출력단자(A'')로 인버팅 신호(VOUT)를 출력할 수 있으며, 상기 출력단자(A'')와 공통단자(Com)은 상호 접속될 수 있다. 또한, 상기 출력블록(110)은 제1 스위치(SL) 및 제2 스위치(SH)를 포함할 수 있다. 상기 제1 스위치(SL)는 제1 출력전압(VGL)에 응답하여 게이팅되어 출력단자(A'')와 제2 전압(Gnd) 사이의 전기적 경로를 형성할 수 있다. The output block 110 may output the inverting signal V OUT to the output terminal A ″, and the output terminal A ″ and the common terminal Com may be connected to each other. In addition, the output block 110 may include a first switch S L and a second switch S H. The first switch S L may be gated in response to the first output voltage V GL to form an electrical path between the output terminal A ″ and the second voltage Gnd.

이때, 제1 스위치(SL)는 트랜지스터로 구현될 수 있으며, 레벨 쉬프터(10)의 제1 드라이버(Dr1)의 출력단자(A)와 상기 제1 스위치(SL)의 게이팅 단자 사이에는 소정의 저항값을 갖는 제4 저항(RGL)이 접속될 수 있다. 이때, 제4 저항(RGL)의 저항 값은 제1 스위치(SL)의 스위칭 속도에 기초하여 가변 될 수 있다.In this case, the first switch S L may be implemented as a transistor, and may be predetermined between the output terminal A of the first driver Dr1 of the level shifter 10 and the gating terminal of the first switch S L. The fourth resistor R GL having a resistance value of may be connected. In this case, the resistance value of the fourth resistor R GL may be changed based on the switching speed of the first switch S L.

제2 스위치(SH)는 제2 출력전압(VGH)에 응답하여 게이팅되어 제3 전압(VDC) 과 출력단자(A'') 사이의 전기적 경로를 형성할 수 있다. The second switch S H may be gated in response to the second output voltage V GH to form an electrical path between the third voltage V DC and the output terminal A ″.

이때, 제2 스위치(SH)는 트랜지스터로 구현될 수 있으며, 레벨 쉬프터(10)의 제2 드라이버(I1)의 출력단자(A')와 상기 제2 스위치(SH)의 게이팅 단자 사이에는 소정의 저항값을 갖는 제5 저항(RGH)이 접속될 수 있다. 이때, 상기 제5 저항(RGH)의 저항 값은 제2 스위치(SH)의 스위칭 속도에 기초하여 가변 될 수 있다.In this case, the second switch S H may be implemented as a transistor, and between the output terminal A ′ of the second driver I1 of the level shifter 10 and the gating terminal of the second switch S H. The fifth resistor R GH having a predetermined resistance value may be connected. In this case, the resistance value of the fifth resistor R GH may be changed based on the switching speed of the second switch S H.

또한, 출력블록(110)은 제4 다이오드(DL)와 제5 다이오드(DH)를 더 포함할 수 있다. 상기 제4 다이오드(DL)는 제2 전압(Gnd)과 출력단자(A'') 사이에 접속되어 상기 제4 다이오드(DL)는 제2 전압(Gnd)과 출력단자(A'') 사이에 흐르는 전류를 환류(freewheeling)할 수 있다.In addition, the output block 110 may further include a fourth diode D L and a fifth diode D H. The fourth diode D L is connected between the second voltage Gnd and the output terminal A ″ so that the fourth diode D L is connected to the second voltage Gnd and the output terminal A ″. It is possible to freewheel the current flowing in between.

제5 다이오드(DH)는 제3 전압(VDC)과 출력단자(A'') 사이에 접속되어 상기 출력단자(A'')에 흐르는 전류를 환류 할 수 있다. 이때, 제4 다이오드(DL) 및 제5 다이오드(DH)는 환류 다이오드(freewheeling diode)일 수 있다. The fifth diode D H may be connected between the third voltage V DC and the output terminal A ″ to reflux a current flowing through the output terminal A ″. In this case, the fourth diode D L and the fifth diode D H may be freewheeling diodes.

도 4는 본 발명의 다른 실시 예에 따른 상단락 방지형 인버터의 회로도이다. 도 1, 도 3, 및 도 4를 참조하면, 도 4의 인버터(100')의 출력블록(110')은 도 3의 인버터(100)의 출력블록(110)과 비교하여 제6 다이오드(DS)를 더 포함할 수 있으며, 제2 스위치(SH)의 게이팅 단자와 제1 스위치(SL)의 제1 단자(예컨대, 드레인)는 상호 접속될 수 있다. 4 is a circuit diagram of an upper lock preventing inverter according to another exemplary embodiment of the present invention. 1, 3, and 4, the output block 110 ′ of the inverter 100 ′ of FIG. 4 is compared with the output block 110 of the inverter 100 of FIG. 3. S ) may be further included, and the gating terminal of the second switch S H and the first terminal (eg, drain) of the first switch S L may be connected to each other.

제6 다이오드(DS)는 제1 스위치(SL)의 제1 단자(예컨대, 드레인)와 제2 스위치(SH)의 제1 단자(예컨대, 소스) 사이에 접속되어 제3 전압(VDC)과 제2 전압(Gnd)과의 상단락을 방지할 수 있다. The sixth diode D S is connected between the first terminal (eg, drain) of the first switch S L and the first terminal (eg, source) of the second switch S H to be connected to the third voltage (V). The upper end lock between DC ) and the second voltage Gnd can be prevented.

예컨대, 제1 스위치(SL)가 턴온되어, 출력블록(110')의 출력단자(A'')가 제2 전압(Gnd)으로 풀 다운되는 경우, 상기 출력단자(A'')와 상기 제2 전압(Gnd) 사이에 전류경로가 생긴다. 이어서, 상기 제2 스위치(SH)가 오프되는 경우, 상기 출력단자(A'')와 제3 전압(VDC) 사이에 환류 전류가 발생될 수 있다.For example, when the first switch S L is turned on so that the output terminal A '' of the output block 110 'is pulled down to the second voltage Gnd, the output terminal A''and the A current path is generated between the second voltage Gnd. Subsequently, when the second switch S H is turned off, a reflux current may be generated between the output terminal A ″ and the third voltage V DC .

이어서, 제2 스위치(SH)가 턴온되어, 출력블록(110')의 출력단자(A'')가 제3 전압(VDC)으로 풀업되는 경우, 제3 전압(VDC)과 출력단자(A'') 사이의 전류경로가 생기고, 제1 스위치(SL)와 제2 스위치(SH)가 동시에 턴 온되는 경우 제6 다이오드(DS)에 역전압이 인가되어 제3 전압(VDC)과 출력단자(A'') 사이에 상단락 전류는 흐를 수 없다.Then, the second switch (S H) is turned on, the output block 110 'the output terminal (A a'') that when the pull-up to the third voltage (V DC), a third voltage (V DC) and an output terminal When a current path between (A '') is generated and the first switch S L and the second switch S H are turned on at the same time, a reverse voltage is applied to the sixth diode D S so that the third voltage ( The upper lock current cannot flow between V DC ) and the output terminal (A '').

즉, 제6 다이오드(DS)는 역전압이 인가되어 턴 오프 상태가 되고 제3 전압(VDC)과 제2 전압(Gnd)을 도통하는 상단락 전류(E1)은 흐르지 않는다. That is, the reverse voltage is applied to the sixth diode D S to be turned off, and the top lock current E1 that conducts the third voltage V DC and the second voltage Gnd does not flow.

즉, 본 발명의 실시 예에 따른 인버터(100')는 입력신호(VIN_L)에 따라 적응적으로(adaptively) 인버팅할때 발생될 수 있는 상단락을 방지할 수 있는 효과가 있다. That is, the inverter 100 ′ according to the embodiment of the present invention has an effect of preventing an upper lock that may occur when adaptively inverting according to the input signal V IN_L .

도 5는 본 발명의 실시 예에 따른 레벨 쉬프팅 방법의 흐름도이다. 도 1과 도 5를 참조하면, 제1 출력 전압발생부(11)는 입력신호(VIN_L)에 응답하여 제1 전압(VL) 또는 제2 전압(Gnd, 예컨대, 그라운드 전압)을 제1 출력전압(VGL)으로서 출력할 수 있다(S10). 5 is a flowchart illustrating a level shifting method according to an exemplary embodiment of the present invention. 1 and 5, the first output voltage generator 11 may generate a first voltage V L or a second voltage Gnd (eg, a ground voltage) in response to an input signal V IN_L . It may be output as an output voltage (V GL) (S10).

제1 다이오드(D1)는 제1 출력전압(VGL, 즉, 출력단자(A)와 공통단자(Com)의 차이와 상응하는 전압)의 전압 레벨과 제1 전압레벨(예컨대, 제1 다이오드(D1)의 문턱전압(threshold voltage))을 비교할 수 있다(S12). The first diode D1 has a voltage level of the first output voltage V GL, that is, a voltage corresponding to a difference between the output terminal A and the common terminal Com, and the first voltage level (for example, the first diode D1). A threshold voltage of D1) may be compared (S12).

제1 출력전압(VGL)의 전압 레벨이 제1 레벨 보다 큰 경우, 제1 다이오드(D1) 및 제3 다이오드(D3)는 각각 턴 온되고, 커패시터(CH)는 제1 다이오드(D1) 및 제3 다이오드(D3)를 통하여 전송된 전류와 상응하는 전압을 부트스트랩하여 충전할 수 있다(S14). When the voltage level of the first output voltage V GL is greater than the first level, the first diode D1 and the third diode D3 are turned on, respectively, and the capacitor C H is connected to the first diode D1. And bootstrap the voltage corresponding to the current transmitted through the third diode D3 to charge (S14).

제1 출력전압(VGL)의 전압 레벨이 제1 레벨 보다 작은 경우, 제2 드라이버(I1)는 상기 제2 노드(N2)의 전압에 응답하여 커패시터(CH)에 충전된 부트스트랩 전압을 출력노드(A')로 출력할 수 있다(S16). When the voltage level of the first output voltage V GL is smaller than the first level, the second driver I1 may apply the bootstrap voltage charged in the capacitor C H in response to the voltage of the second node N2. An output node A 'may be output (S16).

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

　　　본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 실시 예에 따른 레벨 쉬프터의 회로도이다. 1 is a circuit diagram of a level shifter according to an embodiment of the present invention.

도 2는 도 1의 커패시터에 충전되는 부트스트랩 전압을 설명하기 위한 도면이다. FIG. 2 is a diagram for describing a bootstrap voltage charged in the capacitor of FIG. 1.

도 3은 본 발명의 실시 예에 따른 인버터의 회로도이다. 3 is a circuit diagram of an inverter according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시 예에 따른 상단락 방지형 인버터의 회로도이다. 4 is a circuit diagram of an upper lock preventing inverter according to another exemplary embodiment of the present invention.

도 5는 본 발명의 실시 예에 따른 레벨 쉬프팅 방법의 흐름도이다.5 is a flowchart illustrating a level shifting method according to an exemplary embodiment of the present invention.

Claims (15)

입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 A first output voltage generator configured to output a first voltage or a second voltage as a first output voltage based on an input signal; And 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함하는 레벨 쉬프터. And a second output voltage generator configured to charge a charge based on the voltage level of the first output voltage and output a voltage corresponding to the charged charge as a second output voltage. 제1항에 있어서, 상기 제1 출력 전압발생부는, The method of claim 1, wherein the first output voltage generating unit, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 제1 출력전압으로서 출력하는 제1 드라이버; 및 A first driver configured to output the first voltage and the second voltage as a first output voltage based on the input signal; And 상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함하는 레벨 쉬프터. And a first diode connected between the first driver and the second output voltage generator and switched in response to the first output voltage. 제2항에 있어서, 상기 제1 다이오드는, 고전압 다이오드인 레벨 쉬프터. The level shifter of claim 2, wherein the first diode is a high voltage diode. 제1항에 있어서, 상기 제2 출력 전압발생부는, The method of claim 1, wherein the second output voltage generating unit, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 A capacitor connected between the first terminal and the common terminal and bootstrap the first output voltage; And 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함하는 레벨 쉬프터. And an output unit configured to output, as the second output voltage, a bootstrap voltage corresponding to the charge charged in the capacitor based on the voltage level of the first output voltage. 제4항에 있어서, 상기 출력부는, The method of claim 4, wherein the output unit, 상기 공통단자와 제1 노드 사이에 접속되는 제2 다이오드; A second diode connected between the common terminal and a first node; 상기 제1 노드와 상기 제1 단자 사이에 접속되는 제3 다이오드; A third diode connected between the first node and the first terminal; 상기 제1 노드와 제2 노드 사이에 접속되는 제1 저항; A first resistor connected between the first node and a second node; 상기 제2 노드와 출력노드 사이에 접속되고, 상기 제2 노드의 전압 레벨에 기초하여 상기 부트스트랩 전압 또는 상기 공통단자의 전압을 상기 출력노드로 출력하는 제2 드라이버; 및 A second driver connected between the second node and an output node and outputting the bootstrap voltage or the voltage of the common terminal to the output node based on the voltage level of the second node; And 상기 공통단자와 상기 제2 노드 사이에 접속되는 제2 저항을 포함하며, 상기 제1 출력전압은 상기 제1 노드로 입력되는 레벨 쉬프터. And a second resistor connected between the common terminal and the second node, wherein the first output voltage is input to the first node. 제5항에 있어서, 상기 제2 드라이버는 인버터인 레벨 쉬프터. 6. The level shifter of claim 5 wherein said second driver is an inverter. 입력신호에 기초하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 출력하거나, 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 레벨 쉬프터; 및 Output a first voltage or a second voltage as a first output voltage based on an input signal, or charge a charge based on the voltage level of the first output voltage and output a voltage corresponding to the charged charge as a second output voltage. Level shifter; And 상기 레벨 쉬프터의 출력전압에 기초하여 제3 전압 또는 상기 제2 전압을 상기 입력신호의 인버팅 신호로서 출력하는 출력블록을 포함하는 인버터. And an output block outputting a third voltage or the second voltage as an inverting signal of the input signal based on the output voltage of the level shifter. 제7항에 있어서, 상기 레벨 쉬프터는, The method of claim 7, wherein the level shifter, 상기 입력신호에 기초하여 상기 제1 전압 또는 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 출력 전압발생부; 및 A first output voltage generator configured to output the first voltage or the second voltage as the first output voltage based on the input signal; And 상기 제1 출력전압의 상기 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 제2 출력 전압발생부를 포함하는 인버터. And a second output voltage generator configured to charge a charge based on the voltage level of the first output voltage and output a voltage corresponding to the charged charge as a second output voltage. 제8항에 있어서, 상기 제1 출력 전압발생부는, The method of claim 8, wherein the first output voltage generating unit, 상기 입력신호에 기초하여 상기 제1 전압과 상기 제2 전압을 상기 제1 출력전압으로서 출력하는 제1 드라이버; 및 A first driver configured to output the first voltage and the second voltage as the first output voltage based on the input signal; And 상기 제1 드라이버와 상기 제2 출력 전압발생부 사이에 접속되고, 상기 제1 출력전압에 응답하여 스위칭되는 제1 다이오드를 포함하는 인버터. And a first diode connected between the first driver and the second output voltage generator and switched in response to the first output voltage. 제8항에 있어서, 상기 제2 출력 전압발생부는, The method of claim 8, wherein the second output voltage generating unit, 제1 단자와 공통단자 사이에 접속되고, 상기 제1 출력전압을 부트스트랩하는 커패시터; 및 A capacitor connected between the first terminal and the common terminal and bootstrap the first output voltage; And 상기 제1 출력전압의 전압 레벨에 기초하여 상기 커패시터에 충전된 전하와 상응하는 부트스트랩 전압을 상기 제2 출력전압으로서 출력하는 출력부를 포함하는 인버터. And an output unit configured to output, as the second output voltage, a bootstrap voltage corresponding to the charge charged in the capacitor based on the voltage level of the first output voltage. 제7항에 있어서, 상기 인버터는 출력단자로 상기 인버팅된 신호를 출력하며, 상기 출력블록은, The method of claim 7, wherein the inverter outputs the inverted signal to an output terminal, the output block, 상기 제1 출력전압에 응답하여 게이팅되어 상기 출력단자와 상기 제2 전압 사이의 전기적 경로를 형성하는 제1 스위치; 및A first switch gated in response to the first output voltage to form an electrical path between the output terminal and the second voltage; And 상기 제2 출력전압에 응답하여 게이팅되어 상기 제3 전압과 출력단자 사이의 전기적 경로를 형성하는 제2 스위치를 포함하는 인버터. And a second switch gated in response to the second output voltage to form an electrical path between the third voltage and the output terminal. 제11항에 있어서, 출력블록은, The method of claim 11, wherein the output block, 상기 출력단자와 상기 제2 전압 사이에 접속되는 제4 다이오드; 및A fourth diode connected between the output terminal and the second voltage; And 상기 제3 전압과 상기 출력단자 사이에 접속되는 제5 다이오드를 더 포함하는 인버터. And a fifth diode connected between the third voltage and the output terminal. 제11항에 있어서, 상기 출력블록은, The method of claim 11, wherein the output block, 상기 제1 스위치와 상기 제2 스위치 사이에 접속되어 상기 제3 전압과 상기 제2 전압과의 상단락을 방지하는 제6 다이오드를 더 포함하는 인버터. And a sixth diode connected between the first switch and the second switch to prevent an upper end of the third voltage and the second voltage. 제13항에 있어서, 상기 제2 스위치의 게이트 단자와 상기 제1 스위치의 제1 단자는 서로 접속되는 인버터. The inverter of claim 13, wherein the gate terminal of the second switch and the first terminal of the first switch are connected to each other. 입력신호에 응답하여 제1 전압 또는 제2 전압을 제1 출력전압으로서 발생하는 단계; 및 Generating a first voltage or a second voltage as a first output voltage in response to the input signal; And 상기 제1 출력전압의 전압 레벨에 기초하여 전하를 충전하고 충전된 전하와 상응하는 전압을 제2 출력전압으로서 출력하는 단계를 포함하는 레벨 쉬프팅 방법. Charging a charge based on the voltage level of the first output voltage and outputting a voltage corresponding to the charged charge as a second output voltage.
KR1020090026541A 2009-03-27 2009-03-27 Level shifter using bootstrap capacitor, and Inverter having the same KR101066226B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026541A KR101066226B1 (en) 2009-03-27 2009-03-27 Level shifter using bootstrap capacitor, and Inverter having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090026541A KR101066226B1 (en) 2009-03-27 2009-03-27 Level shifter using bootstrap capacitor, and Inverter having the same

Publications (2)

Publication Number Publication Date
KR20100108073A true KR20100108073A (en) 2010-10-06
KR101066226B1 KR101066226B1 (en) 2011-09-21

Family

ID=43129701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026541A KR101066226B1 (en) 2009-03-27 2009-03-27 Level shifter using bootstrap capacitor, and Inverter having the same

Country Status (1)

Country Link
KR (1) KR101066226B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3361614A1 (en) * 2017-02-14 2018-08-15 Nxp B.V. High side driver without dedicated supply in high voltage applications
KR20240043494A (en) 2022-09-27 2024-04-03 삼성전기주식회사 Camera module driving apparatus and device including camera module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725865B1 (en) 2016-08-09 2017-04-12 실리콘 디스플레이 (주) Level shifter and array apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369346B1 (en) 1998-10-27 2003-03-17 주식회사 하이닉스반도체 Charge recycled level shifter
KR100781977B1 (en) * 2006-11-02 2007-12-06 삼성전자주식회사 Decoder of nonvolatile memory device and decoding method by the same
TW200904002A (en) * 2007-07-03 2009-01-16 Toppoly Optoelectronics Corp Level shifter, interface driving circuit, and image display system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3361614A1 (en) * 2017-02-14 2018-08-15 Nxp B.V. High side driver without dedicated supply in high voltage applications
US10103629B2 (en) 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
KR20240043494A (en) 2022-09-27 2024-04-03 삼성전기주식회사 Camera module driving apparatus and device including camera module

Also Published As

Publication number Publication date
KR101066226B1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101387266B1 (en) Level shift device
KR101225399B1 (en) Step-down switching regulator
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
US7724045B2 (en) Output buffer circuit
US20080309307A1 (en) High Voltage Power Switches Using Low Voltage Transistors
JP2013042632A (en) Gate drive circuit and power conversion device
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
JP2006314154A (en) Power converter
JP2010004093A (en) Output driving circuit
KR940017218A (en) Output circuit of semiconductor integrated circuit device
JP2013179821A (en) Power conversion device
JP6090007B2 (en) Driving circuit
TW201315150A (en) Level shift circuit
JP2018074666A (en) Power conversion device
US9595967B2 (en) Level shift circuit and driver circuit
KR101066226B1 (en) Level shifter using bootstrap capacitor, and Inverter having the same
JP6303060B1 (en) Gate drive circuit
JP2014150654A (en) Gate Drive circuit
JP2012191408A (en) Gate driving circuit and power semiconductor module
US9312848B2 (en) Glitch suppression in an amplifier
JP2020025158A (en) High breakdown voltage integrated circuit
WO2017208705A1 (en) Switching regulator, semiconductor integrated circuit, and electronic device
JP2018117423A (en) Method for controlling electric power converter
WO2018203422A1 (en) Semiconductor element drive device and power conversion device
JP6939087B2 (en) Integrated circuit equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 9