KR20100107905A - Reram device and method for manufacturing the same - Google Patents
Reram device and method for manufacturing the same Download PDFInfo
- Publication number
- KR20100107905A KR20100107905A KR1020090026250A KR20090026250A KR20100107905A KR 20100107905 A KR20100107905 A KR 20100107905A KR 1020090026250 A KR1020090026250 A KR 1020090026250A KR 20090026250 A KR20090026250 A KR 20090026250A KR 20100107905 A KR20100107905 A KR 20100107905A
- Authority
- KR
- South Korea
- Prior art keywords
- metal oxide
- electrode layer
- pattern
- oxide layer
- reram device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 55
- 239000010410 layer Substances 0.000 claims abstract description 211
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 91
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 91
- 239000002094 self assembled monolayer Substances 0.000 claims abstract description 51
- 239000013545 self-assembled monolayer Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 38
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 55
- 230000002209 hydrophobic effect Effects 0.000 claims description 54
- 239000012790 adhesive layer Substances 0.000 claims description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 33
- 238000005229 chemical vapour deposition Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910017052 cobalt Inorganic materials 0.000 claims description 11
- 239000010941 cobalt Substances 0.000 claims description 11
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 8
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 8
- 238000000813 microcontact printing Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- QRPMCZNLJXJVSG-UHFFFAOYSA-N trichloro(1,1,2,2,3,3,4,4,5,5,6,6,7,7,8,8,9,9,10,10,10-henicosafluorodecyl)silane Chemical group FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)[Si](Cl)(Cl)Cl QRPMCZNLJXJVSG-UHFFFAOYSA-N 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- UVAMFBJPMUMURT-UHFFFAOYSA-N 2,3,4,5,6-pentafluorobenzenethiol Chemical compound FC1=C(F)C(F)=C(S)C(F)=C1F UVAMFBJPMUMURT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- LIKFHECYJZWXFJ-UHFFFAOYSA-N dimethyldichlorosilane Chemical compound C[Si](C)(Cl)Cl LIKFHECYJZWXFJ-UHFFFAOYSA-N 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- SLYCYWCVSGPDFR-UHFFFAOYSA-N octadecyltrimethoxysilane Chemical compound CCCCCCCCCCCCCCCCCC[Si](OC)(OC)OC SLYCYWCVSGPDFR-UHFFFAOYSA-N 0.000 claims description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 4
- VIFIHLXNOOCGLJ-UHFFFAOYSA-N trichloro(3,3,4,4,5,5,6,6,7,7,8,8,9,9,10,10,10-heptadecafluorodecyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)CC[Si](Cl)(Cl)Cl VIFIHLXNOOCGLJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- ORTRWBYBJVGVQC-UHFFFAOYSA-N hexadecane-1-thiol Chemical compound CCCCCCCCCCCCCCCCS ORTRWBYBJVGVQC-UHFFFAOYSA-N 0.000 claims description 3
- 101710162828 Flavin-dependent thymidylate synthase Proteins 0.000 claims description 2
- 101710135409 Probable flavin-dependent thymidylate synthase Proteins 0.000 claims description 2
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims 2
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 17
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 15
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000879 optical micrograph Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000000089 atomic force micrograph Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 3
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- -1 respectively Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 ReRAM 소자의 제조 방법 및 상기 제조 방법에 의하여 제조되는 ReRAM 소자에 관한 것으로서, 구체적으로, 자기조립 단분자층의 패턴을 이용하여 선택적으로 전극층을 형성하는 것을 포함하는 ReRAM 소자의 제조 방법, 및 상기와 같이 형성된 전극층을 포함하는 ReRAM 소자에 관한 것이다.The present invention relates to a method of manufacturing a ReRAM device and a ReRAM device manufactured by the method, and specifically, to a method of manufacturing a ReRAM device comprising selectively forming an electrode layer using a pattern of a self-assembled monolayer, and the It relates to a ReRAM device comprising an electrode layer formed as follows.
모바일 및 디지털 정보통신과 가전 산업의 급속한 발달로 인해, 기존의 전자의 전하 제어에 기반을 둔 메모리 소자 연구는 한계점에 이를 것으로 전망되어, 기존의 전자 전하 소자의 개념이 아닌 새로운 개념의 신기능성 메모리 소자 개발이 요구되고 있다. 특히 주요 정보기기의 메모리의 대용량화 요구를 충족하기 위해, 차세대 대용량 초고속, 초저전력 메모리 소자 개발이 필요하다.Due to the rapid development of the mobile and digital information communication and home appliance industries, the study of memory devices based on the charge control of the existing electrons is expected to reach a limit, and the new functional memory of the new concept rather than the concept of the existing electronic charge device Device development is required. In particular, in order to meet the demand for large memory capacity of major information devices, it is necessary to develop next-generation large-capacity ultra-high speed and ultra-low power memory devices.
이에, 최근, 휴대폰, PDA, 노트북 등의 모바일 디지털 장치가 경박단소 및 고집적화됨에 따라, 종래의 RAM 소자에 비해 고집적화가 가능한 저항 변화 메모리인 ReRAM (Resistance Random Access Memory, 이하, 간단히 ‘ReRAM’ 이라 함) 소자가 개발되었다. 이러한 ReRAM 소자는 저전압 동작에서도 충분한 소자 동작 마진 을 가질 수 있는 차세대 비휘발성 메모리 RAM 소자로서 주목받고 있다.In recent years, as mobile digital devices such as mobile phones, PDAs, notebooks, etc. have become thin and small and highly integrated, resistance random access memory (ReRAM), which is a resistance change memory capable of higher integration than a conventional RAM device, is simply referred to as 'ReRAM'. Device has been developed. Such a ReRAM device is attracting attention as a next generation nonvolatile memory RAM device capable of having sufficient device operation margin even in low voltage operation.
ReRAM은 입력 펄스 인가 시 1000배 이상의 저항 변화를 수반할 수 있으며(우수한 동작 마진), 10 내지 20 ns 정도의 고속 동작이 가능하며(빠른 속도), 고집적화가 가능하다(소형화, 고집적화). 또한 ReRAM 소자의 제조 시 기존의 CMOS 공정과 반도체 집적 공정 기술이 이용될 수 있다. ReRAM can involve more than 1000 times the resistance change when the input pulse is applied (excellent operating margin), high speed operation of about 10 to 20 ns (fast speed), high integration (miniaturization, high integration). In addition, conventional CMOS processes and semiconductor integrated process technologies may be used to manufacture ReRAM devices.
이에 반하여, 다른 비휘발성 메모리 소자들은 스케일 다운의 한계(플래시 메모리), 재료의 안정성 문제(FRAM), 느린 속도 및 큰 소비전력(플래시 메모리), 복잡한 공정 및 다층구조와 작은 읽기/쓰기 마진(MRAM) 등의 한계점을 가지고 있다.In contrast, other nonvolatile memory devices have limitations of scale down (flash memory), material stability problems (FRAM), slow speeds and large power consumption (flash memory), complex processes and multilayers, and small read / write margins (MRAM). ) Has limitations.
한편, 한국특허등록번호 제841170호에는 ‘저저항 금속 배선 형성방법, 금속 배선 구조 및 이를 이용하는 표시장치’ 라는 기존의 직접 회로 제조 공정이 이용된 종래 발명이 개시되어 있다.On the other hand, Korean Patent Registration No. 841170 discloses a conventional invention using a conventional integrated circuit manufacturing process, 'a method of forming a low resistance metal wiring, a metal wiring structure and a display device using the same'.
상기 종래 발명에는 리프트 오프(lift off) 공정을 이용하여 마스크 패턴을 제거함으로써, 집적 회로를 형성하는 기술이 개시되어 있다. 리프트 오프 공정은 식각하기 어려운 백금(Pt) 등의 도전성 물질을 패터닝하기 위해 사용하나, 패터닝된 도전성 물질과 상기 도전성 물질이 형성되어 있는 절연성 물질 사이의 계면 상태가 리프트 오프 공정에 의해 불안정해질 수 있는 문제점이 있다.The prior art discloses a technique for forming an integrated circuit by removing a mask pattern using a lift off process. The lift-off process is used to pattern a conductive material such as platinum (Pt), which is difficult to etch, but the interface state between the patterned conductive material and the insulating material on which the conductive material is formed may become unstable by the lift-off process. There is a problem.
대부분 메모리 소자의 상부전극으로서 사용되는 Pt는 O₂ 등 외부의 인자들과 반응성이 적은 안정한 금속이기 때문에 다른 금속에 비해 높은 저항을 갖고 있음에도 불구하고 널리 사용되고 있다. 그러나, Pt를 식각하는 것이 힘들어 리프트 오프 방식으로 패턴을 형성해야 하는데, 이러한 리프트 오프 공정을 이용하여 ReRAM 소자 등의 메모리 소자를 제조하는 경우, 상기 ReRAM 소자 등의 메모리 소자에 포함되는 금속층과 금속산화물층 사이의 계면 상태가 불안정하며 Pt의 경우 접착력이 좋지 않기 때문에 ReRAM 소자 등에 있어서 불필요한 전류 손실이 발생할 수 있다Pt, which is mostly used as an upper electrode of a memory device, is widely used even though it has a higher resistance than other metals because it is a stable metal that is less reactive with external factors such as
본원은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, ReRAM 소자에 있어서 전극층과 금속산화물층 사이의 계면 상태 및 메모리 특성을 향상시키기 위한 ReRAM 소자의 제조 방법 및 이러한 제조 방법에 의하여 제조되는 ReRAM 소자를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems of the prior art, a method of manufacturing a ReRAM device for improving the interface state and memory characteristics between the electrode layer and the metal oxide layer in the ReRAM device and a ReRAM device manufactured by such a manufacturing method It aims to provide.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은, 기판 상에 제 1 전극층을 형성하는 단계, 상기 제 1 전극층 상에 금속산화물층을 형성하는 단계, 상기 금속산화물층 상에, 상기 금속산화물층을 노출하는 개구 패턴을 포함하는 소수성 자기조립 단분자층을 형성하는 단계, 및 상기 소수성 자기조립 단분자층을 마스크로서 이용하여 상기 개구 패턴을 통하여 상기 금속산화물층 상에 제 2 전극층 패턴을 형성하는 단계를 포함하는, ReRAM 소자의 제조 방법을 제공한다.As a technical means for achieving the above technical problem, a first aspect of the present invention, forming a first electrode layer on a substrate, forming a metal oxide layer on the first electrode layer, on the metal oxide layer Forming a hydrophobic self-assembled monomolecular layer comprising an opening pattern exposing the metal oxide layer, and using the hydrophobic self-assembled monolayer as a mask to form a second electrode layer pattern on the metal oxide layer through the opening pattern. It provides a method of manufacturing a ReRAM device, comprising the step of forming.
본 발명의 일 구현예에 있어서, 상기 금속산화물층 상에 상기 소수성 자기조립 단분자층을 형성하는 단계는 미쇄접촉인쇄법(micro-contact printing method)에 의하여 수행된다. 구체적으로, 상기 개구 패턴에 대응하는 음각 패턴이 형성된 스탬프를 마련하고, 상기 스탬프 상에 상기 소수성 자기조립 단분자층을 형성하고, 상기 소수성 자기조립 단분자층이 형성되어 있는 상기 스탬프를 상기 금속산화물층 상에 가압하여 상기 소수성 자기조립 단분자층을 인쇄함으로써 상기 금속산화물층 상에 상기 소수성 자기조립 단분자층을 형성하는 것을 포함할 수 있다.In one embodiment of the present invention, the step of forming the hydrophobic self-assembled monolayer on the metal oxide layer is performed by a micro-contact printing method (micro-contact printing method). Specifically, a stamp having a negative pattern corresponding to the opening pattern is provided, the hydrophobic self-assembled monolayer is formed on the stamp, and the stamp on which the hydrophobic self-assembled monolayer is formed is pressed onto the metal oxide layer. And printing the hydrophobic self-assembled monolayer to form the hydrophobic self-assembled monolayer on the metal oxide layer.
본 발명의 다른 구현예에 있어서, 상기 제 2 전극층은, 화학 기상 증착(CVD, chemical vapor deposition) 방법에 의하여 상기 개구 패턴을 통하여 상기 금속산화물층 상에 형성될 수 있다. 상기 화학 기상 증착 방법으로서, APCVD(atmosphere pressure CVD), LPCVD(low pressure CVD), MOCVD(metal organic CVD), PECVD(plasma enhanced CVD), ALD(atomic layer deposition), PEALD(plasma enhanced ALD) 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.In another embodiment of the present invention, the second electrode layer may be formed on the metal oxide layer through the opening pattern by a chemical vapor deposition (CVD) method. Examples of the chemical vapor deposition method include APCVD (atmosphere pressure CVD), LPCVD (low pressure CVD), metal organic CVD (MOCVD), plasma enhanced CVD (PECVD), atomic layer deposition (ALD), plasma enhanced ALD (PEALD), and the like. Can be used, but is not limited thereto.
본 발명의 또 다른 구현예에 있어서, 상기 제 1 전극층 및 상기 제 2 전극층은 각각 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 탄탈(Ta), 티타늄(Ti), 금(Au), 은(Ag) 및 백금(Pt)로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.In another embodiment of the present invention, the first electrode layer and the second electrode layer are aluminum (Al), cobalt (Co), nickel (Ni), iron (Fe), tantalum (Ta), titanium (Ti), respectively , Gold (Au), silver (Ag) and platinum (Pt) may include one or more selected from the group consisting of, but is not limited thereto.
본 발명의 또 다른 구현예에 있어서, 상기 금속산화물층은, 예를 들어, 산화 티타늄(TiO₂), 산화 하프늄(HfO₂), 산화 지르코늄(ZrO₂), 산화 니켈(NiO) 및 알루미나(Al₂O₃) 로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.In another embodiment of the present invention, the metal oxide layer is, for example, made of titanium oxide (TiO₂), hafnium oxide (HfO₂), zirconium oxide (ZrO₂), nickel oxide (NiO) and alumina (Al₂O₃). It may include one or more selected from the group, but is not limited thereto.
본 발명의 또 다른 구현예에 있어서, 상기 금속산화물층을 열처리하는 단계를 더 포함할 수 있다.In another embodiment of the present invention, the method may further include heat treating the metal oxide layer.
본 발명의 또 다른 구현예에 있어서, 상기 금속산화물층과 상기 제 2 전극층 패턴 사이에, 상기 소수성 자기조립 단분자층을 마스크로서 이용하여 상기 개구 패턴에 대응하는 접착층 패턴을 형성하는 단계를 더 포함할 수 있다.In another embodiment, the method may further include forming an adhesive layer pattern corresponding to the opening pattern between the metal oxide layer and the second electrode layer pattern by using the hydrophobic self-assembled monolayer as a mask. have.
상기 접착층 패턴은 상기 제 2 전극층 패턴보다 상기 금속산화물층과의 화학적 친화력이 더 높은 금속을 포함할 수 있다. 상기 접착층 패턴은, 예를 들어, 코발트(Co), 니켈(Ni), 철(Fe), 크롬(Cr), 은(Ag), 알루미늄(Al), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐(Pd), 카드뮴(Cd) 및 규소(Si) 로 이루어진 군에서 선택되는 하나 이상을 포함할 수 포함할 수 있으나, 이에 제한되는 것은 아니다.The adhesive layer pattern may include a metal having a higher chemical affinity with the metal oxide layer than the second electrode layer pattern. The adhesive layer pattern is, for example, cobalt (Co), nickel (Ni), iron (Fe), chromium (Cr), silver (Ag), aluminum (Al), tin (Sn), tungsten (W), ruthenium (Ru), palladium (Pd), cadmium (Cd) and silicon (Si) may include one or more selected from the group consisting of, but is not limited thereto.
또한, 본 발명의 제 2 측면은, 하기를 포함하는 ReRAM 소자로서:In addition, a second aspect of the present invention provides a ReRAM device comprising:
기판,Board,
상기 기판 상에 형성된 제 1 전극층,A first electrode layer formed on the substrate,
상기 제 1 전극층 상에 형성된 금속산화물층, 및A metal oxide layer formed on the first electrode layer, and
상기 금속산화물층 상에 형성된 제 2 전극층 패턴;A second electrode layer pattern formed on the metal oxide layer;
상기한 본 발명에 따른 ReRAM 소자의 제조 방법에 의하여 제조되는 ReRAM 소자를 제공한다.Provided is a ReRAM device manufactured by the method for manufacturing a ReRAM device according to the present invention described above.
본 발명의 일 구현예에 있어서, 하기를 포함하는 ReRAM 소자로서:In one embodiment of the invention, there is provided a ReRAM device comprising:
기판,Board,
상기 기판 상에 형성된 제 1 전극층,A first electrode layer formed on the substrate,
상기 제 1 전극층 상에 형성된 금속산화물층,A metal oxide layer formed on the first electrode layer,
상기 금속산화물층 상에 형성된 접착층 패턴, 및An adhesive layer pattern formed on the metal oxide layer, and
상기 접착층 패턴 상에 형성된 제 2 전극층 패턴;A second electrode layer pattern formed on the adhesive layer pattern;
상기한 본 발명에 따른 ReRAM 소자의 제조 방법에 의하여 제조되는 ReRAM 소자를 제공한다Provided is a ReRAM device manufactured by the method for manufacturing a ReRAM device according to the present invention described above.
본 발명의 일 구현예에 있어서, 상기 접착층 패턴은 상기 제 2 전극층 패턴보다 상기 금속산화물층과의 화학적 친화력이 더 높은 금속을 포함할 수 있다.In one embodiment of the present invention, the adhesive layer pattern may include a metal having a higher chemical affinity with the metal oxide layer than the second electrode layer pattern.
상기 접착층 패턴은, 예를 들어, 코발트(Co), 니켈(Ni), 철(Fe), 크롬(Cr), 은(Ag), 알루미늄(Al), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐(Pd), 카드뮴(Cd) 및 규소(Si) 로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다The adhesive layer pattern is, for example, cobalt (Co), nickel (Ni), iron (Fe), chromium (Cr), silver (Ag), aluminum (Al), tin (Sn), tungsten (W), ruthenium (Ru), palladium (Pd), cadmium (Cd) and silicon (Si) may include one or more selected from the group consisting of, but is not limited thereto.
본 발명에 의하여, ReRAM 소자 제조 시 소수성 자기조립 단분자층을 마스크로서 이용해 제 2 전극층 패턴을 용이하게 선택적으로 형성할 수 있으며, 필요한 경우, 소수성 자기조립 단분자층을 마스크로서 이용해 제 2 전극층 패턴과 금속산화물층 사이에 접착층 패턴을 형성한 후 제 2 전극층 패턴을 형성함으로써 ReRAM 소자의 계면 특성 및 메모리 특성을 개선할 수 있다. 이에 따라, 종래 ReRAM 소자 제조 시 리프트 오프 공정을 이용하여 Pt등의 상부전극층을 제조하는 경우의 문제점인 금속층과 금속산화물층 사이의 계면 상태가 불안정 및 Pt등의 상부전극층의 불량한 접착력 등으로 인한 ReRAM 소자의 불필요한 전류 손실 등의 문제점을 개선할 수 있다.According to the present invention, the second electrode layer pattern can be easily formed by using a hydrophobic self-assembled monolayer as a mask and a hydrophobic self-assembled monolayer is used as a mask. By forming the second electrode layer pattern after forming the adhesive layer pattern therebetween, the interface characteristics and the memory characteristics of the ReRAM device can be improved. As a result, in the manufacture of the conventional ReRAM device, the interface between the metal layer and the metal oxide layer, which is a problem when the upper electrode layer such as Pt is manufactured by using a lift-off process, is unstable and the ReRAM is caused by poor adhesion of the upper electrode layer such as Pt. Problems such as unnecessary current loss of the device can be improved.
이하, 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 구현예 및 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, embodiments and embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
본원 명세서 전체에서, 어떤 부재가 다른 부재와 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when a member is located “on” with another member, this includes not only when one member is in contact with another member but also when another member exists between the two members. In addition, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless otherwise stated.
이하, 도 1 내지 도 6을 참조하여 본 발명의 구현예에 따른 ReRAM 소자의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a ReRAM device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 6.
도 1은 본 발명의 일 구현예에 따른 ReRAM 소자의 제조 방법을 나타낸 순서도이며, 도 2 내지 도 6은 본 발명의 일 구현예에 따른 ReRAM 소자의 제조 방법을 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a ReRAM device according to an embodiment of the present invention, and FIGS. 2 to 6 are views illustrating a method of manufacturing a ReRAM device according to an embodiment of the present invention.
우선, 도 1 및 도 2에 도시된 바와 같이, 기판(100) 상에 제 1 전극층(200)을 형성한다(S110).First, as shown in FIGS. 1 and 2, the
구체적으로, 상기 기판은 Si 기판, 이산화실리콘 기판 또는 폴리실리콘 기판 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.Specifically, the substrate may be a Si substrate, a silicon dioxide substrate or a polysilicon substrate, but is not limited thereto.
사용되는 기판의 종류에 따라, 필요한 경우, 기판의 표면을 산화 또는 질화하여 산화 실리콘 또는 질화 실리콘을 포함하는 기판 절연층(120) 및 기판 본체 층(110)을 포함하는 기판(100)을 마련한다. 기판(100)으로서 실리콘(Si) 기판을 사용할 수 있으며, 이 경우 기판 절연층(120)은 산화 실리콘층(SiO₂)일 수 있다.Depending on the type of substrate used, if necessary, the surface of the substrate is oxidized or nitrided to provide a
그 후, 스퍼터링(sputtering) 공정, 증발(evaporation) 공정, PLD(pulsed laser deposition) 공정 등의 물리 기상 증착 방법 또는 APCVD(atmosphere pressure CVD), LPCVD(low pressure CVD), MOCVD(metal organic CVD), PECVD(plasma enhanced CVD), ALD(atomic layer deposition), PEALD(plasma enhanced ALD) 등의 화학 기상 증착 방법을 이용하여 기판(100) 상에 제 1 전극층(200)을 형성한다. 제 1 전극층(200)은, 구체적으로, 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 탄탈(Ta), 티타늄(Ti), 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함하여 형성할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제 1 전극층(200)은 화학적으로 안정되어 있는 동시에 전기 전도율이 다른 금속에 비해 상대적으로 높은 백금을 포함하여 형성할 수 있다.Then, physical vapor deposition methods such as sputtering process, evaporation process, pulsed laser deposition (PLD) process or at least atmospheric pressure CVD (APCVD), low pressure CVD (LPCVD), metal organic CVD (MOCVD), The
다음, 제 1 전극층(200) 상에 금속산화물층(300)을 형성한다(S120).Next, the
구체적으로, 금속산화물층(300)은, 예를 들어, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PLD(Pulse Laser Deposition), ALD(Atomic Layer Deposition) 등의 증착 방법을 사용하여 형성될 수 있다. 표면 오염 등의 오염 발생을 방지하기 위해 진공 분위기에서 상기 금속산화물층(300)을 증착한다. 상기 금속산화물층(300)은, 예를 들어, 산화 티타늄(TiO₂), 산화 하프늄(HfO₂), 산화 지르코늄(ZrO₂), 산화 니켈(NiO) 및 알루미나(Al₂O₃) 중 어느 하나 이상을 포함할 수 있으며, 그 중, 바람직하게는, 산화 티타늄을 포함할 수 있 다. 상기 금속산화물층의 두께는 ReRAM 소자를 형성하는 범위 내에서 적의 선택될 수 있으며, 예를 들어, 약 10 내지 1000 nm일 수 있으나, 이에 제한되는 것은 아니다.Specifically, the
다음, 금속산화물층(300)을 열처리하는 단계를 더 포함할 수 있다.Next, the method may further include heat treating the
구체적으로, 금속산화물층(300)을 진공, 산소 분위기 또는 질소 분위기에서 100 내지 1000℃ 에서 1분 내지 24시간 동안 열처리한다. 이러한 열처리로 인해, 금속산화물층(300)을 형성하는 분자들이 재배열하게 되며, 분자들의 재배열에 의해 전기 저항의 변화에 관여하는 격자(lattice)가 재배열하게 된다.Specifically, the
다음, 도 3 및 도 4에 도시된 바와 같이, 금속산화물층(300) 상에 소수성 자기조립 단분자층(700)을 형성한다(S130). 3 and 4, a hydrophobic self-assembled
금속산화물층(300) 상에 소수성 자기조립 단분자층(700)은 미쇄접촉 인쇄법(micro-contact printing method) 에 의하여 형성될 수 있다. The hydrophobic self-assembled
상기 금속산화물층(300) 상에 소수성 자기조립 단분자층(700)을 미쇄접촉 인쇄법에 의하여 형성하는 경우, 구체적으로, 우선, 후에 금속산화물층(300) 상에 형성될 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 대응하는 음각 패턴(1100)이 형성된 스탬프(1000)를 마련한다. 스탬프(1000)는 미쇄접촉 인쇄법에서 사용되는 것이면 특별히 제한되지 않으며, 예를 들어, PDMS(poly dimethyl siloxane) 혼합물질을 경화시켜 제조할 수 있으며, 상기 PDMS(poly dimethyl siloxane) 혼합물질은 실가드(sylgard)와 경화제를 10 : 1의 중량비로 혼합한 것을 사용할 수 있다. 다음, 음각 패턴(1100)이 형성된 스탬프(1000) 표면에 소수성 자 기조립 단분자층(700)을 형성한다. 구체적으로, 소수성 자기조립 단분자 용액을 스핀 코팅(spin coating) 등의 방법을 이용하여 스탬프(1000) 표면에 도포한다.When the hydrophobic self-assembled
다음, 표면에 소수성 자기조립 단분자층(700)이 형성된 스탬프(1000)를 기판(100) 방향으로 가압시켜 소수성 자기조립 단분자층(700)을 금속산화물층(300) 상에 인쇄한다. 스탬프(1000)에 의해 소수성 자기조립 단분자층(700)이 금속산화물층(300) 상에 인쇄될 때, 스탬프(1000)의 음각 패턴(1100)에 형성된 소수성 자기조립 단분자층은 금속산화물층(300) 상에 인쇄되지 않기 때문에 소수성 자기조립 단분자층(700)은 스탬프(1000)의 음각 패턴(1100)에 대응하는 개구 패턴(710)을 포함하게 되며, 상기 개구 패턴(710)은 금속산화물층(300)을 노출하게 된다. 개구 패턴(710)은 이웃하는 개구 패턴(710)이 상호 이격되어 있는 섬(island) 형태일 수 있으며, 필요에 따라 루프형(loop type), 폐루프형(closed loop type), 다각형 등의 다양한 형태를 나타낼 수 있다. Next, the
스탬프(1000)를 이용한 인쇄 공정에 의해 금속산화물층(300) 상에 형성된 소수성 자기조립 단분자층(700)은 소수성(hydrophobic)을 가지고 있기 때문에, 후에 제 2 전극층 패턴(500) 을 형성하는 공정 시 또는 접착층 패턴(400) 및 제 2 전극층 패턴(500)을 형성하는 공정 시 접착층 패턴(400) 및 제 2 전극층 패턴(500)이 상기 소수성 자기조립 단분자층의 표면에 증착되지 않는 성질을 가지고 있다. 상기 소수성 자기조립 단분자층(700)은 PFS(Perfluorodecyltrichlorosilane), OTS(Octadecyltrichlorosilane), OTMS(Octadecyltrimethoxysilane), HDT(1-Hexadecanethiol), FDTS((Heptadecafluoro-1,1,2,2- tetrahydrodecyl)trichlorosilane), FOTS(1H,1H,2H,2H-perfluorodecyltrichlorosilane), PFBT (Pentafluorobenzenethiol), DDMS(Dichlorodimethylsilane)을 포함할 수 있다.Since the hydrophobic self-assembled
다음, 금속산화물층(300) 상에 제 2 전극층 패턴(500)을 형성한다(S140). Next, a second
제 2 전극층 패턴(500)은 금속산화물층(300)을 노출시키는 개구 패턴(710)을 포함하는 소수성 자기조립 단분자층(700)을 마스크로 이용하여, 예를 들어, APCVD(atmosphere pressure CVD), LPCVD(low pressure CVD), MOCVD(metal organic CVD), PECVD(plasma enhanced CVD), ALD(atomic layer deposition), PEALD(plasma enhanced ALD) 등의 화학 기상 증착 방법을 이용해 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 대응하여 금속산화물층(300) 상에 형성된다. 소수성 자기조립 단분자층(700)의 개구 패턴(710)을 이용하여 제 2 전극층 패턴(500)을 형성할 때, 소수성 자기조립 단분자층(700)이 소수성을 가지고 있기 때문에 제 2 전극층 패턴(500)이 소수성 자기조립 단분자층(700) 상에 형성되지 않고 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 대응하여 형성되어 있는 금속산화물층(300) 상에 선택적으로 증착된다.The second
구체적으로, 제 2 전극층 패턴(500)은 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 탄탈(Ta), 티타늄(Ti), 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함할 수 있으며, 화학적으로 안정되어 있는 동시에 전기 전도율이 다른 금속에 비해 상대적으로 높은 백금을 포함하는 것이 바람직하다.Specifically, the second
선택적으로, 도 6에 도시된 바와 같이, 금속산화물층(300) 상에 제 2 전극층 을 형성하기 전에 접착층 패턴(400)을 형성하는 공정을 더 포함할 수 있다.Optionally, as shown in FIG. 6, the method may further include forming an
접착층 패턴(400)은 후에 접착층 패턴(400) 상에 형성될 제 2 전극층 패턴(500)에 비해 금속산화물층(300)과 화학적 친화력이 더 높아 금속산화물층(300)과 제 2 전극층 패턴(500) 사이의 접합을 용이하게 하는 물질을 포함한다.The
접착층 패턴(400)을 형성 공정은, 구체적으로, 예를 들어, APCVD(atmosphere pressure CVD), LPCVD(low pressure CVD), MOCVD(metal organic CVD), PECVD(plasma enhanced CVD), ALD(atomic layer deposition), PEALD(plasma enhanced ALD) 등의 화학 기상 증착 방법을 이용하여 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 대응하는 금속산화물층(300) 상에 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 탄탈(Ta), 티타늄(Ti), 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함하는 제 2 전극층 패턴(500)을 형성한다. 이 후 제 2 전극층 패턴(500)을 형성할 때, 소수성 자기조립 단분자층(700)이 소수성을 가지고 있기 때문에 제 2 전극층 패턴(500)이 소수성 자기조립 단분자층(700) 상에 형성되지 않고 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 형성되어 있는 접착층 패턴(400) 상에 선택적으로 증착된다. 제 2 전극층 패턴(500)을 형성할 때, 금속산화물층(300)보다 제 2 전극층 패턴(500)과 화학적 친화력이 높은 물질을 포함하는 접착층 패턴(400)에 의해 제 2 전극층 패턴(500)의 형성이 용이하게 수행된다. 상기 접착층 패턴의 두께는 ReRAM 소자를 형성하는 범위 내에서 적의 선택될 수 있으며, 예를 들어, 1 내지 10 nm 일 수 있으나, 이에 제한되는 것은 아니다 .Specifically, the process of forming the
다음, 필요한 경우, 소수성 자기조립 단분자층(700)을 제거할 수 있다.Next, if necessary, the hydrophobic self-assembled
또는, 다른 구현예에서, 필요에 따라 소수성 자기조립 단분자층(700)을 제거하지 않을 수 있다.Alternatively, in other embodiments, the hydrophobic self-assembled
이하, 도 6을 참조하여 상기 본 발명에 따른 ReRAM 소자의 제조 방법에 의해 제조되는 ReRAM 소자에 대하여 설명한다.Hereinafter, a ReRAM device manufactured by the method for manufacturing a ReRAM device according to the present invention will be described with reference to FIG. 6.
도 6은 본 발명의 일 구현예에 따른 ReRAM 소자의 제조 방법에 의해 제조되는 ReRAM 소자의 단면도이다.6 is a cross-sectional view of a ReRAM device manufactured by a method of manufacturing a ReRAM device according to an embodiment of the present invention.
도 6에 도시된 바와 같이, ReRAM 소자는 기판(100), 제 1 전극층(200), 금속산화물층(300) 및 제 2 전극층 패턴(500)을 포함한다. 추가로, 금속산화물층(300)과 제 2 전극층 패턴(500) 사이에 접착층 패턴(400)을 더 포함할 수 있다.As shown in FIG. 6, the ReRAM device includes a
상기 기판은 Si 기판, 이산화실리콘 기판 또는 폴리실리콘 기판 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.The substrate may be a Si substrate, a silicon dioxide substrate or a polysilicon substrate, but is not limited thereto.
사용되는 기판의 종류에 따라, 필요한 경우, 기판(100)은 기판 본체층(110) 및 기판 절연층 (120)을 포함할 수 있다. 이 경우 기판 절연층(120)은 기판 본체층(110) 상에 위치하고 있으며, 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등일 수 있다.Depending on the type of substrate used, if necessary, the
제 1 전극층(200)은 기판(100) 상에 위치하고 있다. 제 1 전극층(200)은, 예를 들어, 알루미늄(Al), 코발트(Co), 니켈(Ni), 철(Fe), 탄탈(Ta), 티타늄(Ti), 금(Au), 은(Ag) 및 백금(Pt) 중 어느 하나 이상을 포함할 수 있으며, 그 중 화학적 으로 안정되어 있는 동시에 전기 전도율이 다른 금속에 비해 상대적으로 높은 백금을 포함하는 것이 바람직하다.The
금속산화물층(300)은 제 1 전극층(200) 상에 위치하고 있다. 금속산화물층(300)은 금속산화물층(300)에 인가되는 전압의 크기에 따라 전기 저항이 큰 폭으로 변화하는 성질을 가지고 있다. 금속산화물층(300)은, 구체적으로, 산화 티타늄(TiO₂), 산화 하프늄(HfO₂), 산화 지르코늄(ZrO₂), 산화 니켈(NiO) 및 알루미나(Al₂O₃) 중 어느 하나 이상을 포함할 수 있으며, 그 중, 예를 들어, 산화 티타늄을 포함할 수 있다.The
상기 금속산화물층의 두께는 ReRAM 소자를 형성하는 범위 내에서 적의 선택될 수 있으며, 예를 들어, 1 내지 10 nm일 수 있으나, 이에 제한되는 것은 아니다.The thickness of the metal oxide layer may be appropriately selected within a range for forming a ReRAM device, for example, 1 to 10 nm, but is not limited thereto.
상기 접착층 패턴의 두께는 ReRAM 소자를 형성하는 범위 내에서 적의 선택될 수 있으며, 예를 들어, 10 내지 1000 nm 일 수 있으나, 이에 제한되는 것은 아니다 .The thickness of the adhesive layer pattern may be appropriately selected within a range for forming a ReRAM device, for example, 10 to 1000 nm, but is not limited thereto.
접착층 패턴(400)을 형성하는 경우, 금속산화물층(300)을 노출시키는 개구 패턴(710)을 포함하는 소수성 자기조립 단분자층(700)을 마스크로 이용한 화학 기상 증착 공정(chemical vapor deposition, CVD) 등의 증착 방법을 이용해 ReRAM 소자의 제조 시 형성되는 소수성 자기조립 단분자층(700, 도 5)의 개구 패턴(710, 도 5)에 대응하여 금속산화물층(300) 상에 접착층 패턴(400)이 형성되며, 상기 접착층 패턴(400)은 제 2 전극층 패턴(500)보다 금속산화물층(300)과 화학적 친화력이 더 높은 금속을 포함한다. 여기서, 화학적 친화력이란, 두개의 물질에 있어서 상호간 의 접착력을 의미한다.When the
접착층 패턴(400)은 제 2 전극층 패턴(500)과 금속산화물층(300) 사이의 접합을 용이하게 하는 역할을 한다. 접착층 패턴(400)은, 구체적으로, 코발트(Co), 니켈(Ni), 철(Fe), 크롬(Cr), 은(Ag), 알루미늄(Al), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐(Pd), 카드뮴(Cd) 및 규소(Si) 중 어느 하나 이상을 포함할 수 있다. 본 발명의 바람직한 구현예에 있어서, 금속산화물층(300)이 산화 티타늄이고 제 2 전극층 패턴(500)이 백금일 경우, 접착층 패턴(400)이 알루미늄을 포함할 수 있다.The
이어서, 제 2 전극층 패턴(500)은 금속산화물층(300)을 노출시키는 개구 패턴(710)을 포함하는 소수성 자기조립 단분자층(700)을 마스크로 이용한 화학 기상 증착 공정 등의 증착 방법을 이용해 소수성 자기조립 단분자층(700)의 개구 패턴(710)에 대응하여 형성되어 있는 접착층 패턴(400) 상에 형성된다. 제 2 전극층 패턴(500)은 금속산화물층(300)의 전기 저항 변화에 대응하여 제 1 전극층(200)으로부터 전기 신호를 전달받는다. 더 자세하게는, 금속산화물층(300)의 전기 저항이 높을 경우 제 2 전극층 패턴(500)은 제 1 전극층(200)으로부터 전기 신호를 전달 받지 않으며, 금속산화물층(300)의 전기 저항이 낮을 경우 제 2 전극층 패턴(500)은 제 1 전극층(200)으로부터 전기 신호를 전달 받는다.Subsequently, the second
본 발명에서는, 이상과 같이, 개구 패턴(710)을 포함하는 소수성 자기조립 단분자층(700)을 마스크로서 이용하여 제 2 전극층 패턴(500)을 형성하기 때문에, 제 2 전극층 패턴(500)이 다른 금속에 비해 상대적으로 식각하기 어려운 백금(Pt)을 포함하여도 금속과 금속산화물층 간의 계면을 불안정하게 하는 리프트 오프 공정을 이용하여 제 2 전극층 패턴(500)을 형성할 필요가 없다.In the present invention, since the second
또한, 선택적으로, 제 2 전극층 패턴(500)과 금속산화물층(300) 사이에 제 2 전극층 패턴(500)과 금속산화물층(300) 사이의 접합을 용이하기 위해, 제 2 전극층 패턴(500)보다 금속산화물층(300)과 화학적 친화력이 더 높은 접착층 패턴(400)을 형성하는 경우, 금속산화물층(300)과 접착층 패턴(400) 사이의 계면 상태가 금속산화물층(300)과 제 2 전극층 패턴(500)이 직접 접촉하고 있을 경우의 계면 상태보다 더 안정하다.Also, optionally, to facilitate bonding between the second
즉, 본 발명에 의하여, 소수성 자기조립 단분자층(700)을 마스크로서 이용하여 금속산화물층(300) 상에 제 2 전극층 패턴(500)을 형성하거나 또는 접착층 패턴(400) 및 제 2 전극층 패턴(500)을 순차적으로 형성함으로써, 금속산화물층(300)과 제 2 전극층 패턴(500) 사이의 계면 상태가 안정하게 되며, 계면 상태의 불안정에 의해 발생할 수 있는 ReRAM 소자의 불필요한 전류 손실이 최소화된다.That is, according to the present invention, the second
이하, 본 발명의 실시예를 통하여 보다 구체적으로 설명한다.Hereinafter, the embodiment of the present invention will be described in more detail.
[실시예 1] Example 1
SiO2 기판 위에 제1 전극층으로서Pt를 스퍼터링 방법을 이용하여 100nm의 두께로 증착하고 금속산화물층으로서TiO₂를 CVD 방법에 의하여 증착하였다. 이어서, 미세접촉인쇄법에 의하여, 개구 패턴을 포함하는 PFS(Perfluorodecyltrichlorosilane) 소수성 자기조립단분자층을 TiO₂ 층 상에 형성하였다. 그 후, 상기 소수성 자기조립 단분자층을 마스크로서 이용하여 개구 패턴을 통하여 CVD 방법에 의하여 제 2 전극층인 Pt를 선택적으로 TiO₂ 층 상에 증착하여 Pt 패턴/TiO₂/Pt 구조의 ReRAM 소자를 제조하였다 (도 7). 이어서, 제조된 ReRAM 소자를 N2 분위기 하 300℃ 의 온도에서 열처리하여, 이러한 열처리 전·후의 ReRAM 소자의 특성을 각각 분석하여 비교하였다.Pt as a first electrode layer was deposited to a thickness of 100 nm on the
도 8의 (a) 및 (b)는 각각 본 실시예에서 제조된 상기 ReRAM 소자 표면의 광학현미경 이미지 및 원자힘현미경(atomic force microscopy, AFM) 이미지를 나타낸다. 상기와 같은 도 8의 (a) 및 (b)의 이미지를 살펴보면 상기 소수성 자기조립 단분자층이 형성되어 있는 부분에는 Pt가 증착되지 않아 Pt가 선택적으로 증착된 것을 확인할 수 있다. 또한, 도 9는 본 실시예에 따라 제조된 Pt-패턴/TiO₂/Pt 구조의ReRAM 소자의 상기한 열처리 전·후의 전류-전압 거동을 나타내는 그래프로서, 포밍(Forming) 후에 고전류 상태 (high resistance state)와 저전류 상태 (low resistance state)가 한번씩 나오는 것을 확인하였다.8 (a) and 8 (b) show an optical microscope image and atomic force microscopy (AFM) image of the surface of the ReRAM device fabricated in this example, respectively. Looking at the image of (a) and (b) of FIG. 8 as described above it can be seen that Pt is not selectively deposited on the portion where the hydrophobic self-assembled monolayer is formed. 9 is a graph showing the current-voltage behavior before and after the heat treatment of a Pt-pattern / TiO₂ / Pt structured ReRAM device manufactured according to the present embodiment, and shows a high resistance state after forming. ) And a low resistance state were observed once.
[실시예 2] [Example 2]
상기 실시예 1에 있어서, 제 2 전극층인 Pt를 선택적으로 증착하기 전에, 상 기 소수성 자기조립 단분자층을 마스크로서 이용하여 개구 패턴을 통하여 CVD 방법에 의하여 TiO₂ 층 상에 접착층으로서 Al 층 패턴을 형성한 후 제 2 전극층인 Pt를 상기 Al 접착층 패턴 상에 증착하는 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 (Pt-Al)패턴/TiO₂/Pt 구조의 ReRAM 소자를 제조하였다. 이어서, 제조된 ReRAM 소자를 N2 분위기 300℃ 의 온도에서 열처리하여, 이러한 열처리 전, 후의 ReRAM 소자의 특성을 각각 분석하여 비교하였다.In Example 1, before the selective deposition of Pt, the second electrode layer, an Al layer pattern was formed as an adhesive layer on the TiO₂ layer by an CVD method through an opening pattern using the hydrophobic self-assembled monolayer as a mask. A ReRAM device having a (Pt-Al) pattern / TiO₂ / Pt structure was manufactured in the same manner as in Example 1, except that Pt, a second electrode layer, was deposited on the Al adhesive layer pattern. Subsequently, the produced ReRAM device was heat-treated at a temperature of 300 ° C. in an
도 10의 (a) 및 (b)는 각각 본 실시예에서 제조된 상기 (Pt-Al)패턴 /TiO₂/Pt 구조의 ReRAM 소자 표면의 광학현미경 이미지 및 원자힘현미경 이미지를 나타낸다. 상기와 같은 도 10의 (a) 및 (b)의 이미지를 살펴보면 상기 소수성 자기조립 단분자층이 형성되어 있는 부분에는 Pt가 증착되지 않아 Pt가 선택적으로 증착된 것을 확인할 수 있다. 또한, 도 11 의 (a) 및 (b)는 각각 본 실시예에 따라 제조된 (Pt-Al)패턴/TiO₂/Pt 구조의ReRAM 소자의 상기한 열처리 전·후의 전류-전압 거동을 나타내는 그래프로서, 포밍(Forming) 후에 고전류 상태(high resistance state)와 저전류 상태 (low resistance state)의 특성을 확인할 수 있으며 N2 열처리 후에 고전류 상태및 저전류 상태의 산포가 감소하는 것을 확인할 수 있다. 또한, 도 12의 (a) 및 (b)는 각각 (Pt-Al)패턴/TiO₂/Pt 구조의 ReRAM 소자의 상기한 열처리 전·후의 전기적 인자들의 비교를 나타내는 그래프이다. 도 12의 (a) 는 set 전압과 reset 전압을 상기한 열처리 전·후에 따라 비교한 그래프로서, 상기한 열처리 후에 set 전압과reset 전압의 산포가 감소하는 것을 확인하였다. 도 12의 (b)는 on/ off 상태의 저항을 상기한 열처리 전·후에 따라 비교한 그래프로서, 저 항 역시 상기한 열처리 후에 산포가 감소하는 것을 확인할 수 있다.10 (a) and 10 (b) show an optical microscope image and an atomic force microscope image of the surface of the ReRAM device of the (Pt-Al) pattern /
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The foregoing description of the present invention is intended for illustration, and it will be understood by those skilled in the art that the present invention may be easily modified in other specific forms without changing the technical spirit or essential features of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is shown by the following claims rather than the above description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
도 1은 본 발명의 일 구현예에 따른 ReRAM 소자의 제조 방법을 나타낸 순서도이고,1 is a flowchart illustrating a method of manufacturing a ReRAM device according to an embodiment of the present invention.
도 2 내지 도 5는 본 발명의 일 구현예에 따른 ReRAM 소자의 제조 방법을 설명하기 위한 도면이며,2 to 5 are views for explaining a method of manufacturing a ReRAM device according to an embodiment of the present invention,
도 6은 본 발명의 일 구현예에 따라 제조된 ReRAM 소자의 단면도이고,6 is a cross-sectional view of a ReRAM device manufactured according to one embodiment of the present invention;
도 7은 본 발명의 실시예 1에 따른 ReRAM 소자의 제조 방법을 나타내며,7 shows a method of manufacturing a ReRAM device according to
도 8은 본 발명의 실시예 1에 따라 제조된 Pt 패턴/TiO₂/Pt 구조의ReRAM 소자의 광학현미경 이미지 (a))와 AFM 이미지 (b)이며,8 is an optical microscope image (a)) and an AFM image (b) of a PRAM pattern / TiO₂ / Pt structure ReRAM device manufactured according to Example 1 of the present invention.
도 9는 본 발명의 실시예 1에 따라 제조된 Pt 패턴 /TiO₂/Pt 구조의ReRAM 소자의 열 처리 전·후의 전류-전압 거동을 나타내는 그래프이며,9 is a graph showing current-voltage behavior before and after heat treatment of a PRAM pattern / TiO₂ / Pt structure ReRAM device manufactured according to Example 1 of the present invention.
도 10은 본 발명의 실시예 2에 따라 제조된 (Pt-Al) 패턴/TiO₂/Pt 구조의ReRAM 소자의 광학현미경 이미지 (a))와 AFM 이미지 (b)이며,10 is an optical microscope image (a)) and an AFM image (b) of a (Pt-Al) pattern / TiO₂ / Pt structured ReRAM device prepared according to Example 2 of the present invention.
도 11은 본 발명의 실시예 2에 따라 제조된 (Pt-Al) 패턴/TiO₂/Pt 구조의ReRAM 소자의 열 처리 전·후의 전류-전압 거동을 나타내는 그래프이며,FIG. 11 is a graph showing current-voltage behavior before and after heat treatment of a ReRAM device having a (Pt-Al) pattern / TiO₂ / Pt structure prepared according to Example 2 of the present invention.
도 12는 본 발명의 실시예 2에 따라 제조된 (Pt-Al) 패턴/TiO₂/Pt 구조의ReRAM 소자의 열 처리 전·후의 set 전압과 reset 전압을 비교한 그래프 (a)와 on/off 상태의 저항을 비교한 그래프이다.FIG. 12 is a graph comparing the set voltage and reset voltage before and after heat treatment of a (Pt-Al) pattern / TiO₂ / Pt structured ReRAM device manufactured according to Example 2 of the present invention with on / off states It is a graph comparing resistance of.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090026250A KR20100107905A (en) | 2009-03-27 | 2009-03-27 | Reram device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090026250A KR20100107905A (en) | 2009-03-27 | 2009-03-27 | Reram device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100107905A true KR20100107905A (en) | 2010-10-06 |
Family
ID=43129554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090026250A KR20100107905A (en) | 2009-03-27 | 2009-03-27 | Reram device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100107905A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102000034B1 (en) * | 2018-02-28 | 2019-07-15 | 충북대학교 산학협력단 | Patterning method using selective wetting properties |
-
2009
- 2009-03-27 KR KR1020090026250A patent/KR20100107905A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102000034B1 (en) * | 2018-02-28 | 2019-07-15 | 충북대학교 산학협력단 | Patterning method using selective wetting properties |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100622268B1 (en) | Layer-by-layer growth method of binary oxide thin films for the application of reram devices using remote oxidation process | |
JP4505683B2 (en) | Electromechanical memory array using nanotube ribbon and manufacturing method thereof | |
Kymissis | Organic field effect transistors: theory, fabrication and characterization | |
JP5553478B2 (en) | Non-volatile memory electronic device having nanowire channel and nanoparticle-floating gate node and manufacturing method thereof | |
KR101102785B1 (en) | Method of making a semiconductor device, and semiconductor device made thereby | |
Cho et al. | Area-selective atomic layer deposition patterned by electrohydrodynamic jet printing for additive manufacturing of functional materials and devices | |
KR100706090B1 (en) | Organic thin film transistor and method of manufacturing the same | |
KR101198301B1 (en) | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device | |
JP2006222428A (en) | Nonvolatile nanochannel memory device using mesoporous material | |
KR20030085013A (en) | Fabricating a molecular electronic device having a protective barrier layer | |
TW200826290A (en) | Vertical organic transistor and manufacturing method thereof | |
TW200814324A (en) | Thin-film transistor and fabrication method thereof | |
JPWO2004073079A1 (en) | Switching element | |
WO2006070683A1 (en) | Switching element, production mehod for switching element, rewritable logical integrated circuit, and memory element | |
Panca et al. | Flexible oxide thin film transistors, memristors, and their integration | |
JP2006286719A (en) | Process for fabricating thin film transistor | |
WO2017041435A1 (en) | Display substrate and manufacturing method therefor, and display device | |
Ternon et al. | High aspect ratio semiconducting nanostructure random networks: highly versatile materials for multiple applications | |
JP5261744B2 (en) | Organic TFT manufacturing method and organic TFT | |
Sanetra et al. | Printing of highly integrated crossbar junctions | |
KR20120138745A (en) | Electrically actuated switch | |
KR20100107905A (en) | Reram device and method for manufacturing the same | |
KR101886056B1 (en) | forming method of nanostructure pattern by vacuum deposition and sensor device thereby | |
Chakraborty et al. | Conductive organic electrodes for flexible electronic devices | |
KR20120059865A (en) | flexible organic memory device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |