KR20100099072A

KR20100099072A - 무선통신시스템에서 데이터를 전송 및 수신하기 위한 장치 및 방법

Info

Publication number: KR20100099072A
Application number: KR1020100018721A
Authority: KR
Inventors: 얀-시우 쟁; 유-추안 팽
Original assignee: 에이서 인코포레이티드
Priority date: 2009-03-02
Filing date: 2010-03-02
Publication date: 2010-09-10
Also published as: EP2226959B1; CN102983953B; US20100220799A1; CN101826953A; AU2010200782A1; RU2010107552A; EP2226959A2; JP2010206797A; RU2444844C2; US20130163649A1; TWI423630B; BRPI1003917A2; TW201038031A; EP2226959A3; CN102983953A; US8416871B2; JP2013081247A; AU2010200782B2; CN101826953B

Abstract

본 발명은 무선통신시스템용 전송방법 및 장치를 개시한다. 데이터 전송방법은 다음의 단계를 포함한다. QAM 콘스텔레이션 패턴에 매핑된 제1 데이터는 제1 전송에서 전송된다. 제1 데이터의 반전이고 상기 QAM 콘스텔레이션 패턴에 매핑된 제2 데이터는 재전송된다. 이 실시예에서 인터리브 데이터는 소정의 스와핑 패턴에 따라 부분 스와핑된다. 다른 실시예에서 제1 인터리브 데이터와 제2 인터리브 데이터는 N 비트(N은 1보다 큰 정수) 멜티플렉스된다. 따라서, 무선통신시스템에서 제1 전송 또는 재전송시 신뢰성을 확보할 수 있다.

Description

무선통신시스템에서의 데이터 전송 및 수신 방법과 장치{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING DATA IN A WIRELESS COMMUNICATION SYSTEM}

본 발명은 일반적으로 무선 통신 시스템에서 데이터를 송수신하기 위한 장치 및 방법에 관한 것으로, 보가 구체적으로 말하면, 데이터 송신에 신뢰성을 향상시키기 위한 장치 및 방법에 관한 것이다.

무선 고속, 고품질 데이터 서비스에서, 신호 왜곡 혹은 노이즈 없이 순수 신호를 수신하는 것을 매우 어렵다. 무선 통신 시스템에서 라이도 채널 환경에서 부정적인 영향을 미친다. 무선 통신 시스템에 있어서, 라이오 채널 환경은 화이트 노이즈(white noise), 페이딩 초래 신호 파워 변화(fading-incurred signal power change), 다른 사용자로부터의 세도잉(shadowing) 및 간섭, 및 다중 경로 신호에 의해 빈번하게 변한다. 만약 데이터가 이동 단말기에 수신될 경우, 상기 부정적인 영향은 단말기의 움직임 및 빈번한 속고 변화로 인해 발생하는 도플러 효과를 포함한다.

따라서, 무선 통신시스템에서 신호 송신과 수신과 관련한 왜곡 혹은 노이즈의 영향을 최소화시키기 위해 많은 시간과 에너지가 소모된다. 신뢰할 수 없고 시간 가변 채널 조건과 관련한 무선 시스템에서의 통상적인 기술로는 AMCS(Adaptive Modulation & Coding Scheme)과 HARQ(hybrid automatic repeat request, 하이브리드 재전송 요구)가 있다.

상기 AMCS는 하향링크 채널 조건에서 변화에 따라 변조 명령과 부호화율을 조절한다. 하향링크 채널 품질은 UE(User Equipment, 사용자 장비)에서 수신된 하향링크 신호의 SNR(신호 대 노이즈 비율)을 측정함으로써 보통 평가된다. UE는 상향링크 상의 BS(Base station, 베이스 스테이션)으로 채널 품질 정보를 피드백한다. 그 다음, BS는 상기 채널 품질 정보를 기초하여 하향링크 품질 정보를 평가하고, 하향링크 채널 조건 평가에 따라 적절한 변조책과 채널 인코더를 위한 부호화율을 결정한다.

HARQ는 재전송 제어 기술로서, 전방향 에러 정정(FEC) 기술과 함께 자동 재전송 요구(ARQ)를 기초로 하여 초기에 송신된 데이터 패킷(data packet)에서 에러를 정정하는 기술이다. HARQ를 실시하기 위한 기법은 체이스 결합(chase combining: CC), 완전 용장도(full incremental redundancy; FIR), 및 부분 용장도(partial incremental redundancy; PIR)을 포함한다.

도 1은 전형적인 고속 무선 데이터 패킷 통신 시스템에서 송수신기의 블록선도이다. 도 1을 참조하면, 송신기(100)는 인코더(110), 채널 인터리버(120), 및 변조기(130)를 포함한다. 정보 비트가 입력되자마자, 상기 인코더(110)는 예정된 부호화율에서 정보 비트를 인코딩하도록 작동 가능하게 된다. 부호화율 R(=n/k, 여기서 n은 k에서 소수)이 예컨대, 1/2 혹은 3/4로 설정되면, 상기 인코더(110)는 k 정보 비트의 입력에 대해 n 코드화된 비트를 출력한다. 페이딩 채널에서 종종 발생하는 버스트 오류(burst error)는 인터리버링에 의해 방지될 수 있다. 상기 채널 인터리버(120)는 동일한 정보를 갖는 코드화된 비트를 분배하기 위해 인터리빙을 수행하여 에러 제어 코딩의 단점을 극복하고 버스트 오류에 의해 야기된 데이터 손실을 최소화한다. 상기 변조기(130)는 QPSK, 8PSK, 16QAM, 64QAM 등과 같이 예정된 변조법에 따라 인터리브드 비트를 변조한다. 변조된 데이터는 통신 채널(190)을 따라 전송된다. 통신 채널은 통상적으로 신뢰할 수 없고 시간 가변 채널 조건을 겪는 라디오 통신 채널이다. 양호하게는, 송신기(100)는 인코더(110)에 대한 부호화율과 변조기(130)에 대한 변조법을 선택하기 위해 컨트롤러를 더 포함할 수 있다.

수신기(101)는 디코더(160), 디인터리버(150), 및 복조기(160)를 포함한다. 상기 복조기(140)는 수신된 데이터를 해당하는 비드 도메인 시퀀스로 복조한다. 상기 디인터리버(150)는 인터리버(120)에 의해 인가되는 입력 비트 시퀀스의 예정된, 의사 랜덤 혹은 랜덤 순열을 적용함으로써 비트 시퀀스를 복조기(140)로부터의 디인터리빙을 수행한다. 상기 디코더(160)는 그 다음 디인터리브드 데이터를 인코더하여 정보 비트를 출력한다.

전술한 바와 같이, 상기 변조기(140)는 인터리브드 비트에 대해 QPSK, 8PSK, 16QAM, 64QAM를 포함하는 다양한 변조법을 지원한다. 상기 변조기(140)에 있어서, 변조 부호에 맵핑된 인터리버드 데이터와 부호 맵핑은 X축을 따른 I 채널과 Y축을 따른 Q 채널을 지닌 이차원 부호 성상도(constellation)에서 부호 위치의 지정에 관한 것이다. 변조 차수가 증가함에 따라, 하나의 변조 부호에서 비트수는 증가한다. 하나 변조 부호에 맵핑된 비트는 그 위치에 따라 상이한 전송 신뢰성을 갖는다. 전송 신뢰성에 있어서, 좌우 및 상하에 의해 정의된 매크로 영역을 나타내는 변조 부호의 2비트는 I(In phase)-Q(Quadrature Phase) 신호 성상도에서 상대적으로 높은 신뢰성을 갖는다. 매크로 영역 내의 마이크로 영역을 나타내는 다른 비트는 상대적으로 낮은 신뢰성을 갖는다.

도 2에는 160AM의 예시적인 신호 성상도(signal constellation)가 도시되어 있다. 도 2를 참조하면, 하나의 160AM 변조 부호는 신뢰성 패턴(K,L,H,L)(여기서, H는 높은 신뢰성을 나타내고, L은 낮은 신뢰성을 나타낸다)에서 4비트[a3,a2,a1,a0]를 포함한다. 다시 말해서, 2비트[a1,a3]는 상대적으로 높은 신뢰성을 가지며, 2비트[a0,a2]는 상대적으로 높은 신뢰성을 갖는다. 도 3에는 640AM의 예시적인 신호 성상도가 도시되어 있다. 도 3을 참조하면, 하나의 640AM 변조 부호는 신뢰성 패턴(H,M,L,H,M,L)(여기서, M은 중간 신뢰성을 나타낸다)에서 6비트[a5,a4,a3,a2,a1,a0]를 포함한다.

그러나 종래의 HARQ에서는, 초기 전송 비트와 그 재전송 비트는 신뢰성에 있어서 동일하다. 낮은 신뢰성 위치에 맵핑된 비트는 재전송에서 있어서 여전히 낮은 신뢰성을 가지며, 동일한 현상이 높은 신뢰성에 맵핑된 비트에서도 발생한다.

IEEE 802.16 표준에 있어서, 전방향 에러 정정(FEC) 기법들 중 하나는 컨볼루셔널 터보 코드(CTC)라 불리는 듀오-이진 터보 코드(duo-binary turbo code)이다. 도 4에는 통상적인 CTC 인코드의 블록선도가 도시되어 있다. CTC 인코더(400)는 CTC 인터리버(410), 제1 구성 인코더(421)과 제2 구성 인코더(422)를 포함한다. A 코드와 B 코드의 입력시, CTC 인코더(400)는 A 코드, B 코드, Y1 코드, W1 코드, Y2 코드, 및 W2 코드를 포함하는 6개의 코드 그룹을 출력하며, 여기서 A 코드와 B 코드는 규칙적인 부분(systematic part)이다. Y1 코드와 W1 코드는 제1 컨볼루셔널 인코더(421)에 의해 발생된 패리티 부분(parity part)이다. Y2 와 W2는 제2 컨볼루셔널 인코더(422)에 의해 발생된 패리티 부분이다.

도 5에는 CTC 인코더에 대한 통상적인 채널 인터리빙법이 개략적으로 도시되어 있다. 채널 인터리버는 아래의 작동, 즉 비트 분리(51), 서브블록 인터리빙(52), 비트 그루핑(bit grouping, 53), 및 비트 선택(54)을 수행한다. 비트 분리(51)의 작동에 있어서, CTC 인코더(400)로부터 출력된 인코드된 비트는 6개의 서브블럭, 즉 A 코드 서브블럭(551), B 코드 서브블럭(552), Y1 코드 서브블럭(553), Y2 코드 서브블럭(554), W1 코드 서브블럭(555), 및 W2 코드 서브블럭(556)으로 순차적으로 분배된다. 상기 6개의 서브블럭은 서브블럭 인터리빙(52)의 작동에서 서브블럭 인터리버(591,592,593,594,595,596)로 각각 입력된다. 비트 그루핑(53)에서, 인터리브드 A 및 B 서브블럭 시퀀스는 직접 그룹화되고, Y1, Y2 서브블럭 시퀀스는 비트-곱-비트(bit-by-bit) 다중화되며, W1 및 W2 서브블럭 시퀀스는 비트-곱-비트 다중화된다. 비트 선택에 있어서, 그룹화된 비트는 연속적이고 순환적으로 선택되어 서브블록을 발생하여 변조기로 공급된다.

그러나 이러한 채널 인터리빙법은 몇몇 단점이 있다. 첫째, 몇몇 인접한 코드화된 비트는 성상도에서 동일한 레벨의 신뢰성을 갖고 비트 위치로 맵핑된다. 또한, 16-QAM을 고려하면, 서브블럭(Y1(W1) 및 Y2(W2))는 도 6에 도시된 바와 같이, 다소 신뢰성 있는 비트 위치로 항시 맵핑된다. 셋째, 동일한 정보 비트에 대응하는 규칙적인 부분과 패리티 부분의 신뢰성 분포는 불균일하다.

본 발명의 목적은 무선통신시스템에서 제 1전송 또는 재전송의 신뢰도를 향상시키기 위한 전송장치 및 방법을 제공하는 것이다.

본 발명의 목적은, 제1 전송에서 QAM 콘스텔레이션 패턴에 매핑된 제1 데이터를 전송하는 단계 및 재전송에서 상기 QAM 콘스텔레이션 패턴에 매핑된 제2 데이터를 재전송하는 단계를 포함하는 방법과, 무선통신시스템의 송신기에서 재전송을 위한 전송방법을 제공함으로써 달성될 수 있다. 상기 제 2데이터는 제 1데이터의 반전이다.

본 발명의 목적은, 제1 전송에서 16 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b3, b2, b1, b0)를 전송하는 단계, 재전송 요청의 수신시, 재배열 비트 시켄스 (b2, b3, b0, b1)을 생성하도록, b3과 b1을 b2와 b0으로 스와핑하여 재배열을 실행하는 단계 및 재전송시 상기 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 방법과, 무선통신시스템의 송신기에서 재전송을 위한 전송방법을 제공함으로써 달성될 수 있다.

본 발명의 목적은, 제1 전송에서 64 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b5, b4, b3, b2, b1, b0)를 전송하는 단계, 재전송 요청의 수신시, 재배열 비트 시켄스 (b4, b5, b2, b3, b0, b1)을 생성하도록, b5, b3과 b1을 b4, b2와 b0으로 스와핑하여 재배열을 실행하는 단계 및 재전송시 상기 64 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 방법과, 무선통신시스템의 송신기에서 재전송을 위한 전송방법을 제공함으로써 달성될 수 있다.

본 발명의 목적은, 제1 전송에서 64 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b5, b4, b3, b2, b1, b0)를 전송하는 단계, 재전송 요청의 수신시, 재배열 비트 시켄스 (b3, b4, b5, b0, b1, b2)을 생성하도록, b5, b2를 b3와 b0으로 스와핑하여 재배열을 실행하는 단계 및 재전송시 상기 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 방법과, 무선통신시스템의 송신기에서 재전송을 위한 전송방법을 제공함으로써 달성될 수 있다.

본 발명의 목적은, 무선통신시스템의 송신기에서 재전송할 수 있는 전송장치를 제공함으로써 달성될 수 있다. 상기 전송장치는, 인코더, 채널 인터리버, 변조기 및 송신기를 포함한다. 상기 인코더는 입력데이터를 인코딩하고 코드데이터를 출력한다. 상기 채널 인터리버는 인터리브 비트를 생성하도록 상기 코드 비트를 인터리브하고, 수신기에서 재수신 요청을 수신하여 상기 인터리브 비트를 반전한다. 상기 변조기는 소정의 변조 형식에서 상기 반전 비트를 변조 심볼로 매핑한다.

본 발명의 목적은, 무선통신시스템의 송신기에서 재전송할 수 있는 전송장치를 제공함으로써 달성될 수 있다. 상기 전송장치는, 인코더, 채널 인터리버, 비트 스왑 유닛, 변조기 및 송신기를 포함한다. 상기 인코더는 입력데이터를 인코딩하고 코드데이터를 출력한다. 상기 채널 인터리버는 인터리브 비트를 생성하도록 상기 코드 비트를 인터리브한다. 상기 비트 스왑 유닛은 수신기로부터의 재전송 요청을 수신할 때, 스왑 비트를 생성하도록 상기 인터리브 비트를 스와핑한다. 상기 변조기는 소정의 변조 형식에서 상기 스왑 비트를 변조 심볼로 매핑한다. 상기 송신기는 상기 변조 심볼을 상기 수신기로 전송한다.

본 발명의 목적은, 제1 코드 비트를 포함하는 인코더 데이터를 생성하도록 입력 데이터를 인코딩하는 단계, 제1 인터리브 비트를 생성하도록 상기 제1 코드 비트를 인터리브하는 단계, 처리 비트를 생성하도록 상기 제1 코드 비트를 부분적으로 스와핑하는 단계, 소정의 변조 형식에서 상기 인터리브 비트를 변조 심볼로 매핑하는 단계 및 상기 변조 심볼을 전송하는 단계를 포함하는 전송방법을 제공함으로써 달성될 수 있다.

본 발명의 목적은, 인코더, 채널 인터리버, 부분 스왑 유닛, 변조기 및 송신기를 포함한다. 상기 인코더는 제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩한다. 상기 채널 인터리버는 제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 인터리브한다. 상기 부분 스왑 유닛은 부분 스와핑된 제1 인터리브 코드 비트를 생성하도록 상기 제1 인터리브 코드 비트를 부분 스와핑하고, 처리 비트를 생성하도록 상기 부분 스와핑된 제1 인터리브 코드 비트와 상기 제2 인터리브 코드 비트 인터리브 비트를 결합한다. 상기 변조기는 소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑한다. 상기 송신기는 상기 변조 심볼을 전송하는 송신기를 포함한다.

본 발명의 목적은, 제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩하는 단계, 처리 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 N 비트(N은 1보다 큰 정수) 멜티플렉스하는 단계, 소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑하는 단계 및 상기 변조 심볼을 전송하는 단계를 포함하는 전송방법을 제공함으로써 달성될 수 있다.

본 발명의 목적은, 인코더, 채널 인터리버, 변조기 및 송신기를 포함한다. 상기 인코더는 제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩한다. 상기 채널 인터리버는 제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 인터리브하고, 상기 처리 비트를 생성하도록 제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 N 비트(N은 1보다 큰 정수) 멜티플렉스한다. 상기 변조기는 소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑한다. 상기 송신기는 상기 변조 심볼을 전송한다.

무선통신시스템에서 제1 전송 또는 재전송시 신뢰성을 확보할 수 있다.

본 발명의 이해를 돕기 위해 첨부된 도면들은, 본 발명의 실시예들을 서술한 것이고 발명의 상세한 설명과 함께 본 발명의 원리를 설명하기 위한 것이다.
도 1은 본 발명에 따른 송신기와 수신기의 일례를 도시한 블록 다이어그램;
도 2는 16 QAM 내의 신호 콘스텔레이션(constellation)의 일례를 도시한 도면;
도 3은 64 QAM 내의 신호 콘스텔레이션의 일례를 도시한 도면;
도 4는 종래의 CTC 인코더를 도시한 블록 다이어그램;
도 5는 CTC 인코더를 위한 종래의 채널 인터리빙(channel interleaving)의 설명도;
도 6은 종래의 채널 인터리빙 내에서 16 QAM에 의한 코드 비트(code bit)의 신뢰도를 도시한 설명도;
도 7은 본 발명에 따른 전송방법의 제 1실시예를 도시한 흐름도;
도 8은 본 발명에 따른 전송방법의 제 2실시예를 도시한 흐름도;
도 9는 본 발명에 따른 비트 스와프 구조를 일예를 도시한 도면;
도 10은 본 발명에 따른 전송데이터의 제 1실시예를 도시한 블록 다이어그램;
도 11은 본 발명에 따른 전송방법의 제 3실시예를 도시한 흐름도;
도 12는 본 발명에 따른 전송방법의 멀티플렉싱(multiplexing) 구조의 제 1예를 도시한 도면;
도 13은 본 발명에 따른 전송방법의 멀티플렉싱(multiplexing) 구조의 제 2예를 도시한 도면;
도 14는 본 발명에 따른 전송방법의 멀티플렉싱(multiplexing) 구조의 제 3예를 도시한 도면;
도 15는 본 발명에 따른 전송방법의 멀티플렉싱(multiplexing) 구조의 제 4예를 도시한 도면;
도 16은 본 발명에 따른 전송방법의 제 4실시예를 도시한 흐름도;
도 17은 본 발명에 따른 전송방법의 부분 스와핑 구조를 도시한 설명도;
도 18은 CTC 인코더 내에 적용된 본 발명의 부분 스와핑 구조의 일예를 도시한 도면;
도 19는 본 발명에 따른 전송방법의 제 5실시예를 도시한 흐름도;
도 20은 CTC 인코더 내에 적용된 전송방법의 일예를 도시한 도면; 및
도 21은 본 발명에 따른 전송장치의 제 2실시예의 블록 다이어그램이다.

이하의 상세한 설명에서는, 언급되는 사항은 본 발명의 상세한 실시예 구현의 방법으로 보여지고 이의 일부분을 형성하는 도면 부호를 수반하도록 한다. 다른 실시예들이 활용될 수 있고, 절차적인 변경 뿐만 아니라 구조적인, 전기적인 변경들이 본 발명의 권리범위로부터 제외되지 아니하고 이루어질 수 있음은 당해 기술분야에서 통상의 지식을 가진 자에 의해 이해될 수 있다. 가능하다면, 동일한 참조 번호는 동일하거나 유사한 부분을 참조하는 도면을 통해 사용될 것이다.

도 7은 본 발명에 따른 전송 방식의 첫번째 실시예의 플로우 차트를 보여준다. 이러한 첫번째 실시예는 다음의 단계들을 구성한다. 701 단계에서는, QAM 콘스텔레이션 패턴에 매핑되는 첫번째 데이터가 첫번째 전송으로 전송된다. 그리고 재전송에서, 상기 첫번째 데이터의 반대로 가는 두 번째 데이터는 QAM 콘스텔레이션 패턴에 맵핑되고, 전송된다. 바람직하게는 상기 QAM 콘스텔레이션 패턴은 16 QAM 콘스텔레이션 패턴이고, 그리고 첫 번째 데이터는 비트 시퀀스 (b3, b2, b1, b0)이고, 두 번째 데이터는 비트 시퀀스 비트 시퀀스(b0, b1, b2, b3).이다. 16 QAM 콘스텔레이션 패턴의 모듈레이션 심볼이 4 비트 [a3, a2, a1, a0]를 포함하고, [a3, a1] 비트가 높은 신뢰도를 가지고 있고, [a2, a0] 비트가 낮은 신뢰도를 가지고 있는 반면에, 첫번째 전송에서 16 QAM 콘스텔레이션 패턴에 낮은 신뢰도의 위치로 맵핑되는 데이터인 [b2, b0] 비트는 재전송으로 높은 신뢰도 위치로 맵핑될 수 있다.

바람직하게는, QAM 콘스텔레이션 패턴은 64 QAM 콘스텔레이션 패턴일 수 있고, 첫 번째 데이터는 (b5, b4, b3, b2, b1, b0)의 비트 시퀀스이고, 두 번째 데이터는 (b0, b1, b2, b3, b4, b5)의 비트 시퀀스일 수 있다. 16 QAM 콘스텔레이션 패턴의 모듈레이션 심볼이 6 비트 [a5, a4, a3, a2, a1, a0]를 포함하고, [a5, a2] 비트가 높은 신뢰도를 가지고 있고, [a4, a1] 비트가 중간의 신뢰도를 가지며, [a3, a0] 비트가 낮은 신뢰도를 가지고 있는 반면에, 첫번째 전송에서 64 QAM 콘스텔레이션 패턴에 낮은 신뢰도의 위치로 맵핑되는 데이터인 [b3, b0] 비트는 재전송으로 높은 신뢰도 위치로 맵핑될 수 있다. 그러므로, 데이터 재전송에서의 신뢰도는 효율적으로 향상될 수 있게 된다.

도 8 본 발명에 따르는 전송 방법 중 두 번째 실시예의 플로우 차트를 보여준다. 도 2에서 보여지는 바와 같이, 두번째 실시예는 다음의 단계들을 포함한다. 711 단계에서는, 첫번째 전송에서 QAM 콘스텔레이션 패턴에 맵핑되는 비트 시퀀스가 전송된다. 712 단계에서는, 리시버로부터의 재전송 요청이 수신되었는지 여부가 결정된다. 만약 이러한 재전송 요청이 접수되면, 713 단계에서는 재배열된 비트 시퀀스를 발생시키는 비트 시퀀스를 스와핑함으로써 재배열이 수행된다. 714 단계에서는, QAM 콘스텔레이션 패턴에서 맵핑된 재배열된 비트 시퀀스가 재전송으로 전송된다.

도 9는 본 발명에 따른 비트 스왑 방식의 예를 보여준다. 6 QAM 콘스텔레이션 패턴에서, (b3, b2, b1, b0)의 비트 시퀀스(721)는 713 단계에서 b3와 b1을 b2와 b0로 스와핑함으로써 재배열되는데, 이로써 도 9에서의 예(A)에서 보여지는 것처럼, (b2, b3, b0, b1)의 재배열된 비트 시퀀스(722)를 생성하게 된다.

64 QAM 콘스텔레이션 패턴에 있어, (b5, b4, b3, b2, b1, b0)의 비트 시퀀스(723)는 713 단계에서 b5, b3 및 b1을b4, b2 및 b0로 스와핑함으로써 재배열되는데, 이로써 도 9에서의 예(B)에서 보여지는 것처럼, (b4, b5, b2, b3, b0, b1)의 재배열된 비트 시퀀스(724)를 생성하게 된다. 또 다른 실시예에 따르면, (b5, b4, b3, b2, b1, b0)의 비트 시퀀스(723)는 713 단계에서 b5와 b2를 b3와 b0로 스와핑함으로써 재배열되는데, 이로써 도 9에서의 예(C)에서 보여지는 것처럼, (b3, b4, b5, b0, b1, b2)의 재배열된 비트 시퀀스(725)를 생성하게 된다.

바람직하게는 상기 재배열이 비트 시퀀스를 역으로 하여 수행될 수도 있다. 도 9의 예(D)에서 보여지는 것처럼, (b₀, b₁, ..., b_L _-2, b_L _-1, b_L)의 재배열된 비트 시퀀스(725)는 (b_L, b_L _-1, b_L _-2, ..., b₁, b₀)의 비트 시퀀스(726)의 역순이며, L은 2보다 큰 양의 정수이다.

도 10은 본 발명에 따르는 전송 데이터의 첫 번째 실시예의 블록 다이어그램을 보여준다. 전송 장치(730)는 인코더(731), 채널 인터리버(732), 비트 스왑 유닛(733), 모듈레이터(734) 및 트랜스미터(735)로 구성되어 있다. 상기 인코더(731)는 입력 데이터(741)를 인코딩하고, 코딩된 비트(742)를 출력하는 기능을 한다. 상기 채널 인터리브(732)는 인터리브된 비트(743)를 생성하기 위하여, 상기 코딩된 비트(742)를 인터리브하는 기능을 한다. 첫번째 전송에서 상기 모듈레이터(734)는 상기 인터리브된 비트(743)을 미리 결정된 모듈레이션 방식을 통해 모듈레이션 심볼(744)로 맵핑하는 기능을 하고, 다음 상기 모듈레이션 심볼(744)은 트랜스미터(735)에 의해 전송된다.

그러나 전송 장치(730)는 리시버(729)로부터 재전송 요청을 받는 동안, 상기 비트 스왑 유닛(733)은 상기 인터리브된 비트(743)를 스와핑된 비트(745)를 생성하기 위해 스와핑하고, 모듈레이터(734)는 상기 스와핑된 비트(745)를 미리 결정된 모듈레이션 방식으로 모듈레이션 심볼(744)로 맵핑한다. 상기 트랜스미터(735)는 모듈레이션 심볼(744)을 상기 리시버에 전송한다. 바람직하게는, 미리 결정된 모듈레이션 방식은 16 QAM 모듈레이션 방식 또는 64 QAM 모듈레이션 방식으로 한다. 비트 스왑 유닛(733)에 의해 작동되는 비트 스왑 방식은 전술한 표에서 설명되므로, 다시 상세히 설명하지는 않을 것이다. 바람직하게는 상기 비트 스왑 유닛(733)은 상기 채널 인터리버(732) 내부에 장착 구현될 수 있고, 비트 스왑 방식은 또한 상기 채널 인터리버(732)에 의해 실행될 수 있다.

도 11은 본 발명에 따르는 전송 방법의 세번째 실시예의 플로우 차트를 보여준다. 세 번째 실시예는 다음의 단계를 포함한다. 801 단계에서는, 입력 데이터가 첫번째 코딩된 비트와 두번째 코딩된 비트를 포함하는 인코딩된 데이터를 생성하기 위하여 인코딩된다. 802 단계에서는, 첫번째 코딩된 비트와 두번째 코딩된 비트는 인터리브된 비트를 형성하기 위하여 N 비트당 다중 전송되는데, 여기서 N은 1보다 큰 양의 정수이다. 803 단계에서는, 상기 인터리브된 비트가 미리 결정된 모듈레이션 방식에 의해 모듈레이션 심볼에 맵핑되는데, 상기 모듈레이션 심볼은 804 단계에서 전송된다. 상기 미리 결정된 모듈레이션 방식이 16 QAM 모듈레이션 방식인 경우 N은 2 또는 6이 될 수 있고, 상기 미리 결정된 모듈레이션 방식이 64 QAM 모듈레이션 방식인 경우 N은 3 또는 6이 될 수 있다.

도 12는 본 발명에 따른 전송방법의 멀티플렉싱 구조의 제 1예를 도시한 도면이다. 도 12에 도시된 바와 같이, 멀티플렉싱 구조는 CTC 인코더에 적용되고, Y1 코드에 대응하는 상기 서브블럭 인터리버(subblock interleaver: 593)로부터 출력된 데이터는 6비트 당 Y2 코드에 대응하는 상기 서브블럭 인터리버(594)로부터 출력된 데이터와 멀티플렉스된다. 유사하게, W1 코드에 대응하는 상기 서브블럭 인터리버(595)로부터 출력된 데이터는 6비트 당 W2 코드에 대응하는 상기 서브블럭 인터리버(596)로부터 출력된 데이터와 멀티플렉스된다. 따라서, 본 발명의 멀티플레싱 구조하에서의 상기 Y1 코드, Y2 코드, W1 코드, W2 코드는 16 QAM 모듈레이션 구조 또는 64 QAM 모듈레이션 구조에서의 전송에 있어서 더 일정한 신뢰도를 가질 수 있다.

도 13은 본 발명에 따른 전송방법의 멀티플렉싱(multiplexing) 구조의 제 2예를 도시한 도면이다. 본 실시예에서, A 코드에 대응하는 상기 서브블럭 인터리버(591)로부터 출력된 데이터와 B 코드에 대응하는 상기 서브블럭 인터리버(592)로부터 출력된 데이터는 6비트 당 멀티플렉스되어서, 상기 시스테매틱(A코드 및 B코드)과 패러티 비트(Y1코드, Y2코드, W1코드 및 W2코드)는 전송에 있어서 더 일정한 신뢰도를 가질 수 있다.

도 14는 본 발명에 따른 전송방법의 멀티플렉싱 구조의 제 3예를 도시한 도면이다. 도 14에 도시된 바와 같이, 멀티플렉싱 구조는 CTC 인코더에 적용되고, Y1 코드에 대응하는 상기 서브블럭 인터리버(593)로부터 출력된 데이터는 2비트 당 Y2 코드에 대응하는 상기 서브블럭 인터리버(594)로부터 출력된 데이터와 멀티플렉스된다. 유사하게, W1 코드에 대응하는 상기 서브블럭 인터리버(595)로부터 출력된 데이터는 2비트 당 W2 코드에 대응하는 상기 서브블럭 인터리버(596)로부터 출력된 데이터와 멀티플렉스된다. 따라서, 본 발명의 멀티플레싱 구조하에서의 상기 Y1 코드, Y2 코드, W1 코드, W2 코드는 16 QAM 모듈레이션 구조에서의 전송에 있어서 더 일정한 신뢰도를 가질 수 있다.

도 15는 본 발명의 제4실시 예를 따른 전송 방법의 멀티플렉싱 스킴(multiplexing scheme)이다.

도 15의 멀티플렉싱 개략도는 CTC 인코더에 적용되고, Y1코드에 대응하는 서브블럭 인터리버(593)로부터 출력되는 데이터는 3비트당 Y2에 대응하는 서브블럭 인터리버(594)로부터 출력되는 데이터와 결합(multiplexing)된다. , 유사하게 W1코드에 대응하는 서브블럭 인터리버(595)로부터 출력되는 코드는 3비트당 W2코드에 대응하는 서브블럭 인터리버(596)로부터 출력되는 코드와 결합된다. 따라서, 본 발명의 멀티플렉싱 스킴을 따르는 Y1코드, Y2코드, W1코드, W2코드는 64QAM 모듈레이션 스킴으로 더욱 균일한 전송상의 신뢰도를 가질 수 있다.

바람직하게는 A코드에 대응하는 서브블럭 인터리버 (591)로부터 출력되는 데이터 B코드에 대응하는 서브블럭 인터리버(592)로부터 출력되는 데이터는 필요하다면, 2비트 또는 3비트마다 결합된다.

도 16 및 도 17은 본 발명의 제4실시예를 따른 전송 방법의 순서도이고, 본 발명을 따른 전송 방법의 부분적 스와핑 스킴의 개략도이다. 도 16의 실시 예는 다음의 단계를 포함한다. 단계 900에서, 입력데이터는 제1 코드 비트를 포함하는 인코드화된 데이터를 생성하도록 인코드화된다. 단계 901에서, 제1 코드 비트는 제1 인터리브 비트, 예컨대, 도 17에 도시된 인터리브 비트(910)를 생성하기 위하여 인터리브된다. 단계 902에서 코드화된 제1 코드 비트는 프로세스 비트, 예컨대, 도 17에 도시된 프로세스 비트(913)를 생성하기 위하여 부분적으로 스와핑된다. 단계 903에서 프로세스 비트는 소정의 모듈레이션 스킴에서 모듈레이션 심볼로 매핑되고, 모듈레이션 심볼은 단계 904로 전송된다. 바람직하게는 단계 902는 다음의 단계 (902a), (902b) 및 (902c)를 추가로 포함할 수 있다. 단계 902a에서, 상기 코드화된 비트는 제1비트 파티션과 제2비트 파티션으로 분리된다. 도 17에 도시된 바와 같이 비트 파티션 (911)과, 비트 파티션 (912)는 각각 제1비트 파티션과 제2비트파티션으로 칭한다. 제1비트 파티션과 제1비트 파티션의 비율은 m:n, 예컨대 1:0, 1:1 또는 1:2이고 m과 n은 0과 같거나 0보다 큰 정수이다.

단계 902b에서 상기 제2 비트 파티션의 비트는 제2 스와핑 비트 파티션을 생성하기 위하여 소정의 스와핑 패턴을 기초로 스와핑된다. 단계 902c에서 상기 제1 비트 파티션 및 제2 스와핑 비트 파티션은 프로세스 비트를 형성하도록 결합된다.

인코드화된 데이터가 제2코드화된 비트를 포함할 경우, 이 구성은 제2 인터리브 비트를 생성하기 위하여 제2코드화된 비트를 인터리빙하고, 프로세스 패턴, 예컨대, 도 17에 도시된 프로세스 비트 (923)를 형성하기 위하여 소정의 멀티플렉싱 패턴을 기초로 하여 부분적으로 스와핑된 제1코드 비트와 제2 인터리브 코드를 결합하는 단계를 더 포함할 수 있다.

바람직하게는 제2 인터리브 비트는 필요하다면 부분적으로 스와핑된 제2코드 비트를 생성하기 위하여 부분적으로 스와핑될 수 있고, 부분적으로 스와핑된 제1코드 비트와 부분적으로 스와핑된 제2 코드 비트는 프로세스 비트를 형성하기 위하여 소정의 멀티플렉싱 패턴을 기초로 결합된다. 예를 들면, 비트스와프는 소정의 스와핑 패턴을 기초로 하여 인터리브 코드 비트 (930)의 비트 파티션(931)으로 수행된다. 부분적으로 스와핑된 인터리브 코드 비트 (910 및 930)는 프로세스 비트를 생성하기 위하여 소정의 멀티플렉싱 패턴을 기초로 결합된다. 도 17에서 사선들로 표시된 비트 파티션은 스와프가 수행되는 비트파티션을 나타낸다.

바람직하게는 비트 스와프가 수행되는 비트 파티션은 재전송으로 수행될 수 있다. 예를 들면, 리시버로부터 재전송 요청이 있을 경우, 제1 비트 파티션 비트는 소정의 스와핑 패턴을 기초로 스와핑되고, 스와핑된 제1 비트 파티션과 제2 비트 파티션은 프로세스 비트를 형성하기 위하여 소정의 멀티플렉싱 패턴을 기초로 결합된다. 프로세스 비트는 소정의 모듈레이션 스킴에서 모듈레이션 심볼로 매핑된다. 모듈레이션 심볼은 리시버로 재전송된다.

도 18은 본 발명의 CTC 인코더에 적용된 스와핑 스킴의 부분도이다. A'코드, B'코드, Y1'코드, Y2'코드, W1'코드 및 W2'코드는 각각 인터리브된 A코드, B코드, Y1코드, Y2코드, W1코드 및 W2코드를 나타낸다. 사선으로 표시된 블럭은 비트 스와핑을 수행하는 비트 파티션을 타나탠다. 스킴(A)와 스킴(B)는 두개의 부분 스와핑 스킴이다. 두 예에서, A'코드, B'코드, Y1'코드, Y2'코드, W1'코드 및 W2'코드의 스와핑된 비트 파티션의 위치가 다르고, 따라서 이러한 두 스킴은 제1 전송과 재전송에 각각 적용될 수 있다.

전송 방법의 4개의 프로세싱 예로 기술된 비트 리버싱 스킴, 비트 스와핑 스킴, 부분적 스와핑 스킴 및 멀티플렉싱 스킴은 더 좋은 효과를 위하여 함께 적용될 수 있다. 도 19는 본 발명의 제 5 실시 예를 따른 전송 방법을 나타내는 순서도이다. 단계 941에서 입력 데이터는 제1 코드 비트와 제2 코드 비트를 생성하기 위하여 인코드화된다. 단계 942에서, 제1코드비트와 제2코드 비트는 제1 인터리브 코드비트와 제2 인터리브 코드 비트를 생성하기 위하여 각각 인터리브된다. 단계 943에서, 제1인터리브 코드 비트와, 제2 인터리브 코드비트는 각각 부분적으로 스와핑된다. 단계 944에서, 부분적으로 스와핑된 제1 인터리브 코드비트와, 부분적으로 스와핑된 제2 인터리브 코드비트는 추가 전송을 위하여 단계 945에서 소정의 모듈레이션 스킴에서 모듈레이션 심벌로 매핑되는 프로세스 비트를 생성하기 위하여 소정의 멀티플렉싱 패턴을 기초로 결합된다.

도 20은 CTC 인코더에 적용된 전송 방법의 예를 나타내는 도면이다. 도 20에서, CTC 인코더로부터 출력된 비트 시퀀스는 A코드, B코드, Y1코드, Y2코드, W1 코드 및 W2코드로 분리된다. A코드 및 B코드는 시스템 비트이고, Y1코드, Y2코드, W1코드 및 W2코드는 패리트 비트이다. A코드, B코드, Y1코드, Y2코드, W1 및 W2코드는 인터리빙하는 서브블럭 인터리버 591,592,593,594,595 및 596로 이송되고, 인터리브 코드는 부분 스와핑으로 수행된다. 사선으로 표시된 블럭은 예컨대, 도 9에 도시된 비트 스와프 스킴 예(A)와 같은 비트 스와프 수행되는 비트 파티션을 나타낸다. 사선으로 표시된 블럭에서, 제1비트는 제3비트로 스와핑되고, 제4비트는 제6비트로 스와핑되고, 제7비트는 제9비트로 스와핑되고, 이와 같은 스와핑 규칙은 계속되는 비트에 대하여 순차적으로 반복된다. 부분적으로 스와핑된 인터리브 비트 (961 및 962)는 프로세스 데이터 (971 및 972)로 매핑된다. 부분적으로 스와핑된 인터리브 비트 (963 및 964)는 프로세스 데이터 (973)를 형성하기 위하여 도 15에 도시된 멀티플렉싱 스킴을 기초로 결합(multiplex)된다. 유사하게 부분적으로 스와핑된 인터리브 비트(965 및 966)는 프로세스 데이터 (974)를 형성하기 위하여 도 15에 도시된 멀리플렉싱 스킴을 기초로 결합(multiplex)된다.

도 21은 본 발명의 제2 실시 예를 따른 전송 장치의 블럭도이다. 전송 장치(990)는 인코더(731), 채널 인터리버(991), 모듈레이터(734) 및 트랜스미터(735)를 포함한다. 채널인터리버(991)는 서브블럭인터리버(992), 부분 스와핑 유닛(993) 및 멀티플렉싱 유닛(994)를 추가로 포함한다. 인코더(731)는 코드 비트(742)를 생성하도록 입력 데이터(741)를 인코드하도록 동작한다. 서브블럭인터리버(992)는 코드 비트 (742)를 인터리브하도록 동작한다. 비율 (9932)를 기초로 하여 부분 스와핑 유닛 (993)은 스와핑 하기 위한 비트 파티션의 위치를 결정하고, 부분적 스와핑 유닛 (993)은 소정의 스와핑 패턴(9931)을 기초로 서브블럭 인터리버(992)로부터 출력되는 인터리브 코드 비트로 부분적 스와핑을 수행한다. 멀티플렉싱 유닛 (994)은 프로세스 비트 (9942)를 생성하도록 소정의 멀티플렉싱 패턴(9941)을 기초로 부분적 스와핑 유닛(993)로부터 출력되는 비트를 결합하도록 동작한다. 모듈레이터 (734)는 소정의 모듈레이션 스킴내의 모듈레이션 심볼을 위한 프로세스 비트(9942)를 매핑하도록 동작한다.

이상에서는 본 발명의 바람직한 실시 예를 설명하였으나, 본 발명의 범위는 이 같은 특정 실시 예에만 한정되지 않으며, 해당분야에서 통상의 지식을 가진 자라면 본 발명의 특허 청구 범위 내에 기재된 범주 내에서 적절하게 변경 또는 수정이 가능할 것이다.

Claims

무선통신시스템의 송신기에서 재전송하는 전송방법으로서,
제1 전송에서 QAM 콘스텔레이션 패턴에 매핑된 제1 데이터를 전송하는 단계 및
재전송에서 상기 QAM 콘스텔레이션 패턴에 매핑된 제2 데이터를 재전송하는 단계를 포함하고,
상기 제2 데이터는 상기 제1 데이터의 반전인 것을 특징으로 하는 전송방법.
제1항에 있어서,
상기 QAM 콘스텔레이션 패턴은 16 QAM 콘스텔레이션 패턴이고,
상기 제1 데이터는 비트 시켄스 (b3, b2, b1, b0)이고, 상기 제2 데이터는 비트 시켄스 (b0, b1, b2, b3)인 것을 특징으로 하는 전송방법.
제2항에 있어서,
상기 16 QAM 콘스텔레이션 패턴의 변조 심볼은 4비트[a3, a2, a1, a0]을 포함하고, 상기 비트 [a3, a1]는 고신뢰성을 갖고, 상기 비트 [a2, a0]는 저신뢰성을 갖는 것을 특징으로 하는 전송방법.
제1항에 있어서,
상기 QAM 콘스텔레이션 패턴은 64 QAM 콘스텔레이션 패턴이고,
상기 제1 데이터는 비트 시켄스 (b5, b4, b3, b2, b1, b0) 이고, 상기 제2 데이터는 비트 시켄스 (b0, b1, b2, b3, b4, b5)인 것을 특징으로 하는 전송방법.
제4항에 있어서,
상기 64 QAM 콘스텔레이션 패턴의 변조 심볼은 6비트 [a5, a4, a3, a2, a1, a0]을 포함하고, 상기 비트 [a5, a2]는 고신뢰성을 갖고, 상기 비트 [a4, a1]는 중간 신뢰성을 갖고, 상기 비트 [a3, a0]는 저신뢰성을 갖는 것을 특징으로 하는 전송방법.
제1항에 있어서,
상기 QAM 콘스텔레이션 패턴에 따른 제1 변조 심볼 상에 상기 제1 데이터를 매핑하고, 상기 제1 전송에서 상기 제1 변조 심볼을 전송하는 단계,
상기 제2 데이터를 얻도록 상기 제1 데이터를 반전하는 단계 및
상기 QAM 콘스텔레이션 패턴에 따른 제2 변조 심볼 상에 상기 제2 데이터를 매핑하고, 상기 재전송에서 상기 제2 변조 심볼을 전송하는 단계를 더 포함하는 것을 특징으로 하는 전송방법.
무선통신시스템의 송신기에서 재전송하는 전송방법으로서,
제1 전송에서 16 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b3, b2, b1, b0)를 전송하는 단계,
재전송 요청의 수신시, 재배열 비트 시켄스 (b2, b3, b0, b1)을 생성하도록, b3과 b1을 b2와 b0으로 스와핑하여 재배열을 실행하는 단계 및
재전송시 상기 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
무선통신시스템의 송신기에서 재전송하는 전송방법으로서,
제1 전송에서 64 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b5, b4, b3, b2, b1, b0)를 전송하는 단계,
재전송 요청의 수신시, 재배열 비트 시켄스 (b4, b5, b2, b3, b0, b1)을 생성하도록, b5, b3과 b1을 b4, b2와 b0으로 스와핑하여 재배열을 실행하는 단계 및
재전송시 상기 64 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
무선통신시스템의 송신기에서 재전송하는 전송방법으로서,
제1 전송에서 64 QAM 콘스텔레이션 패턴에 매핑된 비트 시켄스 (b5, b4, b3, b2, b1, b0)를 전송하는 단계,
재전송 요청의 수신시, 재배열 비트 시켄스 (b3, b4, b5, b0, b1, b2)을 생성하도록, b5, b2를 b3와 b0으로 스와핑하여 재배열을 실행하는 단계 및
재전송시 상기 QAM 콘스텔레이션 패턴에 매핑된 상기 재배열 비트 시켄스를 재전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
무선통신시스템에서 재전송하는 전송장치로서,
입력데이터를 인코딩하고 코드데이터를 출력하는 인코더,
인터리브 비트를 생성하도록 상기 코드 비트를 인터리브하고, 수신기에서 재수신 요청을 수신하여 상기 인터리브 비트를 반전하는 채널 인터리버,
소정의 변조 형식에서 상기 반전 비트를 변조 심볼로 매핑하는 변조기 및
상기 변조 심볼을 상기 수신기로 전송하는 송신기를 포함하는 것을 특징으로 하는 전송장치.
무선통신시스템에서 재전송하는 전송장치로서,
입력데이터를 인코딩하고 코드데이터를 출력하는 인코더,
인터리브 비트를 생성하도록 상기 코드 비트를 인터리브하는 채널 인터리버,
수신기로부터의 재전송 요청을 수신할 때, 스왑 비트를 생성하도록 상기 인터리브 비트를 스와핑하는 비트 스왑 유닛,
소정의 변조 형식에서 상기 스왑 비트를 변조 심볼로 매핑하는 변조기 및
상기 변조 심볼을 상기 수신기로 전송하는 송신기를 포함하는 것을 특징으로 하는 전송장치.
제11항에 있어서,
상기 소정의 변조 형식은 16 QAM 변조 형식이고, 상기 비트 스왑 유닛은 인터리브 비트(b3, b2, b1, b0)에 대하여 b2와 b1을 b3과 b0으로 스왑하는 것을 특징으로 하는 전송장치.
제11항에 있어서,
상기 소정의 변조 형식은 16 QAM 변조 형식이고, 상기 비트 스왑 유닛은 인터리브 비트(b3, b2, b1, b0)에 대하여 b3와 b1을 b2와 b0으로 스왑하는 것을 특징으로 하는 전송장치.
제11항에 있어서,
상기 소정의 변조 형식은 64 QAM 변조 형식이고, 상기 비트 스왑 유닛은 인터리브 비트(b5, b4, b3, b2, b1, b0)에 대하여 b5, b4와 b3을 b0, b1과 b4로 스왑하는 것을 특징으로 하는 전송장치.
제11항에 있어서,
상기 소정의 변조 형식은 64 QAM 변조 형식이고, 상기 비트 스왑 유닛은 인터리브 비트(b5, b4, b3, b2, b1, b0)에 대하여 b5, b3와 b1을 b4, b2과 b0으로 스왑하는 것을 특징으로 하는 전송장치.
제11항에 있어서,
상기 소정의 변조 형식은 64 QAM 변조 형식이고, 상기 비트 스왑 유닛은 인터리브 비트(b5, b4, b3, b2, b1, b0)에 대하여 b5, b2를 b3, b0으로 스왑하는 것을 특징으로 하는 전송장치.
제1 코드 비트를 포함하는 인코더 데이터를 생성하도록 입력 데이터를 인코딩하는 단계,
제1 인터리브 비트를 생성하도록 상기 제1 코드 비트를 인터리브하는 단계,
처리 비트를 생성하도록 상기 제1 코드 비트를 부분적으로 스와핑하는 단계,
소정의 변조 형식에서 상기 인터리브 비트를 변조 심볼로 매핑하는 단계 및
상기 변조 심볼을 전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
제17항에 있어서,
상기 제1 코드 비트를 부분적으로 스와핑하는 단계는
상기 제1 코드 비트를 제1 비트 부분과 제2 비트 부분으로 분리하는 단계,
스와핑된 제2 비트 부분을 생성하도록 소정의 스와핑 패턴에 따라 상기 제2 비트 부분의 비트를 스와핑하는 단계 및
상기 처리 비트를 생성하도록 상기 제1 비트 부분과 스와핑된 제2 비트 부분을 결합하는 단계를 포함하는 것을 특징으로 하는 전송방법.
제18항에 있어서,
수신기에서 재전송 요청을 수신하는 단계,
상기 소정의 스와핑 패턴에 따라 상기 제1 비트 부분의 비트를 스와핑하는 단계,
상기 처리 비트를 생성하도록, 소정의 멀티플렉스 패턴에 따라 상기 스와핑된 제1 비트 부분과 상기 제2 비트 부분을 결합하는 단계,
소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑하는 단계 및
상기 변조 심볼을 상기 송신기로 전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
제17항에 있어서,
상기 인코드 데이터는 제2 코드 비트를 더 포함하고,
제2 인터리브 비트를 생성하도록 상기 제2 코드 비트를 인터리브하는 단계,
상기 처리 비트를 생성하도록 소정의 멀티플렉스 패턴에 따라 상기 부분 스와핑된 제1 코드 비트와 상기 제2 인터리브 코드 비트를 결합하는 단계를 더 포함하는
것을 특징으로 하는 전송방법.
제20항에 있어서,
상기 소정의 멀티플렉스 패턴은 상기 부분 스와핑된 제1 코드 비트와 상기 제2 인터리브 코드 비트가 N 비트 곱해진 것이고, 상기 N은 양의 정수인 것을 특징으로 하는 전송방법.
제20항에 있어서,
부분 스와핑된 제2 코드 비트를 생성하도록 상기 제2 코드 비트를 부분 스와핑하는 단계,
상기 처리 비트를 생성하도록 상기 소정의 멀티플렉스 패턴에 따라 상기 부분 스와핑된 제1 코드 비트와 상기 부분 스와핑된 제2 코드 비트를 결합하는 단계를 더 포함하는 것을 특징으로 하는 전송방법.
제22항에 있어서,
상기 제2 코드 비트를 부분 스와핑하는 단계는
상기 제2 코드 비트를 제3 비트 부분과 제4 비트 부분으로 분리하는 단계,
스와핑된 제2 비트 부분을 생성하도록 소정의 스와핑 패턴에 따라 상기 제4 비트 부분의 비트를 스와핑하는 단계 및
상기 제3 비트 부분과 상기 스와핑된 제4 비트 부분을 결합하는 단계를 포함하는 것을 특징으로 하는 전송방법.
제22항에 있어서,
상기 소정의 멀티플렉스 패턴은 상기 부분 스와핑된 제1 코드 비트와 상기 부분 스와핑된 제2 코드 비트가 N 비트 곱해진 것이고, 상기 N은 양의 정수인 것을 특징으로 하는 전송방법.
제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩하는 인코더,
제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 인터리브하는 채널 인터리버,
부분 스와핑된 제1 인터리브 코드 비트를 생성하도록 상기 제1 인터리브 코드 비트를 부분 스와핑하고, 처리 비트를 생성하도록 상기 부분 스와핑된 제1 인터리브 코드 비트와 상기 제2 인터리브 코드 비트 인터리브 비트를 결합하는 부분 스왑 유닛,
소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑하는 변조기 및
상기 변조 심볼을 전송하는 송신기를 포함하는 것을 특징으로 하는 전송장치.
제26항에 있어서,
상기 부분 스왑 유닛은 부분 스와핑된 제2 인터리브 코드 비트를 생성하도록 상기 제2 인터리브 코드 비트를 부분 스와핑하고, 상기 처리 비트를 생성하도록 상기 부분 스와핑된 제1 인터리브 코드 비트와 상기 부분 스와핑된 제2 인터리브 코드 비트를 결합하는 것을 특징으로 하는 전송장치.
제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩하는 단계,
처리 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 N 비트(N은 1보다 큰 정수) 멜티플렉스하는 단계,
소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑하는 단계 및
상기 변조 심볼을 전송하는 단계를 포함하는 것을 특징으로 하는 전송방법.
제27항에 있어서,
부분 스와핑된 제1 코드 비트를 생성하도록 상기 제1 코드 비트를 부분 스와핑하는 단계 및
상기 처리 비트를 생성하도록 상기 부분 스와핑된 제1 코드 비트와 제2 코드 비트를 N 비트 멜티플렉스하는 단계를 더 포함하는 것을 특징으로 하는 전송방법.
제27항에 있어서,
부분 스와핑된 제2 코드 비트를 생성하도록 상기 제2 코드 비트를 부분 스와핑하는 단계 및
상기 처리 비트를 생성하도록 상기 제1 코드 비트와 부분 스와핑된 제2 코드 비트를 N 비트 멜티플렉스하는 단계를 더 포함하는 것을 특징으로 하는 전송방법.
제27항에 있어서,
부분 스와핑된 제1 코드 비트를 생성하도록 상기 제1 코드 비트를 부분 스와핑하는 단계,
부분 스와핑된 제2 코드 비트를 생성하도록 상기 제2 코드 비트를 부분 스와핑하는 단계,
상기 처리 비트를 생성하도록 상기 부분 스와핑된 제1 코드 비트와 상기 부분 스와핑된 제2 코드 비트를 N 비트 멜티플렉스하는 단계를 더 포함하는 것을 특징으로 하는 전송방법.
제1 코드 비트와 제2 코드 비트를 생성하도록 입력데이터를 인코딩하는 인코더,
제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 생성하도록 상기 제1 코드 비트와 제2 코드 비트를 인터리브하고, 상기 처리 비트를 생성하도록 제1 인터리브 코드 비트와 제2 인터리브 코드 비트를 N 비트(N은 1보다 큰 정수) 멜티플렉스하는 채널 인터리버,
소정의 변조 형식에서 상기 처리 비트를 변조 심볼로 매핑하는 변조기 및
상기 변조 심볼을 전송하는 송신기를 포함하는 것을 특징으로 하는 전송장치.