KR20100088791A - 통신시스템에서 시간 동기화 장치 및 방법 - Google Patents

통신시스템에서 시간 동기화 장치 및 방법 Download PDF

Info

Publication number
KR20100088791A
KR20100088791A KR1020090007898A KR20090007898A KR20100088791A KR 20100088791 A KR20100088791 A KR 20100088791A KR 1020090007898 A KR1020090007898 A KR 1020090007898A KR 20090007898 A KR20090007898 A KR 20090007898A KR 20100088791 A KR20100088791 A KR 20100088791A
Authority
KR
South Korea
Prior art keywords
clock
phase
checking
minimum value
node
Prior art date
Application number
KR1020090007898A
Other languages
English (en)
Other versions
KR101524285B1 (ko
Inventor
신승우
김기현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090007898A priority Critical patent/KR101524285B1/ko
Priority to US12/658,038 priority patent/US8472370B2/en
Publication of KR20100088791A publication Critical patent/KR20100088791A/ko
Application granted granted Critical
Publication of KR101524285B1 publication Critical patent/KR101524285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 대칭적으로 구성된 네트워크를 포함하는 통신시스템에서 GPS(Global Positioning System) 신호를 수신받지 못하는 노드의 클럭 복원 장치 및 방법에 관한 것으로서, GPS 신호를 수신받을 수 있는 제 1 노드로부터 제공받은 동기 정보를 확인하는 과정과, 상기 제 1 노드와의 지연을 확인하는 과정과, 상기 동기 정보와 지연을 이용하여 클럭을 생성하는 과정과, 기준 범위를 넘는 클럭의 위상을 제거하는 과정과, 기준 범위를 넘는 클럭의 위상을 제거한 클럭을 출력하는 과정을 포함하여 시간 동기화를 이룰 수 있고, 인 빌딩(In-building) 시스템에서 IP망을 통한 저가의 안정적인 동기를 구현할 수 있는 이점이 있다.
시간 동기, 클럭 복원, IEEE 1588, 위상

Description

통신시스템에서 시간 동기화 장치 및 방법{APPARATUS AND METHOD FOR TIMING SYNCHRONIZATION IN COMMUNICATION SYSTEM}
본 발명은 통신시스템에서 노드 간에 시간 동기화를 수행하기 위한 장치 및 방법에 관한 것으로서, 특히 통신시스템에서 GPS(Global Positioning System) 동기 신호를 수신받지 못하는 노드들의 시간을 동기화하는 장치 및 방법에 관한 것이다.
통신 시스템을 구성하는 노드가 GPS 신호를 수신받을 수 있는 경우, 상기 노드는 GPS 위성으로부터 제공받은 GPS 동기 신호를 통해 획득한 주파수 동기 및 시간 동기에 따라 클럭을 복원 및 생성한다. 여기서, GPS 신호를 수신받을 수 있는 노드를 마스터 노드라 칭한다.
한편, 통신 시스템을 구성하는 노드가 GPS 신호를 수신받지 못하는 경우, 상기 노드는 상기 마스터 노드로부터 제공받은 동기 정보를 통해 획득한 주파수 동기 및 시간 동기에 따라 클럭을 복원 및 생성한다. 여기서, GPS 신호를 수신받을 수 없는 노드를 슬레이브 노드라 칭한다.
이때, 마스터 노드는 패킷을 통해 슬레이브 노드로 동기 정보를 전송한다. 이에 따라, 트래픽 부하가 증가하는 경우, 슬레이브 노드는 동기 정보를 포함하는 패킷의 전송지연으로 인해 하기 도 1에 도시된 바와 같이 위상 점프(phase jump) 현상이 발생한다.
도 1은 종래 기술에 따른 통신시스템에서 트래픽 부하에 따른 클럭의 위상 변화그래프를 도시하고 있다.
상기 도 1에 도시된 바와 같이 트래픽 부가(100)가 순간적으로 증가하는 경우, 슬레이브 노드는 동기 정보를 포함하는 패킷의 전송지연으로 인해 클럭의 위상(110)이 점프하는 문제가 발생한다.
또한, 슬레이브 노드는 네트워크 경로의 물리적, 시간적 차이에 의한 위상 차로 인해 위상 동기에 대해 위상 점프 또는 위상 이탈(deviation)이 크게 발생하는 문제가 있다.
따라서, 본 발명의 목적은 통신시스템에서 GPS(Global Positioning System) 동기 신호를 수신받지 못하는 노드의 클럭 복원 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 인빌딩(In building) 시스템에서 GPS 동기 신호를 수신받지 못하는 노드의 시간 동기화 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신시스템에서 트래픽 부하의 변화로 인한 위상 이탈 값의 변화를 개선하여 GPS 동기 신호를 수신받지 못하는 노드의 시간을 동기화하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신시스템에서 GPS 동기 신호를 수신받지 못하는 노드의 클럭 복원 시 협정 세계시(UTC: Universal Time Coordinated)와의 오프셋을 최소로 설정하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 대칭적으로 구성된 네트워크를 포함하는 통신시스템에서 GPS(Global Positioning System) 신호를 수신받지 못하는 노드의 클럭 복원 방법은, GPS 신호를 수신받을 수 있는 제 1 노드로부터 제공받은 동기 정보를 확인하는 과정과, 상기 제 1 노드와의 지연을 확인하는 과정과, 상기 동기 정보와 지연을 이용하여 클럭을 생성하는 과정과, 기준 범위를 넘는 클럭의 위상을 제거하는 과정과, 기준 범위를 넘는 클럭의 위상 을 제거한 클럭을 출력하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 제 2 견지에 따르면, 대칭적으로 구성된 네트워크를 포함하는 통신시스템에서 GPS 신호를 수신받지 못하는 노드의 클럭 복원 장치는, GPS 신호를 수신받을 수 있는 제 1 노드와 신호를 송수신하는 송수신 인터페이스와, 상기 제 1 노드와의 지연을 확인하는 지연 확인부와, 상기 송수신 인터페이스를 통해 상기 제 1 노드로부터 제공받은 동기 정보와 상기 지연 확인부에서 확인한 지연을 이용하여 클럭을 생성하는 클럭 발생부와, 상기 클럭 발생부에서 생성한 클럭에서 기준 범위를 넘는 클럭의 위상을 제거하여 출력하는 클럭 보정부를 포함하여 구성되는 것을 특징으로 한다.
상술한 바와 같이 통신 시스템의 GPS 신호를 수신받지 못하는 노드에서 트래픽 부하의 변화로 인한 위상 이탈 값의 변화를 개선하여 클럭을 복원 및 생성함으로써, 시간 동기화를 이룰 수 있고, 인 빌딩(In-building) 시스템에서 IP망을 통한 저가의 안정적인 동기를 구현할 수 있는 이점이 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 통신시스템에서 GPS(Global Positioning System) 동기 신호를 수신받지 못하는 노드의 클럭 복원 기술에 대해 설명한다.
이하 설명에서 통신시스템은 슬레이브 노드의 시간 동기화를 위해 하기 도 2에 도시된 바와 같이 대칭(symmetric)적인 네트워크를 구성해야 한다. 여기서, 상기 슬레이브 노드는 GPS 신호를 수신받지 못해 마스터 노드로부터 제공받은 동기 정보에 따라 클럭을 복원 및 생성하는 노드를 의미한다. 또한, 상기 마스터 노드는 GPS(Global Positioning System) 신호를 수신받는 노드를 의미한다.
도 2는 본 발명에 따른 통신시스템의 구성을 도시하고 있다.
상기 도 2에 도시된 바와 같이 통신시스템은 마스터 노드(200), L2 스위치(210-1, 210-2), 라우터(220-1, 220-2) 및 슬레이브 노드(230, 240, 250)를 포함하여 구성된다.
이때, 통신 시스템은 마스터 노드(200)와 슬레이브 노드들(230, 240, 250)들의 송수시 패킷 지연에 대한 오차를 최소화하기 위해 네트워크를 대칭되도록 구성한다.
상술한 바와 같이 네트워크가 대칭적으로 구성된 경우, 슬레이브 노드는 하기 도 3에 도시된 바와 같이 주파수/시간을 동기화한다.
도 3은 본 발명의 실시 예에 따른 통신시스템에서 클럭을 복원하기 위한 절 차를 도시하고 있다.
상기 도 3을 참조하면 슬레이브 노드는 301단계에서 마스터 노드로부터 동기 정보를 포함하는 패킷을 수신받는다.
마스터 노드로부터 동기 정보를 포함하는 패킷을 수신받은 후, 상기 슬레이브 노드는 303단계로 진행하여 상기 마스터 노드와의 지연(delay)을 확인한다. 예를 들어, 슬레이브 노드는 동기 정보를 포함하는 패킷을 수신받은 시점 정보를 포함하는 지연 요청 메시지를 상기 마스터 노드로 전송한다. 상기 마스터 노드는 상기 지연 요청 메시지에 대한 응답 메시지를 상기 슬레이브 노드로 전송한다. 이때, 상기 응답 메시지는 상기 지연 요청 메시지를 수신받은 시점과 상기 응답 메시지를 전송하는 시점 정보를 포함한다.
이에 따라, 상기 슬레이브 노드는 상기 마스터 노드로부터 제공받은 응답 메시지를 통해 상기 마스터 노드와의 지연을 확인할 수 있다.
이후, 상기 슬레이브 노드는 305단계로 진행하여 상기 301단계에서 제공받은 동기 정보와 상기 303단계에서 확인한 지연 정보를 이용하여 확인한 주파수 동기와 타이밍 동기에 따라 클럭을 생성한다.
상기 클럭을 생성한 후, 상기 슬레이브 노드는 307단계로 진행하여 위상 확인 구간을 변경한다. 즉, 상기 슬레이브 노드는 위상 확인 구간을 증가시킨다.
상기 위상 확인 구간을 증가시킨 후, 상기 슬레이브 노드는 309단계로 진행하여 위상 확인 구간에 포함되는 클럭의 위상을 확인한다.
이후, 상기 슬레이브 노드는 311단계로 진행하여 상기 309단계에서 확인한 위상 확인 구간에 포함되는 클럭의 위상이 필터링 구간을 벗어나는지 확인한다. 여기서, 상기 필터링 구간은 일정 시간 동안 측정한 클럭의 위상 평균을 기준으로 ±오차로 설정된다.
만일, 클럭의 위상이 필터링 구간을 벗어나지 않는 경우, 상기 슬레이브 노드는 315단계로 진행하여 위상 확인 구간을 일정한 크기로 세분화한다.
한편, 클럭의 위상이 필터링 구간을 벗어나는 경우, 상기 슬레이브 노드는 위상 점프가 발생한 것으로 인식한다. 이에 따라, 상기 슬레이브 노드는 321단계로 진행하여 필터링 구간을 벗어나는 클럭의 위상을 제거한다. 예를 들어, 슬레이브 노드는 하기 도 4에 도시된 바와 같이 필터링 구간을 벗어나는 클럭의 위상을 제거한다.
이후, 상기 슬레이브 노드는 상기 315단계로 진행하여 위상 확인 구간을 일정한 크기로 세분화한다. 예를 들어, 상기 슬레이브 노드는 하기 도 5에 도시된 바와 같이 위상 확인 구간을 T값 별로 세분화한다.
상기 위상 확인 구간을 세분화한 후, 상기 슬레이브 노드는 317단계로 진행하여 위상 확인 구간을 세분화한 각각의 영역에서 클럭 위상의 최소 값을 선택한다. 예를 들어, 상기 슬레이브 노드는 하기 도 5에 도시된 바와 같이 세분화한 영역에서 클럭 위상의 최소 값을 선택한다.
이후, 상기 슬레이브 노드는 319단계로 진행하여 i번째 세분화영역의 최소 값이 참조표(look-up table)에 포함되는지 확인한다. 여기서, 상기 참조표는 슬레이브 노드가 정상 동작하기 위한 위상 정보를 포함한다. 예를 들어, 상기 참조표는 하기 도 6에 도시된 바와 같이 슬레이브 노드가 온도에 따라 정상 동작하는 위상 정보를 포함한다.
만일, i번째 세분화영역의 최소 값이 참조표에 포함되지 않는 경우, 상기 슬레이브 노드는 327단계로 진행하여 상기 i번째 세분화영역의 최소 값을 제거한다.
이후, 상기 슬레이브 노드는 325단계로 진행하여 세분화영역의 인덱스(i)를 증가시킨다(i++).
상기 세분화영역의 인덱스를 증가시킨 후, 상기 슬레이브 노드는 323단계로 진행하여 위상 확인 구간에 포함되는 모든 세분화영역의 최소 값들을 참조표와 비교하였는지 확인한다. 이에 따라, 상기 슬레이브 노드는 세분화영역의 인덱스(i)와 위상 확인 구간에 포함되는 세분화영역의 개수(N)를 비교한다.
만일, 위상 확인 구간에 포함되는 모든 세분화영역의 최소 값들을 참조표와 비교한 경우(i ≥ N), 상기 슬레이브 노드는 상기 307단계로 되돌아가 위상 확인 구간을 변경한다.
한편, 위상 확인 구간에 포함되는 모든 세분화영역의 최소 값들을 참조표와 비교하지 않은 경우(i < N), 상기 슬레이브 노드는 상기 319단계로 되돌아가 i번째 세분화영역의 최소 값이 참조표에 포함되는지 확인한다.
상기 319단계에서 i번째 세분화영역의 최소 값이 참조표에 포함되는 경우, 상기 슬레이브 노드는 321단계로 진행하여 참조표에 포함되는 최소 값의 클럭 위상으로 주파수/시간 동기화된 클럭을 출력한다.
이후, 상기 슬레이브 노드는 본 알고리즘을 종료한다.
상술한 실시 예에서 슬레이브 노드는 필터링 구간을 벗어나는 클럭의 위상을 무시한다. 다른 실시 예에서 슬레이브 노드는 필터링 구간을 벗어나는 클럭의 위상 대신 클럭 위상의 평균 값을 출력할 수도 있다.
또한, 슬레이브 노드는 참조표에 포함되지 않는 클럭의 위상을 무시한다. 다른 실시 예에서 슬레이브 노드는 참조표에 포함되지 않는 클럭의 위상 대신 클럭 위상의 최소 평균 값을 출력할 수도 있다.
도 4는 본 발명의 실시 예에 따른 클럭을 복원하는 노드에서 위상 점프를 방지지하기 위한 위상 필터링 그래프를 도시하고 있다.
상기 도 4를 참조하면 상기 도 4의 (a)는 위상 필터링을 수행하기 전의 클럭의 위상 그래프를 나타내고, 상기 도 4의 (b)는 위상 필터링을 수행한 클럭의 위상 그래프를 나타낸다.
상기 도 4의 (a)에 도시된 바와 같이 위상 필터링을 수행하지 않는 경우, 마스터 노드에서 전송한 패킷의 지연으로 인해 위상 점프 현상(400)이 발생한다.
이때, 슬레이브 노드에서 위상 필터링을 수행하는 경우, 상기 도 4의 (b)에 도시된 바와 같이 위상 이탈을 최소화하여 안정적인 위상의 클럭을 얻을 수 있다.
도 5는 본 발명의 실시 예에 따른 클럭을 복원하는 노드에서 협정 세계시와의 오프셋을 최소로 설정하기 위한 그래프를 도시하고 있다.
상기 도 5에 도시된 바와 같이 슬레이브 노드에서 생성한 노드는 신호 지연에 의해 협정 세계시(UTC: Universal Time Coordinated)와의 오프셋이 발생한다.
이때, 슬레이브 노드는 (T-δ, T)와 (T, T+δ) 샘플링 값에 대한 비교를 지 속적으로 수행하여 위상 확인 구간의 세분화영역들의 최소 클럭 위상을 확인한다. 이후, 상기 슬레이브 노드는 벡터성분을 통한 최소 클럭 위상들 간의 최소 위상 평균 값을 산출하여 출력하는 최종 클럭에 반영한다.
상술한 바와 같이 출력하는 최종 클럭에 클럭 위상의 최소 위상 평균 값을 반영하는 경우, 협정 세계시와의 오프셋(510)이 위상 평균 값에 따른 오프셋(500)보다 적으므로 시간 정확도를 높일 수 있다.
도 6은 본 발명의 실시 예에 따른 참조표(Look-Up table)를 도시하고 있다.
상기 도 6에 도시된 바와 같이 슬레이브 노드는 동작 온도 범위 내의 온도와 그에 따른 위상 정보를 포함하는 참조표를 저장한다. 즉, 상기 참조표는 동작 온도에 따른 위상 정보를 저장한다.
이하 설명은 마스터 노드로부터 제공받은 동기 정보에 따라 주파수/시간를 동기화하기 위한 슬레이브 노드의 구성에 대해 설명한다.
도 7은 본 발명에 따른 통신시스템에서 클럭을 복원하는 노드의 블록 구성을 도시하고 있다.
상기 도 7에 도시된 바와 같이 슬레이브 노드는 송수신 인터페이스(701), 지연 확인부(703), 클럭 발생부(705) 및 클럭 보정부(707)를 포함하여 구성된다.
상기 송수신 인터페이스(701)는 유선망을 통해 마스터 노드와 신호를 송수신한다. 예를 들어, 상기 송수신 인터페이스(701)는 IP 백홀을 통해 마스터 노드로부터 동기 정보를 포함하는 패킷을 수신받는다.
상기 지연 확인부(703)는 동기 정보를 전송한 마스터 노드와의 지연을 확인 한다. 예를 들어, 상기 지연 확인부(703)는 상기 송수신 인터페이스(701)를 통해 마스터 노드와 송수신하는 지연 요청 메시지와 지연 응답 메시지의 전송 시점과 수신 시점 정보를 이용하여 상기 마스터 노드와의 지연을 확인한다. 이때, 상기 지연 확인부(703)는 상기 송수신 인터페이스(701)를 통해 동기 정보를 수신될 때 상기 동기 정보를 전송한 마스터 노드와의 지연을 확인한다.
상기 클럭 발생부(705)는 상기 송수신 인터페이스(701)로부터 제공받은 동기 정보와 상기 지연 확인부(703)로부터 제공받은 마스터 노드와의 지연을 이용하여 주파수 및 시간 동기화된 클럭을 생성한다.
상기 클럭 보정부(707)는 상기 클럭 발생부(707)에서 생성한 주파수 및 시간 동기화된 클럭의 위상 이탈 값의 변화를 개선하여 출력한다. 예를 들어, 상기 클럭 보정부(707)는 하기 도 8에 도시된 바와 같이 구성된다.
도 8은 본 발명에 따른 클럭을 복원하는 노드에서 클럭 보정부의 상세 블록 구성을 도시하고 있다.
상기 도 8에 도시된 바와 같이 클럭 보정부(707)는 위상 필터(801), 집합 구성부(803), 최소 값 선택부(805) 및 출력 제어부(807)를 포함하여 구성된다.
상기 위상 필터(801)는 상기 클럭 발생부(705)에서 발생한 클럭에서 필터링 구간을 벗어나는 클럭의 위상을 필터링한다. 예를 들어, 상기 위상 필터(801)는 상기 도 4에 도시된 바와 같이 위상 확인 구간에 포함되는 클럭의 위상을 필터링 구간과 비교하여 클럭의 위상을 필터링한다. 여기서, 상기 필터링 구간은 일정 시간 동안 측정한 클럭의 위상 평균을 기준으로 ±오차로 설정된다.
상기 집합 구성부(803)는 위상 확인 구간을 일정한 크기로 세분화한다. 예를 들어, 상기 집합 구성부(803)는 상기 도 5에 도시된 바와 같이 위상 확인 구간을 T값 별로 세분화한다.
상기 최소 값 선택부(805)는 상기 집합 구선부(803)에서 세분화한 영역들의 클럭 위상의 최소 값을 선택한다. 예를 들어, 상기 최소 값 선택부(805)는 상기 도 5에 도시된 바와 같이 (T-δ, T)와 (T, T+δ) 샘플링 값에 대한 비교를 지속적으로 수행하여 세분화영역들의 최소 클럭 위상을 선택한다.
상기 출력 제어부(807)는 상기 최소 값 선택부(805)에서 선택한 세분화 영역들의 최소 클럭 위상을 참조표와 비교하여 출력하기 위한 클럭 위상을 결정한다. 예를 들어, 출력 제어부(807)는 참조표에 포함되는 최소 클럭 위상을 출력한다.
상술한 실시 예에서 위상 필터(801)는 필터링 구간을 벗어나는 클럭의 위상을 무시한다. 다른 실시 예에서 위상 필터(801)는 필터링 구간을 벗어나는 클럭의 위상 대신 클럭 위상의 평균 값을 출력할 수도 있다.
또한, 출력 제어부(807)는 참조표에 포함되지 않는 클럭의 위상을 무시한다. 다른 실시 예에서 출력 제어부(807)는 참조표에 포함되지 않는 클럭의 위상 대신 클럭 위상의 최소 평균 값을 출력할 수도 있다.
상술한 실시 예에서 슬레이브 노드는 위상 필터링, 협정 세계시와의 오프셋 최소화 및 클럭 위상의 참조표 비교를 모두 수행하여 클럭을 보정한다. 다른 실시 예에서 슬레이브 노드는 상기 세 개의 클럭 보정 방식 중 적어도 하나만을 이용하여 클럭을 보정할 수도 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 통신시스템에서 트래픽 부하에 따른 클럭의 위상 변화를 도시하는 그래프,
도 2는 본 발명에 따른 통신시스템의 구성을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 통신시스템에서 클럭을 복원하기 위한 절차를 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 클럭을 복원하는 노드에서 위상 점프를 방지지하기 위한 위상 필터링을 도시하는 그래프,
도 5는 본 발명의 실시 예에 따른 클럭을 복원하는 노드에서 협정 세계시와의 오프셋을 최소로 설정하기 위한 그래프,
도 6은 본 발명의 실시 예에 따른 참조표(Look-Up table)를 도시하는 그래프,
도 7은 본 발명에 따른 통신시스템에서 클럭을 복원하는 노드의 블록 구성을 도시하는 도면, 및
도 8은 본 발명에 따른 클럭을 복원하는 노드에서 클럭 보정부의 상세 블록 구성을 도시하는 도면.

Claims (19)

  1. 대칭적으로 구성된 네트워크를 포함하는 통신시스템에서 GPS(Global Positioning System) 신호를 수신받지 못하는 노드의 클럭 복원 방법에 있어서,
    GPS 신호를 수신받을 수 있는 제 1 노드로부터 제공받은 동기 정보를 확인하는 과정과,
    상기 제 1 노드와의 지연을 확인하는 과정과,
    상기 동기 정보와 지연을 이용하여 클럭을 생성하는 과정과,
    기준 범위를 넘는 클럭의 위상을 제거하는 과정과,
    기준 범위를 넘는 클럭의 위상을 제거한 클럭을 출력하는 과정을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 동기 정보를 확인하는 과정은,
    유선망을 통해 상기 제 1 노드로부터 제공받은 패킷에 포함된 동기 정보를 확인하는 과정을 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 클럭의 위상을 제거하는 과정은,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭의 위상을 확인하는 과정과,
    위상 확인 구간에서 클럭의 위상이 기준 범위를 넘는 경우, 해당 클럭의 위상을 제거하는 과정을 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 클럭의 위상을 제거하는 과정은,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭의 위상을 확인하는 과정과,
    위상 확인 구간에서 클럭의 위상이 기준 범위를 넘는 경우, 해당 클럭의 위상을 클럭 위상의 평균 값으로 변경하는 과정을 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 기준 범위는, 일정 시간 동안의 클럭 위상의 평균 값에 ±기준 값을 설정하여 나타내는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서,
    상기 기준 범위를 넘는 클럭의 위상을 제거한 후, 기준 범위를 넘는 클럭의 위상을 제거하기 위해 클럭의 위상을 확인하는 위상 확인 구간을 적어도 하나의 영역으로 분할하는 과정과,
    각각의 영역에 대한 최소 값을 선택하는 과정과,
    상기 선택한 최소 값에 따른 클럭을 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 각각의 영역에 대한 최소 값을 선택한 후, 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 상기 선택한 최소 값이 포함되는지 확인하는 과정과,
    상기 테이블에 포함되지 않는 최소 값을 제거하는 과정과,
    상기 테이블에 포함되지 않는 최소 값을 제거한 클럭을 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  8. 제 6항에 있어서,
    상기 각각의 영역에 대한 최소 값을 선택한 후, 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 상기 선택한 최소 값이 포함되는지 확인하는 과정과,
    상기 테이블에 포함되지 않는 최소 값을 상기 최소 값들의 평균 값으로 변경하는 과정과,
    상기 최소 값들의 평균 값으로 변경한 클럭을 출력하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  9. 대칭적으로 구성된 네트워크를 포함하는 통신시스템에서 GPS(Global Positioning System) 신호를 수신받지 못하는 노드의 클럭 복원 장치에 있어서,
    GPS 신호를 수신받을 수 있는 제 1 노드와 신호를 송수신하는 송수신 인터페이스와,
    상기 제 1 노드와의 지연을 확인하는 지연 확인부와,
    상기 송수신 인터페이스를 통해 상기 제 1 노드로부터 제공받은 동기 정보와 상기 지연 확인부에서 확인한 지연을 이용하여 클럭을 생성하는 클럭 발생부와,
    상기 클럭 발생부에서 생성한 클럭에서 기준 범위를 넘는 클럭의 위상을 제거하여 출력하는 클럭 보정부를 포함하여 구성되는 것을 특징으로 하는 장치.
  10. 제 9항에 있어서,
    상기 클럭 발생부는, 유선망을 통해 상기 제 1 노드로부터 제공받은 패킷에 포함된 동기 정보와 상기 지연 확인부에서 확인한 지연을 이용하여 클럭을 생성하는 것을 특징으로 하는 장치.
  11. 제 9항에 있어서,
    상기 클럭 보정부는,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭에서 기준 범위를 넘는 클럭 위상을 제거하는 위상 필터를 포함하여 구성되는 것을 특징으로 하는 장치.
  12. 제 9항에 있어서,
    상기 클럭 보정부는,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭에서 기준 범위를 넘는 클럭 위상을 클럭 위상의 평균 값으로 변경하는 위상 필터를 포함하여 구성되는 것을 특징으로 하는 장치.
  13. 제 9항에 있어서,
    상기 클럭 보정부는, 일정 시간 동안의 클럭 위상의 평균 값에 ± 기준 값을 설정한 기준 범위를 이용하여 클럭 위상을 제거할지 결정하는 것을 특징으로 하는 장치.
  14. 제 9항에 있어서,
    상기 클럭 보정부는, 기준 범위를 넘는 클럭의 위상을 제거한 후, 기준 범위를 넘는 클럭의 위상을 제거하기 위해 클럭의 위상을 확인하는 위상 확인 구간을 적어도 하나의 영역으로 분할하고,
    각각의 영역에 대한 최소 값을 선택하여 상기 선택한 최소 값에 따른 클럭을 출력하는 것을 특징으로 하는 장치.
  15. 제 14항에 있어서,
    상기 클럭 보정부는,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭에서 기준 범위를 넘는 클럭 위상을 제거하는 위상 필터와,
    기준 범위를 넘는 클럭의 위상을 제거한 후, 기준 범위를 넘는 클럭의 위상 을 제거하기 위해 클럭의 위상을 확인하는 위상 확인 구간을 적어도 하나의 영역으로 분할하는 집합 구성부와,
    각각의 영역에 대한 최소 값을 선택하여 상기 선택한 최소 값에 따른 클럭을 출력하는 최소 값 선택부를 포함하여 구성되는 것을 특징으로 하는 장치.
  16. 제 14항에 있어서,
    상기 클럭 보정부는, 각각의 영역에 대한 최소 값을 선택한 후, 상기 선택한 쵠소 값들 중 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 포함되지 않는 최소 값을 제거한 클럭을 출력하는 것을 특징으로 하는 장치.
  17. 제 16항에 있어서,
    상기 클럭 보정부는,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭에서 기준 범위를 넘는 클럭 위상을 제거하는 위상 필터와,
    기준 범위를 넘는 클럭의 위상을 제거한 후, 기준 범위를 넘는 클럭의 위상을 제거하기 위해 클럭의 위상을 확인하는 위상 확인 구간을 적어도 하나의 영역으로 분할하는 집합 구성부와,
    각각의 영역에 대한 최소 값을 선택하는 최소 값 선택부와,
    상기 최소 값 선택부에서 선택한 최소 값들 중 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 포함되지 않는 최소 값을 제거한 클럭을 출력하는 출력 제어부를 포함하여 구성되는 것을 특징으로 하는 장치.
  18. 제 14항에 있어서,
    상기 클럭 보정부는, 각각의 영역에 대한 최소 값을 선택한 후, 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 포함되지 않는 최소 값을 상기 최소 값들의 평균 값으로 변경한 클럭을 출력하는 것을 특징으로 하는 장치.
  19. 제 18항에 있어서,
    상기 클럭 보정부는,
    상기 클럭의 위상을 확인하는 위상 확인 구간에 포함되는 클럭에서 기준 범위를 넘는 클럭 위상을 제거하는 위상 필터와,
    기준 범위를 넘는 클럭의 위상을 제거한 후, 기준 범위를 넘는 클럭의 위상을 제거하기 위해 클럭의 위상을 확인하는 위상 확인 구간을 적어도 하나의 영역으로 분할하는 집합 구성부와,
    각각의 영역에 대한 최소 값을 선택하여 상기 선택한 최소 값에 따른 클럭을 출력하는 최소 값 선택부와,
    상기 최소 값 선택부에서 선택한 최소 값들 중 상기 노드가 정상 동작할 수 있는 위상 정보를 포함하는 테이블에 포함되지 않는 최소 값을 상기 최소 값들의 평균 값으로 변경한 클럭을 출력하는 출력 제어부를 포함하여 구성되는 것을 특징으로 하는 장치.
KR1020090007898A 2009-02-02 2009-02-02 통신시스템에서 시간 동기화 장치 및 방법 KR101524285B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090007898A KR101524285B1 (ko) 2009-02-02 2009-02-02 통신시스템에서 시간 동기화 장치 및 방법
US12/658,038 US8472370B2 (en) 2009-02-02 2010-02-01 Apparatus and method for timing synchronization in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007898A KR101524285B1 (ko) 2009-02-02 2009-02-02 통신시스템에서 시간 동기화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100088791A true KR20100088791A (ko) 2010-08-11
KR101524285B1 KR101524285B1 (ko) 2015-06-01

Family

ID=42397671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007898A KR101524285B1 (ko) 2009-02-02 2009-02-02 통신시스템에서 시간 동기화 장치 및 방법

Country Status (2)

Country Link
US (1) US8472370B2 (ko)
KR (1) KR101524285B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457473B1 (ko) * 2013-04-25 2014-11-07 (주)씨어스테크놀로지 건물 종합 관리 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103168440B (zh) * 2012-02-21 2016-08-10 华为技术有限公司 时间路径补偿方法和装置
EP2928109B1 (en) * 2012-11-29 2017-06-14 NEC Corporation Synchronization apparatus, synchronization system, wireless communication apparatus and synchronization method
US9160473B2 (en) * 2013-03-13 2015-10-13 Microsemi Frequency And Time Corporation Asymmetry correction for precise clock synchronization over optical fiber
CN104660359B (zh) * 2013-11-21 2019-01-11 中兴通讯股份有限公司 一种时钟频偏检测的方法、装置和设备
CN105323054B (zh) * 2014-06-26 2019-05-17 中兴通讯股份有限公司 时钟同步方法及装置
US11265139B2 (en) 2019-10-23 2022-03-01 Solid, Inc. Method for transmitting GPS information of optical communication device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594453A (en) * 1994-11-01 1997-01-14 Trimble Navigation, Ltd GPS receiver having a rapid acquisition of GPS satellite signals
KR100231774B1 (ko) * 1997-11-13 1999-11-15 김영환 이중화 시간/주파수 발생장치의 기준 시간 동기화방법
US7844687B1 (en) * 1999-10-06 2010-11-30 Gelvin David C Method for internetworked hybrid wireless integrated network sensors (WINS)
US6944188B2 (en) * 2001-02-21 2005-09-13 Wi-Lan, Inc. Synchronizing clocks across a communication link
WO2005077063A2 (en) * 2004-02-09 2005-08-25 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
US7643595B2 (en) * 2004-09-13 2010-01-05 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
US7573914B2 (en) * 2005-05-12 2009-08-11 Agilent Technologies, Inc. Systems and methods for synchronizing time across networks
KR20070055233A (ko) * 2005-11-25 2007-05-30 삼성전자주식회사 광대역 무선 접속 통신 시스템에서 위성 위치 확인 시스템시간 동기화 방법
JP4186083B2 (ja) * 2006-10-03 2008-11-26 日本電気株式会社 クロック同期回路
US8010138B2 (en) * 2007-08-15 2011-08-30 Nokia Corporation Alternate mobile network cell synchronization
WO2009056638A1 (en) * 2007-11-02 2009-05-07 Nortel Networks Limited Synchronization of network nodes
US7876792B2 (en) * 2008-10-31 2011-01-25 Alcatel Lucent Network element clocking accuracy and stability monitoring over a packet-switched network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457473B1 (ko) * 2013-04-25 2014-11-07 (주)씨어스테크놀로지 건물 종합 관리 시스템

Also Published As

Publication number Publication date
KR101524285B1 (ko) 2015-06-01
US20100195565A1 (en) 2010-08-05
US8472370B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
KR20100088791A (ko) 통신시스템에서 시간 동기화 장치 및 방법
EP3016306B1 (en) Method and apparatus for providing in-vehicle network time synchronization using redundant grandmaster
US8953645B2 (en) Communication system, communication apparatus and time synchronization method
US9548831B2 (en) Synchronizing system, synchronizing method, first synchronizing device, second synchronizing device, and computer program
US8730868B2 (en) Network node, time synchronization method and network system
US20070081514A1 (en) Method of synchronizing time between base stations, timing master device, and base station
JP5515735B2 (ja) 時刻同期システム、マスタノード、スレーブノード、中継装置、時刻同期方法及び時刻同期用プログラム
WO2014083725A1 (ja) 同期装置、同期システム、無線通信装置及び同期方法
EP2738971A1 (en) Mehtod and device for clock synchronization
JP2009065579A (ja) 時刻同期システム、時刻同期方法、ノード及びプログラム
US10834768B2 (en) Wireless apparats and wireless apparatus processing method to enhance time synchronization accuracy between a plurality of wireless apparatuses in a wireless network
JP2010279235A (ja) 電流差動リレー
JP5535464B2 (ja) Ｔｓ信号遅延検出調整方法及び装置
KR20190038255A (ko) 시분할 이중화 방식을 사용하는 분산 안테나 시스템의 tdd 서브-시스템
JP6170456B2 (ja) スレーブノード、制御サーバ、時刻同期先決定方法及びコンピュータプログラム
JP2017216563A (ja) 中継装置、制御方法、及び、通信システム
JP6077084B1 (ja) 通信ネットワークの時刻同期化方法
JP4994280B2 (ja) ルート変更型ネットワーク装置及びシステム
JP2008109268A (ja) 通信装置の同期通信方法およびその同期通信装置
US20230231641A1 (en) Link profiling for asymmetric delay compensation
KR20100048124A (ko) 근거리 통신망에서의 시간 동기화 방법
JP6326468B2 (ja) 受動光ネットワークの時刻同期化方法
JP5844022B1 (ja) プロセスバス適用保護システム
JP5636558B2 (ja) ネットワーク装置、及び、通信方法
WO2012118177A1 (ja) 同期装置、時刻管理方法及びコンピュータプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 4