KR20100088193A - Method of manufacturing semiconductor module - Google Patents

Method of manufacturing semiconductor module Download PDF

Info

Publication number
KR20100088193A
KR20100088193A KR1020090007241A KR20090007241A KR20100088193A KR 20100088193 A KR20100088193 A KR 20100088193A KR 1020090007241 A KR1020090007241 A KR 1020090007241A KR 20090007241 A KR20090007241 A KR 20090007241A KR 20100088193 A KR20100088193 A KR 20100088193A
Authority
KR
South Korea
Prior art keywords
main substrate
sub
mold
substrate
molding
Prior art date
Application number
KR1020090007241A
Other languages
Korean (ko)
Inventor
김일수
문영규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090007241A priority Critical patent/KR20100088193A/en
Publication of KR20100088193A publication Critical patent/KR20100088193A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PURPOSE: A manufacturing method of a semiconductor module is provided to remarkably reduce manufacturing time by simultaneously executing a semiconductor package manufacturing process and a module process. CONSTITUTION: A sub substrate which has a terminal pattern which is connected to a circuit pattern is arranged on a main substrate(S100). At least one semiconductor chip which has bonding pads on sub substrates is attached(S200). The bonding pads and the circuit pattern are bonded to a conductive wire(S300). A main substrate is arranged inside a mold which has a recess storing the main substrate(S400). A molding member is formed by exposing the terminal pattern and molding the rest using a molding material(S500). A main substrate is cut along the girth of sub substrates(S600).

Description

반도체 모듈의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR MODULE}Manufacturing Method of Semiconductor Module {METHOD OF MANUFACTURING SEMICONDUCTOR MODULE}

본 발명은 반도체 모듈의 제조 방법에 관한 것으로, 보다 구체적으로 본 발명은 반도체 칩으로부터 반도체 모듈을 제조하는데 소요되는 공정수 및 제조 시간을 크게 단축시킨 반도체 모듈의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor module, and more particularly, the present invention relates to a method for manufacturing a semiconductor module that greatly shortens the number of steps and manufacturing time required for manufacturing the semiconductor module from the semiconductor chip.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간내 처리하는것이 가능한 반도체 칩, 반도체 칩을 포함하는 반도체 패키지 및 복수개의 반도체 패키지를 포함하는 반도체 모듈이 개발되고 있다. 반도체 모듈은 최종적으로 컴퓨터와 같은 외부 기기와 전기적으로 연결된다.In recent years, semiconductor chips, semiconductor packages including semiconductor chips, and semiconductor modules including a plurality of semiconductor packages capable of storing massive data and processing massive data in a short time have been developed. The semiconductor module is finally electrically connected to an external device such as a computer.

반도체 모듈을 제조하기 위해서는 반도체 패키지를 제조하는 공정 및 모듈 공정을 필요로 한다.In order to manufacture a semiconductor module, a process of manufacturing a semiconductor package and a module process are required.

반도체 패키지를 제조하는 공정은 크게 웨이퍼에 복수개의 반도체 칩들을 형성하는 공정, 웨이퍼의 후면을 그라인딩 하는 백 그라인딩 공정, 웨이퍼의 반도체 칩들을 개별화하는 공정, 개별화된 반도체 칩들을 기판에 어탯치하는 공정, 반도체 칩들의 본딩 패드 및 기판의 회로 패턴을 도전성 와이어로 본딩하는 공정, 반도체 칩을 몰딩하는 공정 등을 포함한다.The process of manufacturing a semiconductor package is largely a process of forming a plurality of semiconductor chips on a wafer, a back grinding process of grinding the back surface of the wafer, a process of individualizing the semiconductor chips of the wafer, attaching the individualized semiconductor chips to the substrate, Bonding a circuit pad of a semiconductor chip and a circuit pattern of a substrate with a conductive wire, molding a semiconductor chip, and the like.

모듈 공정은 모듈 기판을 준비하는 공정, 모듈 기판에 페이스트 상태의 솔더를 프린팅하는 공정, 프린팅된 솔더를 검사하는 공정, 모듈 기판의 솔더에 반도체 패키지를 마운팅하는 공정, 리플로우 공정에 의하여 반도체 패키지를 모듈 기판에 접속하는 공정 및 검사 공정 등을 필요로 한다.The module process includes a process of preparing a module substrate, a process of printing a solder in a paste state on the module substrate, a process of inspecting printed solder, a process of mounting a semiconductor package on solder of the module substrate, and a reflow process. The process of connecting to a module substrate, an inspection process, etc. are required.

상술된 바와 같이 반도체 모듈을 제조하기 위해서는 독립된 반도체 패키지 제조 공정 및 모듈 공정을 수행해야 하기 때문에 반도체 모듈을 제조하기 위해 많은 시간이 소요되는 문제점을 갖는다.As described above, in order to manufacture a semiconductor module, an independent semiconductor package manufacturing process and a module process have to be performed.

본 발명은 반도체 패키지 제조 공정 및 모듈 공정을 함께 진행하여 제조 공정수를 크게 감소시킨 반도체 모듈의 제조 방법을 제공한다.The present invention provides a method for manufacturing a semiconductor module, which has a significant reduction in the number of manufacturing steps by going through a semiconductor package manufacturing process and a module process.

본 발명에 따른 반도체 모듈의 제조 방법은 회로 패턴 및 상기 회로 패턴과 연결된 단자 패턴을 갖는 서브 기판들을 메인 기판 상에 배치하는 단계, 상기 서브 기판들 상에 본딩 패드들을 갖는 적어도 하나의 반도체 칩을 부착하는 단계, 상기 본딩 패드들 및 상기 회로 패턴을 도전성 와이어로 본딩하는 단계, 상기 메인 기판을 수납하는 리세스를 갖는 몰드 내에 메인 기판을 배치 및 상기 단자 패턴을 덮는 단계, 상기 단자 패턴은 노출하고 나머지 부분을 몰딩 물질로 몰딩하여 몰딩 부재를 형성하는 단계 및 상기 서브 기판들의 테두리를 따라 상기 메인 기판을 절단하는 단계를 포함한다.According to an exemplary embodiment of the present disclosure, a method of manufacturing a semiconductor module includes arranging sub substrates having a circuit pattern and a terminal pattern connected to the circuit pattern on a main substrate, and attaching at least one semiconductor chip having bonding pads to the sub substrates. Bonding the bonding pads and the circuit pattern with conductive wires, placing a main substrate in a mold having a recess for receiving the main substrate and covering the terminal pattern, exposing the terminal pattern and remaining Molding a portion with a molding material to form a molding member and cutting the main substrate along an edge of the sub substrates.

반도체 모듈의 제조 방법은 상기 반도체 칩을 상기 서브 기판들 상에 부착하는 단계 이전에, 상기 웨이퍼로부터 상기 반도체 칩을 개별화하는 단계를 더 포함한다.The method of manufacturing a semiconductor module further comprises individualizing the semiconductor chip from the wafer prior to attaching the semiconductor chip onto the sub-substrates.

상기 몰딩 부재를 형성하는 단계 이후, 상기 몰딩 부재에 마크를 형성하는 단계를 더 포함한다.After the forming of the molding member, the method may further include forming a mark on the molding member.

상기 몰딩 부재를 형성하는 단계는 파우더 형태의 상기 몰딩 물질을 상기 몰드 내에 제공하는 단계 및 상기 파우더 형태의 상기 몰딩 물질을 용융시키는 단계 를 포함한다.Forming the molding member includes providing the molding material in powder form into the mold and melting the molding material in powder form.

상기 서브 기판은 상기 메인 기판의 양쪽면에 각각 배치된다.The sub substrates are disposed on both sides of the main substrate, respectively.

상기 리세스를 갖는 상기 몰드 내에 상기 메인 기판을 배치하는 단계 이전에 상기 몰드의 상기 리세스 내에 상기 몰드로부터 상기 메인 기판을 분리하기 위한 분리 필름을 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.And disposing a separation film for separating the main substrate from the mold in the recess of the mold prior to placing the main substrate in the mold having the recess. Method of preparation.

본 발명에 따르면, 반도체 모듈을 제조하는데 소요되는 제조 공정 및 제조 시간을 크게 단축시킬 수 있는 효과를 갖는다.According to the present invention, the manufacturing process and manufacturing time required to manufacture the semiconductor module can be significantly shortened.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 모듈의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a method of manufacturing a semiconductor module in accordance with embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and has ordinary skill in the art. It will be apparent to those skilled in the art that the present invention may be embodied in various other forms without departing from the spirit of the invention.

도 1은 본 발명의 일실시예에 따른 반도체 모듈의 제조 방법을 도시한 순서도이다. 도 2는 반도체 모듈을 제조하기 위한 서브 기판 및 메인 기판을 도시한 평면도이다. 도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor module according to an embodiment of the present invention. 2 is a plan view illustrating a sub substrate and a main substrate for manufacturing a semiconductor module. 3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 1 내지 도 3들을 참조하면, 반도체 모듈을 제조하기 위해서, 먼저 회로 패턴(10) 및 단자 패턴(20)을 갖는 서브 기판(30)을 플레이트 형상을 갖는 메인 기판(40) 상에 배치하는 단계가 수행된다.(단계 S100)1 to 3, in order to manufacture a semiconductor module, first, placing a sub substrate 30 having a circuit pattern 10 and a terminal pattern 20 on the main substrate 40 having a plate shape. Is performed (step S100).

본 실시예에서, 서브 기판(30)은 도 3에 도시된 바와 같이 메인 기판(40)의 일측면에 배치될 수 있다. 이와 다르게, 서브 기판(30)은 메인 기판(40)의 일측면 및 상기 일측면과 대향하는 타측면에 각각 배치될 수 있다.In the present embodiment, the sub substrate 30 may be disposed on one side of the main substrate 40 as shown in FIG. 3. Alternatively, the sub substrate 30 may be disposed on one side of the main substrate 40 and the other side facing the one side.

서브 기판(30)은 메인 기판(40) 상에 적어도 하나 바람직하게 복수개가 매트릭스 형태로 배치될 수 있다. 본 실시예에서, 서브 기판(30)은 메인 기판(40) 상에 2×2 매트릭스 형태로 배치되며, 각 서브 기판(30)들은 상호 이격된다.At least one sub substrate 30 may be disposed on the main substrate 40 in a matrix form. In the present embodiment, the sub substrates 30 are disposed on the main substrate 40 in the form of a 2 × 2 matrix, and the sub substrates 30 are spaced apart from each other.

각 서브 기판(30)에는 적어도 하나의 칩 실장 영역(32)이 형성되고, 각 칩 실장 영역(32)의 주변에는 단자 패턴(20)들이 형성된다.At least one chip mounting region 32 is formed in each sub substrate 30, and terminal patterns 20 are formed in the periphery of each chip mounting region 32.

도 4는 도 2의 서브 기판 상에 반도체 칩을 배치 및 와이어 본딩을 수행한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor chip disposed and wire bonding performed on the sub-substrate of FIG. 2.

도 1 및 도 4를 참조하면, 단계 S200을 참조하면, 서브 기판(30)의 각 칩 실장 영역(32)에는 반도체 칩(40)이 어탯치 된다. 본 실시예에서, 반도체 칩(40)은 백 그라인딩 공정이 수행되지 않는다.1 and 4, referring to step S200, a semiconductor chip 40 is attached to each chip mounting region 32 of the sub-substrate 30. In the present embodiment, the semiconductor chip 40 is not subjected to the back grinding process.

반도체 칩(40)은 회로부(미도시) 및 회로부와 연결된 본딩 패드(42)들을 포함한다. 회로부는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The semiconductor chip 40 includes a circuit portion (not shown) and bonding pads 42 connected to the circuit portion. The circuit unit includes a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

이어서, 도 1의 단계 S30에서, 반도체 칩(40)의 본딩 패드(42)들 및 서브 기판(30)의 회로 패턴(10)은 도전성 와이어(50)에 의하여 전기적으로 연결된다. 이와 다르게, 본 실시예에서, 반도체 칩(40)의 본딩 패드(42) 및 서브 기판(30)의 회로 패턴(10)은 범프 등을 이용한 플립 칩 방식으로 본딩 되어도 무방하다.Subsequently, in step S30 of FIG. 1, the bonding pads 42 of the semiconductor chip 40 and the circuit pattern 10 of the sub substrate 30 are electrically connected by the conductive wire 50. Alternatively, in the present embodiment, the bonding pad 42 of the semiconductor chip 40 and the circuit pattern 10 of the sub substrate 30 may be bonded by a flip chip method using bumps or the like.

도 5는 도 2의 메인 기판을 몰드 내에 배치 및 몰딩을 수행한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating that the main substrate of FIG. 2 is disposed and molded in a mold.

도 1 및 도 5를 참조하면, 단계 S400에서, 반도체 칩(40) 및 서브 기판(30)이 도전성 와이어(50)에 의하여 전기적으로 연결된 후, 메인 기판(40)은 상부가 개구된 몰드(60) 내에 배치된다. 이때, 몰드(60) 내에 메인 기판(40)이 배치되기 이전에 몰드(60)의 내측면에는 메인 기판(40)을 몰드(60)로부터 분리하기 위한 리젝트 필름(70)이 배치된다.1 and 5, in step S400, after the semiconductor chip 40 and the sub substrate 30 are electrically connected by the conductive wire 50, the main substrate 40 may have a mold 60 having an upper opening. Is disposed within. At this time, before the main substrate 40 is disposed in the mold 60, a reject film 70 for separating the main substrate 40 from the mold 60 is disposed on the inner surface of the mold 60.

도 1의 S500 및 도 5를 참조하면, 몰드(60) 내에 메인 기판(40)이 배치된 후, 서브 기판(30)의 단자 패턴(20)은 커버 부재(미도시)에 의하여 덮이고, 몰드(60) 내에는 파우더 형태로 열에 의하여 용융되는 몰딩 물질(미도시)들이 배치된다.Referring to S500 and FIG. 5 of FIG. 1, after the main substrate 40 is disposed in the mold 60, the terminal pattern 20 of the sub substrate 30 is covered by a cover member (not shown), and the mold ( Within 60, molding materials (not shown) are melted by heat in the form of powder.

파우드 형태의 몰딩 물질들이 몰드(60) 내에 배치된 후, 몰딩 물질에는 열이 가해져 몰딩 물질은 용융되어 반도체 칩(40) 및 도전성 와이어(50)를 덮는 몰딩 부재(80)가 형성된다.After the molding materials in the form of the pads are disposed in the mold 60, heat is applied to the molding materials so that the molding materials are melted to form a molding member 80 covering the semiconductor chip 40 and the conductive wire 50.

도 6은 커버 부재를 제거하여 서브 기판의 단자를 노출한 것을 도시한 단면도이다.6 is a cross-sectional view illustrating the terminal of the sub-substrate exposed by removing the cover member.

도 6을 참조하면, 단자 패턴(20)을 덮고 있던 커버 부재를 서브 기판(30)으로부터 제거함으로써 단자 패턴(20)은 외부로 노출된다. 이어서, 다이아몬드 블레이드(90) 등을 이용하여 몰드 부재(80), 서브 기판(30) 및 메인 기판(40)은 순차적으로 절단되고, 이 결과 반도체 모듈(100)이 제조된다.Referring to FIG. 6, the terminal pattern 20 is exposed to the outside by removing the cover member covering the terminal pattern 20 from the sub substrate 30. Subsequently, the mold member 80, the sub substrate 30, and the main substrate 40 are sequentially cut using the diamond blade 90 or the like, and as a result, the semiconductor module 100 is manufactured.

이상에서 상세하게 설명한 바에 의하면, 반도체 모듈을 제조하는데 소요되는 제조 공정 및 제조 시간을 크게 단축시킬 수 있는 효과를 갖는다.As described in detail above, the manufacturing process and manufacturing time required for manufacturing the semiconductor module can be greatly shortened.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 따른 반도체 모듈의 제조 방법을 도시한 순서도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor module according to an embodiment of the present invention.

도 2는 반도체 모듈을 제조하기 위한 서브 기판 및 메인 기판을 도시한 평면도이다.2 is a plan view illustrating a sub substrate and a main substrate for manufacturing a semiconductor module.

도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 4는 도 2의 서브 기판 상에 반도체 칩을 배치 및 와이어 본딩을 수행한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor chip disposed and wire bonding performed on the sub-substrate of FIG. 2.

도 5는 도 2의 메인 기판을 몰드 내에 배치 및 몰딩을 수행한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating that the main substrate of FIG. 2 is disposed and molded in a mold.

도 6은 커버 부재를 제거하여 서브 기판의 단자를 노출한 것을 도시한 단면도이다.6 is a cross-sectional view illustrating the terminal of the sub-substrate exposed by removing the cover member.

Claims (6)

회로 패턴 및 상기 회로 패턴과 연결된 단자 패턴을 갖는 서브 기판들을 메인 기판 상에 배치하는 단계;Disposing sub-substrates having a circuit pattern and a terminal pattern connected to the circuit pattern on a main substrate; 상기 서브 기판들 상에 본딩 패드들을 갖는 적어도 하나의 반도체 칩을 부착하는 단계;Attaching at least one semiconductor chip having bonding pads on the sub substrates; 상기 본딩 패드들 및 상기 회로 패턴을 도전성 와이어로 본딩하는 단계;Bonding the bonding pads and the circuit pattern with a conductive wire; 상기 메인 기판을 수납하는 리세스를 갖는 몰드 내에 메인 기판을 배치 및 상기 단자 패턴을 덮는 단계;Placing a main substrate in the mold having a recess for receiving the main substrate and covering the terminal pattern; 상기 단자 패턴은 노출하고 나머지 부분을 몰딩 물질로 몰딩하여 몰딩 부재를 형성하는 단계; 및Exposing the terminal pattern and molding the remaining portion with a molding material to form a molding member; And 상기 서브 기판들의 테두리를 따라 상기 메인 기판을 절단하는 단계를 포함하는 반도체 모듈의 제조 방법.And cutting the main substrate along edges of the sub substrates. 제1항에 있어서,The method of claim 1, 상기 반도체 칩을 상기 서브 기판들 상에 부착하는 단계 이전에, 상기 웨이퍼로부터 상기 반도체 칩을 개별화하는 단계를 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.Prior to attaching the semiconductor chip on the sub-substrates, further comprising individualizing the semiconductor chip from the wafer. 제1항에 있어서,The method of claim 1, 상기 몰딩 부재를 형성하는 단계 이후, 상기 몰딩 부재에 마크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.And after the forming of the molding member, forming a mark on the molding member. 제1항에 있어서,The method of claim 1, 상기 몰딩 부재를 형성하는 단계는 파우더 형태의 상기 몰딩 물질을 상기 몰드 내에 제공하는 단계; 및Forming the molding member comprises providing the molding material in powder form into the mold; And 상기 파우더 형태의 상기 몰딩 물질을 용융시키는 단계를 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.Melting the molding material in powder form. 제1항에 있어서,The method of claim 1, 상기 서브 기판은 상기 메인 기판의 양쪽면에 각각 배치된 것을 특징으로 하는 반도체 모듈의 제조 방법.And the sub substrates are disposed on both sides of the main substrate, respectively. 제1항에 있어서,The method of claim 1, 상기 리세스를 갖는 상기 몰드 내에 상기 메인 기판을 배치하는 단계 이전에 상기 몰드의 상기 리세스 내에 상기 몰드로부터 상기 메인 기판을 분리하기 위한 분리 필름을 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.And disposing a separation film for separating the main substrate from the mold in the recess of the mold prior to placing the main substrate in the mold having the recess. Method of preparation.
KR1020090007241A 2009-01-30 2009-01-30 Method of manufacturing semiconductor module KR20100088193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007241A KR20100088193A (en) 2009-01-30 2009-01-30 Method of manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007241A KR20100088193A (en) 2009-01-30 2009-01-30 Method of manufacturing semiconductor module

Publications (1)

Publication Number Publication Date
KR20100088193A true KR20100088193A (en) 2010-08-09

Family

ID=42754447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007241A KR20100088193A (en) 2009-01-30 2009-01-30 Method of manufacturing semiconductor module

Country Status (1)

Country Link
KR (1) KR20100088193A (en)

Similar Documents

Publication Publication Date Title
TWI420640B (en) Semiconductor package device, semiconductor package structure, and method for fabricating the same
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP2005033141A (en) Semiconductor device, its manufacturing method, false wafer, its manufacturing method, and packaging structure of semiconductor device
KR20120045936A (en) Semiconductor packages and methods for the same
JP3751587B2 (en) Manufacturing method of semiconductor device
KR20080106082A (en) Cmos image sensor chip scale package with die receiving opening and method of the same
KR102600106B1 (en) Method of manufacturing semiconductor packages
TW201626473A (en) Flat no-leads package with improved contact leads
JP5685012B2 (en) Manufacturing method of semiconductor package
JP2010010174A (en) Method for manufacturing semiconductor device
US10804190B2 (en) Multi-chip module and method for manufacturing same
JP4073308B2 (en) Circuit device manufacturing method
US20110260310A1 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
JP2022014121A (en) Semiconductor device and manufacturing method for the same
JP2001267470A (en) Semiconductor device and its manufacturing method
KR100850213B1 (en) Semiconductor package having molded balls and method of fabricating the same
JP2004165190A (en) Semiconductor device and its manufacturing method
US6867065B2 (en) Method of making a microelectronic assembly
KR20100088193A (en) Method of manufacturing semiconductor module
JP2004214430A (en) Circuit board, molded product using the same and method for manufacturing molded product
JP3723545B2 (en) Semiconductor device
US6551855B1 (en) Substrate strip and manufacturing method thereof
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2011040640A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid