JP2004214430A

JP2004214430A - Circuit board, molded product using the same and method for manufacturing molded product

Info

Publication number: JP2004214430A
Application number: JP2003000066A
Authority: JP
Inventors: Hiroshi Uragami; 浩浦上; Takeru Nakagawa; 長中川
Original assignee: Towa Corp
Current assignee: Towa Corp
Priority date: 2003-01-06
Filing date: 2003-01-06
Publication date: 2004-07-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board that has an effect to prevent the deformation of the circuit board or a molded product when the molded product or a package is manufactured, the molded product using the same, and to provide a method for manufacturing the molded product. <P>SOLUTION: The circuit board 1 using a glass epoxy board as a base material is provided with a plurality of units 2 corresponding to completed package single bodies, respectively, a peripheral part 4 located outside an effective part comprised of the units 2, and a peripheral pattern 6 that is formed by etching copper foil with a specified thickness on each of both surfaces of the peripheral part 4. Thus, if stress is applied to the circuit board 1 or the molded product 26 in respective steps until the cutting of the molded product 26, the circuit board 1 or the molded product 26 can be prevented from being deformed due to the peripheral pattern 6. In addition, static electricity generated in the circuit board 1 or the molded product 26 flows out to earth terminals of devices used in the steps through the peripheral pattern 6, thus preventing an harmful effect of static electricity. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップ等のチップ状電子部品を回路基板に装着し、樹脂封止して成形品を成形し、成形品を切断してパッケージを製造する際に使用される回路基板と、これを使用して製造した成形品と、成形品製造方法とに関するものである。
【０００２】
【従来の技術】
従来における、半導体チップ等のチップ状電子部品（以下、チップという。）と回路基板とを使用する成形品製造方法と、その際に使用される回路基板とを、図４及び図５を参照して説明する。図４（Ａ）〜（Ｃ）は、従来の成形品製造方法において、従来の回路基板にチップを装着し、型締めして樹脂封止し、樹脂封止後に検査する各工程を、それぞれ示す部分断面図である。図５（Ａ），（Ｂ）は、従来の成形品製造方法において、検査後に単体のパッケージに切断する工程と、完成した単体のパッケージとを、それぞれ示す部分断面図である。
【０００３】
まず、図４（Ａ）に示すように、回路基板５１の主面に、ツール５２によってチップ５３を装着する。具体的には、回路基板５１において仮想線５４で仕切られ複数個設けられた単位部５５のそれぞれに、チップ５３を位置合わせして装着する。この位置合わせは、完成品である単体のパッケージに対応する各単位部５５において、チップ５３のチップ側電極５６上に設けられたバンプ５７と、回路基板５１の主面に設けられた基板側電極５８との間で行われる。
回路基板５１において、各単位部５５の主面には、基板側電極５８の他に必要な配線パターン（図示なし）が形成され、主面の反対面には、層間配線（図示なし）によってその配線パターンに接続された外部電極５９が形成されている。また、回路基板５１における各単位部５５以外の部分、すなわち周辺部には、その回路基板５１の型名等が、スクリーン印刷法等によって形成されている。
【０００４】
次に、ツール５２によってチップ５３を加熱しながら回路基板５１に圧接することによりバンプ５７を溶融させ、その後に硬化させて、チップ側電極５６と基板側電極５８とを電気的に接続する。ここまでの工程を繰り返して、回路基板５１のすべての単位部５５において、主面にそれぞれチップ５３を装着する。
【０００５】
次に、図４（Ｂ）に示すように、上型６０に対向して設けられた下型６１上に回路基板５１を載置し、上型６０と下型６１とを型締めする。そして、樹脂通路６２を経由してキャビティ６３に溶融樹脂６４を注入し、これを硬化させて硬化樹脂からなる封止樹脂（後述）を形成する。排気管６５は、排気ポンプ（図示なし）に接続されており、キャビティ６３内を排気して減圧状態にする。
【０００６】
次に、図４（Ｃ）に示すように、封止樹脂６６が形成された状態で型開きして成形品６７を取り出す。その後に、外部電極５９と、検査装置（図示なし）のテストボード６８上に設けられたテスト用電極６９とを接触させる。そして、検査装置を使用して順次チップ５３を動作させて、各チップ５３を検査する。
【０００７】
次に、図５（Ａ）に示すように、外部電極５９に半田ボール７０を形成する。
そして、成形品６７をステージ７１上の粘着テープ７２に固定した後に、ブレード７３を用いて、仮想線５４において成形品６７を切断する。
以上の工程により、図５（Ｂ）に示されているように、チップ５３が装着され半田ボール７０を有する個別回路基板７４と、個別封止樹脂７５とからなる単体のパッケージ７６を完成させる。このパッケージ７６は、チップサイズと同等のサイズを有する、いわゆるＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）である。
【０００８】
ところで、近年、電子機器に対する軽薄短小化及びローコスト化の要請が、一段と強くなっている。このために、パッケージ自体の小型化が進み、これに伴いパッケージの寸法精度が厳しくなっている。
また、パッケージ自体のローコスト化を図るために、１枚の回路基板から製造されるパッケージ数、すなわち取れ数を増やす目的で回路基板の大型化が進んでいる。これに伴い、回路基板自体において、反り、うねり、たわみ等の変形が発生しやすくなり、その変形量が大きくなる傾向にある。また、回路基板にチップを実装する工程や、樹脂封止する工程等において、回路基板に加えられるクランプ圧や熱等により、変形量が増大するおそれがある。
変形量が増大することは、チップ側電極５６と基板側電極５８との接触不良、検査工程における導通不良、切断工程における寸法精度の低下やブレードの破損等の原因になる。そこで、半製品としての成形品（図４及び図５に示された成形品６７）について、反り等の変形を極力低減する必要性が高まっている。
【０００９】
従来においては、成形品の変形を低減することを目的とした、次のような技術がある。まず、複数の半導体チップを含み樹脂封止される領域（樹脂封止領域）を設け、１枚の回路基板の長手方向に沿って樹脂封止領域を複数個並べて、それらの樹脂封止領域同士の間には所定の間隙を設ける構成が提案されている。そして、樹脂封止領域に対応する数だけの空間に内部が仕切られた金型、すなわちその数だけのキャビティが設けられた金型を使用して、複数個の樹脂封止領域を一括して樹脂封止する（例えば、特許文献１参照）。
また、回路基板において、本来的に樹脂封止する面（チップが装着された面）の反対面において、樹脂封止する工程において額縁状の補強用樹脂体を同時に形成する構成が提案されている。（例えば、特許文献２参照）。
【００１０】
【特許文献１】
特開２００１−４４２２９号公報（第３−第４頁、第３−第４図，第８図）
【特許文献２】
特開２００２−１７０９０９号公報（第３頁、第１−第２図）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、次のような問題がある。まず、複数の樹脂封止領域を１枚の回路基板の長手方向に沿って並べる構成では、樹脂封止領域同士の間に間隙を設ける必要がある。したがって、パッケージの取れ数を増やすという要請に反する。
また、上記いずれの技術においても、樹脂通路やキャビティ等の数が増えるので、金型の構成が複雑になる。このことは金型の高価格化を招き、パッケージ自体の単価を押し上げるので、パッケージのローコスト化という要請に反する。
【００１２】
本発明は、上述の課題を解決するためになされたものであって、成形品又はパッケージを製造する際における回路基板又は成形品の変形を抑制する効果を有する、回路基板、これを使用して製造した成形品、及び成形品製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上述の技術的課題を解決するために、本発明に係る回路基板は、電子部品である複数のチップを装着し、封止樹脂により複数のチップを一括して封止して成形品を成形し、該成形品を切断して単体のパッケージを製造する際に使用され複数のチップが装着される回路基板であって、少なくとも１個のチップが装着され格子状に設けられている単位部と、単位部が含まれ封止樹脂により覆われる有効部の外側において、設けられている周辺部と、周辺部に形成されており導電体からなる周辺パターンとを備えたことを特徴とする。
【００１４】
これによれば、回路基板において、有効部の外側に周辺部が設けられ、その周辺部に、言い換えれば回路基板の外縁付近に、導電体からなる周辺パターンが設けられている。したがって、回路基板に外部から機械的な応力が加えられ、又は熱的な応力が発生した場合に、回路基板の変形が周辺パターンの存在によって抑制される。
【００１５】
また、本発明に係る回路基板は、上述した回路基板において、単位部の各々に形成され導電体からなる配線パターンを備えるとともに、周辺パターンは配線パターンのうちの接地パターンに電気的に接続されていることを特徴とする。
【００１６】
これによれば、成形品を製造し、更にはパッケージを製造するまでの各工程において、回路基板又は成形品において静電気が発生した場合に、その静電気が接地パターンから周辺パターンに流出する。
【００１７】
また、本発明に係る回路基板は、上述した回路基板において、周辺部には、成形品及びパッケージを製造する各工程において使用される情報が、周辺パターンを構成する導電体を部分的に除去することによって記載されていることを特徴とする。
【００１８】
これによれば、回路基板、成形品、又はパッケージを製造する各工程において周辺部に記載された情報が、成形品を製造する各工程、更にはパッケージを製造するまでの各工程において、使用可能になる。
【００１９】
また、本発明に係る成形品は、電子部品である複数のチップが回路基板に装着され、封止樹脂により複数のチップが一括して封止された後に切断されて単体のパッケージが製造される際に、複数のチップが一括して封止されて成形された成形品であって、回路基板において少なくとも１個のチップが装着され格子状に設けられている単位部と、回路基板において単位部が含まれる有効部の外側に設けられている周辺部と、周辺部に形成されており導電体からなる周辺パターンと、複数のチップを封止し、有効部を覆うとともに、周辺部において露出する露出領域を残すようにして設けられた封止樹脂とを備えたことを特徴とする。
【００２０】
これによれば、成形品において、有効部の外側に周辺部が設けられ、その周辺領域に、言い換えれば成形品の外縁付近に、導電体からなる周辺パターンが設けられている。したがって、成形品に外部から機械的な応力が加えられ、又は熱的な応力が発生した場合に、成形品の変形が周辺パターンの存在によって抑制される。
【００２１】
また、本発明に係る成形品は、上述の成形品において、単位部の各々に形成されており導電体からなる配線パターンを備えるとともに、周辺パターンは、配線パターンのうちの接地パターンに電気的に接続されていることを特徴とする。
【００２２】
これによれば、成形品を製造し、更にはパッケージを製造するまでの各工程において、回路基板又は成形品において静電気が発生した場合に、その静電気が接地パターンから周辺パターンに流出する。
【００２３】
また、本発明に係る成形品は、上述の成形品において、露出領域においては、成形品及びパッケージを製造する各工程において使用される情報が、周辺パターンを構成する導電体を部分的に除去することによって記載されていることを特徴とする。
【００２４】
これによれば、回路基板、成形品、又はパッケージを製造する各工程において露出領域に記載された情報が、樹脂封止された後においても視認される。したがって、この情報が、成形品を製造する各工程、更にはパッケージを製造するまでの各工程において、使用可能になる。
【００２５】
また、本発明に係る成形品製造方法は、電子部品である複数のチップを回路基板に装着する工程と、チップの各々と回路基板との間において電気的な接続を行う工程と、封止樹脂により複数のチップを一括して封止して成形品を成形する工程と、成形品を切断して完成されるべき単体のパッケージに各々対応する成形品における個別部を検査する工程と、回路基板又は成形品を搬送する工程とを備えた成形品製造方法であって、成形する工程では、回路基板において複数のチップが装着される領域が含まれる有効部を覆うとともに、該有効部の外側に設けられた周辺部において露出領域を残して封止樹脂を設け、検査する工程では、周辺部に形成されており導電体からなる周辺パターンにおいて、露出領域における導電体を部分的に除去することによって検査により得られた情報を記載することを特徴とする。
【００２６】
これによれば、成形品を製造する工程のうちパッケージに各々対応する個別部を検査する工程で、検査によって得られた情報、例えば、個別部の良否に関する情報を、露出領域における周辺パターンに記載する。これにより、パッケージを製造する各工程において、視認可能な露出領域に記載された情報に基づき、例えば、良品である個別部に対してのみ所定の処理を行うことが可能になる。したがって、検査する工程の後工程において効率よく処理を行うことができる。
【００２７】
また、本発明に係る成形品製造方法は、電子部品である複数のチップを回路基板に装着する工程と、チップの各々と回路基板との間において電気的な接続を行う工程と、封止樹脂により複数のチップを一括して封止して成形品を成形する工程と、成形品を切断して完成されるべき単体のパッケージに各々対応する成形品における個別部を検査する工程と、回路基板又は成形品を搬送する工程とを備えた成形品製造方法であって、各工程のうちの少なくとも１つの工程において、回路基板において複数のチップが装着される領域が含まれる有効部の外側に設けられ導電体からなる周辺パターンと、少なくとも１つの工程において使用される装置の接地端子とを、電気的に接続させていることを特徴とする。
【００２８】
これによれば、成形品を製造し、更にはパッケージを製造するまでの各工程において、回路基板又は成形品において静電気が発生した場合に、その静電気を、周辺パターンを経由して装置の接地端子に流出させる。したがって、静電気によるチップの破壊等の悪影響を防止することができる。
【００２９】
また、本発明に係る成形品製造方法は、上述の成形品製造方法において、各工程のうちの少なくとも１つの工程において、周辺パターンを構成する導電体を部分的に除去することにより予め記載された情報を使用することを特徴とする。
【００３０】
これによれば、周辺パターンに予め記載された情報が、成形品を製造する各工程、更にはパッケージを製造するまでの各工程において使用可能になる。
【００３１】
また、本発明に係る成形品製造方法は、上述の成形品製造方法において、成形品が個別部ごとになるように成形品を切断する工程を更に備えたことを特徴とする。
【００３２】
これによれば、静電気がチップに与える悪影響を防止しながら、周辺パターンに予め記載された情報に基づいて、例えば、位置合わせを行って、成形品が個別部ごとになるように成形品を切断することができる。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態に係る回路基板について、図１を参照して説明する。
図１（Ａ），（Ｂ）は、本実施形態に係る回路基板とその変形例とを、それぞれ示す平面図である。図１（Ａ）において、回路基板１は、正方形の平面形状を有しており、所定の厚さ（例えば、０．５ｍｍ）のガラスエポキシ板を基材とする本発明に係る回路基板である。回路基板１は、完成後の単体のパッケージ、すなわちＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）に対応する複数個の単位部２（図において細かいハッチングが付された部分）を有している。また、回路基板１は、複数個の単位部２からなる有効部３（粗いハッチングが付された部分）と、有効部３の外側に位置する周辺部４（ハッチングが付されていない部分）とから構成されている。回路基板１において、有効部３は封止樹脂によって完全に覆われる部分であり、周辺部４は封止樹脂によって覆われない露出領域を残すとともにパッケージにはならない部分である。また、単位部２同士の間、及び有効部３と周辺部４との間は、いずれも、パッケージを完成させる際の切断線（ダイシングライン）になる仮想線５によって仕切られている。
【００３４】
単位部２のそれぞれには、必要な基板側電極と配線パターンとが（いずれも図示なし）形成されている。また、周辺部４の両面には、できるだけ広い面積を占めるようにして、周辺パターン６が形成されている。これらの基板側電極と配線パターンと周辺パターン６とは、いずれも、所定の厚さ（例えば、１８μｍ又は３５μｍ）の銅箔をエッチングすることによって形成されている。
【００３５】
本実施形態によれば、回路基板１において、有効部３の外側に周辺部４が設けられ、その周辺部４の両面に、言い換えれば回路基板１の外縁付近に、所定の厚さを有する銅箔からなる周辺パターン６が設けられている。したがって、回路基板１に外部から機械的な応力が加えられ、又は熱的な応力が発生した場合に、回路基板１における反り、うねり、撓み等の変形が周辺パターン６の存在によって抑制される。
【００３６】
図１（Ｂ）に示された回路基板７は、本発明に係る回路基板の変形例である。
この回路基板７は、円形の平面形状を有し、回路基板１と同様に所定の厚さのガラスエポキシ板を基材としている。また、周辺部（ハッチングが付されていない部分）の両面には、できるだけ広い面積を占めるようにして、周辺パターン６が形成されている。本変形例によれば、次のような効果が得られる。まず、円形の平面形状を有していることによって、回路基板７における反り、うねり、撓み等の変形がいっそう抑制される。また、既に導入されている、いわゆるウエーハ・レベルＣＳＰ用の製造装置を転用することができる。この場合には、回路基板７に、ウエーハと同様のオリエンテーションフラットやノッチを設けることによって、製造装置の転用が容易になる。
【００３７】
なお、本実施形態の説明においては、周辺パターン６が、回路基板１，７の両面に設けられることとした。これに限らず、変形の方向や程度に応じて、チップが装着される面、すなわち主面、又はその反対面のいずれか一方に、周辺パターン６を設けてもよい。
【００３８】
また、有効部３は単位部２のみからなることとした。これに限らず、複数個の単位部２からなるブロックが適当な間隙をあけて格子状に並ぶようにして有効部３を構成し、そのような有効部３を一括して樹脂封止することもできる。
【００３９】
また、回路基板１の平面形状を正方形としたが、これに限らず、長方形としてもよい。また、回路基板１が、長方形であって細長い形状、すなわちいわゆる短冊状の形状を有することとしてもよい。
【００４０】
（第２の実施形態）
本発明の第２の実施形態に係る成形品と成形品製造方法とについて、図２及び図３を参照して説明する。本実施形態は、図１に示された回路基板１（又は回路基板７）を使用して製造した成形品、及び成形品製造方法に関するものである。
図２（Ａ）〜（Ｃ）は、本実施形態に係る成形品製造方法において、回路基板にチップを装着し、型締めして樹脂封止し、樹脂封止して成形した成形品を検査する各工程を、それぞれ示す部分断面図である。図３（Ａ），（Ｂ）は、本実施形態に係る成形品を対象に、検査した成形品を切断して単体のパッケージにする工程と、完成した単体のパッケージとを、それぞれ示す部分断面図である。
【００４１】
図２（Ａ）に示されているように、回路基板１の主面８において、完成後の単体のパッケージに対応する単位部２には、基板側電極９と配線パターン１０と接地（グラウンド）パターン１１とが、それぞれ形成されている。また、反対面１２において、単位部２には、層間配線（図示なし）と配線パターン１０とを介して基板側電極９に接続された外部電極１３が形成されている。また、第１の実施形態と同様に、主面８と反対面１２との両面において、周辺部４、すなわち回路基板１においてパッケージにはならない部分には、周辺パターン６が形成されている。加えて、周辺パターン６は、回路基板１に設けられたパターンのうち接地パターン１１に、電気的に接続されている。ツール１４は、単位部２のそれぞれにチップ１５を装着するボンディング手段である。チップ１５にはチップ側電極１６が形成され、そのチップ側電極１６の上には、半田等の導電性物質からなるバンプ１７が更に形成されている。また、チップ側電極１６のうち接地（グラウンド）電極は、最終的に、バンプ１７、接地パターン１１を順次介して、周辺パターン６に電気的に接続される。
【００４２】
以下、本実施形態に係る成形品と成形品製造方法とについて説明する。まず、図２（Ａ）に示すように、ボンディング装置を使用して、回路基板１の主面８に対して、ツール１４によりチップ１５を装着する。この場合には、回路基板１において複数個設けられた単位部２のそれぞれに、１個又は所定の複数個のチップ１５を、位置合わせして装着する。この位置合わせは、完成品である単体のパッケージに対応する単位部２のそれぞれにおいて、回路基板１の主面８に設けられた基板側電極９と、チップ側電極１６上に設けられ半田等の導電性物質からなるバンプ１７との間で行われる。
【００４３】
次に、ツール１４によってチップ１５を加熱しながら回路基板１に圧接することによりバンプ１７を溶融させ、その後硬化させて、チップ側電極１６と基板側電極９とを融着して電気的に接続する。これにより、チップ１５が回路基板１にフリップチップボンディングされる。ここまでの工程を繰り返して、回路基板１のすべての単位部２において、主面８にチップ１５を装着する。また、ここまでの工程では、ボンディング装置の接地（グラウンド）端子に接続された接地用電極（いずれも図示なし）と周辺パターン６とが、接触している。したがって、周辺パターン６が、ボンディング装置の接地端子に電気的に接続されている。
【００４４】
次に、図２（Ｂ）に示すように、樹脂封止装置において、鋼系材料からなり相対向する上型１８と下型１９とが設けられており、下型１９上に回路基板１を載置した後に、上型１８と下型１９とを型締めする。そして、上型１８に設けられている樹脂通路２０を経由してキャビティ２１に、溶融樹脂２２を注入する。その後に、これを硬化させて硬化樹脂からなる封止樹脂（後述）を、回路基板１の主面８における所定の領域に形成して、それ以外の部分を露出領域とする。ここで、上型１８に設けられた排気管２３は、図示されていない排気ポンプ等からなる減圧機構に接続されており、破線の矢印で示されるようにキャビティ２１内を排気して減圧状態にする。また、この工程では、樹脂封止装置の接地端子（図示なし）と周辺パターン６とが、鋼系材料からなる下型１９を介して（型締め時には上型１８と下型１９との双方を介して）、電気的に接続されている。
【００４５】
次に、図２（Ｃ）に示すように、回路基板１の主面８における露出領域２４以外の部分に封止樹脂２５が形成された後に型開きを行って、主として回路基板１とチップ１５と封止樹脂２５とからなる成形品２６を取り出す。その後に、検査装置（図示なし）のテストボード２７上に成形品２６を載置する。これにより、テストボード２７に設けられたテスト用電極２８と外部電極１３とを接触させ、テストボード２７に設けられ検査装置の接地端子に接続された接地用電極２９と周辺パターン６とを接触させる。
【００４６】
次に、検査装置から所定のテスト用電極２８に必要な電源電圧と電気信号とを供給して、順次チップ１５を動作させる。これにより、完成後のパッケージ単体に相当する個別部３０をそれぞれ検査する。そして、チップ１５が正常に動作しなかった場合には、そのチップ１５を含む個別部３０が不良であることを示すフェイルマーク（図示なし）を、そのチップ１５を覆う封止樹脂２５の表面に付する。
【００４７】
ここまでの工程によって、本実施形態に係る成形品を完成させる。これによれば、完成品である単体のパッケージになるべき個別部３０ごとに、正常に動作するか否かを検査して、不良品を特定することができる。また、図２（Ｃ）に示す工程では、成形品２６を所定の温度雰囲気中に置いた状態で、検査装置から所定のテスト用電極２８に必要な電源電圧と電気信号とを供給して各チップ１５を連続動作させることができる。これにより、各個別部３０についてバーンインを行うことができる。
【００４８】
次に、図３（Ａ）に示すように、例えば、転写装置（図示なし）を使用して、外部電極１３に半田ボール３１を形成する。そして、成形品２６をステージ３２上の粘着テープ３３に固定した後に、切断装置（図示なし）のブレード３４を用いて、仮想線５において成形品２６を切断する。これにより、成形品２６は個別部３０ごとになるように切断されることになる。これらの工程においては、転写装置の接地端子に接続された接地用電極（いずれも図示なし）と、周辺パターン６とを接触させる。また、ステージ３２に設けられ切断装置の接地端子に接続された接地用電極３５と、周辺パターン６とを接触させる。したがって、周辺パターン６が、転写装置又は切断装置の接地端子に電気的に接続されている。
【００４９】
次に、すべての仮想線５に対して図３（Ａ）の工程を繰り返す。これにより、図３（Ｂ）に示されているように、チップ１５と、半田ボール３１を有する個別回路基板３６と、個別封止樹脂３７とからなり、成形品２６の個別部３０に相当する単体のパッケージ３８が完成する。ここで、パッケージ３８は、チップサイズと同等のサイズを有する、いわゆるＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）であって、樹脂成形された成形品２６が切断により分離されたものである。したがって、パッケージ３８は、周知の成形方法によって成形されランナとランナにつながる製品単体とを有する構造体において、ランナから分離された製品単体のそれぞれに相当する。このような分離された製品単体も成形品と呼ばれていることから、パッケージ３８は、この製品単体と同様に広義の成形品であるといえる。
【００５０】
その後に、完成したパッケージ３８の全数を、粘着テープ３３に固定した状態で、一括してトレイ（図示なし）に移載する。そして、パッケージ３８は、プリント基板等に実装される。この工程で使用されるマウンタは、画像処理によってフェイルマークを認識して、パッケージ３８のうちの不良品をプリント基板等に実装しない。したがって、パッケージ３８のうちの良品を選別してトレイに移載する工程が不要になる。
【００５１】
本実施形態によれば、回路基板１の外縁付近に、所定の厚さを有する銅箔からなる周辺パターン６が設けられている。これにより、成形品２６が切断されるまでの各工程において、回路基板１又は成形品２６に外部から機械的な応力が加えられ、又は熱的な応力が発生した場合に、周辺パターン６の存在によって、回路基板１又は成形品２６の変形が抑制される。また、成形品２６が切断されるまでの各工程において、回路基板１又は成形品２６に静電気が発生した場合に、その静電気を、周辺パターン６を経由して各装置の接地端子に流出させる。したがって、静電気によるチップ１５の破壊等の悪影響を防止することができる。
【００５２】
なお、本実施形態は、搬送工程においても適用可能であり、チップ１５が装着された状態の回路基板１，７、又は成形品２６を搬送する場合に、周辺パターン６を、搬送装置の接地端子に電気的に接続させることができる。これにより、搬送工程における、静電気によるチップ１５の破壊等の悪影響を防止することができる。この場合には、搬送に使用するトレイ等において、周辺パターン６が接触する部分に金属箔などの導電体を設けて、その導電体を、搬送装置の接地端子に電気的に接続すればよい。
【００５３】
（第３の実施形態）
本発明の第３の実施形態に係る成形品と成形品製造方法とを、図２及び図３を参照して説明する。本実施形態は、後工程で使用する情報が周辺パターン６に記載されている、回路基板１又は成形品２６に関するものである。また、回路基板１の周辺パターン６に後工程で使用する情報を記載し、その記載された情報を各工程で使用する成形品製造方法に関するものである。
【００５４】
図２（Ａ）に示された回路基板１の周辺パターン６には、銅箔をエッチングすることによって、次のような情報を記載することができる。第１に、ボンディング、検査（バーンインを含む）、ダイシング等の各工程で位置合わせを行う際に必要なマーク（アライメントマーク）を、回路基板１を製造する際のエッチング工程で、周辺パターン６に形成することができる。この場合には、配線パターン９とアライメントマークとを同じエッチング工程で形成するので、それらの間で良好な位置精度が得られる。また、これらのマークを封止樹脂によって覆われない部分、すなわち、図２（Ｃ）に示された回路基板１の主面８における露出領域２４に形成することができる。したがって、樹脂封止後の各工程においても、成形品を反転させることなく、封止された面から画像認識して位置合わせを行うことができる。また、樹脂封止するまでの工程で使用するマーク、例えば、ボンディング用のアライメントマークは、周辺パターン６のうち封止樹脂で覆われる領域に設けてもよい。また、これらのマークとして、例えば、「＋」形状のマークを、エッチングによってその形状に銅箔を除去して形成してもよく、その形状に銅箔を残し周囲をエッチングによって除去して形成してもよい。
【００５５】
第２に、回路基板１を製造する際に不良であると判明した単位部２についての情報を、露出領域２４における周辺パターン６に形成することができる。単位部２の不良については、チップが小型化し、回路基板１における取れ数が増加し、パターンが微細になるに伴い、その発生率が増加している。しかし、不良が発生した場合に、直ちに回路基板１を廃棄することは、経済性の観点から好ましくない。そこで、回路基板１の検査工程において、不良についての情報（マップデータ）を、レーザマーカ等を使用して銅箔を除去することにより、露出領域２４における周辺パターン６に形成することができる。
【００５６】
第３に、樹脂封止後の成形品２６の検査工程において不良であると判明した個別部３０についても、その検査工程で、レーザマーカ等を使用して露出領域２４における周辺パターン６にマップデータを記載することができる。更に、検査工程においては、必要に応じて特定の特性について、所定の基準に従って良品である個別部３０をランク分けする場合がある。この場合には、各個別部３０がどのランクに属するかというランク情報を、露出領域２４における周辺パターン６に記載することができる。
【００５７】
いずれの場合にも、後工程でそれらのマップデータ等を読みとり、次のようにして工程の効率化を図ることができる。例えば、回路基板１において不良である単位部２に対して、チップを装着しないこと、樹脂封止後に検査を行わないことが可能になる。また、成形品２６において不良である個別部３０に対して、検査を行わないこと、切断後にピックアップしないこと等が可能になる。また、周辺パターン６に記載されたランク情報に基づいて、良品である個別部３０をそれぞれランク分けに従って処理することが可能になる。
【００５８】
ところで、通常、回路基板１における単位部２の不良については、樹脂封止後に不良個所を判別するために、マーカを使用して樹脂封止面の反対面１２にフェイルマークをマーキングしている。そのため、回路基板１の反転と再反転とが必要になる。また、樹脂封止後の検査工程で判明した不良については、第２の実施形態で説明したように、封止樹脂２５の表面にフェイルマークをマーキングしている。本実施形態によれば、これらの反転やマーキング等を必要としないので、工程において処理の効率化を図ることができる。
【００５９】
以上説明したように、本実施形態によれば、回路基板１、成形品２６、又はパッケージ３８を製造する各工程において、回路基板１の露出領域２４に記載された情報を、樹脂封止された後においても視認することができる。そして、この情報を、成形品２６を製造する各工程、更にはパッケージ３８を製造するまでの各工程において使用することができる。したがって、回路基板１又は成形品２６において不良であると判定された部分を、後工程における処理の対象外とすることができる。また、回路基板１や成形品２６について、反転やマーキングが不要になる。したがって、工程において処理の効率化を図ることができる。
【００６０】
なお、上述した第２及び第３の実施形態においては、チップ１５が回路基板１にフリップチップボンディングされることとした。これに限らず、ダイボンディングとワイヤボンディングとを使用してもよい。
【００６１】
また、ブレード３４を使用して成形品２６を切断することとした。これに代えて、ブレード３４以外の手段によって切断することも可能である。例えば、レーザを使用する切断や、高圧流体を使用する切断等も可能である。
【００６２】
また、金型に設けられた樹脂通路２０を経由してキャビティ２１に溶融樹脂２２を注入し、その後に、これを硬化させて硬化樹脂からなる封止樹脂２５を形成することとした。これに限らず、次のようにして、封止樹脂２５を形成してもよい。まず、回路基板１の主面８の上に、樹脂材料（粉体、粒体、シート状、ブロック状のいずれでもよい）を配置して、上型１８と下型１９とを型締めしながら樹脂材料を加熱溶融させて溶融樹脂として、これを硬化させることができる。また、下型の側にキャビティを設け、キャビティに樹脂材料を配置した後にこれを加熱溶融させて溶融樹脂とし、上型に固定した回路基板を溶融樹脂に浸漬した状態で型締めした後に、溶融樹脂を硬化させることもできる。
【００６３】
また、樹脂封止する際に、チップ１５の背面を露出させて樹脂封止することもできる。この場合には、チップ１５の背面について高さ方向の位置にばらつきが生ずる可能性がある。そこで、このばらつきがある場合においてもチップ１５の背面を確実に露出させるために、チップ１５の背面とキャビティ２１における型面との間に、樹脂フィルム（樹脂シート）を介在させて樹脂封止すればよい。この樹脂フィルムは、短冊状で供給してもよく、ｒｏｌｌ−ｔｏ−ｒｏｌｌの状態で供給してもよい。これにより、型締めした際に、チップ１５の背面とキャビティ２１の型面との間において樹脂フィルムが圧縮変形して、チップ１５の背面の高さ位置のばらつきを吸収する。したがって、樹脂フィルムとチップ１５の背面との間に溶融樹脂２２が進入することを防止できる。また、回路基板１が大型になった場合には、この樹脂フィルムによって、成形品２６と上型１８との離型性を良好に保つことができる。
【００６４】
なお、ここまで説明した各実施形態においては、ガラスエポキシ板を基材とする回路基板１を対象とした。これに限らず、ポリイミド等の可撓性材料を含む他の樹脂系材料を基材にする回路基板も、本発明の対象になり得る。更に、アルミナや窒化アルミ等のセラミック系材料を基材にする回路基板も、本発明の対象になり得る。この場合には、配線パターン等と周辺パターンとを、スクリーン印刷法を使用してＡｕ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄ等により形成することができる。
【００６５】
また、配線パターン１０、接地パターン１１等と同一の材料（銅箔）及び同一の工程（エッチング）によって、周辺パターン６を形成することとした。これに限らず、配線パターン１０等の材料とは異なる材料を使用して、周辺パターン６を形成してもよい。また、配線パターン１０等を形成する工程とは別の工程によって、周辺パターン６を形成することもできる。
【００６６】
また、回路基板の変形を抑制する効果を向上させる目的で、周辺パターン６の厚さを増すこともできる。この場合には、周辺パターン６においてめっきを施せばよい。また、セラミック材料を基材にする回路基板に対しては、スクリーン印刷法を使用して、周辺パターン６の厚さを増すことができる。
【００６７】
また、本発明は、上述の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意にかつ適宜に組み合わせ、変更し、又は選択して採用できるものである。
【００６８】
【発明の効果】
本発明によれば、回路基板の有効部の外側に周辺部が設けられ、その周辺部に導電体からなる周辺パターンが設けられる。したがって、回路基板又は成形品に外部から機械的な応力が加えられ、又は熱的な応力が発生した場合に、回路基板又は成形品の変形が周辺パターンの存在によって抑制される。また、成形品を製造するまでの、更にはパッケージを製造するまでの各工程で、回路基板又は成形品において静電気が発生した場合に、その静電気が接地パターンから周辺パターンを介して、各工程で使用される装置の接地端子に流出する。したがって、静電気によるチップの破壊等の悪影響を防止することができる。また、周辺パターンに予め記載された情報が、成形品を製造する各工程で、更にはパッケージを製造するまでの各工程で使用可能になる。したがって、例えば、回路基板及び成形品を検査する工程において得られた情報に基づいて、後工程の処理を効率よく行うことができる。
これらにより、本発明は、成形品又はパッケージを製造する際における回路基板又は成形品の変形を抑制するとともに、製造する際の各工程の処理を効率よく行うことを可能にする、回路基板、これを使用して製造した成形品、及び成形品製造方法を提供できるという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】図１（Ａ），（Ｂ）は、本発明の第１の実施形態に係る回路基板とその変形例とを、それぞれ示す平面図である。
【図２】図２（Ａ）〜（Ｃ）は、本発明の第２の実施形態に係る成形品製造方法において、回路基板にチップを装着し、型締めして樹脂封止し、樹脂封止して成形した成形品を検査する各工程を、それぞれ示す部分断面図である。
【図３】図３（Ａ），（Ｂ）は、本発明の第２の実施形態に係る成形品を対象に、検査した成形品を切断して単体のパッケージにする工程と、完成した単体のパッケージとを、それぞれ示す部分断面図である。
【図４】図４（Ａ）〜（Ｃ）は、従来の成形品製造方法において、従来の回路基板にチップを装着し、型締めして樹脂封止し、樹脂封止後に検査する各工程を、それぞれ示す部分断面図である。
【図５】図５（Ａ），（Ｂ）は、従来の成形品製造方法において、検査後に単体のパッケージに切断する工程と、完成した単体のパッケージとを、それぞれ示す部分断面図である。
【符号の説明】
１，７回路基板
２単位部
３有効部
４周辺部
５仮想線
６周辺パターン
８主面
９基板側電極
１０配線パターン
１１接地パターン
１２反対面
１３外部電極
１４ツール
１５チップ
１６チップ側電極
１７バンプ
１８上型
１９下型
２０樹脂通路
２１キャビティ
２２溶融樹脂
２３排気管
２４露出領域
２５封止樹脂
２６成形品
２７テストボード
２８テスト用電極
２９，３５接地用電極
３０個別部
３１半田ボール
３２ステージ
３３粘着テープ
３４ブレード
３６個別回路基板
３７個別封止樹脂
３８パッケージ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board used when mounting a chip-shaped electronic component such as a semiconductor chip on a circuit board, molding the molded article by resin sealing, and cutting the molded article to produce a package. And a method for producing a molded article.
[0002]
[Prior art]
A conventional method of manufacturing a molded article using a chip-shaped electronic component (hereinafter, referred to as a chip) such as a semiconductor chip and a circuit board, and a circuit board used at that time will be described with reference to FIGS. Will be explained. FIGS. 4 (A) to 4 (C) show steps of mounting a chip on a conventional circuit board, clamping and resin-sealing, and inspecting after resin-sealing in the conventional method of manufacturing a molded article. It is a partial sectional view. FIGS. 5A and 5B are partial cross-sectional views respectively showing a step of cutting into a single package after inspection and a completed single package in the conventional molded article manufacturing method.
[0003]
First, as shown in FIG. 4A, a chip 53 is mounted on a main surface of a circuit board 51 by a tool 52. Specifically, the chip 53 is positioned and mounted on each of the plurality of unit parts 55 provided on the circuit board 51 and partitioned by the virtual line 54. This alignment is performed by using a bump 57 provided on the chip-side electrode 56 of the chip 53 and a board-side electrode provided on the main surface of the circuit board 51 in each unit 55 corresponding to a single package as a completed product. 58.
In the circuit board 51, a necessary wiring pattern (not shown) is formed on the main surface of each unit portion 55 in addition to the substrate-side electrode 58, and the opposite surface of the main surface is formed by interlayer wiring (not shown). An external electrode 59 connected to the wiring pattern is formed. In addition, in a portion other than each unit 55 on the circuit board 51, that is, in a peripheral portion, the model name of the circuit board 51 is formed by a screen printing method or the like.
[0004]
Next, the bumps 57 are melted by pressing against the circuit board 51 while heating the chips 53 with the tool 52, and then cured, so that the chip-side electrodes 56 and the board-side electrodes 58 are electrically connected. By repeating the steps up to this point, the chips 53 are mounted on the main surfaces of all the unit portions 55 of the circuit board 51, respectively.
[0005]
Next, as shown in FIG. 4B, the circuit board 51 is placed on a lower die 61 provided opposite to the upper die 60, and the upper die 60 and the lower die 61 are clamped. Then, a molten resin 64 is injected into the cavity 63 via the resin passage 62, and is cured to form a sealing resin (described later) made of the cured resin. The exhaust pipe 65 is connected to an exhaust pump (not shown), and exhausts the inside of the cavity 63 to reduce the pressure.
[0006]
Next, as shown in FIG. 4C, the mold is opened with the sealing resin 66 formed, and the molded article 67 is taken out. Thereafter, the external electrode 59 is brought into contact with a test electrode 69 provided on a test board 68 of an inspection device (not shown). Then, the chips 53 are sequentially operated using the inspection device, and each chip 53 is inspected.
[0007]
Next, as shown in FIG. 5A, solder balls 70 are formed on the external electrodes 59.
Then, after fixing the molded article 67 to the adhesive tape 72 on the stage 71, the molded article 67 is cut along the imaginary line 54 using the blade 73.
Through the above steps, as shown in FIG. 5B, a single package 76 including the individual circuit board 74 on which the chip 53 is mounted and having the solder balls 70 and the individual sealing resin 75 is completed. The package 76 is a so-called CSP (Chip Size Package) having a size equivalent to a chip size.
[0008]
By the way, in recent years, demands for lighter, thinner, smaller, and lower cost electronic devices have become even stronger. For this reason, the size of the package itself has been reduced, and accordingly, the dimensional accuracy of the package has become strict.
Further, in order to reduce the cost of the package itself, the size of the circuit board has been increasing in order to increase the number of packages manufactured from one circuit board, that is, the number of packages to be manufactured. Along with this, deformation such as warpage, undulation, and bending tends to occur in the circuit board itself, and the amount of deformation tends to increase. Further, in a process of mounting a chip on a circuit board, a process of resin sealing, or the like, a deformation amount may increase due to a clamp pressure, heat, or the like applied to the circuit board.
The increase in the amount of deformation causes poor contact between the chip-side electrode 56 and the substrate-side electrode 58, poor conduction in the inspection process, reduced dimensional accuracy in the cutting process, breakage of the blade, and the like. Therefore, there is an increasing need to minimize deformation such as warpage of a molded product as a semi-finished product (the molded product 67 shown in FIGS. 4 and 5).
[0009]
Conventionally, there is the following technique aimed at reducing deformation of a molded product. First, a resin-sealed region including a plurality of semiconductor chips (resin-sealed region) is provided, and a plurality of resin-sealed regions are arranged along the longitudinal direction of one circuit board. There has been proposed a configuration in which a predetermined gap is provided between them. Then, a plurality of resin-encapsulated regions are collectively formed by using a mold whose inside is partitioned into a number of spaces corresponding to the resin-encapsulated regions, that is, a mold provided with cavities of that number. Resin sealing (for example, see Patent Document 1).
Further, there has been proposed a configuration in which a frame-shaped reinforcing resin body is simultaneously formed in a resin sealing step on a surface of a circuit board opposite to a surface to which resin is originally sealed (a surface on which a chip is mounted). . (For example, see Patent Document 2).
[0010]
[Patent Document 1]
JP 2001-44229 A (Pages 3 to 4, FIGS. 3 to 4 and FIG. 8)
[Patent Document 2]
JP-A-2002-170909 (Page 3, FIG. 1-2)
[0011]
[Problems to be solved by the invention]
However, according to the above conventional technique, there are the following problems. First, in a configuration in which a plurality of resin sealing regions are arranged along the longitudinal direction of one circuit board, it is necessary to provide a gap between the resin sealing regions. Therefore, this is contrary to the demand for increasing the number of packages to be obtained.
In each of the above techniques, the number of resin passages, cavities, and the like increases, so that the configuration of the mold becomes complicated. This leads to an increase in the price of the mold and a rise in the unit price of the package itself, which is contrary to the demand for a lower package cost.
[0012]
The present invention has been made in order to solve the above-described problems, and has an effect of suppressing deformation of a circuit board or a molded product when manufacturing a molded product or a package. An object of the present invention is to provide a manufactured molded article and a method for producing the molded article.
[0013]
[Means for Solving the Problems]
In order to solve the above-mentioned technical problem, the circuit board according to the present invention has a plurality of chips mounted thereon as electronic components, and a plurality of chips are collectively sealed with a sealing resin to form a molded product. A circuit board on which a plurality of chips are mounted and used when manufacturing a single package by cutting the molded product, wherein at least one chip is mounted and provided in a lattice-like unit; A peripheral portion provided outside the effective portion including the unit portion and covered with the sealing resin, and a peripheral pattern formed of a conductor and formed in the peripheral portion are provided.
[0014]
According to this, in the circuit board, a peripheral portion is provided outside the effective portion, and a peripheral pattern made of a conductor is provided in the peripheral portion, in other words, near the outer edge of the circuit board. Therefore, when a mechanical stress is applied to the circuit board from the outside or a thermal stress is generated, the deformation of the circuit board is suppressed by the presence of the peripheral pattern.
[0015]
Further, the circuit board according to the present invention, in the above-described circuit board, includes a wiring pattern formed of a conductor formed in each of the unit portions, and the peripheral pattern is electrically connected to a ground pattern of the wiring patterns. It is characterized by having.
[0016]
According to this, when static electricity is generated in the circuit board or the molded article in each step of manufacturing the molded article and further manufacturing the package, the static electricity flows out of the ground pattern to the peripheral pattern.
[0017]
Further, in the circuit board according to the present invention, in the above-described circuit board, in the peripheral portion, information used in each step of manufacturing a molded article and a package partially removes a conductor forming a peripheral pattern. It is characterized by having been described.
[0018]
According to this, information described in a peripheral portion in each step of manufacturing a circuit board, a molded article, or a package can be used in each step of manufacturing a molded article, and further, in each step of manufacturing a package. become.
[0019]
In the molded article according to the present invention, a plurality of chips, which are electronic components, are mounted on a circuit board, and the plurality of chips are collectively sealed with a sealing resin and then cut to manufacture a single package. A molded part formed by sealing and molding a plurality of chips at a time, wherein at least one chip is mounted on a circuit board and provided in a grid, and And a peripheral pattern formed on the peripheral portion and made of a conductor, and a plurality of chips are sealed, and the effective portion is covered and exposed in the peripheral portion. And a sealing resin provided so as to leave the exposed region.
[0020]
According to this, in the molded product, the peripheral portion is provided outside the effective portion, and in the peripheral region, in other words, in the vicinity of the outer edge of the molded product, the peripheral pattern made of the conductor is provided. Therefore, when a mechanical stress is applied to the molded product from the outside or a thermal stress is generated, the deformation of the molded product is suppressed by the presence of the peripheral pattern.
[0021]
Further, the molded product according to the present invention, in the above-described molded product, includes a wiring pattern formed of a conductor formed on each of the unit portions, and the peripheral pattern is electrically connected to a ground pattern of the wiring patterns. It is characterized by being connected.
[0022]
According to this, when static electricity is generated in the circuit board or the molded article in each step of manufacturing the molded article and further manufacturing the package, the static electricity flows out of the ground pattern to the peripheral pattern.
[0023]
In the molded article according to the present invention, in the above-described molded article, in the exposed region, information used in each step of manufacturing the molded article and the package partially removes a conductor forming a peripheral pattern. It is characterized by having been described.
[0024]
According to this, the information described in the exposed region in each step of manufacturing the circuit board, the molded product, or the package is visually recognized even after the resin sealing. Therefore, this information can be used in each step of manufacturing a molded article and further in each step of manufacturing a package.
[0025]
Further, the molded article manufacturing method according to the present invention includes a step of mounting a plurality of chips as electronic components on a circuit board; a step of making an electrical connection between each of the chips and the circuit board; A step of molding a molded product by encapsulating a plurality of chips at a time, a step of cutting the molded product and inspecting individual parts of the molded product corresponding to a single package to be completed, and a circuit board Or a step of transporting the molded article, wherein the molding step covers an effective portion including a region where a plurality of chips are mounted on the circuit board, and the outside of the effective portion. In the step of providing a sealing resin while leaving the exposed region in the provided peripheral portion and inspecting, the conductor in the exposed region is partially removed in the peripheral pattern formed in the peripheral portion and made of the conductor. Characterized by describing the information obtained by the inspection by the.
[0026]
According to this, in the step of inspecting the individual parts corresponding to the packages in the step of manufacturing the molded article, information obtained by the inspection, for example, information on the quality of the individual parts is described in the peripheral pattern in the exposed area. I do. Thus, in each process of manufacturing the package, for example, it is possible to perform a predetermined process only on the individual unit that is a non-defective product based on the information described in the visible exposed area. Therefore, the processing can be efficiently performed in the post-step of the inspection step.
[0027]
Further, the molded article manufacturing method according to the present invention includes a step of mounting a plurality of chips as electronic components on a circuit board; a step of making an electrical connection between each of the chips and the circuit board; A step of molding a molded product by encapsulating a plurality of chips at a time, a step of cutting the molded product and inspecting individual parts of the molded product corresponding to a single package to be completed, and a circuit board Or a step of transporting the molded article, wherein at least one of the steps is provided outside an effective portion of the circuit board including an area where a plurality of chips are mounted. A peripheral pattern made of a conductive material and a ground terminal of a device used in at least one step are electrically connected to each other.
[0028]
According to this, when static electricity is generated in a circuit board or a molded article in each step of manufacturing a molded article and further manufacturing a package, the static electricity is transferred to a ground terminal of the device via a peripheral pattern. Drain. Therefore, it is possible to prevent adverse effects such as chip destruction due to static electricity.
[0029]
Further, the molded article manufacturing method according to the present invention is described in advance by partially removing a conductor constituting a peripheral pattern in at least one of the steps in the above-described molded article manufacturing method. Using information.
[0030]
According to this, the information described in advance in the peripheral pattern can be used in each step of manufacturing a molded article, and further, in each step of manufacturing a package.
[0031]
Further, a method of manufacturing a molded article according to the present invention is characterized in that, in the above-described method of manufacturing a molded article, the method further includes a step of cutting the molded article so that the molded article becomes an individual part.
[0032]
According to this, while preventing adverse effects of static electricity on the chip, based on information described in advance in a peripheral pattern, for example, alignment is performed, and the molded product is cut into individual parts. can do.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
A circuit board according to a first embodiment of the present invention will be described with reference to FIG.
1A and 1B are plan views respectively showing a circuit board according to the present embodiment and a modified example thereof. In FIG. 1A, a circuit board 1 has a square planar shape and is a circuit board according to the present invention using a glass epoxy plate of a predetermined thickness (for example, 0.5 mm) as a base material. . The circuit board 1 has a single package after completion, that is, a plurality of unit portions 2 (portions with fine hatching in the figure) corresponding to a CSP (Chip Size Package). The circuit board 1 includes an effective portion 3 (a portion with a rough hatching) composed of a plurality of unit portions 2 and a peripheral portion 4 (a portion without a hatching) located outside the effective portion 3. It is composed of In the circuit board 1, the effective portion 3 is a portion that is completely covered by the sealing resin, and the peripheral portion 4 is a portion that leaves an exposed area that is not covered by the sealing resin and does not become a package. In addition, the space between the unit portions 2 and the space between the effective portion 3 and the peripheral portion 4 are all separated by a virtual line 5 serving as a cutting line (dicing line) when the package is completed.
[0034]
Necessary substrate-side electrodes and wiring patterns (both not shown) are formed in each of the unit sections 2. On both surfaces of the peripheral portion 4, peripheral patterns 6 are formed so as to occupy as large an area as possible. These substrate-side electrodes, wiring patterns, and peripheral patterns 6 are all formed by etching a copper foil having a predetermined thickness (for example, 18 μm or 35 μm).
[0035]
According to the present embodiment, in the circuit board 1, the peripheral portion 4 is provided outside the effective portion 3, and copper having a predetermined thickness is provided on both surfaces of the peripheral portion 4, in other words, near the outer edge of the circuit board 1. A peripheral pattern 6 made of foil is provided. Therefore, when a mechanical stress is applied to the circuit board 1 from the outside or a thermal stress is generated, deformation of the circuit board 1 such as warpage, undulation, and bending is suppressed by the presence of the peripheral pattern 6.
[0036]
The circuit board 7 shown in FIG. 1B is a modified example of the circuit board according to the present invention.
The circuit board 7 has a circular planar shape, and uses a glass epoxy plate having a predetermined thickness as a base material, like the circuit board 1. Further, on both surfaces of the peripheral portion (the portion not hatched), a peripheral pattern 6 is formed so as to occupy as large an area as possible. According to this modification, the following effects can be obtained. First, by having a circular planar shape, deformation such as warpage, undulation, and bending in the circuit board 7 is further suppressed. Further, a manufacturing apparatus for a so-called wafer level CSP which has already been introduced can be diverted. In this case, by arranging the circuit board 7 with an orientation flat or a notch similar to that of the wafer, the manufacturing apparatus can be easily diverted.
[0037]
In the description of the present embodiment, the peripheral patterns 6 are provided on both surfaces of the circuit boards 1 and 7. However, the present invention is not limited to this, and the peripheral pattern 6 may be provided on the surface on which the chip is mounted, that is, any one of the main surface and the opposite surface according to the direction and degree of deformation.
[0038]
Further, the effective part 3 is composed of only the unit part 2. The present invention is not limited to this. The effective portion 3 is configured such that blocks composed of a plurality of unit portions 2 are arranged in a lattice with an appropriate gap therebetween, and such an effective portion 3 is collectively resin-sealed. You can also.
[0039]
Further, the planar shape of the circuit board 1 is a square, but is not limited to this, and may be a rectangle. Further, the circuit board 1 may have a rectangular and elongated shape, that is, a so-called strip shape.
[0040]
(Second embodiment)
A molded product and a molded product manufacturing method according to the second embodiment of the present invention will be described with reference to FIGS. The present embodiment relates to a molded article manufactured using the circuit board 1 (or the circuit board 7) shown in FIG. 1 and a molded article manufacturing method.
FIGS. 2A to 2C show a method of manufacturing a molded product according to the present embodiment, in which a chip is mounted on a circuit board, molded and sealed with a resin, and molded and molded with the resin. FIG. 4 is a partial cross-sectional view showing each step to be performed. FIGS. 3A and 3B are partial cross-sectional views respectively showing a process of cutting the inspected molded product into a single package and a completed single package for the molded product according to the present embodiment. FIG.
[0041]
As shown in FIG. 2A, on the main surface 8 of the circuit board 1, the unit 2 corresponding to the completed single package includes the board-side electrode 9, the wiring pattern 10, and the ground (ground). The pattern 11 is formed. On the opposite surface 12, an external electrode 13 connected to the substrate-side electrode 9 via an interlayer wiring (not shown) and a wiring pattern 10 is formed in the unit 2. Similarly to the first embodiment, the peripheral pattern 6 is formed on both sides of the main surface 8 and the opposite surface 12, that is, on the peripheral portion 4, that is, on the portion of the circuit board 1 that does not become a package. In addition, the peripheral pattern 6 is electrically connected to the ground pattern 11 among the patterns provided on the circuit board 1. The tool 14 is a bonding unit for mounting the chip 15 on each of the unit sections 2. A chip-side electrode 16 is formed on the chip 15, and a bump 17 made of a conductive material such as solder is further formed on the chip-side electrode 16. The ground (ground) electrode among the chip-side electrodes 16 is finally electrically connected to the peripheral pattern 6 via the bump 17 and the ground pattern 11 in this order.
[0042]
Hereinafter, the molded article and the molded article manufacturing method according to the present embodiment will be described. First, as shown in FIG. 2A, a chip 15 is mounted on the main surface 8 of the circuit board 1 by a tool 14 using a bonding apparatus. In this case, one or a predetermined plurality of chips 15 are aligned and mounted on each of the plurality of unit parts 2 provided on the circuit board 1. This alignment is performed in each of the unit portions 2 corresponding to a single package which is a completed product, by using the board-side electrode 9 provided on the main surface 8 of the circuit board 1 and the chip-side electrode 16 provided on the chip-side electrode 16. This is performed between the bumps 17 made of a conductive material.
[0043]
Next, the bumps 17 are melted by pressing the chip 15 against the circuit board 1 while heating the chip 15 with the tool 14, and then cured, and the chip-side electrode 16 and the board-side electrode 9 are fused and electrically connected. I do. Thus, the chip 15 is flip-chip bonded to the circuit board 1. The steps up to this point are repeated, and the chip 15 is mounted on the main surface 8 in all the unit sections 2 of the circuit board 1. In the steps up to this point, the ground electrode (neither is shown) connected to the ground (ground) terminal of the bonding apparatus is in contact with the peripheral pattern 6. Therefore, the peripheral pattern 6 is electrically connected to the ground terminal of the bonding device.
[0044]
Next, as shown in FIG. 2 (B), in a resin sealing device, an upper die 18 and a lower die 19 made of a steel material and opposed to each other are provided, and the circuit board 1 is mounted on the lower die 19. After placing, the upper mold 18 and the lower mold 19 are clamped. Then, the molten resin 22 is injected into the cavity 21 via the resin passage 20 provided in the upper die 18. Thereafter, this is cured to form a sealing resin (described later) made of a cured resin in a predetermined area on the main surface 8 of the circuit board 1, and the other part is set as an exposed area. Here, the exhaust pipe 23 provided in the upper die 18 is connected to a decompression mechanism including an exhaust pump (not shown), and exhausts the inside of the cavity 21 as shown by a dashed arrow to reduce the pressure. I do. In this step, the ground terminal (not shown) of the resin sealing device and the peripheral pattern 6 are connected via the lower mold 19 made of a steel-based material (when the mold is clamped, both the upper mold 18 and the lower mold 19 are connected). ), Are electrically connected.
[0045]
Next, as shown in FIG. 2C, the mold opening is performed after the sealing resin 25 is formed in a portion other than the exposed region 24 on the main surface 8 of the circuit board 1 to mainly open the circuit board 1 and the chip 15. A molded product 26 made of the resin and the sealing resin 25 is taken out. Thereafter, the molded product 26 is placed on a test board 27 of an inspection device (not shown). As a result, the test electrode 28 provided on the test board 27 and the external electrode 13 are brought into contact with each other, and the ground electrode 29 provided on the test board 27 and connected to the ground terminal of the inspection device is brought into contact with the peripheral pattern 6. .
[0046]
Next, a necessary power supply voltage and an electric signal are supplied from the inspection device to the predetermined test electrodes 28, and the chips 15 are sequentially operated. As a result, the individual units 30 corresponding to the completed package are inspected. When the chip 15 does not operate normally, a fail mark (not shown) indicating that the individual unit 30 including the chip 15 is defective is provided on the surface of the sealing resin 25 covering the chip 15. Attached.
[0047]
Through the steps so far, the molded product according to the present embodiment is completed. According to this, a defective product can be identified by inspecting whether or not each individual unit 30 to be a single package that is a completed product operates normally. In the step shown in FIG. 2C, while the molded article 26 is placed in a predetermined temperature atmosphere, a necessary power supply voltage and an electric signal are supplied from the inspection device to the predetermined test electrode 28 to thereby obtain each signal. The chip 15 can be operated continuously. Thereby, burn-in can be performed for each individual unit 30.
[0048]
Next, as shown in FIG. 3A, a solder ball 31 is formed on the external electrode 13 using, for example, a transfer device (not shown). After fixing the molded product 26 to the adhesive tape 33 on the stage 32, the molded product 26 is cut along the virtual line 5 using a blade 34 of a cutting device (not shown). As a result, the molded product 26 is cut so as to become individual parts 30. In these steps, a peripheral electrode 6 is brought into contact with a ground electrode (not shown) connected to a ground terminal of the transfer device. The ground pattern 35 provided on the stage 32 and connected to the ground terminal of the cutting device is brought into contact with the peripheral pattern 6. Therefore, the peripheral pattern 6 is electrically connected to the ground terminal of the transfer device or the cutting device.
[0049]
Next, the process of FIG. 3A is repeated for all the virtual lines 5. Thereby, as shown in FIG. 3B, the chip 15, the individual circuit board 36 having the solder balls 31, and the individual sealing resin 37 correspond to the individual portion 30 of the molded product 26. A single package 38 is completed. Here, the package 38 is a so-called CSP (Chip Size Package) having a size equivalent to a chip size, and is obtained by cutting the resin molded product 26 by cutting. Therefore, the package 38 corresponds to each of the single products separated from the runner in a structure having a runner and a single product connected to the runner formed by a known molding method. Since such a separated product alone is also called a molded product, it can be said that the package 38 is a broadly defined molded product like the product alone.
[0050]
After that, all of the completed packages 38 are transferred to a tray (not shown) at a time while being fixed to the adhesive tape 33. Then, the package 38 is mounted on a printed board or the like. The mounter used in this step recognizes the fail mark by image processing, and does not mount a defective product of the package 38 on a printed circuit board or the like. Therefore, the step of selecting non-defective products in the package 38 and transferring them to the tray becomes unnecessary.
[0051]
According to the present embodiment, the peripheral pattern 6 made of a copper foil having a predetermined thickness is provided near the outer edge of the circuit board 1. Accordingly, in each process until the molded product 26 is cut, when a mechanical stress is applied to the circuit board 1 or the molded product 26 from the outside or a thermal stress is generated, the presence of the peripheral pattern 6 Thereby, the deformation of the circuit board 1 or the molded product 26 is suppressed. Further, when static electricity is generated in the circuit board 1 or the molded article 26 in each step until the molded article 26 is cut, the static electricity is discharged to the ground terminal of each device via the peripheral pattern 6. Therefore, adverse effects such as destruction of the chip 15 due to static electricity can be prevented.
[0052]
Note that the present embodiment is also applicable to a transport process, and when transporting the circuit boards 1 and 7 or the molded product 26 with the chip 15 mounted thereon, the peripheral pattern 6 is connected to the ground terminal of the transport device. Can be connected electrically. This can prevent adverse effects such as destruction of the chip 15 due to static electricity in the transport process. In this case, a conductor such as a metal foil may be provided at a portion where the peripheral pattern 6 comes into contact with a tray or the like used for conveyance, and the conductor may be electrically connected to a ground terminal of the conveyance device.
[0053]
(Third embodiment)
A molded product and a molded product manufacturing method according to a third embodiment of the present invention will be described with reference to FIGS. The present embodiment relates to the circuit board 1 or the molded product 26 in which information used in a subsequent process is described in the peripheral pattern 6. The present invention also relates to a method of manufacturing a molded article in which information used in a subsequent process is described in a peripheral pattern 6 of the circuit board 1 and the written information is used in each process.
[0054]
The following information can be described in the peripheral pattern 6 of the circuit board 1 shown in FIG. 2A by etching the copper foil. First, a mark (alignment mark) required for alignment in each step of bonding, inspection (including burn-in), dicing, and the like is formed on the peripheral pattern 6 in an etching step when the circuit board 1 is manufactured. Can be formed. In this case, since the wiring pattern 9 and the alignment mark are formed in the same etching step, good positional accuracy can be obtained between them. In addition, these marks can be formed in portions that are not covered by the sealing resin, that is, in the exposed regions 24 on the main surface 8 of the circuit board 1 shown in FIG. Therefore, in each step after resin sealing, it is possible to perform image recognition and alignment from the sealed surface without inverting the molded product. Further, marks used in the process up to resin sealing, for example, alignment marks for bonding may be provided in a region of the peripheral pattern 6 covered with the sealing resin. Further, as these marks, for example, a mark having a “+” shape may be formed by removing the copper foil in the shape by etching, or by removing the copper foil in the shape and removing the periphery by etching. May be.
[0055]
Second, information on the unit 2 that has been determined to be defective when the circuit board 1 is manufactured can be formed in the peripheral pattern 6 in the exposed region 24. With respect to the failure of the unit 2, the rate of occurrence of the failure increases as the chip becomes smaller, the number of chips that can be removed on the circuit board 1 increases, and the pattern becomes finer. However, immediately discarding the circuit board 1 when a defect occurs is not preferable in terms of economy. Then, in the inspection process of the circuit board 1, information (map data) on a defect can be formed on the peripheral pattern 6 in the exposed region 24 by removing the copper foil using a laser marker or the like.
[0056]
Third, for the individual portion 30 that is determined to be defective in the inspection process of the molded product 26 after resin sealing, the map data is also applied to the peripheral pattern 6 in the exposed region 24 using a laser marker or the like in the inspection process. Can be described. Furthermore, in the inspection process, non-defective individual units 30 may be classified according to a predetermined standard for specific characteristics as necessary. In this case, rank information indicating which rank each individual unit 30 belongs to can be described in the peripheral pattern 6 in the exposed area 24.
[0057]
In any case, the map data and the like are read in the post-process, and the process can be made more efficient as follows. For example, it is possible not to mount a chip on the defective unit 2 in the circuit board 1 and to perform no inspection after resin sealing. In addition, it is possible to not inspect the individual unit 30 which is defective in the molded product 26, to not pick up after cutting, and the like. Further, based on the rank information described in the peripheral pattern 6, it is possible to process each of the non-defective individual units 30 in accordance with the ranking.
[0058]
By the way, regarding the failure of the unit portion 2 in the circuit board 1, usually, a fail mark is marked on the opposite surface 12 of the resin sealing surface using a marker in order to determine a defective portion after resin sealing. Therefore, inversion and re-inversion of the circuit board 1 are required. Further, for the defects found in the inspection step after resin sealing, a fail mark is marked on the surface of the sealing resin 25 as described in the second embodiment. According to the present embodiment, since such inversion, marking, and the like are not required, it is possible to increase the efficiency of processing in the process.
[0059]
As described above, according to the present embodiment, in each step of manufacturing the circuit board 1, the molded product 26, or the package 38, the information written in the exposed region 24 of the circuit board 1 is sealed with a resin. It can be seen later. Then, this information can be used in each step of manufacturing the molded product 26 and further in each step of manufacturing the package 38. Therefore, a portion determined to be defective in the circuit board 1 or the molded product 26 can be excluded from the processing in the subsequent process. Further, the circuit board 1 and the molded product 26 do not need to be inverted or marked. Therefore, the efficiency of the process can be improved in the process.
[0060]
In the second and third embodiments, the chip 15 is flip-chip bonded to the circuit board 1. The present invention is not limited to this, and die bonding and wire bonding may be used.
[0061]
Further, the molded product 26 is cut using the blade 34. Alternatively, it is also possible to cut by means other than the blade 34. For example, cutting using a laser, cutting using a high-pressure fluid, and the like are also possible.
[0062]
Further, the molten resin 22 is injected into the cavity 21 via the resin passage 20 provided in the mold, and thereafter, the molten resin 22 is cured to form the sealing resin 25 made of the cured resin. Instead, the sealing resin 25 may be formed as follows. First, on the main surface 8 of the circuit board 1, a resin material (which may be any of powder, granules, sheet, and block) is arranged, and the upper mold 18 and the lower mold 19 are clamped. The resin material is heated and melted to form a molten resin, which can be cured. Also, a cavity is provided on the side of the lower mold, and after the resin material is placed in the cavity, this is heated and melted to form a molten resin, and the circuit board fixed to the upper mold is clamped while being immersed in the molten resin. The resin can also be cured.
[0063]
Further, at the time of sealing with resin, the back surface of the chip 15 can be exposed and sealed with resin. In this case, there is a possibility that the height of the rear surface of the chip 15 varies. Therefore, in order to reliably expose the back surface of the chip 15 even when there is this variation, a resin film (resin sheet) is interposed between the back surface of the chip 15 and the mold surface of the cavity 21 to seal the resin. Just fine. This resin film may be supplied in a strip shape or may be supplied in a roll-to-roll state. As a result, when the mold is clamped, the resin film is compressed and deformed between the back surface of the chip 15 and the mold surface of the cavity 21 to absorb a variation in the height position of the back surface of the chip 15. Therefore, it is possible to prevent the molten resin 22 from entering between the resin film and the back surface of the chip 15. Further, when the circuit board 1 becomes large, the releasability of the molded product 26 and the upper mold 18 can be kept good by this resin film.
[0064]
In each of the embodiments described so far, the circuit board 1 having a glass epoxy plate as a base material is used. However, the present invention is not limited to this, and a circuit board based on another resin-based material including a flexible material such as polyimide may be a target of the present invention. Further, a circuit board based on a ceramic-based material such as alumina or aluminum nitride can also be an object of the present invention. In this case, the wiring pattern or the like and the peripheral pattern can be formed of Au, Cu, Ag, Ag-Pd or the like by using a screen printing method.
[0065]
The peripheral pattern 6 is formed by the same material (copper foil) and the same process (etching) as the wiring pattern 10, the ground pattern 11, and the like. However, the present invention is not limited thereto, and the peripheral pattern 6 may be formed using a material different from the material of the wiring pattern 10 or the like. Further, the peripheral pattern 6 can be formed by a process different from the process of forming the wiring pattern 10 and the like.
[0066]
In addition, the thickness of the peripheral pattern 6 can be increased for the purpose of improving the effect of suppressing the deformation of the circuit board. In this case, the peripheral pattern 6 may be plated. For a circuit board made of a ceramic material as a base material, the thickness of the peripheral pattern 6 can be increased by using a screen printing method.
[0067]
In addition, the present invention is not limited to the above-described embodiments, and may be arbitrarily and appropriately combined, changed, or selected as needed without departing from the spirit of the present invention. You can do it.
[0068]
【The invention's effect】
According to the present invention, a peripheral portion is provided outside the effective portion of the circuit board, and a peripheral pattern made of a conductor is provided in the peripheral portion. Therefore, when a mechanical stress is applied to the circuit board or the molded product from the outside or a thermal stress is generated, the deformation of the circuit board or the molded product is suppressed by the presence of the peripheral pattern. In addition, when static electricity is generated in a circuit board or a molded product in each process until a molded product is manufactured, and further in a process until a package is manufactured, the static electricity is generated in each process from a ground pattern to a peripheral pattern. Spills to the ground terminal of the equipment used. Therefore, it is possible to prevent adverse effects such as chip destruction due to static electricity. Further, information described in advance in the peripheral pattern can be used in each step of manufacturing a molded product, and further in each step of manufacturing a package. Therefore, for example, based on the information obtained in the step of inspecting the circuit board and the molded article, the processing in the subsequent step can be efficiently performed.
With these, the present invention suppresses the deformation of the circuit board or the molded product at the time of manufacturing a molded product or package, and enables efficient processing of each step at the time of manufacturing, a circuit board, Thus, it is possible to provide a molded article manufactured by using the method and a method for producing the molded article.
[Brief description of the drawings]
FIGS. 1A and 1B are plan views respectively showing a circuit board according to a first embodiment of the present invention and a modified example thereof.
FIGS. 2 (A) to 2 (C) show a method for manufacturing a molded article according to a second embodiment of the present invention, in which a chip is mounted on a circuit board, the mold is closed, and resin sealing is performed. It is a fragmentary sectional view showing each process which inspects the molded article stopped and formed, respectively.
FIGS. 3A and 3B show a process of cutting an inspected molded product into a single package for a molded product according to a second embodiment of the present invention, and a completed single product. 3 is a partial cross-sectional view showing the package of FIG.
FIGS. 4 (A) to 4 (C) show steps of mounting a chip on a conventional circuit board, sealing the resin with a mold, and inspecting after resin sealing in the conventional molded article manufacturing method. FIG.
FIGS. 5A and 5B are partial cross-sectional views respectively showing a step of cutting into a single package after inspection and a completed single package in a conventional method for manufacturing a molded article.
[Explanation of symbols]
1,7 circuit board
2 Unit
3 Effective part
4 Peripheral part
5 virtual lines
6 Peripheral patterns
8 Main surface
9 Substrate side electrode
10 Wiring pattern
11 Ground pattern
12 Opposite side
13 External electrode
14 Tools
15 chips
16 Chip side electrode
17 Bump
18 Upper type
19 Lower mold
20 resin passage
21 cavities
22 molten resin
23 Exhaust pipe
24 Exposed area
25 Sealing resin
26 Molded product
27 Test Board
28 Test electrode
29,35 Grounding electrode
30 individual parts
31 Solder Ball
32 stages
33 Adhesive tape
34 blade
36 Individual circuit board
37 Individual sealing resin
38 packages

Claims

A plurality of chips, which are electronic components, are mounted, and the plurality of chips are collectively sealed with a sealing resin to form a molded product, and the molded product is cut and used to manufacture a single package. A circuit board on which the plurality of chips are mounted,
A unit in which at least one chip is mounted and provided in a grid,
A peripheral portion provided outside the effective portion including the unit portion and covered with the sealing resin,
And a peripheral pattern formed on the peripheral portion and made of a conductor.

The circuit board according to claim 1,
With a wiring pattern formed of a conductor formed on each of the unit portions,
The circuit board, wherein the peripheral pattern is electrically connected to a ground pattern of the wiring patterns.

The circuit board according to claim 1, wherein
The circuit, wherein information used in each step of manufacturing the molded article and the package is described in the peripheral portion by partially removing a conductor forming the peripheral pattern. substrate.

When a plurality of chips, which are electronic components, are mounted on a circuit board, and the plurality of chips are collectively sealed with a sealing resin and then cut to produce a single package, the plurality of chips are collectively packaged. A molded article sealed and molded,
A unit in which at least one of the chips is mounted on the circuit board and is provided in a lattice shape;
A peripheral portion provided outside the effective portion including the unit portion in the circuit board;
A peripheral pattern formed on the peripheral portion and made of a conductor,
And a sealing resin provided so as to seal the plurality of chips, cover the effective portion, and leave an exposed region exposed in the peripheral portion.

The molded article according to claim 4,
With a wiring pattern formed of a conductor formed on each of the unit portions,
The molded article, wherein the peripheral pattern is electrically connected to a ground pattern of the wiring patterns.

The molded article according to claim 4 or 5,
In the exposed region, information used in each step of manufacturing the molded product and the package is described by partially removing a conductor forming the peripheral pattern. Goods.

A step of mounting a plurality of chips as electronic components on a circuit board; a step of making an electrical connection between each of the chips and the circuit board; and sealing the plurality of chips together with a sealing resin. Stopping and molding the molded article, inspecting the individual parts of the molded article corresponding to the single package to be completed by cutting the molded article, and transporting the circuit board or the molded article A process for producing a molded article, comprising:
In the molding step, the sealing resin covers an effective portion including an area where the plurality of chips are mounted on the circuit board, and leaves an exposed area in a peripheral portion provided outside the effective portion. Provided,
In the inspecting step, information obtained by the inspection is described by partially removing a conductor in the exposed region in a peripheral pattern formed of the conductor and formed in the peripheral portion. Molding manufacturing method.

A step of mounting a plurality of chips as electronic components on a circuit board; a step of making an electrical connection between each of the chips and the circuit board; and sealing the plurality of chips together with a sealing resin. Stopping and molding the molded article, inspecting the individual parts of the molded article corresponding to the single package to be completed by cutting the molded article, and transporting the circuit board or the molded article A process for producing a molded article, comprising:
In at least one of the steps, a peripheral pattern formed of a conductor provided outside an effective portion including an area where the plurality of chips are mounted on the circuit board; and a peripheral pattern used in the at least one step. A method for manufacturing a molded product, wherein a ground terminal of a device to be manufactured is electrically connected.

The method for producing a molded article according to claim 7 or 8,
In at least one of the steps, a method for manufacturing a molded article, wherein information described in advance is used by partially removing a conductor constituting the peripheral pattern.

The method for producing a molded article according to any one of claims 7 to 9,
A method of manufacturing a molded article, further comprising a step of cutting the molded article so that the molded article becomes each individual part.