KR20100078299A - Array substrate of organic electro-luminescent device including flm signal line - Google Patents

Array substrate of organic electro-luminescent device including flm signal line Download PDF

Info

Publication number
KR20100078299A
KR20100078299A KR1020080136522A KR20080136522A KR20100078299A KR 20100078299 A KR20100078299 A KR 20100078299A KR 1020080136522 A KR1020080136522 A KR 1020080136522A KR 20080136522 A KR20080136522 A KR 20080136522A KR 20100078299 A KR20100078299 A KR 20100078299A
Authority
KR
South Korea
Prior art keywords
wiring
signal wiring
power
drive
flm signal
Prior art date
Application number
KR1020080136522A
Other languages
Korean (ko)
Inventor
손남길
홍순광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080136522A priority Critical patent/KR20100078299A/en
Publication of KR20100078299A publication Critical patent/KR20100078299A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: An array panel for an organic electro luminescence device is provided to prevent all kinds of the process failures due to a FLM signal wiring in advance by designing a part which is inserted into a drive IC to be detoured into a FPCB. CONSTITUTION: A substrate is classified into a display region and a non-display region. A plurality of gate wirings, data line(DL), and a power line(PL) are corresponded to the display region on the substrate. A plurality of switching transistors are formed according to the crossing point of a plurality of gates and data wirings. A plurality of driving transistors are individually connected to a plurality of switching transistors. A drive IC(170) corresponds to the non-display region on the substrate. A plurality of test pads(160) are located in both sides which are separated from the drive IC. A pad part(180) is located in one end which is spaced apart with the drive IC. A FPCB(130) is connected to the pad part, and the power IC is mounted in one end.

Description

에프엘엠 신호배선을 포함하는 유기전계 발광소자용 어레이 기판{Array Substrate of Organic Electro-luminescent Device including FLM signal line}Array Substrate of Organic Electro-luminescent Device including FLM signal line}

본 발명은 표시장치에 관한 것으로, 보다 상세하게는 패널 파손 불량을 검출하기 위해 설계되는 FLM 신호배선에 의한 각종 불량을 방지할 수 있는 유기전계 발광소자용 어레이 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to an array substrate for an organic light emitting device capable of preventing various defects caused by FLM signal wiring, which is designed to detect a panel failure failure.

일반적으로, 평판 표시장치 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류의 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.In general, organic light emitting diodes, which are one of flat panel displays, have high luminance and low operating voltage characteristics. In addition, the self-luminous self-illuminating type provides high contrast ratio, enables ultra-thin display, easy response time with several microsecond response time, no restriction on viewing angle, and stable at low temperatures. Since it is driven at a low voltage of 5V to 15V of DC, it is easy to manufacture and design a driving circuit.

이러한 특성을 갖는 유기전계 발광소자는 수동 매트릭스 방식과 능동 매트릭스 방식으로 구분된다. 상기 수동 매트릭스 방식에서는 주사선(scan line)과 신호 선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.The organic light emitting diode having such characteristics is classified into a passive matrix type and an active matrix type. In the passive matrix method, since a scan line and a signal line cross each other and constitute a device in a matrix form, the scan lines are sequentially driven over time in order to drive each pixel. In order to display, the instantaneous luminance should be as much as the average luminance multiplied by the number of lines.

그러나, 능동 매트릭스 방식에서는, 화소를 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 화소 별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 화소 단위로 온/오프되고, 상기 제 1 전극과 대향하는 제 2 전극은 전면에 형성되어 공통전극이 된다.However, in the active matrix method, a thin film transistor, which is a switching element for turning on / off pixels, is positioned for each pixel, and the first electrode connected to the thin film transistor is turned on and off in units of pixels. The second electrode facing the first electrode is formed on the entire surface to become a common electrode.

상기 능동 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor: Cst)에 충전되어 있어, 그 다음 프레임(frame)의 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선의 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점으로 최근에는 능동 매트릭스 방식의 유기전계 발광소자가 주로 이용되고 있다.In the active matrix method, a voltage applied to a pixel is charged in a storage capacitor (Cst), and the power is applied until the next frame signal is applied, thereby irrespective of the number of scan lines. Run continuously for one screen. Therefore, even when a low current is applied, the same luminance is achieved, and thus, low power consumption, high definition, and large size can be obtained. Recently, an active matrix type organic light emitting diode is mainly used.

이러한 능동 매트릭스 방식의 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.Basic structure and operation characteristics of the organic light emitting diode of the active matrix method will be described in detail with reference to the accompanying drawings.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도이다.1 is a circuit diagram illustrating a unit pixel of a conventional active matrix type organic light emitting diode.

도시한 바와 같이, 종래에 따른 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소는 스위칭 트랜지스터(Ts), 구동 트랜지스터(Td), 스토리지 커패시 터(Cst) 및 유기발광 다이오드(E)로 이루어진다.As illustrated, the unit pixel of the active matrix organic light emitting diode according to the related art includes a switching transistor Ts, a driving transistor Td, a storage capacitor Cst, and an organic light emitting diode E.

즉, 일 방향으로 형성된 게이트 배선(GL)과, 상기 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)과, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 각각 형성된다.That is, the gate line GL formed in one direction, the data line DL defining the pixel region P by crossing the gate line GL perpendicularly, and the power line voltage are spaced apart from the data line DL. Power wirings PL for application are respectively formed.

또한, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 스위칭 트랜지스터(Ts)가 형성되고, 상기 스위칭 트랜지스터(Ts)와 전기적으로 연결된 구동 트랜지스터(Td)가 형성된다.In addition, a switching transistor Ts is formed at an intersection point of the gate line GL and the data line DL, and a driving transistor Td electrically connected to the switching transistor Ts is formed.

이 때, 상기 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 구동 트랜지스터(Td)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결된다. 상기 전원배선(PL)은 전원전압을 유기발광 다이오드(E)로 전달하는 기능을 한다. 또한, 상기 구동 트랜지스터(Td)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(Cst)가 형성된다.In this case, the driving transistor Td is electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving transistor Td, and the second electrode, which is the other terminal, is connected to the power wiring PL. The power wiring PL serves to transfer the power voltage to the organic light emitting diode E. In addition, a storage capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor Td.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 트랜지스터(Ts)가 턴-온(turn-on) 되고, 상기 데이터 배선(DL)의 신호가 구동 트랜지스터(Td)의 게이트 전극에 전달되어 구동 트랜지스터(Td)의 턴-온으로 이에 연결된 유기발광 다이오드(E)의 전계-전공쌍에 의해 빛이 출력된다. 이 때, 상기 구동 트랜지스터(Td)가 턴-온 상태가 되면, 전원배선(PL)으로부터 유기발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.Therefore, when a signal is applied through the gate line GL, the switching transistor Ts is turned on, and the signal of the data line DL is transferred to the gate electrode of the driving transistor Td. Light is output by the electric field-pole pair of the organic light emitting diode E connected thereto at the turn-on of the driving transistor Td. At this time, when the driving transistor Td is turned on, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined, which causes the organic light emitting diode E to have a gray scale (gray). scale).

또한, 상기 스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)가 오프(off) 되었을 때, 구동 트랜지스터(Td)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 스위칭 트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.In addition, the storage capacitor Cst serves to maintain a constant gate voltage of the driving transistor Td when the switching transistor Ts is turned off, so that the switching transistor Ts is turned off. Even if it is possible to maintain a constant level of the current flowing through the organic light emitting diode (E) until the next frame (frame).

전술한 유기전계 발광소자는 외부의 충격이나 급격한 온도 변화로 인해 패널이 파손될 경우 이상 동작으로 파워 IC나 인덕터에 과전류에 의한 발열 현상에 의해 표시 영역에 위치하는 각 소자를 타고 유기발광 다이오드에 데미지가 가해지는 버닝 현상(Burning phenomenon)에 의해 패널이 폭발해 버리는 문제를 야기할 수 있다.When the panel is damaged due to an external shock or a sudden temperature change, the organic light emitting diode described above is damaged by the organic light emitting diode on each element positioned in the display area due to an overheating phenomenon caused by an overcurrent in the power IC or inductor. The burning phenomenon may cause the panel to explode.

이러한 문제를 해결하기 위한 일환으로, FPCB(flexible printed circuit board)) 상에 실장된 파워 IC와 어레이 기판에 실장된 드라이브 IC 간을 FLM 신호배선으로 연결하는 방식으로 패널의 파손시 FLM 신호배선으로 이상 신호를 미연에 감지하는 것을 통해 패널의 국부적인 발열 문제를 해결하려는 방안이 강구되고 있다.In order to solve this problem, FLM signal wiring is connected between the power IC mounted on the flexible printed circuit board (FPCB) and the drive IC mounted on the array board by FLM signal wiring. By detecting the signal in advance, there is a plan to solve the local heating problem of the panel.

이에 대해서는, 이하 첨부한 도면을 참조하여 보다 상세히 설명하도록 한다.This will be described in more detail with reference to the accompanying drawings.

도 2는 종래에 따른 FLM 신호배선을 포함하는 유기전계 발광소자용 어레이 기판을 개략적으로 나타낸 평면도이다.2 is a plan view schematically showing an array substrate for an organic light emitting device including a conventional FLM signal wiring.

도시한 바와 같이, 어레이기판(10)은 화상을 구현하는 표시 영역(AA)과, 상기 표시 영역(AA)을 제외한 비표시 영역(NAA)으로 구분된다. 이 때, 상기 표시 영 역(AA)은 다수의 게이트 배선(GL)과 데이터 배선(DL)이 수직 교차하여 정의하는 화소 영역(P)을 포함한다.As illustrated, the array substrate 10 is divided into a display area AA for implementing an image and a non-display area NAA except for the display area AA. In this case, the display area AA includes the pixel area P defined by the plurality of gate lines GL and the data lines DL vertically crossing each other.

상기 어레이 기판(10) 상에는 일 방향으로 형성된 다수의 게이트 배선(GL)과, 상기 다수의 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(DL)과, 상기 다수의 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 다수의 전원배선(PL)이 각각 형성된다.A plurality of gate lines GL formed in one direction on the array substrate 10, a plurality of data lines DL defining a pixel region P perpendicularly intersecting the plurality of gate lines GL, and A plurality of power lines PL are formed to be spaced apart from the plurality of data lines DL and to apply a power voltage.

상기 다수의 게이트 배선(GL)과 다수의 데이터 배선(DL)의 교차지점별로는 다수의 스위칭 트랜지스터(Ts)가 형성되고, 상기 다수의 스위칭 트랜지스터(Ts)와 이격된 일측으로는 이와 일대일 연결된 다수의 구동 트랜지스터(Td)가 화소 영역(P)별로 형성된다.A plurality of switching transistors Ts are formed for each intersection point of the plurality of gate lines GL and the plurality of data lines DL, and a plurality of one-to-one connected to one side spaced apart from the plurality of switching transistors Ts. The driving transistor Td is formed for each pixel region P. FIG.

이 때, 상기 다수의 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 다수의 구동 트랜지스터(Td)의 드레인 전극과 개별적으로 연결되고, 타측 단자인 제 2 전극은 다수의 전원배선(PL)과 개별적으로 연결된다. 또한, 상기 다수의 스위칭 트랜지스터(Ts)와 다수의 구동 트랜지스터(Td)의 사이 공간으로는 스토리지 커패시터(Cst)가 개별적으로 형성된다.In this case, the plurality of driving transistors Td are electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is individually connected to the drain electrodes of the plurality of driving transistors Td, and the second electrode, which is the other terminal, is individually connected to the plurality of power supply lines PL. Connected. In addition, a storage capacitor Cst is separately formed in a space between the plurality of switching transistors Ts and the plurality of driving transistors Td.

한편, 상기 다수의 게이트 배선(GL), 데이터 배선(DL), 전원배선(PL)은 다수의 게이트 연장배선(GEL), 데이터 연장배선(DEL) 및 전원 연장배선(PEL)을 통해 드라이브 IC(70)로부터 게이트, 데이터 및 전원 신호를 각각 인가받게 된다. 또한, 상기 드라이브 IC(70)와 이격된 양측으로는 게이트 연장배선(GEL), 데이터 연장배 선(DEL) 및 전원 연장배선(PEL)으로 인가되는 게이트, 데이터 및 전원 전압 및 신호 파형을 각각 검사하는 다수의 검사 패드(60)가 형성된다. 다수의 검사 패드(60)는 검사 패드 인입배선(62)을 통해 드라이브 IC(70)와 연결된다. 상기 다수의 검사 패드(60) 이외에도 각종 신호배선(미도시)들이 더 형성될 수 있다.On the other hand, the plurality of gate lines GL, data lines DL, and power lines PL may include a drive IC through a plurality of gate extension lines GEL, data extension lines DEL, and power extension lines PEL. 70, gate, data and power signals are applied. In addition, the gate, data, power supply voltage, and signal waveforms applied to the gate extension wiring GEL, the data extension wiring DEL, and the power extension wiring PEL are respectively inspected on both sides of the drive IC 70. A plurality of test pads 60 are formed. The plurality of test pads 60 are connected to the drive IC 70 through the test pad inlet wiring 62. In addition to the plurality of test pads 60, various signal wires (not shown) may be further formed.

상기 드라이브 IC(70)와 이격된 상부로는 FPCB(30)와 연결하기 위한 패드부(80)가 더 형성된다. 상기 FPCB(30)의 일 끝단에는 파워 IC(50)가 위치한다. 상기 파워 IC(50)로부터 연장되며, 어레이 기판(10)과 FPCB(30)에 형성된 FLM(Frame Line Mark) 신호배선(40)은 COG(chip on glass) 또는 FOG(film on glass) 방식에 의해 연결된다. 이러한 FLM 신호배선(40)은 파워 IC(50)로부터 어레이 기판(10)의 최외곽 비표시 영역(NAA)을 감싸는 형태로 드라이브 IC(70)로 인입된다.A pad portion 80 for connecting to the FPCB 30 is further formed at an upper portion spaced apart from the drive IC 70. The power IC 50 is positioned at one end of the FPCB 30. The FLM (Frame Line Mark) signal wiring 40 extending from the power IC 50 and formed on the array substrate 10 and the FPCB 30 is formed by a chip on glass (COG) or film on glass (FOG) method. Connected. The FLM signal wiring 40 is led from the power IC 50 to the drive IC 70 in such a manner as to surround the outermost non-display area NAA of the array substrate 10.

상기 FLM 신호배선(40)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일층 동일물질로 형성될 수 있다. 이 때, 상기 FLM 신호배선(40)은 드라이브 IC(70)에서 1프레임 마다 화상을 구현한 후, 각 프레임 마다 발생되는 신호를 파워 IC(50)에 전송하는 기능을 한다.The FLM signal line 40 may be formed of the same material as the gate line GL or the data line DL. At this time, the FLM signal wiring 40 implements an image every frame in the drive IC 70 and then transmits a signal generated for each frame to the power IC 50.

외부의 충격이나 급격한 온도 변화로 인해 패널에 파손이 발생할 경우, 패널의 최외곽에 위치하는 FLM 신호배선(40)을 기점으로 패널의 내측에 위치하는 표시 영역(AA)의 순으로 단선 불량이 발생된다. 따라서 패널의 파손시 우선 순위로 FLM 신호배선(40)에 단선 불량이 발생할 경우, 파워 IC(50)에서는 드라이브 IC(70)와 연결된 FLM 신호배선(40)으로부터의 신호를 수신하지 못하게 되고, 이를 감지한 파 워 IC(50)에서는 유기전계 발광소자의 구동을 오프시키는 것을 통해 패널의 발열 현상을 미연에 방지하게 된다.In case of damage to the panel due to external shock or rapid temperature change, disconnection failure occurs in order of the display area AA located inside the panel starting from the FLM signal wiring 40 located at the outermost part of the panel. do. Therefore, when disconnection failure occurs in the FLM signal wiring 40 with priority when the panel is damaged, the power IC 50 cannot receive a signal from the FLM signal wiring 40 connected to the drive IC 70, In the detected power IC 50, the heating of the organic light emitting diode is turned off to prevent the heating of the panel.

그러나, 전술한 유기전계 발광소자에 있어서, FLM 신호배선(40)의 형성 경로를 살펴보면, 파워 IC(50)로부터 인출된 FLM 신호배선(40)은 FPCB(30)를 타고, 어레이 기판(10)의 우측 상단, 우측 하단 및 좌측 상단의 비표시 영역(NAA)의 최외곽을 감싸는 형태로 연장된다. 이 때, 좌측 상단의 비표시 영역(NAA)으로 연장된 FLM 신호배선(40)은 다른 배선들(게이트 연장배선(GEL), 데이터 연장배선(DEL), 전원 연장배선(PEL), 검사 패드 인입배선(62) 및 각종 신호배선들)과 도시하지 않은 절연막을 사이에 두고 중첩된 상태로 형성하고 있는 상황이다. 특히, FLM 신호배선(40)을 드라이브 IC(70)로 인입시키기 위해 패드부(80)와 중첩된 상부면을 따라 굴곡진 형태로 형성하고 있다.However, in the above-described organic light emitting device, when looking at the formation path of the FLM signal wiring 40, the FLM signal wiring 40 drawn from the power IC 50 rides on the FPCB 30, the array substrate 10 The outermost portion of the upper right, lower right and upper left of the non-display area NAA is extended in a shape. At this time, the FLM signal wiring 40 extending to the non-display area NAA on the upper left side is connected to other wirings (gate extension wiring GEL, data extension wiring DEL, power extension wiring PEL, and test pad insertion). This is a situation in which the wiring 62 and various signal wirings) and an insulating film (not shown) are formed to overlap each other. In particular, in order to introduce the FLM signal wiring 40 into the drive IC 70, the FLM signal wiring 40 is formed in a curved shape along the upper surface overlapping the pad portion 80.

이 때, 상기 FLM 신호배선(40)을 설계함에 있어서 불가피하게 다른 배선들과 중첩되는 부분이 발생하고 있는 상황이다. 이러한 FLM 신호배선(40)과 다른 배선들과의 중첩 부분에서의 정전기 발생 빈도의 다발로 소자의 파괴 불량을 유발할 수 있다. 또한, 패드부(80)와 중첩된 상부로 설계되는 FLM 신호배선(40)은 어레이 기판(10)의 절단면에 설계되고 있다.At this time, in designing the FLM signal wiring 40, there is an unavoidable situation where portions overlapping with other wirings are generated. This failure of the device may be caused by the occurrence of the frequency of static electricity generated at the overlapping portion of the FLM signal wire 40 with other wires. In addition, the FLM signal wiring 40 designed to overlap with the pad portion 80 is designed on the cut surface of the array substrate 10.

이러한 어레이 기판(10)은 대량 생산을 위한 목적으로 어레이 모기판(미도시)을 스크라이브 공정을 통해 개별적으로 절단하게 된다. 이 때, 어레이 모기판을 스크라이브 공정으로 절단하는 과정에서 절단면에 위치하는 FLM 신호배선(40)이 유실되는 문제를 유발하고 있다. 이러한 FLM 신호배선(40)의 유실을 방지하기 위 해 스크라이브 공정 공차를 크게 가져갈 경우 슬림한 유기전계 발광소자를 제작하는 데 어려움이 따르게 된다.The array substrate 10 is to individually cut the array mother substrate (not shown) through a scribe process for the purpose of mass production. At this time, in the process of cutting the array mother substrate by the scribing process, the FLM signal wiring 40 located on the cut surface is lost. In order to prevent the loss of the FLM signal wiring 40, when the scribe process tolerance is large, it is difficult to manufacture a slim organic light emitting device.

도 3a는 도 2의 A 부분을 확대하여 나타낸 평면도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도로, 이를 참조하여 보다 상세히 설명하도록 한다.3A is an enlarged plan view illustrating a portion A of FIG. 2, and FIG. 3B is a cross-sectional view taken along line III-III ′ of FIG. 3A, and will be described in more detail with reference to the drawing.

도 3a 및 도 3b에 도시한 바와 같이, 어레이 기판(10) 상에는 FLM 신호배선(40)이 형성되고, 상기 FLM 신호배선(40)과 중첩된 상부로 게이트 절연막(45)을 사이에 두고 검사 패드(도 2의 60)로부터 신장된 검사 패드 인입배선(62)이 형성된다. 또한, 상기 검사 패드 인입배선(62)의 상부로는 보호막(55)이 형성된다.As shown in FIGS. 3A and 3B, the FLM signal line 40 is formed on the array substrate 10, and the test pad is interposed between the FLM signal line 40 and the gate insulating layer 45 interposed therebetween. An inspection pad lead-in wiring 62 extended from (60 in FIG. 2) is formed. In addition, a passivation layer 55 is formed on the inspection pad lead-in wiring 62.

이 때, 상기 FLM 신호배선(40)과 검사 패드 인입배선(62)이 게이트 절연막(45)을 사이에 두고 중첩된 형태로 설계될 경우, 정전기 유입에 따른 소자의 파괴 불량을 유발하는 소스로 작용하게 된다. 이러한 정전기의 발생 빈도가 높아지는 데 따른 소자의 파괴 불량은 공정 수율을 악화시키는 요인으로 작용하게 된다. 또한, 도면으로 상세히 제시하지는 않았지만, 패드부(80)와 중첩된 상부로 형성되는 FLM 신호배선(40)은 어레이 기판(10)의 절단면에 설계되기 때문에 스크라이브 공정으로 절단하는 과정에서 FLM 신호배선(40)이 유실되는 문제를 야기하고 있다.At this time, when the FLM signal line 40 and the test pad inlet line 62 are designed to overlap each other with the gate insulating layer 45 interposed therebetween, the FLM signal line 40 and the test pad inlet line 62 serve as a source that causes failure of the device due to static electricity. Done. Defective failure of the device due to the increase in the frequency of the static electricity acts as a factor deteriorating the process yield. In addition, although not shown in detail in the drawings, since the FLM signal wiring 40 formed as an upper portion overlapping the pad portion 80 is designed on the cutting surface of the array substrate 10, the FLM signal wiring ( 40) is causing the problem of loss.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 패널의 파손 불량에 따른 이상 신호를 감지하기 위해 설계되는 FLM 신호배선에 따른 각종 공정 불량을 미연에 방지하는 것을 통해 생산 수율을 향상시키는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and aims to improve production yield by preventing various process defects due to FLM signal wiring designed to detect abnormal signals due to failure of panels. It is done.

전술한 목적을 달성하기 위한 본 발명에 따른 FLM 신호배선을 포함하는 유기전계 발광소자용 어레이 기판은 표시 영역과 비표시 영역으로 구분된 기판과; 상기 기판 상의 표시 영역에 대응된 다수의 게이트 배선, 데이터 배선 및 전원배선과; 상기 다수의 게이트 및 데이터 배선의 교차지점별로 형성된 다수의 스위칭 트랜지스터 및, 상기 다수의 스위칭 트랜지스터와 개별적으로 연결된 다수의 구동 트랜지스터와; 상기 기판 상의 비표시 영역에 대응되며, 상기 다수의 게이트 배선, 데이터 배선 및 전원배선으로 각각의 신호를 인가하는 드라이브 IC와; 상기 드라이브 IC와 이격된 양측에 위치하는 다수의 검사 패드와; 상기 드라이브 IC와 이격된 일 끝단에 위치하는 패드부와; 상기 패드부와 연결되며, 일 끝단에 파워 IC가 실장된 FPCB와; 상기 파워 IC로부터 인출되어 기판의 우측 상단과, 우측 하단, 좌측 하단 및 좌측 상단의 비표시 영역의 최외곽을 감싸며, 상기 좌측 상단에서 패드부를 가로질러 FPCB 내로 우회하며 절곡되는 형태로 드라이브 IC로 인입되는 FLM 신호배선을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an array substrate for an organic light emitting device including an FLM signal wiring, comprising: a substrate divided into a display area and a non-display area; A plurality of gate lines, data lines, and power lines corresponding to the display area on the substrate; A plurality of switching transistors formed at intersections of the plurality of gates and data lines, and a plurality of driving transistors individually connected to the plurality of switching transistors; A drive IC corresponding to the non-display area on the substrate and applying respective signals to the plurality of gate lines, data lines, and power lines; A plurality of test pads positioned at both sides spaced apart from the drive IC; A pad unit positioned at one end spaced apart from the drive IC; An FPCB connected to the pad unit and having a power IC mounted at one end thereof; It is drawn from the power IC and surrounds the outermost portion of the non-display area at the upper right, lower right, lower left and upper left of the substrate, and is led into the drive IC in a form that is bent while crossing the pad part in the upper left and bent into the FPCB. It characterized in that it comprises a FLM signal wiring.

이 때, 상기 FLM 신호배선에 있어서, 상기 패드부를 가로질러 FPCB 내로 우회하는 FLM 신호배선은 기판 상의 FLM 신호배선과 COG 또는 FOG 방식을 통해 전기 적으로 연결된다. 상기 FLM 신호배선은 게이트 배선 또는 데이터 배선과 동일층 동일 물질로 형성된 것을 특징으로 한다.At this time, in the FLM signal wiring, the FLM signal wiring bypassing the FPCB across the pad portion is electrically connected to the FLM signal wiring on the substrate through a COG or FOG method. The FLM signal line is formed of the same material as the gate line or the data line.

상기 드라이브 IC로부터 게이트 배선, 데이터 배선 및 전원 배선으로 각각의 신호를 인가하기 위한 게이트 연장배선, 데이터 연장배선 및 전원 연장배선이 더 형성된다. 상기 좌측 상단으로 연장된 FLM 신호배선은 이와 인접한 위치에 대응되는 다른 배선들과 중첩되지 않도록 좌측 상단 가장자리로 신장되도록 설계한 것을 특징으로 한다.Gate extension wiring, data extension wiring and power supply extension wiring for applying respective signals from the drive IC to the gate wiring, the data wiring and the power wiring are further formed. The FLM signal wiring extending to the upper left is designed to extend to the upper left edge so as not to overlap with other wirings corresponding to the adjacent position.

또한, 상기 FLM 신호배선은 드라이브 IC에서 1프레임 마다 화상을 구현한 후, 각 프레임 마다 발생되는 신호를 파워 IC에 전송하는 기능을 한다. 상기 다수의 구동 트랜지스터와 개별적으로 연결된 유기발광 다이오드를 더 포함할 수 있다.In addition, the FLM signal wiring functions to implement an image every frame in the drive IC and then transmit a signal generated in each frame to the power IC. The display device may further include an organic light emitting diode individually connected to the plurality of driving transistors.

본 발명에서는 FLM 신호배선에 있어서, 드라이브 IC로 인입되는 부분을 FPCB 내로 우회하도록 설계하는 것을 통해 FLM 신호배선에 따른 각종 공정 불량을 미연에 방지하는 것을 통해 생산 수율을 향상시킬 수 있는 효과가 있다.In the present invention, in the FLM signal wiring, it is possible to improve the production yield by preventing various process defects due to the FLM signal wiring by designing to bypass the portion entering the drive IC into the FPCB.

--- 실시예 ------ Example ---

본 발명은 FLM 신호배선을 설계함에 있어서, FLM 신호배선이 다른 배선들과 중첩되지 않으면서 드라이브 IC로 인입되는 부분을 FPCB 내로 우회하도록 설계한 것을 특징으로 한다.In designing the FLM signal wiring, the FLM signal wiring is designed to bypass the portion introduced into the drive IC into the FPCB without overlapping with other wirings.

도 4는 본 발명에 따른 FLM 신호배선을 포함하는 유기전계 발광소자용 어레이 기판을 개략적으로 나타낸 평면도이다.4 is a plan view schematically illustrating an array substrate for an organic light emitting device including an FLM signal wiring according to the present invention.

도시한 바와 같이, 어레이 기판(110)은 화상을 구현하는 표시 영역(AA)과, 상기 표시 영역(AA)을 제외한 비표시 영역(NAA)으로 구분된다. 상기 표시 영역(AA)은 다수의 게이트 배선(GL)과 데이터 배선(DL)이 수직 교차하여 정의하는 화소 영역(P)을 포함한다.As illustrated, the array substrate 110 is divided into a display area AA for implementing an image and a non-display area NAA except for the display area AA. The display area AA includes a pixel area P defined by the plurality of gate lines GL and the data lines DL vertically intersecting.

상기 어레이 기판(110) 상에는 일 방향으로 형성된 다수의 게이트 배선(GL)과, 상기 다수의 게이트 배선(GL)과 수직 교차하여 화소 영역(P)을 정의하는 다수의 데이터 배선(DL)과, 상기 다수의 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 다수의 전원배선(PL)을 각각 형성한다.A plurality of gate lines GL formed in one direction on the array substrate 110, a plurality of data lines DL defining a pixel region P by vertically crossing the plurality of gate lines GL, and A plurality of power lines PL are spaced apart from the plurality of data lines DL to apply power voltages, respectively.

상기 다수의 게이트 배선(GL)과 다수의 데이터 배선(DL)의 교차지점별로는 다수의 스위칭 트랜지스터(Ts)가 형성되고, 상기 다수의 스위칭 트랜지스터(Ts)와 이격된 일측으로는 이와 일대일 연결된 다수의 구동 트랜지스터(Td)가 화소 영역(P)별로 형성한다. 도면으로 상세히 제시하지는 않았지만, 상기 다수의 스위칭 트랜지스터(Ts)와 구동 트랜지스터(Td)는 게이트 전극, 반도체층, 소스 및 드레인 전극을 각각 포함할 수 있다.A plurality of switching transistors Ts are formed for each intersection point of the plurality of gate lines GL and the plurality of data lines DL, and a plurality of one-to-one connected to one side spaced apart from the plurality of switching transistors Ts. The driving transistor Td is formed for each pixel region P. FIG. Although not shown in detail in the drawings, the plurality of switching transistors Ts and the driving transistors Td may include a gate electrode, a semiconductor layer, a source, and a drain electrode, respectively.

이 때, 상기 다수의 구동 트랜지스터(Td)는 유기발광 다이오드(E)와 전기적으로 연결된다. 즉, 상기 유기발광 다이오드(E)의 일측 단자인 제 1 전극은 다수의 구동 트랜지스터(Td)의 드레인 전극과 개별적으로 연결되고, 타측 단자인 제 2 전 극은 다수의 전원배선(PL)과 개별적으로 연결된다. 또한, 상기 다수의 스위칭 트랜지스터(Ts)와 다수의 구동 트랜지스터(Td)의 사이 공간으로 스토리지 커패시터(Cst)가 개별적으로 형성된다.In this case, the plurality of driving transistors Td are electrically connected to the organic light emitting diode E. That is, the first electrode, which is one terminal of the organic light emitting diode E, is individually connected to the drain electrodes of the plurality of driving transistors Td, and the second electrode, which is the other terminal, is individually connected to the plurality of power supply lines PL. Is connected. In addition, a storage capacitor Cst is separately formed in a space between the plurality of switching transistors Ts and the plurality of driving transistors Td.

한편, 상기 다수의 게이트 배선(GL), 데이터 배선(DL), 전원배선(PL)은 다수의 게이트 연장배선(GEL), 데이터 연장배선(DEL) 및 전원 연장배선(PEL)을 통해 드라이브 IC(170)로부터 게이트, 데이터 및 전원 신호를 각각 인가받게 된다. 또한, 상기 드라이브 IC(170)와 이격된 양측으로는 게이트 연장배선(GEL), 데이터 연장배선(DEL) 및 전원 연장배선(PEL)으로 인가되는 게이트, 데이터 및 전원 전압 및 신호 파형을 각각 검사하는 다수의 검사 패드(160)를 형성한다. 다수의 검사 패드(160)는 검사 패드 인입배선(162)을 통해 드라이브 IC(170)와 연결된다. 상기 다수의 검사 패드(160) 이외에도 각종 신호배선(미도시)들이 더 형성될 수 있다.On the other hand, the plurality of gate lines GL, data lines DL, and power lines PL may include a drive IC through a plurality of gate extension lines GEL, data extension lines DEL, and power extension lines PEL. The gate, data, and power signals are respectively applied from 170. In addition, the gate, data, power supply voltage, and signal waveforms applied to the gate extension wiring GEL, the data extension wiring DEL, and the power extension wiring PEL are respectively inspected on both sides of the drive IC 170. A plurality of test pads 160 are formed. The plurality of test pads 160 are connected to the drive IC 170 through the test pad inlet wiring 162. In addition to the plurality of test pads 160, various signal wires (not shown) may be further formed.

상기 드라이브 IC(170)와 이격된 상부로는 FPCB(130)와 연결하기 위한 패드부(180)가 더 형성된다. 상기 FPCB(130)의 일 끝단에는 파워 IC(150)가 위치한다. 상기 파워 IC(150)로부터 연장되며, 어레이 기판(110)과 FPCB(130)에 형성된 FLM(Frame Line Mark) 신호배선(140)은 COF(chip on film) 또는 FOG(film on glass) 방식에 의해 연결된다. 이 때, 상기 FLM 신호배선(140)은 파워 IC(150)로부터 어레이 기판(110)의 최외곽 비표시 영역(NAA)을 감싸는 형태로 드라이브 IC(170)로 인입된다.A pad portion 180 for connecting to the FPCB 130 is further formed at an upper portion spaced apart from the drive IC 170. The power IC 150 is positioned at one end of the FPCB 130. Frame line mark (FLM) signal wiring 140 extending from the power IC 150 and formed on the array substrate 110 and the FPCB 130 may be formed by a chip on film (COF) or film on glass (FOG) method. Connected. In this case, the FLM signal wiring 140 is led from the power IC 150 to the drive IC 170 in such a manner as to surround the outermost non-display area NAA of the array substrate 110.

특히, 본 발명에서는 드라이브 IC(170)로 인입되는 FLM 신호배선(140)에 있어서, FLM 신호배선(140)을 패드부(180)를 가로질러 FPCB(130) 내로 우회하도록 설 계 변경하는 것을 통해 어레이 기판(110)의 절단면으로 FLM 신호배선(140)이 위치하는 것을 최소화하였고, FLM 신호배선(140)과 다른 배선들과의 중첩 부분이 발생되지 않도록 FLM 신호배선(140)을 좌측 상단으로 신장되도록 설계 변경한 것을 특징으로 한다.In particular, in the present invention, in the FLM signal wiring 140 that is introduced into the drive IC 170, by changing the design to bypass the FLM signal wiring 140 to the FPCB 130 across the pad unit 180 The location of the FLM signal wiring 140 is minimized to the cut surface of the array substrate 110, and the FLM signal wiring 140 is extended to the upper left so that the overlapping portion between the FLM signal wiring 140 and other wirings does not occur. It is characterized by the design change as possible.

즉, 본 발명에 따른 FLM 신호배선(140)은 파워 IC(150)로부터 인출된 FLM 신호배선(140)이 FPCB(130)를 타고 어레이 기판(110)의 우측 상단, 우측 하단 및 좌측 하단에 위치하는 비표시 영역(NAA)의 최외곽을 감싸며 좌측 상단의 비표시 영역(NAA)으로 연장된다. 이 때, 좌측 상단의 비표시 영역(NAA)으로 연장된 FLM 신호배선(140)을 다른 배선들(게이트 연장배선(GEL), 데이터 연장배선(DEL), 전원 연장배선(PEL), 검사 패드 인입배선(162) 및 각종 신호배선들)과 중첩되지 않도록 좌측 상단의 비표시 영역(NAA)에 대응된 FLM 신호배선(140)을 상측으로 신장하여 설계하고, 패드부(180)를 가로질러 FPCB(130) 내로 우회한 상태에서 굴곡진 형태로 드라이브 IC(170)로 인입되도록 설계한 것을 특징으로 한다.That is, in the FLM signal wiring 140 according to the present invention, the FLM signal wiring 140 drawn from the power IC 150 is located on the upper right, lower right and lower left of the array substrate 110 on the FPCB 130. The outermost surface of the non-display area NAA is enclosed and extends to the non-display area NAA on the upper left side. At this time, the FLM signal wiring 140 extending to the non-display area NAA on the upper left is connected to other wirings (gate extension wiring GEL, data extension wiring DEL, power extension wiring PEL, and test pad insertion). The FLM signal wiring 140 corresponding to the non-display area NAA on the upper left side is designed to extend upward so as not to overlap with the wiring 162 and various signal wirings, and the FPCB ( 130) it is designed to be introduced into the drive IC 170 in a curved form in the bypassed state.

특히, 종래의 경우 정전기 기인성에 의한 불량이 5%정도 발생하였으나, 본 발명에서는 정전기 기인성에 의한 불량이 전혀 발생하지 않음을 확인하였다.In particular, in the conventional case caused by about 5% of the defects caused by static electricity, it was confirmed in the present invention that the defects caused by the static electricity does not occur at all.

본 발명에서와 같이, FLM 신호배선(140)의 경로를 설계 변경하는 것만으로 정전기에 의한 각종 불량이나 스크라이브 공정시 FLM 신호배선(140)이 유실되는 문제를 해결할 수 있다. 따라서, 추가적인 비용이나 공정 상의 추가 없이 손쉽게 각종 불량을 해결할 수 있는 이점이 있다.As in the present invention, it is possible to solve the problem of various defects caused by static electricity or loss of the FLM signal wiring 140 during the scribing process only by designing and changing the path of the FLM signal wiring 140. Therefore, there is an advantage that can easily solve various defects without additional cost or process addition.

도 5a는 도 4의 B 부분을 확대하여 나타낸 평면도이고, 도 5b는 도 5a의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도로, 이를 참조하여 보다 상세히 설명하도록 한다.5A is an enlarged plan view illustrating a portion B of FIG. 4, and FIG. 5B is a cross-sectional view taken along the line VV ′ of FIG. 5A, and will be described in more detail with reference to this.

도 5a 및 도 5b에 도시한 바와 같이, 어레이 기판(110) 상에는 FLM 신호배선(140)이 형성되고, 상기 FLM 신호배선(140)은 패드부(180)를 가로질러 FPCB(130) 내로 우회하며 절곡된 형태로 드라이브 IC(170)로 인입된다. 이 때, 상기 패드부(180)를 가로지르며 어레이 기판(110)에 형성된 FLM 신호배선(140)은 FPCB(130) 내의 FLM 신호배선(140)과 COG 또는 FOG 방식으로 본딩하는 것을 통해 전기적으로 연결될 수 있다.5A and 5B, an FLM signal line 140 is formed on the array substrate 110, and the FLM signal line 140 is bypassed into the FPCB 130 across the pad unit 180. It is drawn into the drive IC 170 in a bent form. In this case, the FLM signal wiring 140 formed on the array substrate 110 across the pad unit 180 may be electrically connected to the FLM signal wiring 140 in the FPCB 130 by bonding in a COG or FOG manner. Can be.

보다 상세하게는, 어레이 기판(110)에 설계된 FLM 신호배선(140)과 이와 마주보는 FPCB(130) 내의 FLM 신호배선(140)의 사이로 이방성 도전필름(ACF: Anisotropic Conductive Film, 175)을 부착하게 된다. 상기 이방성 도전필름(175)은 에폭시기를 지닌 수지 성분과 필름 형성을 돕는 수지 성분을 주성분으로 하는 절연성 접착제에 도전 입자가 함유된다. 도전 입자는 도체 간의 적절한 전기 전도도를 얻기 위하여 충분한 수의 도전 입자들이 도체 사이의 접속에 기여할 수 있도록 적절히 함유된다.In more detail, an anisotropic conductive film (ACF) 175 may be attached between the FLM signal wiring 140 designed to the array substrate 110 and the FLM signal wiring 140 in the FPCB 130 facing the array substrate 110. do. The anisotropic conductive film 175 contains conductive particles in an insulating adhesive mainly composed of a resin component having an epoxy group and a resin component which helps to form a film. The conductive particles are suitably contained so that a sufficient number of conductive particles can contribute to the connection between the conductors so as to obtain proper electrical conductivity between the conductors.

이러한 이방성 도전필름(175)에 인가되는 시간, 온도, 압력을 적절하게 공급하면서 가열 압착함으로써, 어레이 기판(110)에 위치하는 FLM 신호배선(140)과 FPCB(130) 내의 FLM 신호배선(140)을 기계적, 전기적으로 연결시킬 수 있게 된다. 이러한 FLM 신호배선(140) 간을 연결하는 공정 단계에 드라이브 IC(170) 및 FPCB(130)의 도체들을 동시에 연결할 수도 있다.The FLM signal wiring 140 located in the array substrate 110 and the FLM signal wiring 140 in the FPCB 130 are heated and compressed by appropriately supplying time, temperature, and pressure applied to the anisotropic conductive film 175. It is possible to connect mechanically and electrically. The conductors of the drive IC 170 and the FPCB 130 may be simultaneously connected to the process step of connecting the FLM signal wires 140.

이 때, 어레이 기판(110) 상의 절단면에 인접한 부분의 FLM 신호배선(140)에 있어서 그 일부분이 유실되더라도 FPCB(130) 상의 FLM 신호배선(140)을 이용하여 어레이 기판(110)에 위치하는 FLM 신호배선(140)과 이방성 도전필름(175)을 이용하여 손쉽게 콘택시킬 수 있으므로, 스크라이브 공정에 따른 FLM 신호배선(140)의 유실 문제로부터 자유로워질 수 있다.At this time, even if a portion of the FLM signal wiring 140 adjacent to the cut surface on the array substrate 110 is lost, the FLM positioned on the array substrate 110 using the FLM signal wiring 140 on the FPCB 130. Since the signal line 140 and the anisotropic conductive film 175 can be easily contacted, the signal line 140 can be free from the loss of the FLM signal line 140 due to the scribing process.

따라서, 본 발명에서는 FLM 신호배선(140)과 다른 배선들과의 중첩 설계에 따른 정전기의 발생을 미연에 방지할 수 있고, 나아가 FLM 신호배선(140)을 FPCB(130) 내로 우회하도록 설계하는 것을 통해 FLM 신호배선(140)의 유실 문제를 해소할 수 있다.Therefore, in the present invention, it is possible to prevent generation of static electricity due to the overlapping design between the FLM signal wiring 140 and other wirings, and further, to design the FLM signal wiring 140 to be bypassed into the FPCB 130. Through this, the problem of loss of the FLM signal wiring 140 can be solved.

지금까지, 본 발명에서는 유기전계 발광소자에 대해 일관되게 설명하였으나, 이는 일예에 불과한 것으로 대다수의 표시장치에 두루 적용할 수 있다는 것은 자명한 사실일 것이다.Until now, the present invention has been described consistently with respect to the organic light emitting diode, but this is only an example, and it will be apparent that the present invention can be applied to a large number of display devices.

따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 사상 및 정신을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다.Therefore, the present invention is not limited to the above embodiments, and various modifications and changes can be made without departing from the spirit and spirit of the present invention.

도 1은 일반적인 능동 매트릭스 방식의 유기전계 발광소자의 단위 화소에 대해 나타낸 회로도.1 is a circuit diagram of a unit pixel of a conventional active matrix type organic light emitting display device.

도 2는 종래에 따른 FLM 신호배선을 포함하는 유기전계 발광소자용 어레이 기판을 개략적으로 나타낸 평면도.2 is a plan view schematically showing an array substrate for an organic light emitting device including a conventional FLM signal wiring.

도 3a는 도 2의 A 부분을 확대하여 나타낸 평면도.3A is an enlarged plan view of a portion A of FIG. 2;

도 3b는 도 3a의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도.3B is a cross-sectional view taken along the line III-III ′ of FIG. 3A;

도 4는 본 발명에 따른 FLM 신호배선을 포함하는 유기전계 발광소자용 어레이 기판을 개략적으로 나타낸 평면도.Figure 4 is a plan view schematically showing an array substrate for an organic light emitting device comprising a FLM signal wiring in accordance with the present invention.

도 5a는 도 4의 B 부분을 확대하여 나타낸 평면도.5A is an enlarged plan view illustrating a portion B of FIG. 4.

도 5b는 도 5a의 Ⅴ-Ⅴ'선을 따라 절단하여 나타낸 단면도.FIG. 5B is a cross-sectional view taken along the line VV ′ of FIG. 5A;

* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

110 : 어레이 기판 130 : FPCB110: array substrate 130: FPCB

140 : FLM 신호배선 150 : 파워 IC140: FLM signal wiring 150: power IC

160 : 검사 패드 162 : 검사 패드 인입배선160: test pad 162: test pad lead-in wiring

170 : 드라이브 IC 180 : 패드부170: drive IC 180: pad portion

GL : 게이트 배선 DL : 데이터 배선GL: Gate wiring DL: Data wiring

PL : 전원 배선 GEL : 게이트 연장배선PL: Power supply wiring GEL: Gate extension wiring

DEL : 데이터 연장배선 PEL : 전원 연장배선DEL: Data Extension Wiring PEL: Power Extension Wiring

Claims (7)

표시 영역과 비표시 영역으로 구분된 기판과;A substrate divided into a display area and a non-display area; 상기 기판 상의 표시 영역에 대응된 다수의 게이트 배선, 데이터 배선 및 전원배선과;A plurality of gate lines, data lines, and power lines corresponding to the display area on the substrate; 상기 다수의 게이트 및 데이터 배선의 교차지점별로 형성된 다수의 스위칭 트랜지스터 및, 상기 다수의 스위칭 트랜지스터와 개별적으로 연결된 다수의 구동 트랜지스터와;A plurality of switching transistors formed at intersections of the plurality of gates and data lines, and a plurality of driving transistors individually connected to the plurality of switching transistors; 상기 기판 상의 비표시 영역에 대응되며, 상기 다수의 게이트 배선, 데이터 배선 및 전원배선으로 각각의 신호를 인가하는 드라이브 IC와;A drive IC corresponding to the non-display area on the substrate and applying respective signals to the plurality of gate lines, data lines, and power lines; 상기 드라이브 IC와 이격된 양측에 위치하는 다수의 검사 패드와;A plurality of test pads positioned at both sides spaced apart from the drive IC; 상기 드라이브 IC와 이격된 일 끝단에 위치하는 패드부와;A pad unit positioned at one end spaced apart from the drive IC; 상기 패드부와 연결되며, 일 끝단에 파워 IC가 실장된 FPCB와;An FPCB connected to the pad unit and having a power IC mounted at one end thereof; 상기 파워 IC로부터 인출되어 기판의 우측 상단과, 우측 하단, 좌측 하단 및 좌측 상단의 비표시 영역의 최외곽을 감싸며, 상기 좌측 상단에서 패드부를 가로질러 FPCB 내로 우회하며 절곡되는 형태로 드라이브 IC로 인입되는 FLM 신호배선It is drawn from the power IC and surrounds the outermost portion of the non-display area of the upper right, lower right, lower left and upper left of the substrate, and enters into the drive IC in a form that is bent while crossing the pad part in the upper left and bent into the FPCB. FLM signal wiring 을 포함하는 유기전계 발광소자용 어레이 기판.Array substrate for an organic light emitting device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 FLM 신호배선에 있어서, 상기 패드부를 가로질러 FPCB 내로 우회하는 FLM 신호배선은 기판 상의 FLM 신호배선과 COG 또는 FOG 방식을 통해 전기적으로 연결되는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.In the FLM signal wiring, the FLM signal wiring bypassing the FPCB across the pad portion is electrically connected to the FLM signal wiring on the substrate through a COG or FOG method. 제 1 항에 있어서,The method of claim 1, 상기 FLM 신호배선은 게이트 배선 또는 데이터 배선과 동일층 동일 물질로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And said FLM signal wiring is formed of the same material as the gate wiring or data wiring. 제 1 항에 있어서,The method of claim 1, 상기 드라이브 IC로부터 게이트 배선, 데이터 배선 및 전원 배선으로 각각의 신호를 인가하기 위한 게이트 연장배선, 데이터 연장배선 및 전원 연장배선이 더 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And a gate extension wiring, a data extension wiring, and a power extension wiring for applying respective signals from the drive IC to the gate wiring, the data wiring, and the power wiring. 제 1 항에 있어서,The method of claim 1, 상기 좌측 상단으로 연장된 FLM 신호배선은 이와 인접한 위치에 대응되는 다른 배선들과 중첩되지 않도록 좌측 상단 가장자리로 신장되도록 설계한 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The FLM signal wiring extending to the upper left is designed to extend to the upper left edge of the FLM signal wiring so as not to overlap with other wirings corresponding to a position adjacent thereto. 제 1 항에 있어서,The method of claim 1, 상기 FLM 신호배선은 드라이브 IC에서 1프레임 마다 화상을 구현한 후, 각 프레임 마다 발생되는 신호를 파워 IC에 전송하는 기능을 하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.The FLM signal wiring is an array substrate for an organic light emitting device, characterized in that the drive IC implements an image every frame, and then transmits a signal generated for each frame to the power IC. 제 1 항에 있어서,The method of claim 1, 상기 다수의 구동 트랜지스터와 개별적으로 연결된 유기발광 다이오드를 더 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.And an organic light emitting diode individually connected to the plurality of driving transistors.
KR1020080136522A 2008-12-30 2008-12-30 Array substrate of organic electro-luminescent device including flm signal line KR20100078299A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136522A KR20100078299A (en) 2008-12-30 2008-12-30 Array substrate of organic electro-luminescent device including flm signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136522A KR20100078299A (en) 2008-12-30 2008-12-30 Array substrate of organic electro-luminescent device including flm signal line

Publications (1)

Publication Number Publication Date
KR20100078299A true KR20100078299A (en) 2010-07-08

Family

ID=42639535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136522A KR20100078299A (en) 2008-12-30 2008-12-30 Array substrate of organic electro-luminescent device including flm signal line

Country Status (1)

Country Link
KR (1) KR20100078299A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077442A (en) * 2014-12-23 2016-07-04 삼성디스플레이 주식회사 Display device
US9831432B2 (en) 2015-10-01 2017-11-28 Samsung Display Co., Ltd. Display apparatus
US10078976B2 (en) 2016-03-15 2018-09-18 Samsung Display Co., Ltd. Display device
CN110444117A (en) * 2019-07-24 2019-11-12 昆山维信诺科技有限公司 The preparation method of package substrate and display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077442A (en) * 2014-12-23 2016-07-04 삼성디스플레이 주식회사 Display device
US9831432B2 (en) 2015-10-01 2017-11-28 Samsung Display Co., Ltd. Display apparatus
US10078976B2 (en) 2016-03-15 2018-09-18 Samsung Display Co., Ltd. Display device
CN110444117A (en) * 2019-07-24 2019-11-12 昆山维信诺科技有限公司 The preparation method of package substrate and display panel

Similar Documents

Publication Publication Date Title
US10256226B2 (en) Display device including electrostatic discharge circuit
KR102107383B1 (en) Array substrate for display device
KR101736930B1 (en) Flexible organic light emitting display device
KR102203281B1 (en) Display device and method of manufacturing the same
KR102245304B1 (en) Display device with power supply in cover type
CN111142295B (en) Display device
US10770533B2 (en) Organic light emitting diode display panel having pads disposed at different distances from an edge and organic light emitting diode display device having the same
CN114464661A (en) Display device
CN112255847B (en) Display module, display device and driving method of display module
KR102654664B1 (en) Organic light emitting display device
CN110416393B (en) Electronic device
US7297979B2 (en) Thin film transistor array panel for a display
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
US9405162B2 (en) Active matrix display device with auxiliary repair line
KR20140019043A (en) Flat panel display device
KR20100078299A (en) Array substrate of organic electro-luminescent device including flm signal line
US11930672B2 (en) Display device
KR102389177B1 (en) Display device
KR102626707B1 (en) Display device
CN101408683B (en) Display panel repairing method and display panel repaired by using the same
US10468470B2 (en) OLED display module and method of forming the same
KR102196180B1 (en) Display device
KR20070051619A (en) Dual direction displayable oled display device
KR100690578B1 (en) Display device
KR20130015690A (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid