KR20100074525A - Method manufactruing of flash memory device - Google Patents

Method manufactruing of flash memory device Download PDF

Info

Publication number
KR20100074525A
KR20100074525A KR1020080132985A KR20080132985A KR20100074525A KR 20100074525 A KR20100074525 A KR 20100074525A KR 1020080132985 A KR1020080132985 A KR 1020080132985A KR 20080132985 A KR20080132985 A KR 20080132985A KR 20100074525 A KR20100074525 A KR 20100074525A
Authority
KR
South Korea
Prior art keywords
film
screen
flash memory
nitride film
device isolation
Prior art date
Application number
KR1020080132985A
Other languages
Korean (ko)
Inventor
이두성
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080132985A priority Critical patent/KR20100074525A/en
Publication of KR20100074525A publication Critical patent/KR20100074525A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

PURPOSE: A method for manufacturing a flash memory device is provided to reduce a current transferring path by preventing the increase of a source length. CONSTITUTION: An element isolation film(120) is formed on a semiconductor substrate. A screen oxide film(140) and a screen nitride film are formed on the semiconductor substrate. A photoresist pattern, which exposes a common source region, is formed on a screen nitride film. The screen nitride film, the screen oxide film, and the element isolation film are selectively etched using the photoresist pattern as a mask. The photoresist pattern is removed. A polysilicon film(200) is formed on the entire surface of the screen nitride film including the element isolation film. The screen nitride film is removed.

Description

플래시 메모리 소자의 제조방법{Method Manufactruing of Flash Memory Device} Manufacturing method of flash memory device {Method Manufactruing of Flash Memory Device}

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히 보이드 발생을 감소시킬 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device that can reduce the generation of voids.

플래시 메모리 소자는 정보를 쓰기, 소거 및 읽기를 할 수 있는 일종의 PROM(Programable ROM)이다. Flash memory devices are a type of programmable ROM (PROM) capable of writing, erasing, and reading information.

플래시 메모리 소자는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 NOR형 구조와, 직렬로 배치된 NAND형 구조로 나눌 수 있다. Flash memory devices may be divided into NOR-type structures in which cells are disposed in parallel between bit lines and ground, and NAND-type structures arranged in series, according to a cell array scheme.

NOR형 플래시 메모리 소자는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있다. NAND형 플래시 메모리 소자는 읽기 속도는 느리지만 쓰기 속도가 빨라 보통 데이터 저장용에 적합하고 또한 소형화에 유리하다는 장점을 가지고 있다.NOR flash memory devices are commonly used for booting mobile phones because they allow high-speed random access when performing read operations. NAND-type flash memory devices have a slow read speed but a fast write speed, and are suitable for data storage and small size.

또한, 플래시 메모리 소자는 단위 셀의 구조에 따라, 스택 게이트형과 스플릿트 게이트형으로 나뉠 수 있으며, 전하 저장층의 형태에 따라 플로팅 게이트 소자 및 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자로 구분될 수 있다. 이 중 에서 플로팅 게이트 소자는 통상 그 주위가 절연체로 둘러 싸여진 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.In addition, the flash memory device may be classified into a stack gate type and a split gate type according to the unit cell structure, and a floating gate device and a silicon-oxide-nitride-oxide-silicon (SONOS) device according to the shape of the charge storage layer. It can be divided into. Among them, the floating gate device usually includes a floating gate formed of polycrystalline silicon surrounded by an insulator, and is connected to the floating gate by channel hot carrier injection or FN tunneling (Fowler-Nordheim Tunneling). The charge is injected or released to store and erase the data.

이러한 플래시 메모리 소자 부분에서 반도체 회로의 고 집적도 경쟁력이 높아짐에 따라 셀 사이즈 축소는 필수 불가결하며, 따라서 미세 회로를 구현하기 위한 노력은 지속 되고 있다. As the high integration competitiveness of semiconductor circuits increases in such flash memory devices, cell size reduction is indispensable, and thus efforts to implement microcircuits continue.

이와 같이, 일반적인 플래시 메모리 소자의 제조방법은 고집적화를 위해 일반적으로 소스 영역을 노출시키기 위해 소자분리막의 갭필산화막을 제거한 후, 소자분리막의 하부에 불순물 이온을 주입하여 공통 소스(common source)를 형성한다. 하지만, 후속의 층간절연막 갭필 공정에서 소자분리막과 게이트 패턴 스페이스를 한꺼번에 갭필해야하기 때문에 마진 부족에 의해 보이드(Void)가 형성된다. 또한, 소스 지역이 소자분리막을 형성한 부분이여서 소스길이가 훨씬 길어지게 됨에 따라 소스 영역에 흐르는 전류가 감소하며 속도가 줄어드는 문제점이 있다.As described above, in general, a method of manufacturing a flash memory device removes a gapfill oxide film of a device isolation film to expose a source region for high integration, and then implants impurity ions into a lower portion of the device isolation film to form a common source. . However, in the subsequent interlayer insulating film gapfill process, since the device isolation film and the gate pattern space must be gapfilled at once, voids are formed due to insufficient margin. In addition, since the source region is a portion in which the device isolation layer is formed, the source length becomes much longer, so that the current flowing in the source region decreases and the speed decreases.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 보이드 발생을 감소시킬 수 있는 플래시 메모리 소자의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a flash memory device that can reduce the generation of voids.

본 발명에 따른 플래시 메모리 소자의 제조방법은 액티브 영역 및 소자 분리 영역을 정의하기 위해 반도체 기판에 소자분리막을 형성하는 단계와, 상기 반도체 기판 스크린 산화막 및 스크린 질화막을 형성하는 단계와, 상기 스크린 질화막 상에 공통 소오스 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 이용하여 스크린 산화막, 스크린 질화막 및 소자분리막의 소정깊이까지 선택적으로 식각하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 소자분리막을 포함한 상기 스크린 질화막 전면에 폴리실리콘막을 형성하는 단계와, 상기 스크린 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a flash memory device according to the present invention includes forming a device isolation film on a semiconductor substrate to define an active region and a device isolation region, forming the semiconductor substrate screen oxide film and a screen nitride film, and forming an on-screen nitride film. Forming a photoresist pattern exposing a common source region on the substrate; selectively etching the photoresist pattern to a predetermined depth of the screen oxide, screen nitride, and device isolation layers using the photoresist pattern as a mask; and removing the photoresist pattern. And forming a polysilicon film on the entire surface of the screen nitride film including the device isolation film, and removing the screen nitride film.

이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 제조방법은 소자분리막의 식각공정을 생략할 수 있으며, 공통 소스 영역의 소자분리막 상부에 폴리실리콘이 이미 형성되어 있어 추가적인 RCS(Recessed Common Source) 임플란트 공정이 필요없이 소스/드레인 임플란트 공정을 적용할 수 있다. 또한, 층간절연막 갭필시 층간절연막에 보이드 발생이 감소하며, 소스 길이의 증가를 막아주어 전류 이동 경로 길이를 줄일 수 있다. As described above, in the method of manufacturing the flash memory device according to the present invention, the etching process of the device isolation layer may be omitted, and polysilicon is already formed on the device isolation layer in the common source region, thereby providing an additional recessed common source (RCS). Source / drain implant processes can be applied without the need for an implant process. In addition, void generation in the interlayer insulating film is reduced when the interlayer insulating film is gap filled, and the length of the current movement path can be reduced by preventing the increase in the source length.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described. At this time, the configuration and operation of the present invention shown in the drawings and described by it will be described by at least one embodiment, by which the technical spirit of the present invention and its core configuration and operation is not limited.

그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.In addition, the terminology used in the present invention is a general term that is currently widely used as much as possible, but in certain cases, the term is arbitrarily selected by the applicant. In this case, since the meaning is described in detail in the description of the present invention, It is to be understood that the present invention is to be understood as the meaning of the term rather than the name.

이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법에 관하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a flash memory device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시한 단면도이다.1A to 1F are cross-sectional views illustrating a manufacturing process of a flash memory device according to the present invention.

먼저, 도 1a에 도시된 바와 같이, 액티브 영역과 소자분리영역으로 정의된 반도체 기판(100) 상에 패드 산화막, 질화막 및 산화막이 순차적으로 적층된 하드 마스크막을 형성한다. 이어서, 패드 산화막를 포함한 반도체 기판(100) 전면에 포토레지스트를 도포한 후, 노광 및 현상 공정을 통해 소자분리막이 형성될 산화막 표면을 노출시키는 포토레지스트 패턴을 형성한다. First, as shown in FIG. 1A, a hard mask film in which a pad oxide film, a nitride film, and an oxide film are sequentially stacked is formed on a semiconductor substrate 100 defined as an active region and a device isolation region. Subsequently, after the photoresist is coated on the entire surface of the semiconductor substrate 100 including the pad oxide film, a photoresist pattern exposing the surface of the oxide film on which the device isolation film is to be formed is formed through an exposure and development process.

그리고, 포토레지스트 패턴을 식각마스크로 이용하여 노출된 영역의 패드 산화막, 질화막 및 산화막을 선택적으로 제거하여 식각된 패드 산화막 패턴, 질화막 패턴 및 산화막 패턴으로 이루어진 하드마스크막 패턴을 형성한다. 그 다음, 포토레지스트 패턴을 제거하고, 하드 마스크막 패턴을 식각마스크로 이용하여 반도체 기판(100)의 노출 표면을 일정 깊이로 식각하여 트렌치를 형성한다. The pad oxide film, the nitride film, and the oxide film of the exposed region are selectively removed by using the photoresist pattern as an etching mask to form a hard mask film pattern including the etched pad oxide film pattern, the nitride film pattern, and the oxide film pattern. Next, the photoresist pattern is removed, and the exposed surface of the semiconductor substrate 100 is etched to a predetermined depth using a hard mask layer pattern as an etching mask to form a trench.

트렌치 형성후, 트렌치가 매립되도록 반도체 기판(100) 전면에 매립 절연막을 형성하고 화학적 기계적 연마 공정(CMP)를 통해 평탄화시켜 반도체 기판(100)의 액티브 영역을 한정하는 소자분리막(120)을 형성한다. 여기서, 매립절연막은 HDPUSG(High Density Plasma-Undoped Silicate Glass)막으로 형성하는 것이 바람직하다. After the trench is formed, a buried insulating film is formed on the entire surface of the semiconductor substrate 100 so that the trench is buried and planarized through a chemical mechanical polishing process (CMP) to form an isolation layer 120 defining an active region of the semiconductor substrate 100. . Here, the buried insulating film is preferably formed of a HD Density Plasma-Undoped Silicate Glass (HDPUSG) film.

이어서, 소자분리막(120)을 형성한 후 패드 산화막 패턴, 산화막 패턴 및 질화막 패턴을 제거한다. 그리고, 액티브 영역의 반도체 기판(100) 내부에 웰(Well)(미도시)을 형성한다. 예를 들어, P형 기판인 경우, 깊은 N웰을 형성한 다음, 포켓 P 웰을 형성한다. 그 후 임플란트 공정을 통해 셀 문턱 전압을 결정한다. Subsequently, after the device isolation layer 120 is formed, the pad oxide layer pattern, the oxide layer pattern, and the nitride layer pattern are removed. Then, a well (not shown) is formed in the semiconductor substrate 100 in the active region. For example, in the case of a P-type substrate, deep N wells are formed, followed by pocket P wells. The cell threshold voltage is then determined through an implant process.

이후, 소자분리막(120)을 포함한 반도체 기판(100) 전면에 스크린 산화막(140)을 20~50Å의 두께로 형성하고, 스크린 산화막(140) 상에 스크린 질화막(160)을 500~700Å의 두께로 형성한다. Thereafter, the screen oxide layer 140 is formed on the entire surface of the semiconductor substrate 100 including the device isolation layer 120 to a thickness of 20 to 50 GPa, and the screen nitride layer 160 is formed to a thickness of 500 to 700 GPa on the screen oxide layer 140. Form.

이어서, 도 1b에 도시된 바와 같이, 스크린 질화막(160) 전면에 포토레지스트를 도포한 후, 노광 및 현상 공정을 통해 포토레지스트를 패터닝하여 소스 영역 에 해당하는 스크린 질화막(160)의 표면을 노출시키는 포토레지스트 패턴(180)을 형성한다. 이어서, 포토레지스트 패턴(180)을 마스크로 이용하여 스크린 질화막(160), 스키린 산화막(140) 및 소자분리막(120)의 소정깊이를 선택적으로 플라즈마 식각한다. 여기서, 소자분리막(120)은 100~200Å의 깊이로 일정부분만 식각되는 것이 바람직하다. Subsequently, as shown in FIG. 1B, after the photoresist is coated on the entire surface of the screen nitride film 160, the photoresist is patterned through an exposure and development process to expose the surface of the screen nitride film 160 corresponding to the source region. The photoresist pattern 180 is formed. Subsequently, a predetermined depth of the screen nitride layer 160, the skinline oxide layer 140, and the device isolation layer 120 is selectively etched using the photoresist pattern 180 as a mask. Here, the device isolation layer 120 is preferably etched only a predetermined portion to a depth of 100 ~ 200 100.

그리고나서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(180)을 스트립(Strip) 공정을 통해 제거한다. 그리고, 포토레지스트 패턴(180)을 제거한 후, 소정깊이로 식각된 소자분리막(120)을 포함한 스크린 질화막(160) 전면에 폴리실리콘막(200)을 형성한다. 이때, 폴리실리콘막(200)은 100~200Å의 두께로 형성되며, 앞서 공정에서 식각된 소자분리막(120)의 소정깊이부분을 갭필하게 되는 것이 바람직하다. Then, as shown in FIG. 1C, the photoresist pattern 180 is removed through a strip process. After removing the photoresist pattern 180, the polysilicon layer 200 is formed on the entire surface of the screen nitride layer 160 including the device isolation layer 120 etched to a predetermined depth. At this time, the polysilicon film 200 is formed to a thickness of 100 ~ 200Å, it is preferable to gap-fill a predetermined depth portion of the device isolation film 120 etched in the above process.

이후, 도 1d에 도시된 바와 같이, 스크린 질화막(160)을 습식식각 공정을 통해 제거한다. Thereafter, as illustrated in FIG. 1D, the screen nitride layer 160 is removed through a wet etching process.

이어서, 도시되지는 않았지만, 반도체 기판(100)의 액티브 영역에 플로팅 게이트, ONO막, 콘트롤 게이트가 순차적으로 증착된 구조를 가진 게이트 패턴을 형성하는 등의 공지된 후속 공정을 통해 플래시 메모리 소자의 제조공정을 완료한다. Subsequently, although not shown, fabrication of a flash memory device through a known subsequent process such as forming a gate pattern having a structure in which a floating gate, an ONO film, and a control gate are sequentially deposited in an active region of the semiconductor substrate 100 is performed. Complete the process.

따라서, 본 발명에 따른 플래시 메모리 소자의 제조방법은 소자분리막의 식각공정을 생략할 수 있으며, 공통 소스 영역의 소자분리막 상부에 폴리실리콘이 이미 형성되어 있어 추가적인 RCS(Recessed Common Source) 임플란트 공정이 필요없이 소스/드레인 임플란트 공정을 적용할 수 있다. 또한, 층간절연막 갭필시 층간절 연막에 보이드 발생이 감소하며, 소스 길이의 증가를 막아주어 전류 이동 경로 길이를 줄일 수 있다. Therefore, the method of manufacturing a flash memory device according to the present invention may omit the etching process of the device isolation layer, and since polysilicon is already formed on the device isolation layer of the common source region, an additional recessed common source (RCS) implant process is required. Source / drain implant processes can be applied without. In addition, the void generation in the interlayer insulation film is reduced when the interlayer insulating film gap fills, and the length of the current movement path can be reduced by preventing the increase in the source length.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1a 내지 1d는 본 발명에 따른 플래시 메모리 소자의 제조공정을 나타낸 단면도.1A to 1D are cross-sectional views illustrating a manufacturing process of a flash memory device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 반도체기판 120: 소자분리막100: semiconductor substrate 120: device isolation film

140: 스크린 산화막 160: 스크린 질화막140: screen oxide film 160: screen nitride film

180: 포토레지스트 패턴 200: 폴리실리콘막180: photoresist pattern 200: polysilicon film

Claims (6)

액티브 영역 및 소자 분리 영역을 정의하기 위해 반도체 기판에 소자분리막을 형성하는 단계와, Forming an isolation layer on the semiconductor substrate to define an active region and an isolation region; 상기 반도체 기판 스크린 산화막 및 스크린 질화막을 형성하는 단계와,Forming the semiconductor substrate screen oxide film and screen nitride film; 상기 스크린 질화막 상에 공통 소오스 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와, Forming a photoresist pattern exposing a common source region on the screen nitride film; 상기 포토레지스트 패턴을 마스크로 이용하여 스크린 산화막, 스크린 질화막 및 소자분리막의 소정깊이까지 선택적으로 식각하는 단계와, Selectively etching the screen oxide layer, the screen nitride layer, and the device isolation layer by using the photoresist pattern as a mask; 상기 포토레지스트 패턴을 제거하는 단계와, Removing the photoresist pattern; 상기 소자분리막을 포함한 상기 스크린 질화막 전면에 폴리실리콘막을 형성하는 단계와, Forming a polysilicon film on the entire surface of the screen nitride film including the device isolation film; 상기 스크린 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And removing the screen nitride film. 제 1항에 있어서, The method of claim 1, 상기 스크린 산화막은 20~50Å의 두께로, 상기 스크린 질화막은 500~700Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And the screen oxide film is 20 to 50 microns thick, and the screen nitride film is 500 to 700 microns thick. 제 1항에 있어서, The method of claim 1, 상기 소자분리막은 100~200Å의 깊이로 식각되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The device isolation film is a method of manufacturing a flash memory device, characterized in that the etching to a depth of 100 ~ 200Å. 제 1항에 있어서, The method of claim 1, 상기 폴리실리콘막을 형성하는 단계는 Forming the polysilicon film 상기 소자분리막의 소정깊이까지 선택적으로 식각하는 단계에서 식각된 상기 소자분리막의 소정깊이부분만큼 갭필되는 것을 특징으로 플래시 메모리 소자의 제조방법.And selectively filling a portion of the device isolation layer by a predetermined depth of the device isolation layer in the step of selectively etching the device isolation layer to a predetermined depth. 제 4항에 있어서, The method of claim 4, wherein 상기 폴리실리콘막은 100~200Å의 두께로 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The polysilicon film is a method of manufacturing a flash memory device, characterized in that formed in a thickness of 100 ~ 200Å. 제 1항에 있어서, The method of claim 1, 상기 스크린 질화막은 습식식각을 통해 제거되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The screen nitride film is a method of manufacturing a flash memory device, characterized in that removed by wet etching.
KR1020080132985A 2008-12-24 2008-12-24 Method manufactruing of flash memory device KR20100074525A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132985A KR20100074525A (en) 2008-12-24 2008-12-24 Method manufactruing of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132985A KR20100074525A (en) 2008-12-24 2008-12-24 Method manufactruing of flash memory device

Publications (1)

Publication Number Publication Date
KR20100074525A true KR20100074525A (en) 2010-07-02

Family

ID=42637037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132985A KR20100074525A (en) 2008-12-24 2008-12-24 Method manufactruing of flash memory device

Country Status (1)

Country Link
KR (1) KR20100074525A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201176A (en) * 2014-09-23 2014-12-10 武汉新芯集成电路制造有限公司 3D NAND flash structure and production method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201176A (en) * 2014-09-23 2014-12-10 武汉新芯集成电路制造有限公司 3D NAND flash structure and production method thereof

Similar Documents

Publication Publication Date Title
JP4918695B2 (en) Isolation trench for memory devices
US20090269895A1 (en) Method of Manufacturing Non-Volatile Memory Device
KR20090107495A (en) Trench memory structures and operation
JP6454646B2 (en) Charge trap split gate device and fabrication method thereof
KR20090046155A (en) Method manufacturing of flash memory device
US7700991B2 (en) Two bit memory structure and method of making the same
KR100806787B1 (en) Method of Manufacturing Flash Semiconductor Device
KR100731088B1 (en) Method for forming floating gate array of flash memory device
CN113903789A (en) Flash memory and manufacturing method and operating method thereof
KR20100074525A (en) Method manufactruing of flash memory device
US9997527B1 (en) Method for manufacturing embedded non-volatile memory
KR100691946B1 (en) Method of manufacturing a flash memory device
KR100789610B1 (en) Method of manufacturing flash memory device
KR100771553B1 (en) Buried type non-volatile memory device having charge trapping layer and method for fabricating the same
JP2010212506A (en) Semiconductor memory device and method of manufacturing the same
KR20100078261A (en) Method manufactruing of flash memory device
KR20110042581A (en) Method manufactruing of flash memory device
KR20110065894A (en) Method manufactruing of flash memory device
KR100533110B1 (en) Method for fabricating flash memory
KR100832004B1 (en) Method for manufacturing nand flash memory device
KR100880227B1 (en) Method manufactruing of flash memory device
KR20100078876A (en) Method manufactruing of flash memory device
KR100798767B1 (en) Method for manufacturing flash memory device
KR100540337B1 (en) Method for fabricating gate of semiconductor device
KR20080039097A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid