KR20100073441A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20100073441A
KR20100073441A KR1020080132113A KR20080132113A KR20100073441A KR 20100073441 A KR20100073441 A KR 20100073441A KR 1020080132113 A KR1020080132113 A KR 1020080132113A KR 20080132113 A KR20080132113 A KR 20080132113A KR 20100073441 A KR20100073441 A KR 20100073441A
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
demultiplexer
lines
signal
Prior art date
Application number
KR1020080132113A
Other languages
Korean (ko)
Other versions
KR101420443B1 (en
Inventor
정지원
정훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080132113A priority Critical patent/KR101420443B1/en
Priority to TW098130454A priority patent/TWI498875B/en
Priority to US12/585,653 priority patent/US8344987B2/en
Priority to CN2009102247845A priority patent/CN101763835B/en
Publication of KR20100073441A publication Critical patent/KR20100073441A/en
Application granted granted Critical
Publication of KR101420443B1 publication Critical patent/KR101420443B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

PURPOSE: A liquid crystal display device is provided to reduce the number of channels in a data driver by connecting the data lines of a liquid crystal panel with one data signal lines through one switch unit. CONSTITUTION: A liquid crystal panel is defined in a display region(22) and a non-display region. A plurality of gate lines and a plurality of data lines are arranged in the display region. A control unit(40) includes a data driver(44). A plurality of first and second signal lines is connected with the output terminal of the control unit. A demultiplexer(50) connects one of first signal lines with n data lines.

Description

액정표시장치{Liquid crystal display device}Liquid crystal display device

본 발명은 액정표시장치에 관한 것으로, 특히 출력 채널 수를 줄일 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that can reduce the number of output channels.

정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of the information society, display devices capable of displaying information have been actively developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device.

이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.Among these, the liquid crystal display device has advantages such as light weight, small size, low power consumption, and full color video, and is widely applied to mobile phones, navigation, monitors, and televisions.

액정표시장치는 액정 패널 상의 액정셀들의 광 투과율을 조절함으로써 비디오신호에 해당하는 영상을 표시한다. The LCD displays an image corresponding to a video signal by adjusting the light transmittance of the liquid crystal cells on the liquid crystal panel.

도 1은 종래의 액정표시장치를 도시한 도면이다.1 is a view showing a conventional liquid crystal display device.

도 1에 도시한 바와 같이, 종래의 액정표시장치는 액정 패널(100)과 액정 패 널(100)을 구동하기 위한 게이트 드라이버(110) 및 데이터 드라이버(120)를 포함한다.As shown in FIG. 1, the conventional liquid crystal display includes a liquid crystal panel 100, a gate driver 110 and a data driver 120 for driving the liquid crystal panel 100.

액정 패널(100)에는 다수의 게이트라인들과 다수의 데이터 라인들이 배치된다.A plurality of gate lines and a plurality of data lines are disposed in the liquid crystal panel 100.

게이트 드라이버(110)는 액정 패널(100)의 다수의 게이트 라인들을 순차적으로 구동하기 위한 게이트 신호를 생성한다.The gate driver 110 generates a gate signal for sequentially driving the plurality of gate lines of the liquid crystal panel 100.

데이터 드라이버(120)는 액정 패널(100)의 게이트 라인이 구동될 때 1라인 분의 데이터 전압을 다수의 데이터 라인들에 공급한다. The data driver 120 supplies a data voltage of one line to the plurality of data lines when the gate line of the liquid crystal panel 100 is driven.

1 라인 분의 데이터 전압은 데이터 드라이버(120)의 출력 채널들을 통해 액정 패널(100)에 구비된 모든 데이터 라인들에 공급된다. 이때, 데이터 드라이버(120)의 출력 채널들과 액정 패널(100)의 데이터 라인들은 일대일로 대응된다. One line of data voltage is supplied to all data lines of the liquid crystal panel 100 through output channels of the data driver 120. In this case, output channels of the data driver 120 and data lines of the liquid crystal panel 100 correspond one-to-one.

이러한 경우, 액정 패널(100)이 대형화되어 데이터 라인들의 개수가 증가되는 경우, 데이터 드라이버(120)의 채널 수도 증가하게 되므로, 결국 데이터 드라이버(120)의 사이즈가 증가되는 문제가 있다. In this case, when the size of the liquid crystal panel 100 is increased and the number of data lines is increased, the number of channels of the data driver 120 is increased, thereby increasing the size of the data driver 120.

따라서, 본 발명은 IC의 채널 수를 줄일 수 있는 액정표시장치를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device capable of reducing the number of channels of an IC.

본 발명에 따르면, 액정표시장치는, 표시 영역과 비표시 영역으로 정의되고, 상기 표시 영역에 다수의 게이트 라인들과 다수의 데이터 라인들이 배치된 액정 패널; 데이터 드라이버를 포함하는 제어부; 상기 제어부의 출력단에 접속된 다수의 제1 및 제2 신호 라인들; 및 데이터 전압을 순차적으로 공급하기 위해 상기 제1 신호 라인들 중 어느 하나의 신호 라인이 상기 데이터 라인들 중 n(n은 3 이상의 정수임)개의 데이터 라인들과 접속된 디멀티플렉서를 포함하고, 상기 제2 신호 라인들은 상기 제어부의 중앙 영역과 상기 디멀티플렉서의 중앙 영역 사이에 접속된다. According to the present invention, a liquid crystal display device includes: a liquid crystal panel defined by a display area and a non-display area, wherein a plurality of gate lines and a plurality of data lines are disposed in the display area; A control unit including a data driver; A plurality of first and second signal lines connected to an output terminal of the controller; And a demultiplexer connected to any one of the first signal lines and n (n is an integer of 3 or more) of the data lines to sequentially supply a data voltage. Signal lines are connected between the central area of the control unit and the central area of the demultiplexer.

본 발명은 디멀티플렉서의 하나의 스위치 유닛에 의해 하나의 데이터 신호 라인에 액정 패널의다수의 데이터 라인들을 접속시켜, 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압을 공급하여 줄 수 있다. 이에 따라, 제어부, 구체적으로 데이터 드라이버의 채널 수를 액정 패널의 데이터 라인들의 개수의 적어도 1/3로 줄일 수 있어, 제어부의 사이즈를 줄일 수 있는 이점이 있다.The present invention can supply a red data voltage, a green data voltage and a blue data voltage by connecting a plurality of data lines of a liquid crystal panel to one data signal line by one switch unit of the demultiplexer. Accordingly, the number of channels of the controller, specifically, the data driver, may be reduced to at least one third of the number of data lines of the liquid crystal panel, thereby reducing the size of the controller.

본 발명은 n개의 데이터 신호 라인들을 데이터 드라이버의 중앙 영역과 디멀티플렉서의 중앙 영역에 연결시킴으로써, 디멀티플렉서에 접속된 다수의 데이터 라인들의 신호 전달 경로의 길이를 최소화하여 신호 라인의 로드를 줄여 줄 수 있으므로, 데이터 전압이 왜곡되지 않게 된다. The present invention can reduce the load of the signal line by minimizing the length of the signal transmission path of the plurality of data lines connected to the demultiplexer by connecting the n data signal lines to the center region of the data driver and the center region of the demultiplexer. The data voltage is not distorted.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 도면이다.2 is a diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 액정표시장치(10)에서 액정 패널(20)에 제어 부(40)가 COG(chip on glass) 방식으로 실장되고, 게이트 드라이버(30)와 디멀티플렉서(50)가 액정 패널(20)의 소자를 형성할 때 함께 형성되어 내장될 수 있다. Referring to FIG. 2, in the liquid crystal display device 10 of the present invention, the control unit 40 is mounted on the liquid crystal panel 20 in a chip on glass (COG) method, and the gate driver 30 and the demultiplexer 50 are disposed. When the elements of the liquid crystal panel 20 are formed, they may be formed and embedded together.

디멀티플렉서는 1:n 디멀티플렉서일 수 있다. n은 적어도 3 이상의 정수이다.The demultiplexer may be a 1: n demultiplexer. n is an integer of at least 3 or more.

액정 패널(20)은 영상이 표시되는 표시 영역(22)과 영상이 표시되지 않는 비표시 영역(24)으로 정의될 수 있다. The liquid crystal panel 20 may be defined as a display area 22 where an image is displayed and a non-display area 24 where an image is not displayed.

제어부(40), 게이트 드라이버(30) 및 멀티플렉서는 액정 패널(20)의 비표시 영역(24)에 배치될 수 있다. The controller 40, the gate driver 30, and the multiplexer may be disposed in the non-display area 24 of the liquid crystal panel 20.

액정 패널(20)은 제1 기판과 제2 기판과 이들 사이에 게재된 액정층을 포함한다. The liquid crystal panel 20 includes a first substrate, a second substrate, and a liquid crystal layer interposed therebetween.

제1 기판에는 다수의 게이트 라인들(G1 내지 Gn)과 다수의 데이터 라인들(D1 내지 Dm)이 배치된다. 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)의 교차에 의해 다수의 화소 영역들이 정의될 수 있다. 따라서, 표시 영역(22)에는 다수의 화소 영역들이 매트릭스로 배열될 수 있다. A plurality of gate lines G1 to Gn and a plurality of data lines D1 to Dm are disposed on the first substrate. A plurality of pixel areas may be defined by the intersection of the gate lines G1 to Gn and the data lines D1 to Dm. Therefore, in the display area 22, a plurality of pixel areas may be arranged in a matrix.

각 화소 영역에는 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)에 접속된 박막 트랜지스터와 박막 트랜지스터에 접속된 화소 전극이 배치된다. In each pixel region, thin film transistors connected to the gate lines G1 to Gn and data lines D1 to Dm and pixel electrodes connected to the thin film transistors are disposed.

제2 기판에는 화소 영역에 대응되도록 컬러필터들을 포함하는 컬러필터층이 배치되고, 컬러필터들 사이에 블랙 매트릭스가 배치되며, 컬러필터층과 블랙 매트릭스 상에 공통 전극이 배치될 수 있다. A color filter layer including color filters may be disposed on the second substrate to correspond to the pixel region, a black matrix may be disposed between the color filters, and a common electrode may be disposed on the color filter layer and the black matrix.

이상의 구조는 TN 모드의 액정 패널(20)이다.The above structure is the liquid crystal panel 20 of the TN mode.

IPS 모드의 액정 패널에서는 컬러필터층, 블랙 매트릭스 및 공통 전극이 제1 기판에 배치될 수 있다. In the liquid crystal panel of the IPS mode, the color filter layer, the black matrix, and the common electrode may be disposed on the first substrate.

제어부(40)는 집적 회로로 패키지되어 액정 패널(20) 상에 칩 형태로 실장될 수 있다. The controller 40 may be packaged as an integrated circuit and mounted on the liquid crystal panel 20 in a chip form.

제어부(40)는 도 3에 도시한 바와 같이, 타이밍 콘트롤러(42), 데이터 드라이버(44) 및 클럭 신호 생성부(46)를 포함한다.As shown in FIG. 3, the controller 40 includes a timing controller 42, a data driver 44, and a clock signal generator 46.

타이밍 콘트롤러(42)는 클럭 신호 생성부(46)로 공급하기 위한 제1 제어 신호와 데이터 드라이버(44)를 제어하기 위한 제2 제어 신호를 생성한다. The timing controller 42 generates a first control signal for supplying the clock signal generator 46 and a second control signal for controlling the data driver 44.

클럭 신호 생성부(46)는 제1 제어 신호를 바탕으로 게이트 드라이버(30)를 구동하기 위한 클럭 신호들을 생성한다. The clock signal generator 46 generates clock signals for driving the gate driver 30 based on the first control signal.

클럭 신호는 2상 내지 4상 중에서 생성될 수 있다. 클럭 신호는 게이트 드라이버(30)에서 액정 패널(20)의 게이트 라인들(G1 내지 Gn)로 공급되기 위한 게이트 신호일 수 있다. The clock signal may be generated among two to four phases. The clock signal may be a gate signal for being supplied from the gate driver 30 to the gate lines G1 to Gn of the liquid crystal panel 20.

데이터 드라이버(44)는 제2 제어 신호를 바탕으로 디멀티플렉서(50)에 공급하기 위한 디멀티플렉서 신호를 생성한다. The data driver 44 generates a demultiplexer signal for supplying to the demultiplexer 50 based on the second control signal.

데이터 드라이버(44)의 출력단에는 출력 핀들이 구비될 수 있다. 출력 핀들은 데이터 전압들을 출력하기 위한 데이터 채널들과 디멀티플렉서 신호를 출력하기 위한 디멀티플렉서 채널들이 할당될 수 있다. Output pins may be provided at an output terminal of the data driver 44. The output pins may be assigned data channels for outputting data voltages and demultiplexer channels for outputting a demultiplexer signal.

따라서, 데이터 채널들에 대응하는 출력 핀들은 액정 패널(20)에 구비된 데이터 신호 라인들(S1 내지 Sm/3)에 접속되고, 디멀티플렉서 채널들에 대응하는 출 력 핀들은 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속될 수 있다. Accordingly, output pins corresponding to the data channels are connected to the data signal lines S1 to Sm / 3 provided in the liquid crystal panel 20, and output pins corresponding to the demultiplexer channels are demultiplexer signal lines DS1. To DS3).

디멀티플렉서(50)의 입력단들은 데이터 신호 라인들(S1 내지 Sm/3)과 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고 디멀티플렉서(50)의 출력단들은 액정 패널(20)의 데이터 라인들(D1 내지 Dm)에 접속될 수 있다. The input terminals of the demultiplexer 50 are connected to the data signal lines S1 to Sm / 3 and the demultiplexer signal lines DS1 to DS3, and the output terminals of the demultiplexer 50 are connected to the data lines D1 to LCD of the liquid crystal panel 20. Dm).

디멀티플렉서(50)는 다수의 스위치 유닛들(52)을 포함한다. The demultiplexer 50 includes a plurality of switch units 52.

각 스위치 유닛(52)은 n개의 트랜지스터들(T1 내지 T3)을 포함할 수 있다. Each switch unit 52 may include n transistors T1 to T3.

n개의 스위치들(T1 내지 T3)의 게이트 단자들은 대응하는 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고 소오스 단자들은 하나의 데이터 신호 라인에 공통으로 접속되고 드레인 단자들은 액정 패널(20)의 3개의 데이터 라인들에 접속될 수 있다. The gate terminals of the n switches T1 to T3 are connected to the corresponding demultiplexer signal lines DS1 to DS3, the source terminals are commonly connected to one data signal line, and the drain terminals are connected to three of the liquid crystal panel 20. May be connected to four data lines.

본 발명은 이에 한정하지 않고, 다수의 수위치들이 구비되고, 스위치들이 다수의 데이터 라인들에 접속될 수도 있다.The present invention is not limited to this, and a plurality of male positions may be provided, and switches may be connected to a plurality of data lines.

예를 들어, 제1 스위치 유닛(52)의 n개의 트랜지스터들(T1 내지 T3)은 게이트 단자들이 대응하는 디멀티플렉서 신호 라인들(DS1 내지 DS3)에 접속되고, 소오스 단자들이 제1 데이터 신호 라인(S1)에 공통 접속되고 드레인 단자들이 n개의 데이터 라인들(D1 내지 D3)에 접속될 수 있다. For example, the n transistors T1 to T3 of the first switch unit 52 are connected to the demultiplexer signal lines DS1 to DS3 corresponding to the gate terminals thereof, and the source terminals are connected to the first data signal line S1. ) And the drain terminals may be connected to the n data lines D1 to D3.

구체적으로, 제1 트랜지스터(T1)의 게이트 단자는 제1 디멀티플렉서 신호 라인(DS1)에 접속되고 드레인 단자는 제1 데이터 라인(D1)에 접속될 수 있다.In detail, the gate terminal of the first transistor T1 may be connected to the first demultiplexer signal line DS1 and the drain terminal may be connected to the first data line D1.

제2 트랜지스터(T2)의 게이트 단자는 제2 디멀티플렉서 신호 라인(DS2)에 접속되고 드레인 단자는 제2 데이터 라인(D2)에 접속될 수 있다.The gate terminal of the second transistor T2 may be connected to the second demultiplexer signal line DS2 and the drain terminal may be connected to the second data line D2.

제3 트랜지스터(T3)의 게이트 단자는 제3 디멀티플렉서 신호 라인(DS3)에 접속되고 드레인 단자는 제3 데이터 라인(D3)에 접속될 수 있다. The gate terminal of the third transistor T3 may be connected to the third demultiplexer signal line DS3 and the drain terminal may be connected to the third data line D3.

제1 게이트 라인(G1)과 제1 데이터 라인(D1)의 교차에 의해 적색 화소 영역(R)이 정의되고, 제1 게이트 라인(G1)과 제2 데이터 라인(D2)의 교차에 의해 녹색 화소 영역(G)이 정의되며, 제1 게이트 라인(G1)과 제3 데이터 라인(D3)의 교차에 의해 청색 화소 영역(B)이 정의될 수 있다.The red pixel region R is defined by the intersection of the first gate line G1 and the first data line D1, and the green pixel is defined by the intersection of the first gate line G1 and the second data line D2. The region G is defined, and the blue pixel region B may be defined by the intersection of the first gate line G1 and the third data line D3.

제1 데이터 라인(D1)을 통해 적색 화소 영역(R)에 적색 데이터 전압이 공급되고, 제2 데이터 라인(D2)을 통해 녹색 화소 영역(G)에 녹색 데이터 전압이 공급되며, 제3 데이터 라인(D3)을 통해 청색 화소 영역(B)에 청색 데이터 전압이 공급될 수 있다.The red data voltage is supplied to the red pixel region R through the first data line D1, the green data voltage is supplied to the green pixel region G through the second data line D2, and the third data line is supplied. The blue data voltage may be supplied to the blue pixel area B through D3.

데이터 드라이버(44)에서 생성된 n개의 디멀티플렉서 신호들은 n개의 디멀티 플렉서 신호 라인들(DS1 내지 DS3)로 공급될 수 있다. The n demultiplexer signals generated by the data driver 44 may be supplied to the n demultiplexer signal lines DS1 to DS3.

n개의 디멀티플렉서 신호들은 도 4에 도시한 바와 같이, 1 수평 기간 동안 순차적으로 로우 레벨을 가질 수 있다. The n demultiplexer signals may have low levels sequentially during one horizontal period, as shown in FIG. 4.

예를 들어, 1 수평 기간의 제1 기간 동안 로우 레벨의 제1 디멀티플렉서 신호가 생성되고, 제2 기간 동안 로우 레벨의 제2 디멀티플렉서 신호가 생성되며, 제3 기간 동안 로우 레벨의 제3 디멀티플렉서 신호가 생성될 수 있다. For example, a low level first demultiplexer signal is generated during a first period of one horizontal period, a low level second demultiplexer signal is generated during a second period, and a low level third demultiplexer signal is generated during a third period. Can be generated.

이러한 로우 레벨의 n개의 디멀티플렉서 신호들에 의해 n개의 트랜지스터들(T1 내지 T3)이 순차적으로 턴온될 수 있다. The n transistors T1 to T3 may be sequentially turned on by the low level n demultiplexer signals.

본 발명의 n개의 트랜지스터들(T1 내지 T3)은 PMOS 타입이지만, 본 발명은 이에 한정하지 않고 NMOS 타입에도 적용될 수 있다. NMOS 트랜지스터들인 경우, n개의 멀티플렉서들은 n개의 기간 각각에 하이 레벨을 가질 수 있다. The n transistors T1 to T3 of the present invention are PMOS type, but the present invention is not limited thereto and may be applied to the NMOS type. In the case of NMOS transistors, the n multiplexers may have a high level in each of the n periods.

따라서, 제1 디멀티플렉서 신호 라인(DS1)으로 공급된 제1 멀티플렉서 신호에 의해 제1 트랜지스터(T1)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 적색 데이터 전압(R)이 액정 패널(20)의 제1 데이터 라인(D1)으로 공급될 수 있다. 적색 데이터 전압은 적색 화소 영역(R)으로 공급될 수 있다.Therefore, the first transistor T1 is turned on by the first multiplexer signal supplied to the first demultiplexer signal line DS1 and the red data voltage R supplied to the first data signal line S1 is supplied to the liquid crystal panel 20. ) May be supplied to the first data line D1. The red data voltage may be supplied to the red pixel area R.

제2 디멀티플렉서 신호 라인(DS2)으로 공급된 제2 멀티플렉서 신호에 의해 제2 트랜지스터(T2)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 녹색 데이터 전압이 액정 패널(20)의 제2 데이터 라인(D2)으로 공급될 수 있다. 녹색 데이터 전압은 녹색 화소 영역(G)으로 공급될 수 있다.The second data T2 is turned on by the second multiplexer signal supplied to the second demultiplexer signal line DS2 and the green data voltage supplied to the first data signal line S1 is converted into the second data of the liquid crystal panel 20. May be supplied to line D2. The green data voltage may be supplied to the green pixel area G.

제3 디멀티플렉서 신호 라인(DS3)으로 공급된 제3 디멀티플렉서 신호에 의해 제3 트랜지스터(T3)가 턴온되어 제1 데이터 신호 라인(S1)으로 공급된 청색 데이터 전압이 액정 패널(20)의 제3 데이터 라인(D3)으로 공급될 수 있다. 청색 데이터 전압은 청색 화소 영역(B)으로 공급될 수 있다. The third transistor T3 is turned on by the third demultiplexer signal supplied to the third demultiplexer signal line DS3 and the blue data voltage supplied to the first data signal line S1 is the third data of the liquid crystal panel 20. May be supplied to line D3. The blue data voltage may be supplied to the blue pixel area B.

적새 화소 영역(R), 녹색 화소 영역(G) 및 청색 화소 영역(B)에 각각 구비된 박막 트랜지스터들은 제1 게이트 라인(G1)으로 공급된 1 수평 기간의 게이트 신호에 의해 턴온될 수 있다. The thin film transistors respectively provided in the red pixel region R, the green pixel region G, and the blue pixel region B may be turned on by the gate signal of one horizontal period supplied to the first gate line G1.

따라서, 1 수평 기간 동안의 게이트 신호에 의해 각 화소 영역(R, G, B)의 박막 트랜지스터들이 턴온될 때, n개의 디멀티플렉서 신호들이 1 수평 기간 내에서 순차적으로 n개의 디멀티플렉서 신호 라인들(DS1 내지 DS3)로 공급될 수 있다. 이 들 n개의 디멀티플렉서 신호들에 의해 순차적으로 제1 스위치 유닛(52)의 n개의 트랜지스터들(T1 내지 T3)이 순차적으로 턴온될 수 있다. 이에 따라, 제1 데이터 신호 라인(S1)으로 순차적으로 공급된 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압이 n개의 데이터 라인들(D1 내지 D3)을 경유하여 적색 화소 영역(R), 녹색 화소 영역(G) 및 청색 화소 영역(B)으로 공급될 수 있다.Therefore, when the thin film transistors of each pixel region R, G, and B are turned on by the gate signal during one horizontal period, the n demultiplexer signals are sequentially n n demultiplexer signal lines DS1 to 1 in one horizontal period. DS3). The n transistors T1 to T3 of the first switch unit 52 may be sequentially turned on by the n demultiplexer signals. Accordingly, the red data region, the green pixel, and the red data voltage, the green data voltage, and the blue data voltage sequentially supplied to the first data signal line S1 are provided through the n data lines D1 to D3. It may be supplied to the region G and the blue pixel region B.

따라서, 본 발명은 디멀티플렉서(50)의 하나의 스위치 유닛에 의해 하나의 데이터 신호 라인에 액정 패널(20)의 3개의 데이터 라인들을 접속시켜, 적색 데이터 전압, 녹색 데이터 전압 및 청색 데이터 전압을 공급하여 줄 수 있다. 이에 따라, 제어부(40), 구체적으로 데이터 드라이버(44)의 채널 수를 액정 패널(20)의 데이터 라인들의 개수의 적어도 1/3로 줄일 수 있어, 제어부(40)의 사이즈를 줄일 수 있는 이점이 있다.Accordingly, the present invention connects three data lines of the liquid crystal panel 20 to one data signal line by one switch unit of the demultiplexer 50, thereby supplying a red data voltage, a green data voltage and a blue data voltage. Can give Accordingly, the number of channels of the controller 40, specifically, the data driver 44, may be reduced to at least one third of the number of data lines of the liquid crystal panel 20, thereby reducing the size of the controller 40. There is this.

한편, 본 발명은 n개의 데이터 신호 라인들(DS1 내지 DS3)을 데이터 드라이버(44)의 중앙 영역과 디멀티플렉서(50)의 중앙 영역에 연결시킴으로써, n개의 데이터 신호 라인들(DS1 내지 DS3)의 신호 전달 경로의 길이를 최소화하여 신호 라인의 로드를 줄여 줄 수 있으므로, 데이터 전압이 왜곡되지 않게 된다. Meanwhile, the present invention connects the n data signal lines DS1 to DS3 to the center area of the data driver 44 and the center area of the demultiplexer 50 to thereby signal the n data signal lines DS1 to DS3. Minimizing the length of the transmission path reduces the load on the signal lines, so that data voltages are not distorted.

즉, n개의 데이터 신호 라인들(DS1 내지 DS3)이 데이터 드라이버(44)의 중앙 영역에 연결되는 한편, 디멀티플렉서(50)의 중앙 영역에 연결됨으로써, 디멀티플렉서(50)의 중앙 영역으로 공급된 n개의 디멀티플렉서 신호들이 디멀티플렉서(50)의 중앙 영역으로부터 좌우측 영역으로 전달됨으로써, 신호 전달 경로가 최소화될 수 있다. That is, the n data signal lines DS1 to DS3 are connected to the center area of the data driver 44 while being connected to the center area of the demultiplexer 50, so that n number of data signals lines DS1 to DS3 are supplied to the center area of the demultiplexer 50. Since the demultiplexer signals are transmitted from the center region of the demultiplexer 50 to the left and right regions, the signal transmission path can be minimized.

게이트 드라이버(30)는 다수의 스테이지들을 포함하고, 각 스테이지는 쉬프트레지스터를 포함할 수 있다. The gate driver 30 may include a plurality of stages, and each stage may include a shift register.

각 스테이지는 제어부(40)의 클럭 신호 생성부(46)에서 생성된 클럭 신호가 1 수평 기간 단위로 순차적으로 출력될 수 있다. Each stage may sequentially output clock signals generated by the clock signal generator 46 of the controller 40 in units of one horizontal period.

도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 도시한 도면이다.5 is a diagram illustrating a liquid crystal display according to a second embodiment of the present invention.

본 발명의 제2 실시예는 본 발명의 제1 실시예와 구성 요소가 동일하다. The second embodiment of the present invention has the same components as the first embodiment of the present invention.

다만, 본 발명의 제2 실시예에서는 n개의 데이터 신호 라인들(DS1 내지 DS3)이 데이터 드라이버(44)의 중앙 영역과 디멀티플렉서(50)의 중앙 영역 사이에 접속되는 한편 데이터 드라이버(44)의 가장 자리 영역과 디멀티플렉서(50)의 가장자리 영역 사이에도 접속될 수 있다. However, in the second embodiment of the present invention, n data signal lines DS1 to DS3 are connected between the center area of the data driver 44 and the center area of the demultiplexer 50 while the most of the data driver 44 is connected. It may also be connected between the seating area and the edge area of the demultiplexer 50.

이에 따라, n개의 디멀티플렉서 신호들이 데이터 드라이버(44)의 중앙 영역에서 디멀티플렉서(50)의 중앙 영역으로 공급되는 한편, 데이터 드라이버(44)의 가장자리 영역에서 디멀티플렉서(50)의 가장자리 영역으로 공급될 수 있다. Accordingly, the n demultiplexer signals may be supplied from the center region of the data driver 44 to the center region of the demultiplexer 50, and may be supplied from the edge region of the data driver 44 to the edge region of the demultiplexer 50. .

이와 같이, n개의 디멀티플렉서 신호들이 디멀티플렉서(50)의 중앙 영역과 가장자리 영역으로 동시에 공급되고, 디멀티플렉서(50) 내에서 디멀티플렉서(50)의 중앙 영영과 가장자리 영역에서 각각 인접 영역으로 n개의 디멀티플렉서 신호들이 전달됨에 따라, n개의 디멀티플렉서 신호들이 왜곡 없이 각 스위치 유닛에 전달될 수 있다. As such, the n demultiplexer signals are simultaneously supplied to the center region and the edge region of the demultiplexer 50, and the n demultiplexer signals are transmitted from the center region and the edge region of the demultiplexer 50 to adjacent regions, respectively, within the demultiplexer 50. Thus, n demultiplexer signals can be delivered to each switch unit without distortion.

한편, n개의 신호 라인들은 데이터 드라이버의 양측 가장자리 영역들과 디멀티플렉서의 양측 가장자리 영역들 사이에 접속될 수도 있다. Meanwhile, the n signal lines may be connected between both edge regions of the data driver and both edge regions of the demultiplexer.

도 1은 종래의 액정표시장치를 도시한 도면이다.1 is a view showing a conventional liquid crystal display device.

도 2는 본 발명의 제1 실시예에 따른 액정표시장치를 도시한 도면이다.2 is a diagram illustrating a liquid crystal display according to a first embodiment of the present invention.

도 3은 도 2의 제어부와 디멀티플렉서를 상세히 도시한 도면이다.3 is a view illustrating in detail the control unit and the demultiplexer of FIG.

도 4는 디멀티플렉서 신호들을 도시한 파형도이다.4 is a waveform diagram illustrating demultiplexer signals.

도 5는 본 발명의 제2 실시예에 따른 액정표시장치를 도시한 도면이다.5 is a diagram illustrating a liquid crystal display according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 액정표시장치 20: 액정 패널10: liquid crystal display 20: liquid crystal panel

22: 표시 영역 24: 비표시 영역22: display area 24: non-display area

30: 게이트 드라이버 40: 제어부30: gate driver 40: control unit

42: 타이밍 콘트롤러 44: 데이터 드라이버42: timing controller 44: data driver

46: 클럭 신호 생성부 50: 디멀티플렉서46: clock signal generator 50: demultiplexer

Claims (6)

표시 영역과 비표시 영역으로 정의되고, 상기 표시 영역에 다수의 게이트 라인들과 다수의 데이터 라인들이 배치된 액정 패널;A liquid crystal panel defined as a display area and a non-display area, and having a plurality of gate lines and a plurality of data lines disposed in the display area; 데이터 드라이버를 포함하는 제어부;A control unit including a data driver; 상기 제어부의 출력단에 접속된 다수의 제1 및 제2 신호 라인들; 및A plurality of first and second signal lines connected to an output terminal of the controller; And 데이터 전압을 순차적으로 공급하기 위해 상기 제1 신호 라인들 중 어느 하나의 신호 라인이 상기 데이터 라인들 중 n(n은 3 이상의 정수임)개의 데이터 라인들과 접속된 디멀티플렉서를 포함하고, A signal line of any one of the first signal lines includes a demultiplexer connected with n data lines of the data lines (n is an integer of 3 or more) to sequentially supply a data voltage, 상기 제2 신호 라인들은 상기 제어부의 중앙 영역과 상기 디멀티플렉서의 중앙 영역 사이에 접속되는 것을 특징으로 하는 액정표시장치.And the second signal lines are connected between a central region of the controller and a central region of the demultiplexer. 제1항에 있어서, 상기 제2 신호 라인들은 상기 제어부의 일측 가장자리 영역과 상기 디멀티플렉서의 일측 가장자리 영역 사이에 접속되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the second signal lines are connected between an edge region of one side of the controller and an edge region of the demultiplexer. 제2항에 있어서, 상기 제2 신호 라인들은 상기 제어부의 타측 가장자리 영역과 상기 디멀티플렉서의 타측 가장자리 영역 사이에 접속되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 2, wherein the second signal lines are connected between the other edge region of the controller and the other edge region of the demultiplexer. 제1항에 있어서, 상기 게이트 라인들을 구동하기 위해 액정 패널에 내장된 게이트 드라이버를 더 포함하는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, further comprising a gate driver embedded in a liquid crystal panel to drive the gate lines. 제4항에 있어서, 상기 제어부는, The method of claim 4, wherein the control unit, 상기 게이트 드라이버의 구동하기 위한 클럭 신호를 생성하는 클럭 신호 생성부; 및A clock signal generator configured to generate a clock signal for driving the gate driver; And 상기 클럭 신호 생성부와 상기 데이터 드라이버를 제어하기 위한 제1 및 제2 제어 신호들을 생성하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 액정표시장치.And a timing controller configured to generate first and second control signals for controlling the clock signal generator and the data driver. 상기 제2 신호 라인들로 공급되는 디멀티플렉서 신호들은 1 수평 기간 내에 생성되는 것을 특징으로 하는 액정표시장치.And the demultiplexer signals supplied to the second signal lines are generated within one horizontal period.
KR1020080132113A 2008-12-23 2008-12-23 Liquid crystal display device KR101420443B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080132113A KR101420443B1 (en) 2008-12-23 2008-12-23 Liquid crystal display device
TW098130454A TWI498875B (en) 2008-12-23 2009-09-09 Liquid crystal display device
US12/585,653 US8344987B2 (en) 2008-12-23 2009-09-21 Liquid crystal display device with length of signal path minimized
CN2009102247845A CN101763835B (en) 2008-12-23 2009-11-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132113A KR101420443B1 (en) 2008-12-23 2008-12-23 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20100073441A true KR20100073441A (en) 2010-07-01
KR101420443B1 KR101420443B1 (en) 2014-07-16

Family

ID=42265259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132113A KR101420443B1 (en) 2008-12-23 2008-12-23 Liquid crystal display device

Country Status (4)

Country Link
US (1) US8344987B2 (en)
KR (1) KR101420443B1 (en)
CN (1) CN101763835B (en)
TW (1) TWI498875B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466255B2 (en) 2012-02-28 2016-10-11 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256012A (en) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd Display device
CN102495503A (en) * 2011-11-22 2012-06-13 深圳市华星光电技术有限公司 Array substrate and driving method thereof
KR101985247B1 (en) * 2011-12-02 2019-06-04 엘지디스플레이 주식회사 LCD and driving method thereof
CN102621758B (en) * 2012-04-16 2015-07-01 深圳市华星光电技术有限公司 Liquid crystal display device and driving circuit thereof
US9646559B2 (en) 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
TWI470608B (en) * 2012-08-20 2015-01-21 Innocom Tech Shenzhen Co Ltd Demultiplexer of data driver, lcd display system and demultiplexer driving method of data driver
CN103632638B (en) * 2012-08-20 2016-08-24 群康科技(深圳)有限公司 Data driver be demultiplexed device and driving method and liquid crystal display systems
TWI522989B (en) * 2014-01-29 2016-02-21 友達光電股份有限公司 Display panel and demultiplexer circuit thereof
TWI555000B (en) 2015-02-05 2016-10-21 友達光電股份有限公司 Display panel
CN105096804B (en) * 2015-08-28 2018-06-01 友达光电股份有限公司 Display panel
TWI612367B (en) * 2017-01-04 2018-01-21 友達光電股份有限公司 Pixel array structure
TWI645391B (en) * 2018-01-19 2018-12-21 友達光電股份有限公司 Display panel
TWI671726B (en) * 2018-08-22 2019-09-11 友達光電股份有限公司 Display device and adjustment method thereof
KR102554579B1 (en) * 2018-09-06 2023-07-14 삼성디스플레이 주식회사 Display device and driving method of the same
CN109887458B (en) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 Display panel and display device
US11328684B2 (en) * 2020-05-30 2022-05-10 Sharp Kabushiki Kaisha Liquid crystal display device with display quality difference prevention between display panels

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
EP0601649A1 (en) * 1992-12-10 1994-06-15 Koninklijke Philips Electronics N.V. Repairable redundantly-driven matrix display
GB2323958A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
KR100367010B1 (en) * 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 Liquid Crystal Display and Method of Driving the same
KR100796298B1 (en) * 2002-08-30 2008-01-21 삼성전자주식회사 Liquid crystal display
JP3659247B2 (en) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 Driving circuit, electro-optical device, and driving method
KR101029406B1 (en) * 2003-12-17 2011-04-14 엘지디스플레이 주식회사 Demultiplexer of Liquid Crystal Display and Driving Method thereof
US20060187175A1 (en) 2005-02-23 2006-08-24 Wintek Corporation Method of arranging embedded gate driver circuit for display panel
KR100780946B1 (en) * 2006-02-24 2007-12-03 삼성전자주식회사 Display data driving apparatus and method having mux structure of several steps
TWI480847B (en) * 2008-05-22 2015-04-11 Au Optronics Corp Liquid crystal display device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466255B2 (en) 2012-02-28 2016-10-11 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
CN101763835A (en) 2010-06-30
TW201025272A (en) 2010-07-01
CN101763835B (en) 2013-01-30
US8344987B2 (en) 2013-01-01
US20100156776A1 (en) 2010-06-24
TWI498875B (en) 2015-09-01
KR101420443B1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
KR101420443B1 (en) Liquid crystal display device
US10643563B2 (en) Display device
KR101152129B1 (en) Shift register for display device and display device including shift register
US20090051637A1 (en) Display devices
KR101904277B1 (en) Iquid crystal display apparatus
JP2009181100A (en) Liquid crystal display device
US20130307839A1 (en) Liquid crystal display device having drive circuits with master/slave control
US11328648B2 (en) Display panel and display device
US20080165173A1 (en) Display device, controlling method thereof and driving device for display panel
US8766965B2 (en) Display device
KR20040024915A (en) Liquid crystal display
JP4572316B2 (en) Electro-optical panel drive circuit and method, electro-optical device, and electronic apparatus
KR101112063B1 (en) Gate driving IC and LCD thereof
US20240013694A1 (en) Demultiplexer circuit, display panel and driving method of display panel
US20130215089A1 (en) Gate Driving Circuit, Driving Method, and LCD System
KR20090090676A (en) Liquid crystal display device
JP2005115139A (en) Electrooptical device
KR101640817B1 (en) Liquid crystal display
US20160063930A1 (en) Electro-optical device and electronic apparatus
KR20160069046A (en) Method of driving display device
KR101177577B1 (en) Liquid crystal display device
KR101623187B1 (en) Driving method for liquid crystal display device
KR102049734B1 (en) Liquid crystal display and method of manufacturing the same
JP2005275147A (en) Liquid crystal display device
KR20120052762A (en) Electrophoretic display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6