KR20100070984A - Method and apparatus for manufacturing semiconductor device - Google Patents
Method and apparatus for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20100070984A KR20100070984A KR1020090108069A KR20090108069A KR20100070984A KR 20100070984 A KR20100070984 A KR 20100070984A KR 1020090108069 A KR1020090108069 A KR 1020090108069A KR 20090108069 A KR20090108069 A KR 20090108069A KR 20100070984 A KR20100070984 A KR 20100070984A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- thin film
- preheated
- chamber
- process chamber
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법 및 제조장치에 관한 것으로, 보다 구체적으로, 공정 챔버의 세정 주기를 길게 연장시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a manufacturing apparatus for a semiconductor device, and more particularly, to a method and a manufacturing apparatus for a semiconductor device capable of extending a cleaning cycle of a process chamber.
일반적으로, 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등은 박막 공정, 포토공정, 식각공정, 확산공정 등을 포함하는 반도체 제조 공정을 통하여 제조된다.In general, a semiconductor device, a solar cell, a liquid crystal display, a light emitting display, and the like are manufactured through a semiconductor manufacturing process including a thin film process, a photo process, an etching process, a diffusion process, and the like.
일반적으로 박막 공정은 물리기상증착(Physical Vapor Deposition)법 또는 화학기상증착(Chemical Vapor Deposition)법을 이용할 수 있으나, 최근에는 박막의 스텝 커버리지(Step Coverage), 균일성(Uniformity) 및 양산성 등 같은 증착 특성이 우수한 화학기상증착법이 주로 이용되고 있다.In general, the thin film process may use a physical vapor deposition method or a chemical vapor deposition method, but recently, such as step coverage, uniformity, and mass productivity of the thin film, Chemical vapor deposition having excellent deposition characteristics is mainly used.
또한, 화학기상증착법은 원료물질을 기체상태로 공정 챔버에 유입시켜 기판(또는 웨이퍼) 상에서 화학반응을 통하여 소정의 박막이 증착되도록 하는 공정으로써, LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition), LTCVD(Low Temperature Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 등으로 나눌 수 있다. 예를 들어, MOCVD는 열분해 반응을 이용해 기판 상에 금속 박막을 형성하는 공정이다.In addition, chemical vapor deposition is a process for depositing a predetermined thin film through a chemical reaction on a substrate (or wafer) by introducing a raw material into the process chamber in a gaseous state, such as LPCVD (Low Pressure Chemical Vapor Deposition) and APCVD (Atmospheric Pressure). Chemical Vapor Deposition), Low Temperature Chemical Vapor Deposition (LTCVD), Plasma Enhanced Chemical Vapor Deposition (PECVD), Metal Organic Chemical Vapor Deposition (MOCVD), and the like. For example, MOCVD is a process of forming a metal thin film on a substrate using a pyrolysis reaction.
이와 같은, 화학기상증착법을 이용한 박막 증착 공정을 수행하기 위한 공정 챔버에는 기판을 지지하는 서셉터가 마련되고, 서셉터의 내부에는 박막 증착 과정을 촉진하기 위해 기판을 가열하는 히터가 내장된다. 이때, 히터는 기판의 온도를 공정 온도로 가열하기 위하여 기판의 온도보다 더 높은 온도를 가지도록 서셉터를 가열하게 된다.In the process chamber for performing the thin film deposition process using the chemical vapor deposition method, a susceptor for supporting the substrate is provided, and a heater for heating the substrate is embedded in the susceptor to promote the thin film deposition process. In this case, the heater heats the susceptor to have a temperature higher than the temperature of the substrate in order to heat the temperature of the substrate to the process temperature.
이와 같이 구성된 공정 챔버에서는 히터를 통해 서셉터를 가열하고, 서셉터의 온도를 통해 기판을 원하는 공정 온도로 가열한 후, 해당하는 박막 증착공정을 수행하여 기판 상에 원하는 재질의 박막을 형성하게 된다.In the process chamber configured as described above, the susceptor is heated through a heater, the substrate is heated to a desired process temperature through the temperature of the susceptor, and a thin film of a desired material is formed on the substrate by performing a corresponding thin film deposition process. .
이러한 종래의 화학기상증착법을 이용한 박막 증착 공정을 수행하게 되면, 서셉터의 온도에 의해 기판에 증착되는 박막 물질 또는 공정 가스가 열분해에 의해 생성되는 파우더 등이 생성되고, 생성된 파우더 등은 기판 이외의 공간 즉, 공정 챔버의 내벽, 기판이 지지된 부분을 제외한 서셉터의 상면 및/또는 측면에 증착되는 현상이 발생하게 된다.When the thin film deposition process using the conventional chemical vapor deposition method is performed, powder or the like in which the thin film material or the process gas deposited on the substrate is thermally decomposed by the temperature of the susceptor is produced, and the produced powder is other than the substrate. The deposition on the inner wall of the process chamber, the upper surface and / or the side surface of the susceptor except for the portion where the substrate is supported occurs.
이와 같은 현상으로 인하여 공정 챔버의 내부를 주기적으로 세정해야 하는데, 최근에는 세정가스를 이용한 건식 세정 방법이 많이 사용되고 있다. 그러나, 건식 세정 방법만으로는 공정 챔버 내부를 완벽하게 세정할 수 없기 때문에 주기적 으로 공정 챔버를 분해하여 작업자가 직접 세정액을 이용하여 세정하는 습식 세정을 거쳐야 한다.Due to this phenomenon, the interior of the process chamber should be periodically cleaned. Recently, a dry cleaning method using a cleaning gas has been widely used. However, the dry cleaning method alone cannot completely clean the inside of the process chamber, and thus, the process chamber must be periodically disassembled and a wet cleaning method performed by an operator using a cleaning solution is required.
그러나, 습식 세정 방법을 통해 공정 챔버의 내부를 세정할 경우에는 장치를 다운(Down)시켜야 할 뿐만 아니라, 세정을 마친 후에도, 펌핑을 통해 세정과정 중에 발생된 공정 챔버 내부의 수증기 및 불순물을 제거하고, 안정된 공정압력 및 공정온도를 설정하는 과정을 거쳐야 한다. 나아가, 더미(Dummy) 기판에 실제 증착 공정을 수행하여 박막 균일도나 파티클의 오염도를 확인하는 과정을 거쳐야 하기 때문에 많은 시간이 소요되고 결과적으로 생산성의 감소를 초래하게 된다. 따라서 습식 세정의 주기를 될수록 길게 연장시킬 수 있는 방안이 요구된다.However, when cleaning the inside of the process chamber through the wet cleaning method, not only should the device be down, but also after the cleaning, the pumping removes water vapor and impurities generated during the cleaning process. However, the process of setting a stable process pressure and process temperature should be carried out. Furthermore, since the actual deposition process is performed on the dummy substrate, the process of checking the uniformity of the thin film or the degree of contamination of the particles is required, which results in a lot of time and consequently a decrease in productivity. Therefore, there is a need for a method capable of extending the period of the wet cleaning longer.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 공정 챔버의 세정 주기를 길게 연장시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and a technical object of the present invention is to provide a method and a manufacturing apparatus for a semiconductor device capable of extending a cleaning cycle of a process chamber.
본 발명은 공정 챔버의 세정 주기를 길게 연장시킴과 아울러 기판에 형성되는 박막의 계면특성을 향상시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치를 제공하는 것을 또 다른 기술적 과제로 한다.Another object of the present invention is to provide a method and apparatus for manufacturing a semiconductor device which can extend the cleaning cycle of the process chamber and improve the interfacial properties of the thin film formed on the substrate.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판을 예열하는 단계; 상기 예열된 기판을 공정 챔버로 반송하는 단계; 및 상기 예열된 기판 상에 상기 박막을 형성하는 단계를 포함하며, 상기 예열된 기판은 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도로 예열되는 것을 특징으로 한다.According to an aspect of the present disclosure, there is provided a method of manufacturing a semiconductor device, the method including: preheating a substrate; Conveying the preheated substrate to a process chamber; And forming the thin film on the preheated substrate, wherein the preheated substrate is preheated to a temperature higher than a process temperature at the time of forming the thin film performed in the process chamber.
상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.The interior of the process chamber is maintained at a temperature lower than the temperature of the preheated substrate.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판을 예열하는 단계; 상기 예열된 기판을 공정 챔버로 반송하는 단계; 및 상기 예열된 기판 상에 상기 박막을 형성하는 단계를 포함하며, 상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으 로 한다.According to an aspect of the present disclosure, there is provided a method of manufacturing a semiconductor device, the method including: preheating a substrate; Conveying the preheated substrate to a process chamber; And forming the thin film on the preheated substrate, wherein the inside of the process chamber is maintained at a temperature lower than the temperature of the preheated substrate.
상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막을 형성하는 것을 특징으로 한다.The process chamber is characterized in that to form the thin film on the preheated substrate using chemical vapor deposition.
상기 반도체 소자의 제조방법은 상기 공정 챔버에서 상기 박막의 형성 공정이 완료되면, 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위하여 표면처리 챔버에서 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.In the method of manufacturing the semiconductor device, when the process of forming the thin film in the process chamber is completed, the surface of the thin film formed on the substrate through a plasma process or an annealing process in a surface treatment chamber to improve the interface characteristics of the thin film formed on the substrate. It further comprises the step of performing a process.
상기 박막은 산화아연(ZnO) 재질로 형성되고, 상기 박막 표면처리 공정은 아르곤(Ar) 또는 수소(H2)를 이용하여 수행하는 것을 특징으로 한다.The thin film is formed of zinc oxide (ZnO), and the thin film surface treatment process is performed using argon (Ar) or hydrogen (H 2 ).
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판을 예열하는 예열 챔버; 상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및 상기 예열된 기판 상에 상기 박막을 형성하는 공정 챔버를 포함하며, 상기 예열 챔버는 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도를 가지도록 상기 기판을 예열하는 것을 특징으로 한다.The semiconductor device manufacturing apparatus according to an embodiment of the present invention for achieving the above technical problem is a preheating chamber for preheating the substrate; A substrate transfer unit for transferring the preheated substrate to a process chamber; And a process chamber for forming the thin film on the preheated substrate, wherein the preheating chamber preheats the substrate to have a temperature higher than a process temperature at the time of forming the thin film performed in the process chamber.
상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.The interior of the process chamber is maintained at a temperature lower than the temperature of the preheated substrate.
상기 예열된 기판을 공정 챔버로 반송하는 단계에서, 상기 예열된 기판은 상기 공정 챔버에 설치된 서셉터의 상면에 안착되거나, 상기 서셉터에 설치된 기판 지지부에 의해 상기 서셉터의 상면으로부터 소정 높이로 이격되도록 안착되는 것을 특징으로 한다.In the step of conveying the preheated substrate to the process chamber, the preheated substrate is seated on the upper surface of the susceptor installed in the process chamber, or spaced apart from the upper surface of the susceptor by a predetermined height by a substrate support installed in the susceptor It is characterized by being seated as possible.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판을 예열하는 예열 챔버; 상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및 상기 예열된 기판 상에 상기 박막을 형성하는 공정 챔버를 포함하며, 상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.The semiconductor device manufacturing apparatus according to an embodiment of the present invention for achieving the above technical problem is a preheating chamber for preheating the substrate; A substrate transfer unit for transferring the preheated substrate to a process chamber; And a process chamber for forming the thin film on the preheated substrate, wherein the inside of the process chamber is maintained at a temperature lower than the temperature of the preheated substrate.
상기 공정 챔버는 상기 예열된 기판을 지지하는 서셉터를 포함하여 구성되는 것을 특징으로 한다.The process chamber is characterized in that it comprises a susceptor for supporting the preheated substrate.
상기 공정 챔버는 서셉터; 및 상기 서셉터에 소정 높이를 가지도록 설치되어 상기 예열된 기판을 지지하는 기판 지지부를 포함하여 구성되는 것을 특징으로 한다.The process chamber includes a susceptor; And a substrate support part installed at the susceptor to have a predetermined height to support the preheated substrate.
상기 기판 지지부는 상기 서셉터의 가장자리를 따라 설치되어 상기 예열된 기판의 가장자리 영역을 지지하는 제 1 기판 지지부재; 및 상기 서셉터의 중심 영역에 설치되어 상기 예열된 기판의 중심 영역을 지지하는 적어도 하나의 제 2 기판 지지부재를 포함하여 구성되는 것을 특징으로 한다.The substrate support may include: a first substrate support member installed along an edge of the susceptor to support an edge region of the preheated substrate; And at least one second substrate support member installed in the central region of the susceptor to support the central region of the preheated substrate.
상기 제 1 및 제 2 기판 지지부재는 내열성 플라스틱, 내열성 폴리머, 석영, 및 금속 중 어느 하나 재질로 이루어지는 것을 특징으로 한다.The first and second substrate support members may be made of any one material of a heat resistant plastic, a heat resistant polymer, quartz, and a metal.
상기 제 1 기판 지지부재는 소정 길이를 가지도록 복수의 서브 지지부재로 분할되고, 인접한 서브 지지부재의 결합부는 서로 엇갈리는 구조의 단면을 가지는 것을 특징으로 한다.The first substrate support member is divided into a plurality of sub support members to have a predetermined length, and the coupling parts of adjacent sub support members have cross-sections having a staggered structure.
상기 제 1 기판 지지부재는 상기 예열된 기판의 배면 및 측면을 지지하는 단턱면을 포함하여 구성되는 것을 특징으로 한다.The first substrate support member may include a stepped surface supporting a rear surface and a side surface of the preheated substrate.
상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막을 형성하는 것을 특징으로 한다.The process chamber is characterized in that to form the thin film on the preheated substrate using chemical vapor deposition.
상기 공정 챔버의 챔버 벽 내부에는 상기 공정 챔버의 내부 온도를 일정하게 유지시키기 위한 단열 부재가 설치된 것을 특징으로 한다.A heat insulating member is installed inside the chamber wall of the process chamber to maintain a constant internal temperature of the process chamber.
상기 반도체 소자의 제조장치는 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위해 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 표면처리 챔버를 더 포함하여 구성되는 것을 특징으로 한다.The apparatus for manufacturing a semiconductor device may further include a surface treatment chamber configured to perform surface treatment of the thin film formed on the substrate through a plasma process or an annealing process to improve the interface characteristics of the thin film formed on the substrate. .
상기 박막은 산화아연(ZnO) 재질로 형성되고, 상기 박막 표면처리 챔버는 아르곤(Ar) 또는 수소(H2)를 이용하여 상기 플라즈마 공정 또는 어닐링 공정을 수행하는 것을 특징으로 한다.The thin film is formed of zinc oxide (ZnO) and the thin film surface treatment chamber is characterized in that the plasma process or annealing process is performed using argon (Ar) or hydrogen (H 2 ).
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.As described above, the present invention has the following effects.
첫째, 기판을 공정 챔버의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버에서 예열된 기판에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다는 효과가 있다.First, the substrate is preheated to have a temperature higher than the process temperature of the process chamber, and then a thin film deposition process is performed on the preheated substrate in the process chamber maintained at a temperature lower than the temperature of the preheated substrate. By minimizing contamination, the cleaning cycle of the process chamber can be extended.
둘째, 공정 챔버의 주기를 길게 연장시켜 생산성을 향상시킬 수 있다는 효과 가 있다.Second, there is an effect that it is possible to improve the productivity by extending the process chamber long.
셋째, 기판 지지부를 이용하여 서셉터로부터 소정 높이로 이격되도록 예열된 기판을 지지하여 예열된 기판과 서셉터의 접촉 면적을 최소화함으로써 예열된 기판의 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다는 효과가 있다. 이때, 상기 서셉터를 공정 온도보다 낮은 온도로 가열할 경우 상기 예열된 기판의 냉각 속도를 더욱더 지연시킬 수 있다는 효과가 있다.Third, by supporting the preheated substrate so as to be spaced apart from the susceptor by a predetermined height using the substrate support, the contact area between the preheated substrate and the susceptor is minimized to delay the cooling rate of the preheated substrate to the maximum, thereby improving the uniformity of the thin film deposition process. There is an effect that can be improved. In this case, when the susceptor is heated to a temperature lower than the process temperature, the cooling rate of the preheated substrate may be further delayed.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하기 위한 순서도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 1을 참조하여 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하면 다음과 같다.A method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention will be described with reference to FIG. 1 as follows.
먼저, 기판을 예열 챔버에 로딩한다(S100). 여기서, 기판은 평판 표시장치 또는 태양전지를 제조하기 위한 유리 기판, 또는 반도체 소자를 제조하기 위한 반도체 웨이퍼가 될 수 있다.First, the substrate is loaded into the preheating chamber (S100). Here, the substrate may be a glass substrate for manufacturing a flat panel display or a solar cell, or a semiconductor wafer for manufacturing a semiconductor device.
다음, 예열 챔버에 로딩된 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다(S110). 여기서, 기판의 예열 온도는 기판의 반송, 공정 챔버에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 기판의 예열 온도는 상기 공정 온도보다 20% 이상 높을 수 있다.Next, the substrate loaded in the preheating chamber is preheated to have a temperature higher than the temperature of the set thin film deposition process (S110). Here, the preheating temperature of the substrate may be set in consideration of cooling margins such as conveyance of the substrate, process time in the process chamber, process temperature, and the like. For example, when the process temperature is 100 ~ 400 ℃, the preheating temperature of the substrate may be 20% or more higher than the process temperature.
다음, 예열된 기판을 공정 챔버로 반송하여 공정 챔버의 서셉터에 안착시킨다(S120). 여기서, 공정 챔버의 내부 온도는 예열된 기판의 온도보다 낮은 온도에서 상온 까지의 범위로 설정될 수 있다.Next, the preheated substrate is transferred to the process chamber and seated on the susceptor of the process chamber (S120). Here, the internal temperature of the process chamber may be set in a range from a temperature lower than the temperature of the preheated substrate to room temperature.
한편, 예열된 기판은 서셉터의 상면에 안착되거나, 서셉터에 설치되는 기판 지지부에 의해 지지되어 서셉터의 상면으로부터 소정 높이를 가지도록 이격될 수 있다.Meanwhile, the preheated substrate may be seated on an upper surface of the susceptor or supported by a substrate support installed in the susceptor and spaced apart from the upper surface of the susceptor to have a predetermined height.
다음, 예열된 기판이 공정 챔버의 서셉터에 안착되면, 공정 챔버 내에서 화학기상증착법을 이용한 박막 증착 공정을 수행함으로써 예열된 기판에 원하는 박막을 증착한다(S130). 이러한, 공정 챔버에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각됨으로써 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.Next, when the preheated substrate is seated on the susceptor of the process chamber, a desired thin film is deposited on the preheated substrate by performing a thin film deposition process using chemical vapor deposition in the process chamber (S130). In the process chamber, the thin film deposition process is performed while the preheated substrate is gradually cooled. In this case, the preheated substrate may be gradually cooled to a range of 100 to 400 ° C. by the internal temperature of the process chamber, so that a desired thin film may be deposited on the substrate without heating the substrate through a separate heating device during the thin film deposition process. Here, the thin film deposition process may be a process of forming a thin film of ZnO material on the preheated substrate, but is not limited thereto and is a method of manufacturing a semiconductor device, a solar cell, a liquid crystal display, and a light emitting display on a substrate. It can be a process to form a thin film.
다음, 상술한 박막 증착 공정이 완료되면, 상기 박막이 형성된 기판을 공정 챔버에서 외부로 언로딩한다(S140).Next, when the above-described thin film deposition process is completed, the substrate on which the thin film is formed is unloaded from the process chamber to the outside (S140).
한편, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위한 박막 표면처리 공정을 추가로 수행할 수 있다(S150).On the other hand, the method of manufacturing a semiconductor device according to an embodiment of the present invention may further perform a thin film surface treatment process for improving the interface characteristics of the thin film formed on the substrate (S150).
박막 표면처리 공정은 공정 챔버에서 언로딩된 기판을 표면처리용 공정 챔버로 로딩한 후, 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 통해 기판에 증착된 박막의 표면처리를 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다. 이때, 상술한 박막 증착 공정시 기판을 제외한 공정 챔버 내부에 불필요하게 증착된 파티클 또는 박막은 상술한 박막 표면처리 공정에 의해 제거될 수 있다. 한편, 상술한 박막 표면처리 공정은 선택적으로 생략될 수도 있다.The thin film surface treatment process loads the substrate unloaded from the process chamber into the surface treatment process chamber, and then deposits the thin film deposited on the substrate through a plasma process or annealing process using argon (Ar) gas or hydrogen (H 2 ) gas. By performing the surface treatment, the Rms value and electron mobility of the thin film deposited on the substrate are improved. In this case, particles or thin films unnecessarily deposited in the process chamber except for the substrate during the above thin film deposition process may be removed by the above-described thin film surface treatment process. On the other hand, the above-described thin film surface treatment process may be optionally omitted.
예를 들어, 도 2a에 도시된 바와 같이, 박막 증착 공정을 통해 기판에 산화 아연(ZnO) 재질의 박막을 형성한 후, 상술한 박막 표면처리 공정을 수행할 경우, 기판에 형성된 산화 아연(ZnO) 재질의 박막은 도 2b에 도시된 바와 같은 구조로 형성됨으로써 계면 특성이 향상될 수 있다.For example, as shown in FIG. 2A, after a thin film of zinc oxide (ZnO) is formed on a substrate through a thin film deposition process, the above-described thin film surface treatment process may be performed. ) Thin film is formed in a structure as shown in Figure 2b can be improved interface characteristics.
기판에 형성된 박막의 AFM 데이터에서 박막 표면처리 공정 전후에 대한 Rms 값을 비교하면, 박막 표면처리 공정 전의 Rms 값은 51.786nm 정도가 되고, 박막 표면처리 공정 후의 Rms 값은 48.664nm 정도가 된다. 이에 따라 상술한 표면처리 공정을 수행할 경우 기판에 형성된 박막의 계면 특성이 향상되어 Rms 값이 향상됨을 알 수 있다.Comparing the Rms values before and after the thin film surface treatment step in the AFM data of the thin film formed on the substrate, the Rms value before the thin film surface treatment step is about 51.786 nm, and the Rms value after the thin film surface treatment step is about 48.664 nm. Accordingly, it can be seen that when the above-described surface treatment process is performed, the interface property of the thin film formed on the substrate is improved, thereby improving the Rms value.
또한, 기판에 형성된 박막의 Hall measurement 측정 방법을 이용하여 박막 표면처리 공정 전후에 대한 전자 이동도를 비교하면, 도 3에 도시된 바와 같이, 박막 표면처리 공정 전의 전자 이동도는 30.47㎠/V.sec 정도가 되고, 박막 표면처리 공정 후의 전자 이동도는 41.50㎠/V.sec 정도가 된다. 이에 따라 상술한 박막 표면처리 공정을 수행할 경우 기판에 형성된 박막의 전자 이동도가 향상됨을 알 수 있다.In addition, using the Hall measurement method of the thin film formed on the substrate to compare the electron mobility before and after the thin film surface treatment process, as shown in Figure 3, the electron mobility before the thin film surface treatment process is 30.47 cm 2 / V. It is about sec, and the electron mobility after a thin film surface treatment process is about 41.50 cm <2> /V.sec. Accordingly, when the above-described thin film surface treatment process is performed, it can be seen that the electron mobility of the thin film formed on the substrate is improved.
이와 같은, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 공정 챔버의 외부에서 기판을 공정 온도보다 높게 예열하고, 예열된 기판을 공정 챔버로 이송하여 예열된 기판 상에 박막 증착 공정을 수행함으로써 공정 챔버 내부의 오염을 최소화하여 건식 세정 방법 또는 습식 세정 방법을 이용한 공정 챔버의 세정 주기를 길게 연장시킬 수 있다. 예를 들어, 박막 증착 공정시 기판 이외의 공정 챔버 내부에 증착되는 증착률은, 도 4에 도시된 바와 같이, 공정 챔버의 온도가 120 ~ 250℃ 범위에서 급격하게 증가하게 된다. 이에 따라, 본 발명은 챔버 내부의 온도를 120℃ 이하의 온도로 일정하게 유지한 상태에서 기판의 추가적인 가열 없이 예열된 기판 상에 박막 증착 공정을 수행함으로써 기판 상에 원하는 박막을 형성할 수 있으며, 공정 챔버 내부의 박막 증착률을 최소화할 수 있어 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.Such a method of manufacturing a semiconductor device according to an embodiment of the present invention by preheating the substrate higher than the process temperature from the outside of the process chamber, by transferring the preheated substrate to the process chamber to perform a thin film deposition process on the preheated substrate By minimizing contamination in the process chamber, the cleaning cycle of the process chamber using the dry cleaning method or the wet cleaning method may be extended. For example, the deposition rate deposited in the process chamber other than the substrate during the thin film deposition process, as shown in Figure 4, the temperature of the process chamber is rapidly increased in the range of 120 ~ 250 ℃. Accordingly, the present invention can form a desired thin film on the substrate by performing a thin film deposition process on the preheated substrate without additional heating of the substrate while maintaining a constant temperature inside the chamber at a temperature of 120 ℃ or less, The deposition rate of the thin film in the process chamber can be minimized, thereby extending the cleaning cycle of the process chamber.
도 5는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.FIG. 5 is a diagram for describing an apparatus for manufacturing a semiconductor device according to the first embodiment of the present disclosure.
도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 클러스터 형태의 배치 구조로써, 기판 반송 챔버(100); 로드락 챔버(200); 예열 챔버(300); 및 복수의 공정 챔버(400, 410, 420, 430, 440)를 포함하여 구성된다.Referring to FIG. 5, the apparatus for manufacturing a semiconductor device according to the first exemplary embodiment may include a
기판 반송 챔버(100)는 각 챔버들의 중앙 부분에 배치되어 공급되는 기판을 각 챔버로 반송한다. 이를 위해, 기판 반송 챔버(100)는 기판을 반송하는 기판 반송 유닛(110)을 포함하여 구성된다. 이러한, 기판 반송 챔버(100)의 주위에는 로드락 챔버(200); 예열 챔버(300); 및 복수의 공정 챔버(400, 410, 420, 430, 440) 각각이 배치된다.The
로드락 챔버(200)는 외부로부터 공급되는 기판을 임시 보관하기 위한 적어도 하나의 기판 보관 슬롯(미도시); 각 기판 보관 슬롯에 기판이 직접 접촉되는 것을 방지하기 위한 기판 지지부(미도시); 및 기판의 출입을 위한 도어(미도시)를 포함하여 구성된다.The
예열 챔버(300)는 기판 반송 유닛(110)에 의해 반송되는 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다. 이때, 기판의 예열 온도는 기판 반송 유닛(110)에 의해 예열 챔버(300)에서 공정 챔버(400, 410, 420, 430, 440)로의 반송, 공정 챔버(400, 410, 420, 430, 440)에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 예열 챔버(300)는 기판을 공정 온도보다 20% 이상 높도록 예열한다. 이와 같은, 예열 챔버(300)는 코일 히터, 램프 히터 등의 가열장치를 이용하여 기판을 설정된 온도로 예열할 수 있다.The preheating
한편, 로드락 챔버(200)와 예열 챔버(300)는 적층 구조를 가질 수 있다. 즉, 하부에 로드락 챔버(200)가 배치되고, 로드락 챔버(200)의 상부에 예열 챔버(300)가 배치될 수 있다.Meanwhile, the
각 공정 챔버(400, 410, 420, 430, 440)는 기판 반송 유닛(110)에 의해 예열 챔버(300)에서 예열된 기판을 반송 받아 예열된 기판에 화학기상증착법을 이용한 박막 증착 공정을 수행한다. 이러한, 각 공정 챔버(400, 410, 420, 430, 440)에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 일정한 온도로 유지되는 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각되기 때문에 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.Each of the
예를 들어, 도 6에 도시된 바와 같이, 예열된 기판(S) 상에 전면 전극(1), 반도체층(2), 및 후면전극(3)을 포함하는 태양전지를 제조할 경우, 본 발명에 따른 반도체 소자의 제조장치는 예열된 기판(S) 상에 ZnO 등의 투명 재질로 이루어진 전면전극(1)을 형성하기 위한 공정 챔버(400), 전면전극(1) 상에 P형 반도체층을 형성하기 위한 공정 챔버(410), P형 반도체층 상에 I형 반도체층을 형성하기 위한 공정 챔버(420), I형 반도체층 상에 N형 반도체층을 형성하기 위한 공정 챔버(430), N형 반도체층 상에 후면 전극을 형성하기 위한 공정 챔버(440)를 포함하여 구성되고, 각 공정 챔버(400, 410, 420, 430, 440)는 기판 반송 챔버(100)의 주위에 클러스터 형태로 배치될 수 있다.For example, as shown in FIG. 6, when manufacturing a solar cell including a front electrode 1, a semiconductor layer 2, and a
제 1 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 7에 도시된 바와 같이, 챔버 벽(402); 및 서셉터(404)를 포함하여 구성될 수 있다.Each
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.The
그리고, 챔버 벽(402)의 내부에는 반응 공간의 온도를 일정한 온도로 유지시키기 위한 단열 부재(408)가 내장됨으로써, 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도는 단열 부재(408)에 의해 예열된 기판(S)의 온도보다 낮은 온도로 유지된다.In addition, the interior of the
서셉터(404)는 도시하지 않은 구동장치에 의해 승강되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.The
제 2 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 8에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 및 서셉터(404)를 포함하여 구성될 수 있다.Each
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.The
단열 부재(500)는 챔버 벽(402)의 내부에 설치되어 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도를 예열된 기판(S)의 온도보다 낮은 온도에서 상온 사이의 온도로 유지시킨다. 이때, 단열 부재(500)는 히팅 코일 또는 히팅 파이프 등이 될 수 있다.The
서셉터(404)는 도시하지 않은 구동장치에 의해 승강되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.The
제 3 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 9에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 서셉터(404); 및 기판 지지부(410)를 포함하여 구성될 수 있다.Each
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.The
단열 부재(500)는 챔버 벽(402)의 내부에 설치되어 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도를 예열된 기판(S)의 온도보다 낮은 온도에서 상온 사이의 온도로 유지시킨다. 이때, 단열 부재(500)는 히팅 코일 또는 히팅 파이프 등 이 될 수 있다.The
서셉터(404)는 도시하지 않은 구동장치에 의해 승강된다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.The
기판 지지부(410)는 소정 높이를 가지도록 서셉터(404)에 설치되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이러한, 기판 지지부(410)는 예열된 기판(S)을 서셉터(404)로부터 소정 높이로 이격되도록 지지함으로써 예열된 기판(S)과 서셉터(404) 사이에 소정 높이의 갭(Gap)을 형성한다. 이에 따라, 기판 지지부(410)는 예열된 기판(S)의 온도가 서셉터(404)로 전달되는 열전달 경로를 최소화하여 예열된 기판(S)의 냉각 속도를 최대한 지연시킴으로써 예열된 기판(S)의 냉각에 따른 박막 증착 공정의 불균일을 최소화한다.The
이를 위해, 기판 지지부(410)는 예열된 기판(S)의 가장자리 영역을 지지하기 위한 제 1 기판 지지부재(412); 및 예열된 기판의 중심 영역을 지지하는 제 2 기판 지지부재(414)를 포함하여 구성된다.To this end, the
제 1 기판 지지부재(412)는 소정 높이를 가지도록 서셉터(404)의 가장자리를 따라 형성되어 예열된 기판(S)의 가장자리 영역을 지지한다. 이때, 제 1 기판 지 지부재(412)는 서셉터(404)보다 낮은 열전도율을 가지는 재질로 이루어질 수 있다. 예를 들어, 제 1 기판 지지부재(412)는 내열성 플라스틱, 내열성 폴리머, 석영, 금속재질(예를 들어, 스테인리스, 알루미늄, 세라믹 등)로 이루어질 수 있다.The first
제 1 기판 지지부재(412)는, 도 10에 도시된 바와 같이, 소정의 폭과 높이를 가지도록 일체형으로 서셉터(404)의 가장자리를 따라 형성될 수 있다. 이러한 구조의 제 1 기판 지지부재(412)는 각 공정 챔버(400, 410, 420, 430, 440)의 내부에 공급되는 공정 가스가 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 것을 방지한다.As illustrated in FIG. 10, the first
나아가, 제 1 기판 지지부재(412)는, 도 11에 도시된 바와 같이, 소정의 폭과 높이를 가지도록 복수의 서브 지지부재로 분할되어 서셉터(404)의 가장자리를 따라 형성될 수 있다. 이때, 복수의 서브 지지부재의 결합부(413)는 서로 엇갈리는 구조의 단면을 가지도록 형성된다. 이러한, 구조의 제 1 기판 지지부재(412)는 각 공정 챔버(400, 410, 420, 430, 440)의 내부에 공급되는 공정 가스가 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 침투 경로를 길게 함으로서 공정 가스의 침투 방지를 최대화할 수 있다.In addition, as illustrated in FIG. 11, the first
제 2 기판 지지부재(414)는 소정 높이를 가지도록 서셉터(404)의 중심 영역에 형성되어 예열된 기판(S)의 중심 영역을 지지한다. 이때, 제 2 기판 지지부재(414)의 상부는 예열된 기판(S)과의 접촉 면적을 최소화하기 위하여 곡면 형태로 형성되는 것이 바람직하다. 이러한, 제 2 기판 지지부재(414)는 제 1 기판 지지부재(412)와 동일한 재질로 이루어진다.The second
제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 12에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 서셉터(404); 및 기판 지지부(410)를 포함하여 구성될 수 있다. 이러한 구성을 가지는 제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)에서 기판 지지부(410)의 제 1 기판 지지부재(412)를 제외한 다른 구성은 상술한 제 3 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)의 기판 지지부(410)와 동일하기 때문에 동일한 구성에 대한 설명은 상술한 설명으로 대신하기로 한다.Each
제 1 기판 지지부재(412)는 예열된 기판(S)의 측면 및 배면을 지지하기 위한 단턱면(412a)을 포함하는 것을 제외하고는 상술한 바와 동일하게 소정 높이를 가지도록 서셉터(404)의 가장자리를 따라 형성되어 예열된 기판(S)의 가장자리 영역을 지지한다.The
단턱면(412a)은 제 1 기판 지지부재(412)에 안착되는 예열된 기판(S)이 자동적으로 얼라인될 수 있도록 한다. 또한, 단턱면(412a)은 예열된 기판(S)과 제 1 기판 지지부재(412)의 접촉 부분을 통해 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 침투 경로를 길게 함으로서 공정 가스의 침투 방지를 최대화할 수 있다.The stepped
한편, 제 1 기판 지지부재(412)는, 도 13에 도시된 바와 같이, 온도 조절 부재(416)를 더 포함하여 구성될 수 있다.Meanwhile, as shown in FIG. 13, the first
온도 조절 부재(416)는 제 1 기판 지지부재(412)의 내부에 형성되어 제 1 기판 지지부재(412)의 온도를 서셉터(404)보다 높은 온도로 유지시킴으로써 예열된 기판(S)의 냉각 속도를 최대한 지연시킨다.The
한편, 상술한 제 1 내지 제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는 적층 구조를 가지도록 기판 반송 챔버(100)의 주위에 클러스터 형태로 배치될 수도 있다.Meanwhile, each of the
본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 각 공정 챔버(400, 410, 420, 430, 440)에서 수행되는 박막 증착 공정에 의해 기판에 형성된 박막의 계면특성을 향상시키기 위한 박막 표면처리 공정을 수행하기 위한 적어도 하나의 표면처리 챔버(미도시)를 더 포함하여 구성될 수 있다. 이때, 적어도 하나는 표면처리 챔버는 복수의 공정 챔버(400, 410, 420, 430, 440) 중에서 선택되거나 별도로 구성될 수 있다.A semiconductor device manufacturing apparatus according to a first embodiment of the present invention is a thin film surface for improving the interfacial properties of a thin film formed on a substrate by a thin film deposition process performed in each process chamber (400, 410, 420, 430, 440) It may be configured to further include at least one surface treatment chamber (not shown) for performing the treatment process. In this case, at least one surface treatment chamber may be selected from a plurality of
표면처리 챔버에서는 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.In the surface treatment chamber, a plasma process or annealing process using argon (Ar) gas or hydrogen (H 2 ) gas is performed to surface-treat the thin film deposited on the substrate, so that the Rms value and the electron mobility of the thin film deposited on the substrate. To improve.
이와 같은, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 예열 챔버(300)에서 기판(S)을 각 공정 챔버(400, 410, 420, 430, 440)의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판(S)의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버(400, 410, 420, 430, 440)에서 예열된 기판(S)에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.As such, the apparatus for manufacturing a semiconductor device according to the first exemplary embodiment of the present invention provides a temperature higher than the process temperature of each
구체적으로, 종래에서는 서셉터를 공정온도 이상으로 가열함으로써 공정챔버 내부의 온도가 공정가스들이 분해되어 증착될 수 있는 온도로 유지되기 때문에 증착 타켓인 기판 이외의 부분(예컨대, 공정챔버 내벽, 가스분사 수단, 서셉터, 기타)에도 박막이 증착됨으로써 공정 챔버를 자주 세정해야만 한다. 그러나, 본 발명에서는 공정챔버 내부의 온도는 상기 공정온도 보다 낮은 상태로 유지되고, 공정챔버에서 공정온도를 갖는 것은 상기 예열된 기판이기 때문에 박막 증착이 상기 기판 상에서만 이루어지고 기판 이외의 부분에서는 박막 증착이 최소화된다. 따라서, 본 발명은 종래에 비해 공정챔버의 세정 주기를 길게 연장시킬 수 있다.Specifically, in the related art, since the temperature inside the process chamber is maintained at a temperature at which process gases are decomposed and deposited by heating the susceptor above the process temperature (eg, process chamber inner wall, gas injection, etc.). Means, susceptors, and the like) also require frequent cleaning of the process chamber. However, in the present invention, since the temperature inside the process chamber is kept lower than the process temperature, and the process temperature in the process chamber is the preheated substrate, the thin film deposition is performed only on the substrate, and the thin film is formed on the portion other than the substrate. Deposition is minimized. Therefore, the present invention can extend the cleaning cycle of the process chamber longer than before.
또한, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 기판 지지부(410)를 이용하여 서셉터(404)로부터 소정 높이로 이격되도록 예열된 기판(S)을 지지하여 예열된 기판(S)과 서셉터(404)의 접촉 면적을 최소화함으로써 예열된 기판(S)을 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다. 그리고, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 박막 증착 공정 이후에 박막 표면처리 공정을 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시켜 박막의 계면특성을 향상시킬 수 있다.In addition, the apparatus for manufacturing a semiconductor device according to the first embodiment of the present invention supports the substrate S preheated to be spaced apart from the
도 14는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.14 is a diagram for describing an apparatus for manufacturing a semiconductor device according to the second exemplary embodiment of the present invention.
도 14를 참조하면, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 인-라인 형태의 배치 구조로써, 기판 반송 라인(500); 로드락 챔버(600); 적어도 하나의 예열 챔버(700); 및 복수의 공정 챔버(800, 810, 820, 830, 840, 850)를 포함하여 구성된다.Referring to FIG. 14, an apparatus for manufacturing a semiconductor device according to a second exemplary embodiment of the present inventive concept may include an in-line arrangement structure including a
기판 반송 라인(500)은 적어도 하나의 예열 챔버(700)와 복수의 공정 챔버(800, 810, 820, 830, 840, 850)들 사이에 배치되어 기판을 반송한다. 이를 위해, 기판 반송 라인(500)은 각 챔버(600, 700, 800, 810, 820, 830, 840, 850)들간의 기판 반송을 위한 기판 반송 유닛(510)을 포함하여 구성된다.The
기판 반송 유닛(510)은 기판 반송 라인(500)에 이송 가능하게 설치되어 로드락 챔버(600)에 보관된 기판을 각 챔버(700, 800, 810, 820, 830, 840, 850)로 반송하거나, 각 공정 챔버(700, 800, 810, 820, 830, 840, 850)들간의 기판 반송을 수행한다.The
로드락 챔버(600)는 외부로부터 공급되는 기판을 임시 보관하기 위한 적어도 하나의 기판 보관 슬롯(미도시); 각 기판 보관 슬롯에 기판이 직접 접촉되는 것을 방지하기 위한 기판 지지부(미도시); 및 기판의 출입을 위한 도어(미도시)를 포함하여 구성된다.The
적어도 하나의 예열 챔버(700)는 기판 반송 유닛(110)에 의해 반송되는 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다. 이때, 기판의 예열 온도는 기판 반송 유닛(110)에 의해 예열 챔버(700)에서 공정 챔버(800, 810, 820, 830, 840, 850)로의 반송, 공정 챔버(800, 810, 820, 830, 840, 850)에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 기판의 예열 온도는 공정 온도보다 20% 이상 높을 수 있다. 이와 같은, 예열 챔버(700)는 코일 히터, 램프 히터 등의 가열장치 를 이용하여 기판을 설정된 온도로 예열할 수 있다.The at least one preheating
복수의 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 라인(500)을 사이에 두고 마주보도록 2열로 배치된다. 이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 유닛(510)에 의해 예열 챔버(700)에서 예열된 기판을 반송 받아 예열된 기판에 화학기상증착법을 이용한 박막 증착 공정을 수행한다. 이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 일정한 온도로 유지되는 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각되기 때문에 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.The plurality of
이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)는, 도 4 내지 도 12 중 어느 하나에 도시된 바와 같이 동일하게 구성될 수 있으므로 이에 대한 설명은 상술한 설명으로 대신하기로 한다.Each of the
상술한 각 공정 챔버(800, 810, 820, 830, 840, 850)에서는 예열된 기판(S)에 대한 박막 증착 공정을 수행한 후, 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함 으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.In the above-described
한편, 예열 챔버(700)는 각 공정 챔버(800, 810, 820, 830, 840, 850)의 공정 시간에 따라 각 열에 적어도 하나씩 배치될 수 있다.Meanwhile, the preheating
다른 한편, 도 6에 도시된 바와 같이, 예열된 기판(S) 상에 전면 전극(1), 반도체층(2), 및 후면전극(3)을 포함하는 태양전지를 제조할 경우, 본 발명에 따른 반도체 소자의 제조장치는 예열된 기판(S) 상에 ZnO 등의 투명 재질로 이루어진 전면전극(1)을 형성하기 위한 공정 챔버(800), 전면전극(1) 상에 P형 반도체층을 형성하기 위한 공정 챔버(810), P형 반도체층 상에 I형 반도체층을 형성하기 위한 공정 챔버(820), I형 반도체층 상에 N형 반도체층을 형성하기 위한 공정 챔버(830), N형 반도체층 상에 후면 전극을 형성하기 위한 공정 챔버(840)를 포함하여 구성되고, 각 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 챔버(100)에 인접하도록 인-라인 형태로 배치될 수 있다.On the other hand, as shown in Figure 6, when manufacturing a solar cell comprising a front electrode (1), a semiconductor layer (2), and a rear electrode (3) on the preheated substrate (S), According to the apparatus for manufacturing a semiconductor device, a
본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 각 공정 챔버(800, 810, 820, 830, 840, 850)에서 박막 증착 공정이 완료된 기판에 대한 표면처리 공정을 수행하기 위한 적어도 하나의 표면처리 챔버(미도시)를 더 포함하여 구성될 수 있다. 이때, 적어도 하나의 표면처리 챔버는 복수의 공정 챔버(800, 810, 820, 830, 840, 850) 중에서 선택되거나 별도로 구성될 수 있다.At least one apparatus for manufacturing a semiconductor device according to the second embodiment of the present invention performs a surface treatment process on a substrate on which a thin film deposition process is completed in each
표면처리 챔버에서는 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함으로써 기 판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.In the surface treatment chamber, a plasma process or an annealing process using argon (Ar) gas or hydrogen (H 2 ) gas is performed to surface treat the thin film deposited on the substrate, thereby obtaining the Rms value and the electron mobility of the thin film deposited on the substrate. Improve).
이와 같은, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 예열 챔버(700)에서 기판(S)을 각 공정 챔버(800, 810, 820, 830, 840, 850)의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판(S)의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버(800, 810, 820, 830, 840, 850)에서 예열된 기판(S)에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.As described above, in the semiconductor device manufacturing apparatus according to the second exemplary embodiment of the present invention, the substrate S in the preheating
또한, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 기판 지지부(410)를 이용하여 서셉터(404)로부터 소정 높이로 이격되도록 예열된 기판(S)을 지지하여 예열된 기판(S)과 서셉터(404)의 접촉 면적을 최소화함으로써 예열된 기판(S)을 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다. 그리고, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 박막 증착 공정 이후에 표면처리 공정을 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시켜 박막의 계면특성을 향상시킬 수 있다.In addition, the semiconductor device manufacturing apparatus according to the second exemplary embodiment of the present invention supports the preheated substrate S by being preheated to be spaced apart from the
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하기 위한 순서도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 2a 및 도 2b는 도 1에 도시된 표면처리 공정의 전후에 대한 기판에 형성된 박막을 설명하기 위한 도면이다.2A and 2B are views for explaining a thin film formed on a substrate before and after the surface treatment process shown in FIG.
도 3은 도 1에 도시된 표면처리 공정의 전후에 대한 기판에 형성된 박막의 전자 이동도를 설명하기 위한 도면이다.3 is a view for explaining the electron mobility of the thin film formed on the substrate before and after the surface treatment process shown in FIG.
도 4는 공정 챔버의 온도에 따른 박막의 증착률을 설명하기 위한 그래프이다.4 is a graph illustrating the deposition rate of a thin film according to a temperature of a process chamber.
도 5는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.FIG. 5 is a diagram for describing an apparatus for manufacturing a semiconductor device according to the first embodiment of the present disclosure.
도 6은 도 5에 도시된 반도체 소자의 제조장치에 의해 제조되는 태양전지를 설명하기 위한 도면이다.6 is a view for explaining a solar cell manufactured by the apparatus for manufacturing a semiconductor device shown in FIG.
도 7은 본 발명의 제 1 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.7 is a view for explaining a process chamber according to a first embodiment of the present invention.
도 8은 본 발명의 제 2 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.8 is a view for explaining a process chamber according to a second embodiment of the present invention.
도 9는 본 발명의 제 3 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.9 is a view for explaining a process chamber according to a third embodiment of the present invention.
도 10은 도 8에 도시된 제 1 실시 예에 따른 기판 지지부를 설명하기 위한 도면이다.FIG. 10 is a diagram for describing a substrate supporter according to the first embodiment shown in FIG. 8.
도 11은 도 8에 도시된 제 2 실시 예에 따른 기판 지지부를 설명하기 위한 도면이다.FIG. 11 is a diagram for describing a substrate supporter according to the second exemplary embodiment illustrated in FIG. 8.
도 12는 본 발명의 제 4 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.12 is a view for explaining a process chamber according to a fourth embodiment of the present invention.
도 13은 본 발명의 제 5 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.13 is a view for explaining a process chamber according to a fifth embodiment of the present invention.
도 14는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.14 is a diagram for describing an apparatus for manufacturing a semiconductor device according to the second exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호설명 ><Explanation of Signs of Major Parts of Drawings>
S: 예열된 기판 100: 기판 반송 챔버S: preheated substrate 100: substrate transfer chamber
110: 기판 반송 유닛 200: 로드락 챔버110: substrate transfer unit 200: load lock chamber
300: 예열 챔버 400: 공정 챔버300: preheat chamber 400: process chamber
404: 서셉터 406: 도어404: susceptor 406: door
408: 단열 부재 410: 기판 지지부408: heat insulating member 410: substrate support
412: 제 1 기판 지지부재 414: 제 2 기판 지지부재412: first substrate support member 414: second substrate support member
Claims (20)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098141259A TWI492305B (en) | 2008-12-18 | 2009-12-02 | Method and apparatus for manufacturing semiconductor device |
US12/635,672 US8110435B2 (en) | 2008-12-18 | 2009-12-10 | Method and apparatus for manufacturing semiconductor device |
CN200910260384.XA CN101752223B (en) | 2008-12-18 | 2009-12-17 | Method and apparatus for manufacturing semiconductor device |
US13/343,248 US8476108B2 (en) | 2008-12-18 | 2012-01-04 | Method and apparatus for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080129158 | 2008-12-18 | ||
KR20080129158 | 2008-12-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100070984A true KR20100070984A (en) | 2010-06-28 |
KR101612502B1 KR101612502B1 (en) | 2016-04-14 |
Family
ID=42368645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090108069A KR101612502B1 (en) | 2008-12-18 | 2009-11-10 | Method and apparatus for manufacturing semiconductor device |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101612502B1 (en) |
CN (1) | CN101752223B (en) |
TW (1) | TWI492305B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6503280B2 (en) | 2015-11-12 | 2019-04-17 | 株式会社Screenホールディングス | Substrate processing equipment |
US10861731B2 (en) * | 2017-01-19 | 2020-12-08 | Axcelis Technologies, Inc. | Radiant heating presoak |
CN107164745A (en) * | 2017-05-11 | 2017-09-15 | 湖南红太阳光电科技有限公司 | A kind of method that antireflective coating is deposited in crystalline silicon silicon |
CN107634017A (en) * | 2017-08-24 | 2018-01-26 | 德淮半导体有限公司 | Wafer annealing device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994156A (en) * | 1997-09-12 | 1999-11-30 | Sharp Laboratories Of America, Inc. | Method of making gate and source lines in TFT LCD panels using pure aluminum metal |
JP4086967B2 (en) * | 1998-06-18 | 2008-05-14 | 日本碍子株式会社 | Electrostatic chuck particle generation reducing method and semiconductor manufacturing apparatus |
JP4222707B2 (en) * | 2000-03-24 | 2009-02-12 | 東京エレクトロン株式会社 | Plasma processing apparatus and method, gas supply ring and dielectric |
US20030209326A1 (en) * | 2002-05-07 | 2003-11-13 | Mattson Technology, Inc. | Process and system for heating semiconductor substrates in a processing chamber containing a susceptor |
US20050229849A1 (en) * | 2004-02-13 | 2005-10-20 | Applied Materials, Inc. | High productivity plasma processing chamber |
US7432201B2 (en) | 2005-07-19 | 2008-10-07 | Applied Materials, Inc. | Hybrid PVD-CVD system |
JP4795899B2 (en) * | 2006-08-31 | 2011-10-19 | 東京エレクトロン株式会社 | Substrate mounting mechanism and substrate delivery method |
-
2009
- 2009-11-10 KR KR1020090108069A patent/KR101612502B1/en active IP Right Grant
- 2009-12-02 TW TW098141259A patent/TWI492305B/en active
- 2009-12-17 CN CN200910260384.XA patent/CN101752223B/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101612502B1 (en) | 2016-04-14 |
TWI492305B (en) | 2015-07-11 |
CN101752223B (en) | 2014-08-27 |
TW201025455A (en) | 2010-07-01 |
CN101752223A (en) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2471015C2 (en) | Vacuum unit for application of coatings | |
US20030049372A1 (en) | High rate deposition at low pressures in a small batch reactor | |
CN102668033A (en) | Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool | |
JPWO2005081298A1 (en) | Vapor phase growth equipment | |
JP2010534940A (en) | Apparatus and method for controlling substrate temperature during thin film solar manufacturing | |
KR101612502B1 (en) | Method and apparatus for manufacturing semiconductor device | |
JP2010533796A (en) | Improvement of cleaning rate by pressure controlled remote plasma source | |
US8361549B2 (en) | Power loading substrates to reduce particle contamination | |
US8476108B2 (en) | Method and apparatus for manufacturing semiconductor device | |
KR0134035B1 (en) | Heat treating apparatus | |
JP2004193396A (en) | Method for manufacturing semiconductor device | |
KR102357328B1 (en) | Method of Growing Doped Group IV Materials | |
KR101167989B1 (en) | Appartus for processing a substrate | |
JP4157718B2 (en) | Silicon nitride film manufacturing method and silicon nitride film manufacturing apparatus | |
KR101839077B1 (en) | Spray pyrolysis deposition device having twin nozzles | |
JP2013187314A (en) | In-line type plasma cvd apparatus | |
KR100966262B1 (en) | 4 chamber plasma film forming apparatus enabling continuously deposition of front side and back side of wafer | |
US20200283901A1 (en) | System and method for gas phase deposition | |
JP2002361159A (en) | Wet sheet treatment device | |
KR20120022179A (en) | A tray to transfer substrate and substrate processing apparatus having the same | |
KR20130066865A (en) | Tray for substrate processing apparatus | |
KR20100072867A (en) | Susceptor and apparatus for depositing thin film having the same | |
CN104025280A (en) | Methods And Apparatus For Processing A Substrate | |
JP2001060705A (en) | Method for manufacture of semiconductor device and its manufacturing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190328 Year of fee payment: 4 |