KR20100070105A - 디스플레이 패널 - Google Patents

디스플레이 패널 Download PDF

Info

Publication number
KR20100070105A
KR20100070105A KR1020080128704A KR20080128704A KR20100070105A KR 20100070105 A KR20100070105 A KR 20100070105A KR 1020080128704 A KR1020080128704 A KR 1020080128704A KR 20080128704 A KR20080128704 A KR 20080128704A KR 20100070105 A KR20100070105 A KR 20100070105A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
electrodes
sustain
display panel
Prior art date
Application number
KR1020080128704A
Other languages
English (en)
Inventor
김도한
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080128704A priority Critical patent/KR20100070105A/ko
Publication of KR20100070105A publication Critical patent/KR20100070105A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Abstract

본 발명은 디스플레이 패널에 관한 것이다.
본 발명에 따른 디스플레이 패널은 기판 및 기판에 배치되는 박막 전극을 포함할 수 있다.
또한, 본 발명에 따른 또 다른 플라즈마 디스플레이 패널은 기판 및 기판에 배치되는 박막 전극 및 박막 전극의 상부에 배치되고, 박막 전극보다 두께가 두껍고, 폭이 작은 버스 전극을 포함할 수 있다.

Description

디스플레이 패널{Display Panel}
본 발명은 디스플레이 패널에 관한 것이다.
디스플레이 패널(Display Panel)은 화면에 소정의 영상을 표시하는 것으로, 액정 표시 패널(Liquid Crystal Display, LCD), 전계 방출 표시 패널(Field Emission Display, FED), 유기 표시 패널(Organic Light Emitting Display, OLED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등과 같은 종류가 있다.
본 발명은 은(Ag) 박막을 이용하여 스캔 전극과 서스테인 전극을 형성함으로써 제조 공정 및 전극 구조가 단순한 디스플레이 패널을 제공하는데 그 목적이 있다.
본 발명에 따른 디스플레이 패널은 기판 및 기판에 배치되는 박막 전극을 포함할 수 있다.
또한, 박막 전극은 서로 나란하게 배치되는 스캔 전극 및 서스테인 전극이고, ITO-Less전극일 수 있다.
또한, 박막 전극과 기판의 사이에는 블랙층(Black Layer)이 생략될 수 있다.
또한, 박막 전극은 은(Ag) 재질을 포함할 수 있다.
또한, 박막 전극의 두께는 50~100㎚일 수 있다.
또한, 박막 전극은 단층(Single Layer) 구조일 수 있다.
또한, 박막 전극은 스트라이프(Stripe) 형태를 갖는다.
또한, 본 발명에 따른 또 다른 플라즈마 디스플레이 패널은 기판 및 기판에 배치되는 박막 전극 및 박막 전극의 상부에 배치되고, 박막 전극보다 두께가 두껍고, 폭이 작은 버스 전극을 포함할 수 있다.
또한, 버스 전극과 박막 전극 사이에는 블랙층이 더 배치될 수 있다.
또한, 버스 전극은 박막 전극과 동일한 재질로 구성될 수 있다.
본 발명에 따른 디스플레이 패널은 은(Ag) 박막으로 스캔 전극 및 서스테인 전극을 형성하여 제조 공정을 단순화하며 전극 구조를 단순화함으로써 제조 단가를 저감시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 디스플레이 패널을 상세히 설명하기로 한다. 이하에서는, 디스플레이 패널에 대해 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)을 일례로 들어 설명하지만, 본 발명에 따른 디스플레이 패널이 플라즈마 디스플레이 패널에 한정되는 것은 아니고, 액정 표시 패널(Liquid Crystal Display, LCD), 전계 방출 표시 패널(Field Emission Display, FED), 유기 표시 패널(Organic Light Emitting Display, OLED)인 것도 가능하다.
도 1은 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
도 1을 살펴보면 플라즈마 디스플레이 패널(100)은 복수의 표시 전극(102, 103)이 배치되는 전면 기판(101)과, 표시 전극(102, 103)과 교차하는 어드레스 전극(113, X)이 배치되는 후면 기판(111)을 포함할 수 있다. 여기서, 표시 전극(102, 103)은 스캔 전극(102, Y)과 서스테인 전극(103, Z)을 의미할 수 있다.
아울러, 스캔 전극(102), 서스테인 전극(103)은 은(Ag) 박막으로 구성될 수 있다. 이에 대해서는 이후에 보다 상세히 설명한다.
표시 전극(102, 103), 즉 스캔 전극(102, Y)과 서스테인 전극(103, Z)의 상부에는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시키는 상부 유전체 층(104)이 배치될 수 있다.
상부 유전체 층(104)의 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(111) 상에는 어드레스 전극(113, X)이 형성되고, 이러한 어드레스 전극(113, X)의 상부에는 어드레스 전극(113, X)을 절연시키는 하부 유전체 층(115)이 형성될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.
또한, 격벽(112)은 서로 교차하는 제 1 격벽(112a)과 제 2 격벽(112b)을 포함하고, 여기서, 제 1 격벽(112a)의 높이와 제 2 격벽(112b)의 높이가 서로 다를 수 있다. 또한, 제 1 격벽(112a)은 스캔 전극(102) 및 서스테인 전극(103)과 나란하고, 제 2 격벽(112b)은 어드레스 전극(113)과 나란할 수 있다.
아울러, 제 1 격벽(112a)의 높이는 제 2 격벽(112b)의 높이보다 낮을 수 있다. 그러면, 배기 및 방전 가스의 주입 공정 시 패널 내부의 불순가스가 외부로 효과적으로 배기될 수 있으며, 아울러 방전 가스가 패널 내부에 고르게 확산될 수 있다.
격벽(112)에 의해 구획된 방전 셀 내에는 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 이상의 설명에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층(104) 및 하부 유전체 층(115) 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
또한, 후면 기판(111) 상에 형성되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
스캔 전극(102), 서스테인 전극(103) 및 어드레스 전극(113) 중 적어도 하나로 소정의 신호가 공급되면 방전셀 내에서는 방전이 발생할 수 있다. 이와 같이, 방전셀 내에서 방전이 발생하게 되면, 방전셀 내에 채워진 방전 가스에 의해 자외선이 발생할 수 있고, 이러한 자외선이 형광체층(114)의 형광체 입자에 조사될 수 있다. 그러면, 자외선이 조사된 형광체 입자가 가시광선을 발산함으로써 플라즈마 디스플레이 패널(100)의 화면에는 소정의 영상이 표시될 수 있는 것이다.
도 2 내지 도 3은 전극에 대해 보다 상세히 설명하기 위한 도면이다. 여기서는, 스캔 전극(102) 및 서스테인 전극(103)의 경우에 한정하여 설명하지만, 이하의 내용은 어드레스 전극(113)의 경우에도 해당될 수 있다.
도 2에는 전면기판(101)의 상부에 배치되는 스캔 전극(102) 및 서스테인 전극(103)이 도시되어 있다.
여기서, 스캔 전극(102)과 서스테인 전극(103)은 박막(Thin Film) 전극일 수 있다.
박막 전극(102, 103)은 일반적으로 수 마이크로미터(㎛)의 두께를 갖는 후막(Thick Film) 전극과 대비되는 것으로서, 그 두께(t1)가 대략 1 마이크로미터(㎛)이하인 전극을 의미할 수 있다.
이와 같이, 스캔 전극(102)과 서스테인 전극(103)을 박막 형태로 형성하게 되면, 스캔 전극(102)과 서스테인 전극(103) 자체가 광을 투과할 수 있게 되고, 이에 따라 인듐주석산화물(Indium Tin Oxide : ITO) 재질과 같이 상대적으로 고가이면서 실질적으로 투명한 재질을 사용하지 않아도 무방할 수 있다. 따라서 스캔 전극(102)과 서스테인 전극(103)의 제조 단가를 줄일 수 있는 것이다.
아울러, 스캔 전극(102)과 서스테인 전극(103)은 은(Ag) 재질을 포함하고, 바람직하게는 스캔 전극(102)과 서스테인 전극(103)은 실질적으로 은 재질로 구성될 수 있다.
여기서, 스캔 전극(102)과 서스테인 전극(103)이 실질적으로 은(Ag) 재질로 구성된다는 것의 의미는 스캔 전극(102) 및 서스테인 전극(103)에 유효량이상의 금(Au), 알루미늄(Al) 등의 다른 전도성 금속 재질이 포함되지 않는다는 것을 의미할 수 있다. 만약, 스캔 전극(102) 및 서스테인 전극(103)에 미량의 산소(O2) 등의 다른 재질이 포함되는 경우에는 이러한 미량의 재질들은 단순히 불순물일 뿐이므로, 이러한 경우에도 스캔 전극(102)과 서스테인 전극(103)이 실질적으로 은(Ag) 재질로만 구성된다고 할 수 있다.
이와 같이, 스캔 전극(102) 및 서스테인 전극(103)이 박막 전극으로서, ITO 의 실질적으로 투명한 재질을 포함하지 않는 ITO-Less전극인 것이다.
아울러, 스캔 전극(102)과 서스테인 전극(103)은 단층(Single Layer) 구조일 수 있다. 이러한 경우에는, 스캔 전극(102)과 서스테인 전극(103)의 제조 공정이 단순해질 수 있어서 제조 공정에 소요되는 시간 및 제조 단가를 줄일 수 있다.
예를 들어, ITO 재질과 은(Ag) 재질을 복수층 증착하여 박막 전극을 형성한다고 가정하여 보자.
이러한 경우에는, ITO 재질의 사용으로 인해 그 제조 단가가 높을 뿐만 아니라, ITO 증착공정과 은(Ag) 증착공정을 반복적으로 수행해야 하기 때문에 제조 공정에 소요되는 시간 및 그에 따른 제조 단가가 급격히 상승할 수 있다.
따라서 제조 공정에 소요되는 시간 및 제조 단가를 저감시키기 위해 스캔 전극(102)과 서스테인 전극(103)을 단층 박막 전극으로 형성하는 것이 바람직할 수 있는 것이다.
한편, 상기와 같이 스캔 전극(102)과 서스테인 전극(103)을 은(Ag)을 이용하 여 박막 전극 형태로 형성하는 경우에는 스캔 전극(102)과 서스테인 전극(103)의 투과율을 충분히 높은 수준으로 유지하는 것이 바람직할 수 있다.
이를 위해 도 3의 (a)와 같이 스캔 전극(102)과 서스테인 전극(103)의 두께(t1)를 충분히 얇게 하는 것이 바람직할 수 있다.
이와 같이, 박막 전극인 스캔 전극(102)과 서스테인 전극(103)의 두께를 얇게 한다면, 비록 스캔 전극(102)과 서스테인 전극(103)이 은(Ag) 재질로 구성된다고 하더라도 충분한 광 투과율을 가질 수 있다.
그러나 도 3의 (b)와 같이 스캔 전극(102)과 서스테인 전극(103)의 두께(t2)가 과도하게 두꺼운 경우에는 광 투과율이 과도하게 낮아짐으로써 패널의 개구율이 과도하게 낮아질 수 있다. 이러한 경우에는, 패널의 휘도 특성이 과도하게 악화될 수 있다. 이러한 도 3의 (b)의 경우는 스캔 전극(102)과 서스테인 전극(103)이 박막 전극이 아니고, 후막 전극일 수 있다.
반면에, 박막 전극인 스캔 전극(102)과 서스테인 전극(103)의 광 투과율만을 고려하여 그 두께를 과도하게 얇게 하는 경우에는, 물론 스캔 전극(102)과 서스테인 전극(103)의 광 투과율을 높여 패널의 휘도 특성을 향상시키는 것은 가능하나, 스캔 전극(102)과 서스테인 전극(103)의 전기 저항이 과도하게 높아짐으로써 구동 효율이 과도하게 저하될 수 있다.
따라서 스캔 전극(102)과 서스테인 전극(103)을 박막 전극 형태로 형성하는 경우에는 스캔 전극(102)과 서스테인 전극(103)의 광 투과율을 적정 수준으로 유지하면서도 스캔 전극(102)과 서스테인 전극(103)의 전기 저항이 과도하게 높아지지 않도록 하기 위해 그 두께를 적절히 조절할 필요가 있다.
이에 대해 첨부된 표 1과 도 4를 참조하여 살펴보면 아래와 같다.
도 4는 박막 전극의 두께와 투과율의 관계에 대해 설명하기 위한 도면이다.
이하의 표 1에서 ◎ 표시는 박막 전극의 투과율이 충분히 높은 수준이거나 전기 저항이 충분히 작아서 매우 양호하다는 의미이고, X 표시는 그 반대로 매우 불량함을 나타낸다. 아울러, △ 표시는 투과율의 측면에서 박막 전극의 투과율이 허용 범위이지만, 관찰자의 취향에 따라 영상의 휘도가 상대적으로 낮은 것으로 평가될 수도 있기 때문에 상대적으로 양호하다는 의미이다. 아울러, △ 전기 저항의 측면에서 박막 전극의 전기 저항이 허용 범위이지만, 특정 패턴의 입력, 주변 온도 등의 주위 변수에 따라 구동 효율이 저하될 수 있는 가능성이 여전히 남아 있어서 상대적으로 양호하다는 의미이다.
Figure 112008086780944-PAT00001
- 표 1 -
표 1에서와 같이 박막 전극의 투과율의 측면에서는 박막 전극의 두께가 대략 160㎚인 경우에는 매우 불량함을 알 수 있다.
이러한 경우에는, 박막 전극의 두께가 과도하게 두껍기 때문에 박막 전극이 입사되는 광을 어느 정도를 투과하더라도 그 투과 정도가 미미할 수 있고, 이에 따라 패널의 휘도 특성이 과도하게 저하될 수 있다.
반면에, 박막 전극의 투과율의 측면에서는 박막 전극의 두께가 대략 30㎚~100㎚인 경우에는 매우 양호함을 알 수 있다.
이러한 경우에는, 박막 전극의 투과율이 충분히 높아서 패널의 휘도 특성이 매우 양호할 수 있다.
아울러, 박막 전극의 투과율의 측면에서는 박막 전극의 두께가 대략 120㎚인 경우에는 상대적으로 양호함을 알 수 있다.
한편, 박막 전극의 투과율의 측면에서는 박막 전극의 두께가 대략 10㎚~20㎚인 경우에는 박막 전극의 전기 저항이 과도하게 높아질 수 있어서 매우 불량하기 때문에 박막 전극의 투과율의 측면은 고려하지 않았다.
상기한 박막 전극의 투과율과 박막 전극의 두께의 관계를 개략적으로 살펴보면 도 4와 같이 박막 전극의 두께가 증가하면 투과율은 반대로 감소하는데, 박막 전극의 두께가 대략 120㎚를 초과하게 되면, 투과율의 감소 정도가 급격해질 수 있다.
다음, 박막 전극의 전기 저항의 측면에서는 박막 전극의 두께가 대략 10㎚~20㎚인 경우에는 매우 불량함을 알 수 있다.
이러한 경우에는, 박막 전극의 단면적이 과도하게 작을 수 있고, 이에 따라 박막 전극의 전기 저항이 과도하게 높아져서 구동효율이 악화될 수 있다.
반면에, 박막 전극의 전기 저항의 측면에서는 박막 전극의 두께가 대략 50㎚~120㎚인 경우에는 매우 양호할 수 있다.
이러한 경우에는, 박막 전극의 단면적이 충분히 넓어서 전기 저항값을 충분히 낮출 수 있고, 이에 따라 구동 효율의 악화를 방지할 수 있다.
아울러, 박막 전극의 전기 저항의 측면에서는 박막 전극의 두께가 대략 30㎚인 경우에는 상대적으로 양호할 수 있다.
한편, 박막 전극의 전기 저항의 측면에서는 박막 전극의 두께가 대략 160㎚인 경우에는 박막 전극의 투과율이 과도하게 낮아질 수 있어서 매우 불량하기 때문에 박막 전극의 전기 저항의 측면은 고려하지 않았다.
이상의 표 1의 데이터를 고려하면, 박막 전극의 두께는 30~120㎚의 범위가 가능할 수 있고, 바람직하게는 50~100㎚일 수 있다.
도 5 내지 도 7은 비교 예에 대해 설명하기 위한 도면이다.
도 5는 제 1 비교 예의 일례이다.
도 5를 살펴보면, 제 1 비교 예에서는 본 발명과 같이 스캔 전극(102)과 서스테인 전극(103)을 박막 전극으로 형성하지 않고, 앞선 도 3의 (b)와 같이 후막 전극으로 형성할 수 있다. 이러한 경우에도, 은(Ag) 재질이 사용될 수 있다.
이러한 경우에는, 스캔 전극(102)과 서스테인 전극(103)이 광을 실질적으로 투과하기 어렵기 때문에 그 폭을 상대적으로 작게 해야 한다. 만약, 스캔 전 극(102)과 서스테인 전극(103)을 후막 전극으로 형성한 경우에도 본 발명과 같이 스캔 전극(102)과 서스테인 전극(103)의 폭을 과도하게 넓게 한다면, 개구율이 과도하게 낮아져서 패널의 휘도 특성이 과도하게 저하될 수 있다.
아울러, 스캔 전극(102)과 서스테인 전극(103)을 후막 전극으로 형성하는 경우에는 스캔 전극(102)과 서스테인 전극(103)이 입사되는 광을 투과시키지 못하고 반사할 수 있다.
이에 따라, 스캔 전극(102)과 서스테인 전극(103)을 후막 전극으로 형성하는 경우에는 스캔 전극(102)과 서스테인 전극(103)에 의한 반사광을 방지하기 위해 스캔 전극(102) 및 서스테인 전극(103)과 전면 기판(101)의 사이에 블랙층(400, 410)을 추가로 더 배치해야 한다. 이러한 블랙층(400, 410)의 추가에 따라 제 1 비교 예에서는 제조 단가가 상승할 수 있다.
반면에, 본 발명에서는 스캔 전극(102)과 서스테인 전극(103)을 박막 전극으로 충분히 얇게 형성하기 때문에 스캔 전극(102)과 서스테인 전극(103)의 광 투과율을 충분히 높은 수준일 수 있고, 이에 따라 앞선 도 2의 경우와 같이 스캔 전극(102) 및 서스테인 전극(103)과 전면 기판(101)의 사이에는 블랙층(Black Layer)이 생략될 수 있다. 이에 따라, 제조 단가의 상승을 억제할 수 있다.
다음, 도 6은 제 2 비교 예의 일례가 도시되어 있다.
도 6을 살펴보면, 제 2 비교 예에서는 본 발명과 같이 스캔 전극(102)과 서스테인 전극(103)을 박막 전극으로 형성하지 않고, 스캔 전극(102)과 서스테인 전극(103)을 ITO 재질의 투명 전극(102a, 103a)과 투명 전극(102a, 103a)의 상부에 배치되는 버스 전극(102b, 103b)으로 구성할 수 있다.
이러한 경우에는, 투명 전극(102a, 103a)의 광 투과율이 우수하기 때문에 개구율을 향상시키는 것은 가능하다.
그러나 이러한 제 2 비교 예의 구조를 구현하기 위해서는 도 7의 경우와 같은 제조 공정을 거쳐야 한다.
상세하게는, 도 7의 경우와 같이 먼저 전면기판(101)에 ITO 재질을 도포(S600)하여 ITO층을 형성한다.
이후, ITO층을 패터닝(Patterning)할 수 있다(S610).
이러한 패터닝 공정(S610)에서는 ITO층의 상부에 소정의 패턴이 형성된 포토 마스크(Photo Mask)를 배치하고, 포토 마스크를 이용하여 ITO층을 노광할 수 있다. 여기서, ITO층을 노광하기 위해 ITO층의 상부에 포토레지스트(Photo-Resist)층을 형성하는 것이 가능하다.
이후에 노광된 ITO층을 샌드블라스트 또는 에칭 등의 방법으로 식각할 수 있다(S670).
또는, 상기한 현상 공정을 거치지 않고 레이저를 이용하여 ITO층을 패터닝하는 것도 가능할 수 있다.
이후, 다시 은(Ag) 재질을 식각된 ITO층 상부에 도포(S630)하여 은(Ag)층을 형성할 수 있다. 그리고 은(Ag) 층을 패터닝(S640)하고, 이후 패터닝된 은(Ag) 층을 에칭(S650)할 수 있다.
이와 같이, 제 2 비교 예에서는 ITO 재질을 사용하여 투명 전극(102a, 103a) 을 형성해야 하기 때문에 제조 공정의 수가 많고 복잡하며, 아울러 제조 공정에 소요되는 시간이 길어질 수 있다. 그러면, 제조 단가가 급격히 상승할 수 있다.
반면에, 본 발명은 단순히 전면 기판(101)의 상부에 스퍼터링(Sputtering), 분자선 증착법(Molecular Beam Epitaxy : MBE)을 이용하여 은(Ag) 재질을 얇게 증가하는 방법으로 스캔 전극(102)과 서스테인 전극(103)을 형성할 수 있다. 즉, 본 발명은 제 2 비교 예와 비교하여 ITO 재질의 도포, 패터닝 공정 등이 생략될 수 있는 것이다.
이에 따라, 제조 공정에 소요되는 시간이 감소할 수 있으며 그 제조 단가도 저감될 수 있는 것이다.
도 8 내지 도 9는 박막 전극의 형태에 대해 설명하기 위한 도면이다.
먼저, 도 8을 살펴보면 박막 전극인 스캔 전극(102)과 서스테인 전극(103)은 전기 저항을 충분히 낮추기 위해서 스트라이프(Stripe) 형태를 갖는 것이 바람직할 수 있다.
만약, 특정한 패턴(Pattern)을 스캔 전극(102)과 서스테인 전극(103)에 형성한다며, 그 패턴에 따른 효과를 획득하는 것은 가능하나, 박막 전극의 특성으로 인해 스캔 전극(102)과 서스테인 전극(103)의 전기 저항이 증가하여 구동 효율이 오히려 감소할 수 있다. 따라서 스캔 전극(102)과 서스테인 전극(103)은 그 면적을 최대한 넓게 할 수 있는 스트라이프 타입으로 형성하는 것이 바람직할 수 있는 것이다.
아울러, 스캔 전극(102)과 서스테인 전극(103)을 박막 전극으로 형성하는 경 우에 전극 면적을 최대한 넓게 하여 전기 저항을 줄이기 위해, 도 9의 경우와 같이 격벽(112)에 의해 구획된 하나의 방전셀 내에서 스캔 전극(102)과 서스테인 전극(103)이 차지하는 부분의 면적을 하나의 방전셀의 면적 대비 충분히 넓게 하는 것이 바람직할 수 있다.
예를 들면, 스캔 전극(102)과 서스테인 전극(103)이 차지하는 부분의 면적을 하나의 방전셀의 면적 대비 대략 80~90%정도로 설정하는 것이 가능할 수 있다.
아울러, 방전셀 내에서 스캔 전극(102)과 서스테인 전극(103)의 면적을 넓게 하면서도 스캔 전극(102)과 서스테인 전극(103) 간의 간격(G)을 충분히 작게 하는 것이 바람직할 수 있다. 그러면, 박막 전극인 스캔 전극(102)과 서스테인 전극(103)의 전기 저항이 높아지더라도 안정적인 방전을 수행할 수 있다.
도 10은 박막 전극 상부에 버스 전극을 형성하는 경우의 일례를 설명하기 위한 도면이다.
도 10을 살펴보면, 스캔 전극(102)과 서스테인 전극(103)은 박막 전극(1000, 1010)과 박막 전극(1000, 1010)의 상부에 배치되는 버스 전극(102b, 103b)을 포함할 수 있다.
이와 같이, 박막 전극(1000, 1010)의 상부에 버스 전극(102b, 103b)을 배치하게 되면, 버스 전극(102b, 103b)이 박막 전극(1000, 1010)의 상대적으로 높은 전기 저항에 따른 구동 효율의 저하를 보상할 수 있다.
여기서, 박막 전극(1000, 1010)과 버스 전극(102b, 103b)은 실질적으로 동일한 재질로 구성될 수 있다. 바람직하게는, 박막 전극(1000, 1010)과 버스 전 극(102b, 103b)은 모두 은(Ag) 재질로 이루어질 수 있다.
아울러, 박막 전극(1000, 1010)은 광 투과율을 높이기 위해 그 두께(t3)가 상대적으로 얇은 것이 바람직할 수 있고, 반면에 버스 전극(102b, 103b)은 스캔 전극(102)과 서스테인 전극(103)의 전기 전도도를 높이기 위해 그 두께(t4)가 충분히 두꺼운 것이 바람직할 수 있다. 이를 위해, 버스 전극(102b, 103b)의 두께(t4)는 박막 전극(1000, 1010)의 두께(t3)보다 두꺼울 수 있다.
아울러, 박막 전극(1000, 1010)은 광 투과율이 상대적으로 높기 때문에 그 폭(t5)을 넓게 하여도 무방하다. 그리고 박막 전극(1000, 1010)의 폭(t5)을 넓게 하는 것이 스캔 전극(102)과 서스테인 전극(103)의 전기 저항값을 줄이는데 도움이 될 수 있다.
반면에, 버스 전극(102b, 103b)의 경우에는 그 폭(t6)이 과도하게 넓게 되면 스캔 전극(102) 및 서스테인 전극(103)의 전기 저항을 줄여 구동효율을 향상시킬 수 있으나, 개구율이 과도하게 저하됨으로써 오히려 패널의 휘도 특성이 저하될 수 있다.
따라서 박막 전극(1000, 1010)의 폭(t5)은 버스 전극(102b, 103b)의 폭(t6)보다 넓은 것이 바람직할 수 있다.
또한, 버스 전극(102b, 103b)에 의한 반사광의 발생을 방지하기 위해 박막 전극(1000, 1010)과 버스 전극(102b, 103b)의 사이에는 블랙층(1020, 1030)이 더 배치되는 것이 바람직할 수 있다.
이러한 도 10의 구조를 앞선 도 6의 제 2 비교 예와 비교하면, 스캔 전 극(102)과 서스테인 전극(103)에서 박막 전극(1000, 1010)이 앞선 도 6의 투명전극(102a, 103a)을 대체하는 것으로 볼 수 있다.
아울러, 도 6의 제 2 비교 예에서 투명전극(102a, 103a)의 재질로 사용되는 ITO는 은(Ag)에 비해 높은 단가를 가지며, 이에 따라 패널의 전체 단가를 상승시키는 원인이 될 수 있다.
반면에, 도 10의 구조에서는 ITO를 생략하고, 박막 전극(1000, 1010)으로 대체하기 때문에 제조 단가를 상대적으로 낮게 할 수 있는 것이다.
아울러, 도 10의 구조에서는 박막 전극(1000, 1010)과 버스 전극(102b, 103b)이 동일한 재질, 바람직하게는 은(Ag) 재질로 구성될 수 있기 때문에 동일한 제조 장비를 이용하여 박막 전극(1000, 1010)과 버스 전극(102b, 103b)를 모두 형성할 수 있다. 따라서 제조 공정상 더욱 유리할 수 있는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 2 내지 도 3은 전극에 대해 보다 상세히 설명하기 위한 도면.
도 4는 박막 전극의 두께와 투과율의 관계에 대해 설명하기 위한 도면.
도 5 내지 도 7은 비교 예에 대해 설명하기 위한 도면.
도 8 내지 도 9는 박막 전극의 형태에 대해 설명하기 위한 도면.
도 10은 박막 전극 상부에 버스 전극을 형성하는 경우의 일례를 설명하기 위한 도면.

Claims (10)

  1. 기판; 및
    상기 기판에 배치되는 박막 전극;
    을 포함하는 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 박막 전극은 서로 나란하게 배치되는 스캔 전극 및 서스테인 전극이고, ITO-Less전극인 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 박막 전극과 상기 기판의 사이에는 블랙층(Black Layer)이 생략되는 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 박막 전극은 은(Ag) 재질을 포함하는 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 박막 전극의 두께는 50~100㎚인 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 박막 전극은 단층(Single Layer) 구조인 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 박막 전극은 스트라이프(Stripe) 형태를 갖는 디스플레이 패널.
  8. 기판; 및
    상기 기판에 배치되는 박막 전극; 및
    상기 박막 전극의 상부에 배치되고, 상기 박막 전극보다 두께가 두껍고, 폭이 작은 버스 전극;
    을 포함하는 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 버스 전극과 상기 박막 전극 사이에는 블랙층이 더 배치되는 디스플레이 패널.
  10. 제 8 항에 있어서,
    상기 버스 전극은 상기 박막 전극과 동일한 재질로 구성되는 디스플레이 패널.
KR1020080128704A 2008-12-17 2008-12-17 디스플레이 패널 KR20100070105A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080128704A KR20100070105A (ko) 2008-12-17 2008-12-17 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128704A KR20100070105A (ko) 2008-12-17 2008-12-17 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20100070105A true KR20100070105A (ko) 2010-06-25

Family

ID=42367976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128704A KR20100070105A (ko) 2008-12-17 2008-12-17 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20100070105A (ko)

Similar Documents

Publication Publication Date Title
KR20040030641A (ko) 플라즈마 디스플레이 패널과 그 제조방법
US20050280368A1 (en) Plasma display panel (PDP)
KR100556475B1 (ko) 플라즈마 디스플레이 패널
JP3476224B2 (ja) プラズマディスプレイパネルの製造方法
US6541913B1 (en) Flat display apparatus
US20070247057A1 (en) Image display device
JP2848278B2 (ja) カラープラズマディスプレイパネルおよびその製造方法
KR20100070105A (ko) 디스플레이 패널
KR20030018277A (ko) 플라즈마 디스플레이 패널
US7541741B2 (en) Plasma display panel with sustain electrodes accommodating brightness
JP4375113B2 (ja) プラズマディスプレイパネル
KR100362057B1 (ko) 플라즈마 디스플레이 패널
JP3846636B2 (ja) プラズマディスプレイパネル及びその製造方法
JP3946241B2 (ja) プラズマディスプレイパネル及びその製造方法
KR100726643B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100705270B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법
JP2003217461A (ja) プラズマディスプレイ装置
US20090039783A1 (en) Display panel
JP4162692B2 (ja) プラズマディスプレイパネル
KR100830335B1 (ko) 전극 시트, 그의 제조 방법 및 그를 구비하는 플라즈마디스플레이 패널
KR100844838B1 (ko) 플라즈마 디스플레이 패널 및 그의 유지전극쌍 제조방법
JP4314983B2 (ja) プラズマディスプレイパネル
JP2004220925A (ja) 電界放出型ディスプレイの前面板およびその製造方法
US20070228975A1 (en) Plasma display panel
US20070152585A1 (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination