KR20100066327A - 자동 이득 제어 장치와 방법 - Google Patents

자동 이득 제어 장치와 방법 Download PDF

Info

Publication number
KR20100066327A
KR20100066327A KR1020090070627A KR20090070627A KR20100066327A KR 20100066327 A KR20100066327 A KR 20100066327A KR 1020090070627 A KR1020090070627 A KR 1020090070627A KR 20090070627 A KR20090070627 A KR 20090070627A KR 20100066327 A KR20100066327 A KR 20100066327A
Authority
KR
South Korea
Prior art keywords
digital
gain control
signal
gain
received signal
Prior art date
Application number
KR1020090070627A
Other languages
English (en)
Other versions
KR101186183B1 (ko
Inventor
강헌식
박재우
유광현
송경희
이석규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20100066327A publication Critical patent/KR20100066327A/ko
Application granted granted Critical
Publication of KR101186183B1 publication Critical patent/KR101186183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 자동 이득 제어(Automatic Gain Control) 장치와 방법에 관한 것으로, 더욱 상세하게는 반 이중(Half Duplex) 통신 시스템에서의 자동 이득 제어 장치와 방법에 관한 것이다.
본 발명에 따른 장치는, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와; 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와; 송신 경로 상에 위치하며 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와; 이득 제어 신호를 가변 이득 증폭기로 전달하는 디 멀티플렉서와; 수신 모드일 경우에 멀티플렉서가 송신 경로 상의 DAC와 연결되도록 하고, 디 멀티플렉서가 가변 이득 증폭기와 연결되도록 하는 제어부를 포함한다.
Figure P1020090070627
자동 이득 제어(Automatic Gain Control), 반 이중(Half Duplex) 통신 시스 템, DAC(Digital Analog Converter).

Description

자동 이득 제어 장치와 방법{APPARATUS AND METHOD FOR AUTOMATIC GAIN CONTROL}
본 발명은 자동 이득 제어(Automatic Gain Control) 장치와 방법에 관한 것으로, 더욱 상세하게는 반 이중(Half Duplex) 통신 시스템에서의 자동 이득 제어 장치와 방법에 관한 것이다.
본 발명은 지식경제부의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[2006-S-014-03, 200Mbps급 IEEE 802.11n 모뎀 및 RF 칩셋 개발].
무선 통신 시스템에서는 채널 환경에 따라 수신신호의 크기가 달라진다. 이런 경우, 수신단 내부의 장치들이 동작할 수 있는 동작 범위(Dynamic Range) 내에 있지 않을 경우 전체 수신단 성능에 상당한 영향을 준다. 따라서, 이러한 문제점을 개선하기 위해 일반적으로 무선 통신 시스템에서는 자동 이득 제어(Automatic Gain Control) 장치를 사용하고 있다.
이러한 자동 이득 제어 장치의 기능은 크게 두 가지이다. 하나는 수신단 내 부에 있는 동기 복원(timing recovery), 반송파 획득(carrier recovery), 등화기(equalizer)와 같은 장치들의 안정적인 동작을 보장하는 기능이고, 다른 하나는 수신신호의 크기를 원하는 수준으로 유지함으로서 수신단 전체의 성능에 있어서의 손실을 줄이는 기능이다.
도 1은 일반적인 아날로그 제어방식의 자동 이득 제어 장치의 블록 구성도이다.
도 1을 참조하면, 일반적인 자동 이득 제어 장치는, 아날로그 신호 처리부(100)와 자동 이득 제어부(150)로 구성된다.
아날로그 신호 처리부(100)는, 수신신호에 대해여 일련의 아날로그 신호 처리를 담당한다.
이러한 아날로그 신호 처리부(100)는, 제 1 아날로그 신호 처리 블록(Analog Signal Processing Block 1)(110), 가변 이득 증폭기(AGC Amplifier)(120), 제 2 아날로그 신호처리 블록(Analog Singal Processing Block 2)(130)으로 구성된다.
제 1 아날로그 신호 처리 블록(110)은, 입력되는 수신신호를 증폭하는 증폭기, 증폭된 수신신호에서 원하는 대역의 수신신호만을 필터링하는 대역 통과 필터 및 필터링된 수신신호의 주파수를 변환하는 주파수 변환기를 포함한다.
가변 이득 증폭기(120)는, 자동 이득 제어부(200)에서 계산되어 출력된 이득 조절 전압에 따라 제 1 아날로그 신호 처리 블록(110)을 통과한 수신신호의 증폭도를 변화시킨다.
제 2 아날로그 신호처리 블록(130)은, 가변 이득 증폭기(120)를 통과한 수신 신호를 필터링하는 저역 통과 필터와 필터링된 아날로그 수신신호를 디지털 수신신호로 전환하는 ADC(Analog Digital Converter)를 포함한다.
자동 이득 제어부(150)는, 아날로그 신호 처리부(100)로 입력되는 수신신호의 크기를 조절한다.
이러한 자동 이득 제어부(150)는, 레벨 감지기(Level Detector)(160), 저역 통과 필터(Low Pass Filter)(170), 감산기(180), 곱셈기(190)로 구성된다.
레벨 감지기(160)는 아날로그 신호 처리부(100)를 통과한 수신신호를 입력받고, 입력된 수신신호를 제곱하여 출력한다. 따라서, 이러한 레벨 감지기(160)에서 출력된 신호는 상기 수신신호의 전력신호와 같다. 이러한 레벨 감지기(160)는 전파 정류기(Full-wave Rectifier)로 구현될 수 있다.
저역 통과 필터(170)는 일반적으로 시간 영역에서 적분기의 기능을 가지므로, 상기 레벨 감지기(160)에서 출력된 전력신호를 입력받아 입력된 전력신호의 평균값을 출력한다.
감산기(180)는 기준 전압(Reference Voltage)과 저역 통과 필터(170)에서 출력된 전력신호의 평균값의 차이, 즉 에러신호를 구하여 출력한다.
곱셈기(190)는 감산기(180)에서 출력된 에러신호를 입력받고, 입력된 에러신호에 루프 이득 상수(Loop Gain Constant)를 곱한 신호를 출력한다. 출력되는 신호는 아날로그 신호 처리부(100)의 가변 이득 증폭기(120)의 이득 조절 신호로서 이용된다.
이러한 자동 이득 제어 장치의 시간 응답 특성은 저역 통과 필터(170)의 대 역폭에 의해 결정된다. 저역 통과 필터(170)의 대역폭이 좁을수록 시간 응답 특성은 오래 걸리고, 대역폭이 넓을수록 짧은 시간 안에 원하는 오차 범위내로 수신신호의 이득을 조정할 수 있다. 버스트 신호를 사용하는 고속 데이터 통신 시스템의 경우에는 빠른 시간 안에 이득을 조절해야만 한다. 따라서, 일반적인 자동 이득 제어 장치를 고속 데이터 통신 시스템에 사용할 경우에는 저역 통과 필터의 대역폭을 크게 하여야 한다. 하지만, 대역폭을 크게 할 경우에는 아날로그 신호 처리부(100)를 통과한 수신신호의 저주파 성분의 신호들도 저역 통과 필터(170)를 통과하게 된다. 이럴 경우, 감산기(180)에서는 정확한 에러신호를 출력할 수 없고, 결과적으로 자동 이득 제어 장치에서는 원하는 수신신호의 레벨을 얻을 수 없다.
도 2는 일반적인 디지털 제어방식의 자동 이득 제어 장치의 블록 구성도이다.
도 2를 참조하면, 일반적인 자동 이득 제어 장치는, 아날로그 신호 처리부(200)와 베이스밴드 모뎀(Baseband Modem)(250)으로 구성된다.
아날로그 신호 처리부(200)는 도 1에 도시된 제 1 아날로그 신호 처리 블록(110), 가변 이득 증폭기(120) 및 제 2 아날로그 신호 처리 블록(130)을 그대로 포함하고, 더하여 DAC(Digital Analog Converter)(240)를 구비한다.
이러한 일반적인 자동 이득 제어 장치도 수신신호의 크기를 일정하게 하기 가변 이득 증폭기를 이용하고 있으며, 이를 위해, 베이스밴드 모뎀(250) 내의 아날로그 신호 처리 블록(260)에서 별도의 이득 조정용 DAC를 사용하거나 아날로그 신호 처리부(200)에서 별도의 DAC(240)를 사용한다.
한편, 반 이중(Half Duplex) 통신이란, 유선 또는 무선으로 접속된 두 장치 사이에서 교대로 데이터를 교환하는 통신 방식을 말한다. 즉, 이러한 반 이중 통신 방식은 데이터의 송수신이 동시에 이루어지지 않는 것으로 송신 시에는 수신동작이 일어나지 않으며 수신시에는 송신동작이 이루어지지 않는다. 이러한 반 이중 통신 방식을 사용하는 무선 통신 시스템에서도 도 1 내지 도 2에 도시된 자동 이득 제어 장치를 사용하고 있다. 특히, 도 2에 도시된 디지털 제어방식을 주로 이용하고 있다.
반 이중 통신 시스템에서 도 2에 도시된 디지털 제어방식의 자동 이득 제어 장치를 사용하는 경우, 베이스밴드 모뎀(250)에서 제어 신호를 디지털 방식으로 전달하고 있으며, 이는 많은 수의 신호들(5 ~ 8 개의 신호)을 전달하게 된다. 이는 베이스밴드 모뎀(250)과 아날로그 신호 처리부(200) 사이의 인터페이스 신호가 많다는 의미이고, 따라서 전체 반 이중 통신 시스템의 복잡도를 높이며, 제조되는 칩의 비용이 커지는 문제가 있다.
따라서, 본 발명에서는, 반 이중 통신 시스템의 복잡도를 줄일 수 있는 자동 이득 제어 장치와 방법을 제공한다.
또한, 반 이중 통신 시스템이 적용되는 칩의 제조비용을 줄일 수 있는 자동 이득 제어 장치와 방법을 제공한다.
본 발명에 따른 장치는, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와; 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와; 송신 경로 상에 위치하며 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와; 이득 제어 신호를 가변 이득 증폭기로 전달하는 디 멀티플렉서와; 수신 모드일 경우에 멀티플렉서가 송신 경로 상의 DAC와 연결되도록 하고, 디 멀티플렉서가 가변 이득 증폭기와 연결되도록 하는 제어부를 포함한다.
또한, 본 발명에 따른 방법은, 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 방법으로서, 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 코드를 생성하는 과정과; 상기 생성된 디지털 이득 코드를 송신 경로로 제공하는 과정과; 송신 경로 상에서 디지털 이득 코드를 이득 제어 신호로 변환하는 과정과; 이득 제어 신호를 가변 이득 증폭기로 전달하는 과정을 포함한다.
본 발명에 따른 장치와 방법을 사용하면, 반 이중 통신 시스템의 복잡도를 줄일 수 있으며, 반 이중 통신 시스템이 적용되는 칩의 제조비용을 줄일 수 있는 이점이 있다.
이하 첨부된 도면을 참조하여 본 발명을 설명한다. 본 발명을 설명함에 있어 당업자에게 자명한 부분에 대하여는 본 발명의 요지를 흩뜨리지 않도록 생략하기로 한다. 또한 이하에서 설명되는 각 용어들은 본 발명의 이해를 돕기 위해 사용된 것일 뿐이며, 각 제조 회사 또는 연구 그룹에서는 동일한 용도임에도 불구하고 서로 다른 용어로 사용될 수 있음에 유의해야 한다.
도 3은 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 블록 구성도이다.
도 3을 참조하면, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치는, 아날로그 신호 처리부(300), 디지털 신호 처리부(400), 디지털 모뎀 송신기(Digital Modem Transmitter)(600), 디지털 멀티플렉서(500), DAC(700), 디지털 디 멀티플렉서(800),송신 신호 처리부(Tx Analog Signal Processing Block)(900)로 구성된다. 여기서, 디지털 모뎀 송신기(600), DAC(700) 및 송신 신호 처리부(900)는 송신할 신호를 처리하는 송신 경로 상에 존재하는 구성요소이다. 그러면 이하, 각 구성요소들을 구체적으로 살펴보도록 한다.
아날로그 신호 처리부(300)는 아날로그 입력 신호들(analog signal input), 즉, 입력 I 신호와 입력 Q 신호를 각각 처리하여 디지털 I 신호와 Q 신호를 출력한다. 이러한, 아날로그 신호 처리부(300)는 입력 신호들을 이득 제어 신호에 따라 증폭하여 입력 신호의 이득을 조절하는 가변 이득 증폭기(310), 증폭된 입력 신호들을 처리하는 수신 신호 처리부(320) 및 아날로그 입력 신호들을 디지털 신호들로 변환하는 ADC(330)로 구현될 수 있다. 여기서, 수신 신호 처리부(320)에는 가변 이득 증폭기(310)의 출력 신호들을 필터링하는 대역 통과 필터를 포함하여 구성된다.
ADC(330)는 수신 신호 처리부(320)에서 출력된 I 신호와 Q 신호를 각각 디지털 신호로 변환한다. 디지털 신호로 변환된 I 신호와 Q 신호는 디지털 신호 처리부(400)로 입력된다.
디지털 신호 처리부(400)는 디지털 I 신호와 Q 신호 각각의 디지털 이득 제어 코드를 생성한다. 여기서, 디지털 이득 제어 코드는 가변 이득 증폭기(310)의 이득 제어 신호의 디지털 코드이다. 이러한 디지털 신호 처리부(400)는 전력 감지기(Power Detector)(410), 이득 코드 발생부(Gain Code Generation Block)(420) 및 이득 제어 코드 발생부(GCC(Gain Control Code) Block)(430)으로 구현될 수 있다.
전력 감지부(410)는 입력되는 I 신호와 Q 신호의 평균전력을 계산한다. 평균전력을 계산하는 방법은, I 신호와 Q 신호를 각각 제곱하여 절대값을 취하면, I 신호와 Q 신호의 평균전력을 구할 수 있다. 여기서, I 신호와 Q 신호의 실수 성분 또는 허수 성분으로 평균전력을 구할 수 있다.
이득 코드 발생부(420)는 전력 감지부(410)에서 출력된 I 신호의 평균전력값 이 지시하는 n 비트의 이득 코드를 생성하고, 전력 감지부(410)에서 출력된 Q 신호의 평균전력값이 지시하는 n 비트의 이득 코드를 생성한다. 이러한 이득 코드들의 생성은 이득 코드 발생부(420)가 입력되는 전력값에 대응하는 이득 코드들을 미리 테이블 형태로 저장하고 있기에 가능하다. 즉, 입력되는 평균전력 값이 지시하는 이득 코드를 상기 테이블에서 찾고, 이를 출력하는 것이다.
이득 제어 코드 발생부(430)는, 이득 코드 발생부(420)에서 출력된 이득 코드들을 제공받는다. 그러면, 이득 제어 코드 발생부(430)는 이득 코드들 각각이 지시하는 전압(Vrms)을 계산하고, 계산된 전압과 미리 결정된 기준 전압의 차이를 계산한다. 그런 후, 계산된 전압 차가 지시하는 디지털 형태의 이득 제어 코드들을 생성한다. 생성되는 이득 제어 코드들을 I 신호에 대한 이득 제어 코드와 Q 신호에 대한 이득 제어 코드가 생성된다.
디지털 멀티플렉서(500)는, 이득 제어 코드 발생부(430)에서 생성된 I 신호와 Q 신호에 대한 이득 제어 코드들을 입력받는다. 그러면, 디지털 멀티플렉서(500)는 제어부(미도시)에서 생성된 제어 신호가 수신 제어 신호(Rx control signal)인 경우에 이득 제어 코드들을 송신 경로 상의 DAC(700)로 전달한다. 만약 송신 제어 신호(Tx control signal)인 경우에는 디지털 모델 송신기(600)에서 출력되는 송신 신호들(I, Q 신호)을 송신 경로 상의 DAC(700)로 제공한다.
DAC(700)는 디지털 멀티플렉서(500) 또는 디지털 모델 송신기(600)에서 출력되는 디지털 신호를 아날로그 신호로 변환한다. 그리고 변환된 아날로그 신호를 디지털 디 멀티플렉서(800)로 제공한다.
디지털 디 멀티플렉서(800)는 제어부(미도시)에서 생성된 제어 신호가 수신 제어 신호(Rx control signal)인 경우에는 DAC(700)에서 출력된 신호를 가변 이득 증폭기(310)로 제공하고, 송신 제어 신호(Tx conrol signal)인 경우에는 DAC(700)에서 출력된 신호를 송신 신호 처리부(900)로 제공한다.
한편, 도면에 도시하지 않은 제어부(미도시)는, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 송신 모드인지 수신 모드인지를 판단하고, 이에 대응하는 제어 신호를 디지털 멀티플렉서(500)와 디지털 디 멀티플렉서(800)로 제공한다.
그러면, 이하 도 2에 도시된 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 동작을 구체적으로 살펴보기로 한다.
본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 반 이중 통신 시스템에서 사용되고, 상기 반 이중 통신 시스템이 수신 모드로 동작하는 경우를 가정하여 설명하도록 한다.
본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치가 수신 모드에서 동작할 경우에는, 제어부(미도시)는 수신 모드임을 지시하는 제어 신호를 디지털 멀티플렉서(500)와 디지털 디 멀티플렉서(800)로 제공한다. 그러면 디지털 멀티플렉서(500)는 디지털 신호 처리부(400)에서 출력되는 디지털 신호를 송신 경로 상의 DAC(700)로 전달하고, 디지털 디 멀티플렉서(800)는 DAC(700)에서 출력되는 아날로그 신호를 가변 이득 증폭기(310)로 전달하도록 조정된다.
한편, 수신 모드 시, 아날로그 신호 처리부(330)를 입력되는 신호들 즉, 수 신신호들(I 신호, Q 신호)를 처리하는데, 수신신호들 각각은 먼저 가변 이득 증폭기(310)를 통과하여 증폭이 된다. 그러면, 수신 신호 처리부(320)는 증폭된 수신신호들을 필터링하여 출력한다. 출력된 신호들은 ADC(330)를 거쳐 디지털 신호들로 변환된다. 디지털 신호들로 변환된 I 신호와 Q 신호는 디지털 신호 처리부(400)로 입력되고, 여기서, I 신호와 Q 신호 각각은 이득 제어 코드들로 변환되어 출력된다. 출력된 이득 제어 코드들은 디지털 멀티플렉서(500)로 입력되고, 디지털 멀티플렉서(500)는 입력되는 이득 제어 코드들을 송신 경로 상의 DAC(700)로 전달한다. 그러면, DAC(700)는 전달된 이득 제어 코드들을 아날로그 형태의 이득 제어 신호들로 변환하여 디지털 디 멀티플렉서(800)로 제공한다. 디지털 디 멀티플렉서(800)는 이득 제어 신호들을 가변 이득 증폭기(310)로 전달한다. 그러면, 가변 이득 증폭기(310)는 입력되는 이득 제어 신호들에 따라 수신신호를 증폭하여 수신신호의 이득을 조절한다.
이와 같은, 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치는, 종래의 반 이중 통신 시스템에서 DAC를 송신 경로와 수신 경로 모두에서 사용하는 것과는 달리, 절반의 DAC만을 이용하여 반 이중 통신 시스템에서 사용하는 자동 이득 제어 장치를 구현할 수 있다. 따라서, 본 발명의 바람직한 실시 예에 따른 자동 이득 장치를 칩에 적용하였을 때, 복잡도를 크게 줄일 수 있고, 칩의 제조비용도 줄일 수 있는 이점이 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본 질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 일반적인 아날로그 방식의 자동 이득 제어 장치의 블록 구성도이다.
도 2는 일반적인 디지털 방식의 자동 이득 제어 장치의 블록 구성도이다.
도 3은 본 발명의 바람직한 실시 예에 따른 자동 이득 제어 장치의 블록 구성도이다.

Claims (10)

  1. 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하는 가변 이득 증폭기와 상기 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 장치에 있어서,
    상기 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 제어 코드를 생성하는 디지털 신호 처리부와,
    상기 생성된 디지털 이득 제어 코드를 송신 경로로 제공하는 멀티플렉서와,
    상기 송신 경로 상에 위치하며, 상기 디지털 이득 제어 코드를 상기 이득 제어 신호로 변환하는 DAC(Digital Analog Converter)와,
    상기 이득 제어 신호를 상기 가변 이득 증폭기로 전달하는 디 멀티플렉서와,
    수신 모드일 경우에 상기 멀티플렉서가 상기 송신 경로 상의 DAC와 연결되도록 하고, 상기 디 멀티플렉서가 상기 가변 이득 증폭기와 연결되도록 하는 제어부
    를 포함하는, 자동 이득 제어 장치.
  2. 제 1 항에 있어서, 상기 DAC는,
    상기 반 이중 통신 시스템이 송신 모드일 경우에 송신할 신호를 아날로그 신호로 변환하는, 자동 이득 제어 장치.
  3. 제 1 항에 있어서, 상기 디지털 신호 처리부는,
    상기 디지털 수신신호의 평균전력을 계산하는 전력 감지기와,
    상기 계산된 수신신호의 평균전력 값에 대응하는 이득 코드를 생성하는 이득 코드 발생부와,
    상기 생성된 이득 코드를 제공받고, 상기 이득 코드가 지시하는 전압값과 미리 결정된 기준 전압과의 차이를 계산하고, 상기 계산된 차이가 지시하는 상기 디지털 이득 코드를 생성하는 이득 제어 코드 발생부
    를 포함하는, 자동 이득 제어 장치.
  4. 제 3 항에 있어서, 상기 전력 감지기에서 계산된 평균전력은,
    상기 디지털 수신신호의 실수 성분의 순간전력인, 자동 이득 제어 장치.
  5. 제 3 항에 있어서, 상기 전력 감지기에서 계산된 평균전력은,
    상기 디지털 수신신호의 허수 성분의 순간전력인, 자동 이득 제어 장치.
  6. 수신 경로 상에 위치하며 이득 제어 신호에 따라 수신신호의 이득을 조절하 는 가변 이득 증폭기와 상기 가변 이득 증폭기를 통과한 수신신호를 디지털 수신신호로 변환하는 ADC(Analog Digital Converter)를 구비하는 반 이중 통신 시스템의 자동 이득 제어 방법에 있어서,
    상기 디지털 수신신호와 미리 결정된 기준 신호를 이용하여 디지털 이득 코드를 생성하는 과정과,
    상기 생성된 디지털 이득 코드를 송신 경로로 제공하는 과정과,
    상기 송신 경로 상에서 상기 디지털 이득 코드를 상기 이득 제어 신호로 변환하는 과정과,
    상기 이득 제어 신호를 상기 가변 이득 증폭기로 전달하는 과정과,
    을 포함하는, 자동 이득 제어 방법.
  7. 제 6 항에 있어서,
    상기 반 이중 통신 시스템이 송신 모드일 경우에 송신할 디지털 신호를 아날로그 신호로 변환하는, 자동 이득 제어 방법.
  8. 제 6 항에 있어서, 상기 디지털 이득 코드 생성 과정은,
    상기 디지털 수신신호의 평균전력을 계산하는 과정과,
    상기 계산된 수신신호의 평균전력 값에 대응하는 이득 코드를 생성하는 과정 과,
    상기 이득 코드가 지시하는 전압값과 미리 결정된 기준 전압과의 차이를 계산하고, 상기 계산된 차이가 지시하는 상기 디지털 이득 코드를 생성하는 과정
    을 포함하는, 자동 이득 제어 방법.
  9. 제 8 항에 있어서, 상기 계산된 평균전력은,
    상기 디지털 수신신호의 실수 성분의 순간전력인, 자동 이득 제어 방법.
  10. 제 8 항에 있어서, 상기 계산된 평균전력은,
    상기 디지털 수신신호의 허수 성분의 순간전력인, 자동 이득 제어 방법.
KR1020090070627A 2008-12-08 2009-07-31 자동 이득 제어 장치와 방법 KR101186183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080124311 2008-12-08
KR1020080124311 2008-12-08

Publications (2)

Publication Number Publication Date
KR20100066327A true KR20100066327A (ko) 2010-06-17
KR101186183B1 KR101186183B1 (ko) 2012-10-02

Family

ID=42365439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070627A KR101186183B1 (ko) 2008-12-08 2009-07-31 자동 이득 제어 장치와 방법

Country Status (1)

Country Link
KR (1) KR101186183B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502079B1 (ko) * 2011-07-05 2015-03-13 삼성탈레스 주식회사 오버샘플링을 이용한 자동이득 제어장치 및 이를 이용한 자동이득 제어방법
KR20170127335A (ko) * 2016-05-11 2017-11-21 삼성전자주식회사 디지털/아날로그 변환기 및 이를 포함하는 통신 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933361B2 (en) 2006-04-05 2011-04-26 Integrated System Solution Corp. Hybrid DC-offset reduction method and system for direct conversion receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502079B1 (ko) * 2011-07-05 2015-03-13 삼성탈레스 주식회사 오버샘플링을 이용한 자동이득 제어장치 및 이를 이용한 자동이득 제어방법
KR20170127335A (ko) * 2016-05-11 2017-11-21 삼성전자주식회사 디지털/아날로그 변환기 및 이를 포함하는 통신 장치

Also Published As

Publication number Publication date
KR101186183B1 (ko) 2012-10-02

Similar Documents

Publication Publication Date Title
US9287967B2 (en) Method, apparatus, and radio remote unit for transmitting wireless base band data
US10291381B2 (en) Co-time, co-frequency full-duplex terminal and system
US20170214512A1 (en) Co-frequency and co-time full duplex terminal for receiving and transmitting signal using common antenna and communication method thereof
EP1863183A4 (en) TRANSMISSION DEVICE, COMMUNICATION DEVICE AND MOBILE WIRELESS UNIT
CN107431531A (zh) 自主卫星自动增益控制
KR20140146655A (ko) 통신 정정을 위한 장치 및 방법
GB2363042A (en) Physical layer transceiver architecture for a home network station connected to a telephone medium
US6744316B2 (en) Method and apparatus far reduction of distortion in a transmitter
KR101186183B1 (ko) 자동 이득 제어 장치와 방법
EP2297850B1 (en) Wcdma agc receiver snr adjustment and signalling
CN103957019A (zh) 数字接收机的增益控制装置和方法
US10594280B2 (en) Method and device for generating received signal strength indication
JP5229094B2 (ja) 無線送受信装置
CN101359942B (zh) 功率控制模块和方法、及包含功率控制模块的收发设备
CN104283826A (zh) 一种数字补偿方法、装置及双工器
CN103857026B (zh) 下行信号处理装置及方法、信号处理系统及信号处理方法
CN102832896A (zh) 一种自动增益控制系统及方法
Maladkar et al. Design and implementation of automatic gain control unit for dual-mode Bluetooth
KR102159022B1 (ko) 간섭제거 중계장치 및 그 동작 방법
KR100644235B1 (ko) 직교 주파수 분할 다중 방식(ｏｆｄｍ)을 이용하는 무선랜시스템에서의 수신장치
JP3043656B2 (ja) ブースタ中継装置
TWI429208B (zh) 射頻前端電路
JP5074321B2 (ja) 無線通信装置
WO2013186826A1 (ja) デジタル放送送信装置およびエキサイタ
KR100365108B1 (ko) 수동 소자 상호 변조 왜곡 개선 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee