KR20100065025A - Fabrication method of thin film transistor and thin film transistor substrate - Google Patents
Fabrication method of thin film transistor and thin film transistor substrate Download PDFInfo
- Publication number
- KR20100065025A KR20100065025A KR1020090026256A KR20090026256A KR20100065025A KR 20100065025 A KR20100065025 A KR 20100065025A KR 1020090026256 A KR1020090026256 A KR 1020090026256A KR 20090026256 A KR20090026256 A KR 20090026256A KR 20100065025 A KR20100065025 A KR 20100065025A
- Authority
- KR
- South Korea
- Prior art keywords
- doped region
- substrate
- layer
- semiconductor layer
- insulating layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 139
- 239000012790 adhesive layer Substances 0.000 claims description 26
- 239000002861 polymer material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000004205 dimethyl polysiloxane Substances 0.000 description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002998 adhesive polymer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터의 기생 캐패시터를 감소시켜 교류 특성에서 스위칭 스피드가 향상시키기 위한 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor manufacturing method and a thin film transistor substrate for reducing the parasitic capacitor of the thin film transistor to improve the switching speed in the alternating current characteristics.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-024-01, 과제명: 모바일 플렉시블 입출력 플랫폼].The present invention is derived from a study performed as part of the IT source technology development project of the Ministry of Knowledge Economy and the Ministry of Information and Communication Research and Development. [Task management number: 2008-F-024-01, Task name: Mobile flexible input / output platform].
주로 플렉시블 전자 소자는 유기 박막 트랜지스터(Organic Thin Film Transistor: 이하, OTFT)를 이용하여 구현된다. 그러나, OTFT는 대기에 노출되었을 때 단축되는 수명과 구동 시 신뢰성이 떨어지는 문제점이 있다. 최근에는 수명과 신뢰성에 문제가 있는 OTFT의 대안으로 실리콘(Si) 기반의 박막 트랜지스터를 유리 기판이나 웨이퍼 기판에서 분리하여 플라스틱 기판으로 전이하는 기술이 제시되었다.The flexible electronic device is mainly implemented using an organic thin film transistor (OTFT). However, OTFT has a problem of shortening the lifespan when exposed to the atmosphere and inferior reliability in driving. Recently, as an alternative to OTFT, which has a problem of lifetime and reliability, a technology of separating a silicon (Si) based thin film transistor from a glass substrate or a wafer substrate and transferring it to a plastic substrate has been proposed.
종래의 전이 기술은 주로 유기 기판에서 박막 트랜지스터를 제조한 후 간접 적으로 박막 트랜지스터를 플라스틱 기판으로 옮기는 것이었다. 종래의 전이 기술은 박막 트랜지스터의 제조 공정이 모두 끝난 후 실행되어야 하므로, 대면적 전이가 어렵고 불량률이 높아진다. 이를 극복하기 위해, 박막 트랜지스터의 제조 공정 중 전이 기술을 실시하면, 게이트 전극과 소스 전극 및 드레인 전극 사이의 자기 정렬(self-aligned)이 불량해지므로, 소스 전극 또는 드레인 전극과 게이트 전극 사이의 기생 커패시터로 인해 교류 특성에서 박막 트랜지스터의 스위칭 스피드가 저하된다.Conventional transition techniques have primarily been to fabricate thin film transistors on organic substrates and then indirectly transfer the thin film transistors to plastic substrates. The conventional transition technique has to be performed after the manufacturing process of the thin film transistor is completed, so that the large area transition is difficult and the defect rate is high. To overcome this, if the transition technique is performed during the manufacturing process of the thin film transistor, the self-aligned between the gate electrode and the source electrode and the drain electrode is poor, so the parasitic between the source electrode or the drain electrode and the gate electrode is poor. Capacitors reduce the switching speed of thin film transistors in AC characteristics.
본 발명이 해결하고자 하는 과제는 자기 정렬이 개선되고 교류 특성에서 스위칭 스피드가 향상되는 박막 트랜지스터의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a thin film transistor in which self alignment is improved and switching speed is improved in AC characteristics.
본 발명이 해결하고자 하는 다른 과제는 상기 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터 기판을 제공하는 것이다.Another object of the present invention is to provide a thin film transistor substrate manufactured according to the thin film transistor manufacturing method.
상술한 과제를 해결하기 위하여, 본 발명에 따른 박막 트랜지스터의 제조 방법은 다음과 같다. 우선, 제1 기판 상의 희생층 상에 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 구비하는 반도체층을 형성한다. 다음, 상기 반도체층을 상기 제1 기판에서 분리하고, 제2 기판에 결합한다. 다음, 상기 제2 기판과 상기 반도체층 상에 절연층을 형성하고, 상기 절연층 상에 제1 포토레지스트층을 형성한다. 이후, 상기 제2 기판의 배면으로부터 상기 제1 도핑 영역과 상기 제2 도핑 영역을 마스크로 상기 제1 포토레지스트층을 노광하고 현상하여 제1 마스크 패턴을 형성한다. 다음, 상기 제1 마스크 패턴을 마스크로 상기 절연층 상에 상기 채널 영역과 중첩하는 게이트 전극을 형성하고, 상기 제1 도핑 영역과 상기 제2 도핑 영역 각각에 연결되는 소스 전극과 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.In order to solve the above problems, the manufacturing method of the thin film transistor according to the present invention is as follows. First, a semiconductor layer having a first doped region, a second doped region, and a channel region is formed on the sacrificial layer on the first substrate. Next, the semiconductor layer is separated from the first substrate and bonded to the second substrate. Next, an insulating layer is formed on the second substrate and the semiconductor layer, and a first photoresist layer is formed on the insulating layer. Thereafter, the first photoresist layer is exposed and developed from the back surface of the second substrate using the first doped region and the second doped region as a mask to form a first mask pattern. Next, a gate electrode overlapping the channel region is formed on the insulating layer using the first mask pattern as a mask, and a source electrode and a drain electrode connected to each of the first doped region and the second doped region are formed. Fabricate thin film transistors.
본 발명의 일 실시 예에 따르면, 상기 반도체층을 형성하는 과정은 다음과 같다. 우선, 상기 제1 기판 상에 절연 물질을 증착하여 희생층을 형성하고, 상기 희생층 상에 반도체 물질을 증착하여 반도체층을 형성한다. 다음, 상기 반도체층 상에 제2 마스크 패턴을 형성하고, 상기 제2 마스크 패턴을 마스크로 상기 반도체층을 도핑하여 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 형성한다. 이후, 상기 제1 도핑 영역과 상기 제2 도핑 영역 상에 제3 마스크 패턴을 형성하고, 상기 제3 마스크 패턴을 마스크로 상기 채널 영역을 기 설정된 두께까지 식각한다.According to an embodiment of the present invention, the process of forming the semiconductor layer is as follows. First, a sacrificial layer is formed by depositing an insulating material on the first substrate, and a semiconductor layer is formed by depositing a semiconductor material on the sacrificial layer. Next, a second mask pattern is formed on the semiconductor layer, and the first doped region, the second doped region, and the channel region are formed by doping the semiconductor layer with the second mask pattern as a mask. Thereafter, a third mask pattern is formed on the first doped region and the second doped region, and the channel region is etched to a predetermined thickness using the third mask pattern as a mask.
본 발명의 일 실시 예에 따르면, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴은 양성 포토레지스트로 이루어지고, 상기 제3 마스크 패턴은 음성 포토레지스트로 이루어질 수 있다.According to an embodiment of the present invention, the first mask pattern and the second mask pattern may be made of a positive photoresist, and the third mask pattern may be made of a negative photoresist.
본 발명의 일 실시 예에 따르면, 상기 채널 영역은 반응성 이온 식각 방법으로 식각할 수 있다. 상기 두께는 100nm 이하일 수 있다.According to an embodiment of the present disclosure, the channel region may be etched by a reactive ion etching method. The thickness may be 100 nm or less.
본 발명의 일 실시 예에 따르면, 상기 반도체층을 제1 기판에서 분리하고 제2 기판에 접합하는 과정은 다음과 같다. 우선, 상기 희생층을 식각하면서 제2 마스크 패턴에 스탬프를 결합한다. 다음, 상기 반도체층을 상기 제1 기판에서 분리하고, 상기 반도체층을 상기 제2 기판에 접합한 후 상기 스탬프를 상기 반도체층으로부터 분리한다. 여기서, 상기 반도체층을 상기 제2 기판에 접합할 때 상기 제2 기판의 일면에 접착층을 형성하고, 상기 접착층과 상기 반도체층을 접합한 후 상기 접착층을 경화하는 과정을 거친다. 상기 접착층은 투명한 고분자 물질로 이루어질 수 있다.According to an embodiment of the present invention, the process of separating the semiconductor layer from the first substrate and bonding to the second substrate is as follows. First, a stamp is bonded to a second mask pattern while etching the sacrificial layer. Next, the semiconductor layer is separated from the first substrate, the semiconductor layer is bonded to the second substrate, and the stamp is separated from the semiconductor layer. Here, when the semiconductor layer is bonded to the second substrate, an adhesive layer is formed on one surface of the second substrate, the adhesive layer and the semiconductor layer are bonded, and the adhesive layer is cured. The adhesive layer may be made of a transparent polymer material.
본 발명의 일 실시 예에 따르면, 상기 소스 전극과 드레인 전극을 형성하기 전에 상기 제1 절연층과 상기 게이트 전극 상에 제2 절연층을 형성한 후 상기 제1 도핑 영역과 상기 제2 도핑 영역 각각에 대응하는 제1 절연층과 제2 절연층을 식각 하여 제1 컨택홀과 제2 컨택홀을 형성한다. 상기 소스 전극과 상기 드레인 전극 각각은 상기 제1 컨택홀과 상기 제2 컨택홀을 통해 상기 제1 도핑 영역과 상기 제2 도핑 영역에 연결된다.According to an embodiment of the present invention, before forming the source electrode and the drain electrode, after forming the second insulating layer on the first insulating layer and the gate electrode, the first doped region and the second doped region, respectively The first insulating layer and the second insulating layer corresponding to the portions are etched to form a first contact hole and a second contact hole. Each of the source electrode and the drain electrode is connected to the first doped region and the second doped region through the first contact hole and the second contact hole.
상술한 과제를 해결하기 위하여, 본 발명에 따른 박막 트랜지스터 기판은 기판, 접착층, 반도체층, 제1 절연층, 게이트 전극, 제2 절연층, 소스 전극 및 드레인 전극을 포함한다. 상기 기판과 상기 접착층은 투명한 고분자 물질로 이루어진다. 상기 반도체층은 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 구비하여 상기 접착층 상에 배치된다. 상기 제1 절연층은 상기 접착층과 상기 반도체층 상에 배치되고, 상기 게이트 전극은 상기 제1 절연층 상에 상기 채널 영역과 중첩하여 배치된다. 상기 제2 절연층은 상기 제1 절연층과 상기 게이트 전극 상에 배치된다. 상기 소스 전극은 상기 제2 절연층 상에 배치되고 상기 제1 도핑 영역과 전기적으로 연결된다. 상기 드레인 전극은 상기 소스 전극과 이격하여 상기 제2 절연층 상에 배치되고 상기 제2 도핑 영역과 전기적으로 연결된다. 특히, 상기 채널 영역은 상기 제1 도핑 영역과 상기 제2 도핑 영역 사이에 위치하며, 상기 제1 도핑 영역과 상기 제2 도핑 영역보다 높은 광 투과도를 갖는다.In order to solve the above problems, the thin film transistor substrate according to the present invention includes a substrate, an adhesive layer, a semiconductor layer, a first insulating layer, a gate electrode, a second insulating layer, a source electrode and a drain electrode. The substrate and the adhesive layer are made of a transparent polymer material. The semiconductor layer has a first doped region, a second doped region and a channel region disposed on the adhesive layer. The first insulating layer is disposed on the adhesive layer and the semiconductor layer, and the gate electrode is disposed on the first insulating layer so as to overlap the channel region. The second insulating layer is disposed on the first insulating layer and the gate electrode. The source electrode is disposed on the second insulating layer and is electrically connected to the first doped region. The drain electrode is disposed on the second insulating layer spaced apart from the source electrode and electrically connected to the second doped region. In particular, the channel region is positioned between the first doped region and the second doped region and has a higher light transmittance than the first doped region and the second doped region.
본 발명의 일 실시 예에 따르면, 상기 채널 영역은 상기 제1 도핑 영역과 상기 제2 도핑 영역 중 적어도 어느 하나의 두께보다 작은 두께를 갖는다. 이때, 상기 채널 영역은 100nm 이하의 두께를 가질 수 있다.According to an embodiment of the present disclosure, the channel region has a thickness smaller than at least one of the first doped region and the second doped region. In this case, the channel region may have a thickness of 100 nm or less.
본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은 게이트 전극, 제1 도핑 영역 및 제2 도핑 영역의 자기 정렬이 개선되는 박막 트랜지스터를 제조할 수 있다.In the method of manufacturing the thin film transistor according to the exemplary embodiment of the present invention, the thin film transistor may be manufactured in which self alignment of the gate electrode, the first doped region and the second doped region is improved.
본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은 자기 정렬이 개선되어 기생 충전 용량이 감소하고, 교류 특성에서 스위칭 스피드가 향상되는 박막 트랜지스터를 제조할 수 있다.In the method of manufacturing the thin film transistor according to the exemplary embodiment of the present invention, the self-alignment may be improved, thereby reducing the parasitic charge capacity and manufacturing the thin film transistor having improved switching speed in AC characteristics.
본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 플렉시블 기판에 배치된 박막 트랜지스터의 기생 충전 용량이 감소하고, 스위칭 스피드가 향상된다.In the thin film transistor substrate according to the exemplary embodiment, the parasitic charging capacity of the thin film transistor disposed on the flexible substrate is reduced, and the switching speed is improved.
이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 각 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. The problem, the problem solving means, and effects to be solved by the present invention described above will be easily understood through embodiments related to the accompanying drawings. Each drawing is partly or exaggerated for clarity. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도이다.1 is a cross-sectional view illustrating a thin film transistor substrate according to an exemplary embodiment.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 기판(11), 접착층(20), 반도체층(30), 제1 절연층(40), 게이트 전극(50), 제2 절연층(60), 소스 전극(70) 및 드레인 전극(80)을 포함한다.Referring to FIG. 1, a thin film transistor substrate according to an exemplary embodiment may include a
기판(11)은 투명하고, 연성 및 절연성의 고분자 물질로 이루어지며, 기 판(11) 상에 배치되는 접착층(20)은 투명하고 접착성을 갖는 고분자 물질로 이루어진다.The
반도체층(30)은 접착층(20) 상에 배치된다. 반도체층(30)은 제1 도핑 영역(31)과 제2 도핑 영역(32)을 포함하고, 제1 도핑 영역(31)과 제2 도핑 영역(32) 사이의 접착층(20) 상에 위치하는 채널 영역(33)을 포함한다. 채널 영역(33)은 실리콘(Si)으로 이루어지고, 제1 도핑 영역(31)과 제2 도핑 영역(32)은 도펀트(dopant)에 의해 도핑된 실리콘(Si)으로 이루어진다. 채널 영역(33)은 제1 도핑 영역(31) 및 제2 도핑 영역(32)보다 작은 두께, 예컨대, 100nm 이하의 두께를 갖는다. 100nm 이하의 두께를 갖는 채널 영역(33)은 투명해진다.The
제1 절연층(40)은 반도체층(30) 상에 배치되고, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연 물질로 이루어진다.The first
게이트 전극(50)은 제1 절연층(40) 상에 배치되고, 기판(11)에 수직한 방향으로 채널 영역(33)과 중첩한다. 게이트 전극(50)은 미스얼라인(misalign)을 피하기 위해, 실질적으로 제1 도핑 영역(31) 및 제2 도핑 영역(32)과 중첩하지 않는다.The
제2 절연층(60)은 제1 절연층(40)과 게이트 전극(50) 상에 배치되고, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연 물질로 이루어진다. 제1 절연층(40)과 제2 절연층(60)은 제1 도핑 영역(31)과 제2 도핑 영역(32) 각각의 일부분을 노출하는 제1 컨택홀(61)과 제2 컨택홀(62)을 포함한다.The second
소스 전극(70)과 드레인 전극(80)은 제2 절연층(60) 상에 서로 이격하여 배치된다. 소스 전극(70)과 드레인 전극(80) 각각은 제1 컨택홀(61)과 제2 컨택 홀(62)을 통해 제1 도핑 영역(31)과 제2 도핑 영역(32)에 연결된다. 소스 전극(70)과 드레인 전극(80)은 반도체층(30)을 통해 전기적인 신호를 주고 받는다.The
본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 게이트 전극(50)과 제1 도핑 영역(31) 및 제2 도핑 영역(32) 간의 기생 충전 용량이 감소한다. 이에 따라, 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 연성의 기판(11) 상에 배치된 박막 트랜지스터의 스위칭 스피드가 향상될 수 있고, 실리콘으로 이루어진 반도체층(30)의 신뢰성이 향상될 수 있다.In the thin film transistor substrate according to the exemplary embodiment, parasitic charge capacity between the
이하, 도 2 내지 도 15를 참조하여 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 구체적으로 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 2 to 15.
도 2 내지 도 15는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 나타내는 단면도들이다.2 to 15 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
우선, 도 2를 참조하면, 제1 기판(101) 상에 산화실리콘(SiO2)을 성막하여 희생층(110)을 형성한다. 이후, 희생층(110) 상에 반도체 물질, 예컨대, 실리콘(Si)을 성막하여 반도체층(120)을 형성한다.First, referring to FIG. 2, a
다음, 도 3을 참조하면, 반도체층(120) 상에 양성(positive) 포토레지스트(PhotoResist)를 도포하여 제1 포토레지스트층을 형성하고, 패턴 마스크(300)를 마스크로 제1 포토레지스트층에 노광 공정 및 현상 공정을 실시하여 제1 마스크 패턴(130)을 형성한다. 패턴 마스크(300)는 개구 영역(301)과 차단 영역(302)을 포함한다. 제1 포토레지스트층은 양성 포토레지스트로 이루어지므로, 패턴 마스크(300)의 개구 영역(301)에 대응하는 영역이 노광 공정 및 현상 공정을 거쳐 제거된다. 따라서, 제1 마스크 패턴(130)은 패턴 마스크(300)의 차단 영역(302)에 대응하여 형성된다.Next, referring to FIG. 3, a positive photoresist is applied on the
다음, 도 3 및 도 4를 참조하면, 제1 마스크 패턴(130)을 마스크로 반도체층(120)에 도펀트를 주입하여 반도체층(120)의 일부를 도핑한다. 이후, 아세톤(acetone) 등의 화학 물질을 사용하여 제1 마스크 패턴(130)을 제거한다. 제1 마스크 패턴(130)에 의해 보호되는 반도체층(120)은 채널 영역(123)으로 정의되고, 도펀트에 의해 도핑된 반도체층(120)은 각각 제1 도핑 영역(121)과 제2 도핑 영역(122)으로 정의된다.3 and 4, a dopant is implanted into the
다음, 도 5를 참조하면, 반도체층(120) 상에 음성(negative) 포토레지스트를 도포하여 제2 포토레지스트층을 형성하고, 패턴 마스크(300)를 마스크로 제2 포토레지스트층에 노광 공정 및 현상 공정을 실시하여 제2 마스크 패턴(140)을 형성한다. 제2 포토레지스트층은 음성 포토레지스트로 이루어지므로, 차단 영역(302)에 대응하는 영역이 노광 및 현상 공정을 거쳐 제거된다. 따라서, 제2 마스크 패턴(140)은 패턴 마스크(300)의 개구 영역(301)에 대응하여 형성된다.Next, referring to FIG. 5, a second photoresist layer is formed by applying a negative photoresist on the
다음, 도 6을 참조하면, 제2 마스크 패턴(140)을 마스크로 기 설정된 두께까지 반도체층(120)의 채널 영역(123)을 식각한다. 채널 영역(123)은 RIE(Reactive Ion Ethc) 방법으로 식각되어 기 설정된 두께, 예컨대, 100nm 이하의 두께를 갖는다. 이때, 100nm 이하의 두께를 갖는 채널 영역(123)은 투명해진다. 이에 반해, 제1 도핑 영역(121)과 제2 도핑 영역(122)은 채널 영역(123)에 비해 두껍고, 도핑된 상태이므로 불투명하게 보인다.Next, referring to FIG. 6, the
다음, 도 6 내지 도 9를 참조하면, 반도체층(120)을 제1 기판(101)에서 분리하고, 제2 기판(201)에 결합한다.Next, referring to FIGS. 6 to 9, the
제1 기판(101)에서 반도체층(120)을 분리하는 방법은 희생층(110)을 식각하고, 제2 마스크 패턴(140)에 폴리디메틸실록산(polydimethylsiloxane: 이하, PDMS) 스탬프(400)를 결합하여 반도체층(120)을 제1 기판(101)으로부터 분리하는 것이다. 예를 들어, 반도체층(120)에 희생층(110)의 일부가 노출되는 복수의 홀을 형성하고, 복수의 홀에 불산(HF) 용액을 주입하여 희생층(110)을 식각한다. 희생층(110)이 식각되는 동안 PDMS 스탬프(400)를 제2 마스크 패턴(140)에 결합한다. 희생층(110)의 대부분이 식각되면 PDMS 스탬프(400)를 들어올려 반도체층(120)을 제1 기판(101)으로부터 분리한다.In the method of separating the
한편, 반도체층(120)을 제2 기판(201)에 접합하는 방법은 투명하고 연성 및 절연성의 고분자 물질로 이루어진 제2 기판(201) 상에 접착층(210)을 형성하고, 접착층(210)을 이용하여 PDMS 스탬프(400)에 결합된 반도체층(120)과 제2 기판(201)을 접합하는 것이다. 접착층(210)은 투명한 고분자 물질, 예컨대, 폴리이미드(polyimade)로 이루어진다.Meanwhile, in the method of bonding the
다음, 접착층(210)을 경화하고, PDMS 스탬프(400)와 제2 마스크 패턴(140)을 제거한다. 구체적으로, 약 100℃의 온도로 접착층(210)을 1차 경화하고, PDMS 스탬프(400)를 제2 마스크 패턴(140)로부터 분리한 후, 약 150℃의 온도로 접착층(210)을 2차 경화한다. 이후, 제2 마스크 패턴(140)을 황산 또는 아세톤 등의 화학 물질로 제거한다.Next, the
다음, 도 10을 참조하면, 반도체층(120) 상에 제1 절연층(220)을 형성한다. 제1 절연층(220)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연 물질로 이루어진다.Next, referring to FIG. 10, a first insulating
다음, 도 11을 참조하면, 제1 절연층(220) 상에 양성 포토레지스트를 도포하여 제3 포토레지스트층을 형성하고, 제1 도핑 영역(121)과 제2 도핑 영역(122)을 마스크로 제3 포토레지스트층에 노광 공정 및 현상 공정을 수행하여 제3 마스크 패턴(230)을 형성한다. 더 상세하게는, 제2 기판(201)의 배면으로 자외선을 공급하여 투명한 채널 영역(123)을 통해 제3 포토레지스트층의 일부를 노광하고, 현상 공정으로 채널 영역(123)에 대응하는 제3 포토레지스트층을 제거하여 제3 마스크 패턴(230)을 형성한다.Next, referring to FIG. 11, a positive photoresist is applied on the first insulating
다음, 도 12 및 도 13을 참조하면, 구리(Cu), 알루미늄(Al) 또는 크롬(Cr) 등의 금속을 제3 마스크 패턴(230)과 제1 절연층(220) 상에 증착하여 제1 도전층(240)을 형성한다. 이후, 제3 마스크 패턴(230)을 제거하여 제1 절연층(220) 상에 위치하는 게이트 전극(250)을 형성한다. 게이트 전극(250)은 실질적으로 채널 영역(123)과 동일한 면적을 갖고, 제2 기판(201)에 수직한 방향으로 채널 영역(123)과 중첩한다. 게이트 전극(250)은 실질적으로 제1 도핑 영역(121)과 제2 도핑 영역(122)에 중첩하지 않는다.Next, referring to FIGS. 12 and 13, a metal such as copper (Cu), aluminum (Al), or chromium (Cr) is deposited on the
다음, 도 14를 참조하면, 게이트 전극(250)과 제1 절연층(220) 상에 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연 물질을 증착하여 제2 절연층(260)을 형성한다. 이후, 제1 도핑 영역(121)과 제2 도핑 영역(122) 각각에 대응하는 제1 절연층(220)과 제2 절연층(260)을 식각하여 제1 절연층(220)과 제2 절연층(260)을 관통하는 제1 컨택홀(261)과 제2 컨택홀(262)을 형성한다.Next, referring to FIG. 14, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the
다음, 도 15를 참조하면, 구리(Cu), 알루미늄(Al) 또는 크롬(Cr) 등의 금속을 제2 절연층(260) 상에 증착하여 제2 도전층을 형성하고, 제2 도전층을 패터닝하는 식각 공정을 통해 소스 전극(270)과 드레인 전극(280)을 형성한다. 소스 전극(270)과 드레인 전극(280) 각각은 제1 컨택홀(261)과 제2 컨택홀(262)을 통해 제1 도핑 영역(121)과 제2 도핑 영역(122)에 연결된다.Next, referring to FIG. 15, a metal such as copper (Cu), aluminum (Al), or chromium (Cr) may be deposited on the second insulating
상술된 과정을 통해 게이트 전극(250), 제1 도핑 영역(121) 및 제2 도핑 영역(122)의 자기 정렬이 개선된 박막 트랜지스터를 제조할 수 있다. 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법은 자기 정렬이 개선되어 기생 충전 용량이 감소하고, 스위칭 스피드가 향상되는 박막 트랜지스터를 제조할 수 있다.Through the above-described process, a thin film transistor having improved self alignment of the
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도이다.1 is a cross-sectional view illustrating a thin film transistor substrate according to an exemplary embodiment.
도 2 내지 도 15는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 나타내는 단면도들이다.2 to 15 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11,101,201: 기판 20,210: 접착층11,101,201: substrate 20,210: adhesive layer
30,120: 반도체층 40,60,220,260: 절연층30,120:
50,250: 게이트 전극 61,62,261,262: 컨택홀50,250:
70,270: 소스 전극 80,280: 드레인 전극70,270: source electrode 80,280: drain electrode
130,140,230: 마스크 패턴 300: 패턴 마스크130,140,230: mask pattern 300: pattern mask
400: PDMS 스탬프400: PDMS Stamp
Claims (15)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/507,725 US8119463B2 (en) | 2008-12-05 | 2009-07-22 | Method of manufacturing thin film transistor and thin film transistor substrate |
US13/350,037 US8378421B2 (en) | 2008-12-05 | 2012-01-13 | Method of manufacturing thin film transistor and thin film transistor substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080123240 | 2008-12-05 | ||
KR1020080123240 | 2008-12-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100065025A true KR20100065025A (en) | 2010-06-15 |
KR101140135B1 KR101140135B1 (en) | 2012-05-02 |
Family
ID=42364533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090026256A KR101140135B1 (en) | 2008-12-05 | 2009-03-27 | Fabrication method of thin film transistor and thin film transistor substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101140135B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101256632B1 (en) * | 2010-06-29 | 2013-04-19 | 성균관대학교산학협력단 | Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same |
KR20150002364U (en) | 2013-12-10 | 2015-06-19 | 대우조선해양 주식회사 | Locking device for prevention shaft revolution |
CN107546231A (en) * | 2016-06-23 | 2018-01-05 | 三星显示有限公司 | Thin-film transistor display panel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100233200B1 (en) | 1993-02-15 | 1999-12-01 | 야마자끼 순페이 | Semiconductor memory device fabrication method |
JP2006073794A (en) | 2004-09-02 | 2006-03-16 | Victor Co Of Japan Ltd | Field effect transistor and manufacturing method thereof |
KR101147107B1 (en) * | 2005-12-29 | 2012-05-17 | 엘지디스플레이 주식회사 | Manufacturing for Organic Thin Film Transistor |
JP2008159971A (en) | 2006-12-26 | 2008-07-10 | Konica Minolta Holdings Inc | Method of forming conductive pattern, method of manufacturing organic thin-film transistor, and organic thin-film transistor manufactured by the same |
-
2009
- 2009-03-27 KR KR1020090026256A patent/KR101140135B1/en not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101256632B1 (en) * | 2010-06-29 | 2013-04-19 | 성균관대학교산학협력단 | Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same |
KR101315187B1 (en) * | 2010-06-29 | 2013-10-07 | 성균관대학교산학협력단 | Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same |
KR101315270B1 (en) * | 2010-06-29 | 2013-10-07 | 성균관대학교산학협력단 | Ferroelectric capacitor for flexible nonvolatile memory device, flexible nonvolatile ferroelectric memory device, and manufacturing method for the same |
KR20150002364U (en) | 2013-12-10 | 2015-06-19 | 대우조선해양 주식회사 | Locking device for prevention shaft revolution |
CN107546231A (en) * | 2016-06-23 | 2018-01-05 | 三星显示有限公司 | Thin-film transistor display panel |
CN107546231B (en) * | 2016-06-23 | 2023-08-04 | 三星显示有限公司 | Thin film transistor array panel |
Also Published As
Publication number | Publication date |
---|---|
KR101140135B1 (en) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10312268B2 (en) | Display device | |
US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
US9280007B2 (en) | Method of manufacturing flexible display device | |
US20210327987A1 (en) | Display substrate, method for manufacturing the same, display device | |
CN104040693B (en) | A kind of metal oxide TFT devices and manufacture method | |
US8378421B2 (en) | Method of manufacturing thin film transistor and thin film transistor substrate | |
CN107785309B (en) | Method of manufacturing thin film transistor, method of manufacturing display substrate, and display substrate | |
US9564536B2 (en) | Self-aligned metal oxide thin-film transistor component and manufacturing method thereof | |
US20150162364A1 (en) | Method of forming semiconductor device | |
KR101140135B1 (en) | Fabrication method of thin film transistor and thin film transistor substrate | |
US9576990B2 (en) | Thin film transistor and method of making same | |
CN107425011B (en) | Array substrate, manufacturing method thereof and display device | |
CN111627933B (en) | Active element substrate and manufacturing method thereof | |
US10062791B2 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
WO2017210995A1 (en) | Metal oxide thin film transistor and preparation method thereof | |
CN112271189B (en) | Display substrate, manufacturing method thereof and display device | |
KR101315473B1 (en) | transferred thin film transistor and method for manufacturing at the same | |
TW415110B (en) | Fabrication method of thin-film transistor | |
US7808569B2 (en) | Method for manufacturing pixel structure | |
TW201508926A (en) | Manufacturing method of thin film transistor, and display array substrate using same | |
US10147807B2 (en) | Method of manufacturing pixel structure | |
CN104040683B (en) | Self-aligned metal oxide thin-film transistor component and production method thereof | |
US11374038B2 (en) | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof | |
CN113571536A (en) | Photoelectron integrated substrate, manufacturing method thereof and photoelectron integrated circuit | |
CN113113428A (en) | Array substrate and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |