KR20100064042A - Apparatus of electroplating and manufacturing method of through via filling for wlp - Google Patents
Apparatus of electroplating and manufacturing method of through via filling for wlp Download PDFInfo
- Publication number
- KR20100064042A KR20100064042A KR1020080122455A KR20080122455A KR20100064042A KR 20100064042 A KR20100064042 A KR 20100064042A KR 1020080122455 A KR1020080122455 A KR 1020080122455A KR 20080122455 A KR20080122455 A KR 20080122455A KR 20100064042 A KR20100064042 A KR 20100064042A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- metal foil
- hole
- elastic pad
- metal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/42—Electroplating: Baths therefor from solutions of light metals
- C25D3/44—Aluminium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/48—Electroplating: Baths therefor from solutions of gold
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/54—Electroplating: Baths therefor from solutions of metals not provided for in groups C25D3/04 - C25D3/50
Abstract
Description
본 발명은 전해도금장치 및 웨이퍼 관통전극 제조방법에 관한 것이다.The present invention relates to an electroplating apparatus and a wafer through electrode manufacturing method.
웨이퍼의 비아를 형성하기 위하여 Sand Blasting, Laser, DRIE (Deep Reactive Ion Etching) 공법을 이용하여 관통홀을 천공하고, 관통홀을 전도성 물질로 채움으로써 관통전극을 형성한다.In order to form a via of the wafer, a through hole is formed by using a sand blasting, laser, and deep reactive ion etching (DRIE) method, and a through electrode is formed by filling the through hole with a conductive material.
최근 전자부품의 소형화, 박형화 추세에 따라, 3차원 웨이퍼 레벨 패키징 (WLP) 에 대한 연구가 활발히 진행되고 있고, 웨이퍼 레벨 패키징용 관통홀 내경은 더 작아지게 되며, 관통홀을 채우는 전도성 물질을 보다 더 균일하게 채우는 기술이 요구되고 있다.In recent years, with the trend toward miniaturization and thinning of electronic components, research on 3D wafer level packaging (WLP) has been actively conducted, and the through hole inner diameter for wafer level packaging becomes smaller, and more conductive materials filling the through holes are used. There is a need for a technique of uniformly filling.
기존의 관통 홀을 채우는 방법은 플러깅 또는 감광성 수지, 솔더, 금속 박막 등을 이용해 (plugging or PR bonding or metal bonding) 홀의 일면을 막고 전해도금으로 관통 홀 내부를 채운다. Existing methods for filling through holes are plugging or photosensitive resin, solder, metal thin film, etc. (plugging or PR bonding or metal bonding) to block one side of the hole and fill the inside of the through hole with electroplating.
전해도금을 이용하여 관통 홀 일면을 플러깅(plugging) 하는 방법은 관통 홀 일면에 스퍼터링, 금속증발공정을 이용하여 전해도금을 위한 금속 씨드층을 형성하는 단계, 전해도금으로 일면을 플러깅(plugging)하는 단계, 관통 홀 내부를 전해도금으로 채우는 단계로 구성된다. 이와 같은 방법은 관통 홀 내부 밀착력은 확보되지만, 관통 홀 일면을 플러깅하기 위해 웨이퍼 표면상에 과도한 도금층을 유발한다. 이것은 웨이퍼의 휘어짐과 크랙발생의 원인이 되며, 불필요한 도금층 제거를 위한 화학적 기계적 연마공정(CMP)의 비용 및 시간을 증가시킨다. 그리고 플러깅시 홀 내부 측면에 생긴 도금층은 홀 내부의 완전한 금속충전을 위한 전해도금 수행시 보이드(void)와 씸(seam)과 같은 내부결함 발생을 증가시킨다. The method of plugging one surface of the through hole by electroplating may include forming a metal seed layer for electroplating by sputtering and metal evaporation on one surface of the through hole, and plugging one surface by electroplating. And filling the inside of the through hole with electroplating. This method ensures adhesion inside the through hole, but causes excessive plating on the wafer surface to plug one side of the through hole. This causes wafer warping and cracking, and increases the cost and time of chemical mechanical polishing (CMP) for removing unnecessary plating layers. In addition, the plating layer formed on the inner side of the hole during plugging increases the occurrence of internal defects such as voids and seams during electroplating for complete metal filling in the hole.
솔더(solder), 감광성수지 및 드라이필름 등을 이용하여 관통 홀 일면을 본딩 (PR or Metal bonding)하는 방법은 홀을 채우기 위한 전해도금공정 전후에 많은 세부 공정이 추가된다. 전도층으로 사용되는 금속 씨드층의 형성 및 제거를 위해 포토리소 공정, 열경화 등의 추가공정이 요구되어 비용 및 시간이 증가되며, 관통 홀을 채운 후 가열 공정이 추가되므로 열충격에 의한 웨이퍼 파손문제도 고려해야 한다. 또한 솔더 사용시 발생하는 관통 홀 내부로의 솔더(solder)유입, 감광성 수지를 이용할 경우 홀 내부의 포토리소공정의 잔유물 등으로 홀 내부가 오염되어 균일한 크기의 관통 전극 제작이 어렵다.In the method of bonding one surface of a through hole using solder, a photosensitive resin, and a dry film, many detailed processes are added before and after the electroplating process to fill the hole. In order to form and remove the metal seed layer used as the conductive layer, an additional process such as a photolithography process and a thermal curing is required, which increases cost and time, and a wafer damage problem due to thermal shock because a heating process is added after filling through holes. You should also consider. In addition, when solder is introduced into the through-holes generated during the use of solder, and the photosensitive resin is used, the inside of the hole is contaminated with the residue of the photolithography process inside the hole, making it difficult to manufacture a through-hole of uniform size.
그 외 다른 방법으로 관통 홀 입구를 도전성 테이프, 도전성 필름 등으로 막고 이를 전도층으로 하여 관통 전극을 제작하는 방법이 제시되었으나, 이 방법도 개별 관통 홀의 실링(sealing)상태가 불균일하여 균일한 크기의 관통 제작이 어려우며, 관통 홀 내부의 밀착력이 약해 패키지공정의 전기적, 구조적 신뢰성을 확보 하기 어렵다.Other methods have been proposed in which through-hole inlets are covered with a conductive tape, a conductive film, etc., and a through-electrode is manufactured using the conductive layer as a conductive layer. It is difficult to manufacture through, and it is difficult to secure electrical and structural reliability of the package process due to weak adhesion inside the through hole.
본 발명은 간단하게 웨이퍼를 도금하기 위한 음극보조장치와, 이를 이용하여 높은 종횡비를 갖는 관통홀을 전해도금으로 신뢰성 높은 도금을 수행하고, 공정시간이 짧고 비용을 절감할 수 있는 전해도금장치 및 웨이퍼 관통전극 제조방법을 제공하는 것이다.The present invention provides an electrolytic plating apparatus and a wafer that can perform a highly reliable plating by using a cathode auxiliary device for plating a wafer, and electroplating a through-hole having a high aspect ratio using the same. It is to provide a through electrode manufacturing method.
본 발명의 일 측면에 따르면, 음극보조장치와 양극을 포함하며, 웨이퍼의 관통홀을 도전성 물질로 채우기 위한 전해도금장치에 있어서, 음극보조장치는 일 면에 웨이퍼가 안착되는 탄성패드; 탄성패드의 타면에서 탄성패드를 웨이퍼 방향으로 가압하는 가압장치; 및 탄성패드와 웨이퍼의 사이에 개재되는 교체 가능하고 상기 양극과 전기적으로 연결되는 금속박을 포함하는 전해도금장치가 제공된다.According to an aspect of the present invention, an electroplating apparatus including a negative electrode auxiliary device and a positive electrode, and filling the through-holes of the wafer with a conductive material, the negative electrode auxiliary device includes an elastic pad on which a wafer is seated; A pressing device for pressing the elastic pad toward the wafer at the other surface of the elastic pad; And a replaceable and electrically connected metal foil interposed between the elastic pad and the wafer.
탄성패드는 실리콘, 발포실리콘, 고무 중 적어도 하나를 포함할 수 있고, 웨이퍼의 단부에 접하여 웨이퍼를 고정하는 웨이퍼 고정장치를 더 구비할 수 있으며, 웨이퍼 고정장치는 웨이퍼와 접하는 부분에 탄성이 있는 실링을 더 형성할 수 있다.The elastic pad may include at least one of silicon, foamed silicone, and rubber, and may further include a wafer holding device for holding the wafer in contact with an end of the wafer, and the wafer holding device may have elastic sealing at a portion in contact with the wafer. Can be further formed.
관통홀이 형성된 웨이퍼를 제공하는 단계; 웨이퍼의 일면에 금속박을 물리적 으로 압착하여 고정하는 단계; 및 금속박을 도금하고자 하는 도전성 물질과 전기적으로 연결하여, 도전성 물질로 관통홀을 채우는 단계를 포함하는 웨이퍼 제조방법이 제공된다.Providing a wafer having through holes formed therein; Physically pressing and fixing the metal foil on one surface of the wafer; And electrically connecting the metal foil with the conductive material to be plated, thereby filling the through holes with the conductive material.
물리적으로 압착하는 방법은 탄성부재를 포함하는 압착패드와 웨이퍼 사이에 금속박을 개재하여 압착패드를 웨이퍼 방향으로 가압함으로써 수행할 수 있다. The physical pressing method may be performed by pressing the pressing pad toward the wafer via a metal foil between the pressing pad including the elastic member and the wafer.
금속박을 고정하는 단계 이전에, 웨이퍼의 일면측의 관통홀의 내벽에 금속 시드층을 형성하는 단계를 더 포함할 수 있다.Before fixing the metal foil, the method may further include forming a metal seed layer on an inner wall of the through hole on one side of the wafer.
금속 시드층은 웨이퍼의 일면에 더 형성될 수 있다. 관통홀을 채우는 단계 이후에 금속박을 제거하는 단계를 더 포함할 수 있다.The metal seed layer may be further formed on one surface of the wafer. The method may further include removing the metal foil after the filling of the through hole.
본 발명의 바람직한 실시예에 따르면, 플러깅을 위한 전해도금 공정을 생략할수 있고, 플러깅면의 화학적 기계적 연마공정을 최소화 할 수 있으며, 보이드(void)나 씸(seam)과 같은 홀 내부의 결함이 발생하지 않는다. 또한, 물리적인 압착 방식으로 금속박을 밀착시키므로, 별도의 탈부착 공정을 위한 공정이 생략가능하며, 탈부착 시 가해지는 열충격에 의한 웨이퍼의 파손을 최소화 할 수 있다. 금속 시드층의 존재로 인해 홀 내부의 밀착력이 증가되어 전기적 구조적으로 신뢰성이 높은 패키지를 구현할 수 있다. According to a preferred embodiment of the present invention, the electroplating process for plugging can be omitted, the chemical mechanical polishing process of the plugging surface can be minimized, and defects in the holes such as voids or seams are generated. I never do that. In addition, since the metal foil is in close contact with the physical pressing method, a process for a separate detachment process may be omitted, and damage to the wafer due to thermal shock applied during detachment may be minimized. The presence of the metal seed layer increases the adhesion within the hole, resulting in an electrically structurally reliable package.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
이하, 본 발명에 따른 전해도금장치 및 웨이퍼 관통전극 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of an electroplating apparatus and a method of manufacturing a through-electrode electrode according to the present invention will be described in detail with reference to the accompanying drawings. In the following description with reference to the accompanying drawings, the same or corresponding components are the same reference numerals. And duplicate description thereof will be omitted.
도 1은 본 발명의 일 측면에 따른 전해도금장치를 나타낸 평면도로서, 웨이퍼 고정장치(11), 탄성패드(12), 금속박(13), 음극단자(14), 실링(15), 가압장 치(16)를 포함하는 음극보조장치(10), 도금조(20), 양극(21), 도금액 분사장치(22), 차폐판(23), 도금액 배출구(24) 및 웨이퍼(30)가 도시되어 있다.1 is a plan view showing an electroplating apparatus according to an aspect of the present invention, a
전해도금장치는 음극에 피도금 물체를 연결하고 양극에 구리 백금 등 도금용 금속을 연결하여 피도금 물체의 표면에 도금용 금속을 입히는 장치로서, 전류를 흘려주면 양극에서 금속이온과 전자로 분리된다. 전자는 전선을 따라 음극으로 이동하고, 금속 이온은 도금액으로 석출된다. 양극에서 분리된 금속이온은 전해질인 도금액을 통해 음극으로 이동하며, 음극에서는 전선을 통해 전달받은 전자와 금속이온이 결합하여 음극에 연결된 피도금 물체의 표면에 전해도금이 이루어진다. An electroplating apparatus is a device for attaching a plating object to the cathode and a plating metal such as copper platinum to the anode to coat the plating metal on the surface of the object to be plated. When an electric current flows, the metal ions and electrons are separated from the anode. . Electrons move along the wire to the cathode, and metal ions are precipitated into the plating liquid. The metal ions separated from the positive electrode move to the negative electrode through a plating solution, which is an electrolyte, and in the negative electrode, electrons and metal ions received through a wire are combined to form an electrolytic plating on the surface of the plated object connected to the negative electrode.
본 실시예에서는 전원의 음극에 관통홀이 형성된 웨이퍼(30)를 연결하여 관통홀을 도전성 물질로 채우기 위한 전해도금장치에 관한 것으로, 양극(21)과 웨이퍼(30)가 고정되는 음극보조장치(10)를 구비하며 양극(21)과 음극보조장치(10)는 전기적으로 연결되어 있다. The present embodiment relates to an electroplating apparatus for connecting a
도금액을 수용하는 도금조(20)에 도금액을 공급하고, 효율적인 도금이 가능하도록 이온의 유동성을 확보하기 위해 도금액 분사장치(22)를 구비할 수 있다. 특히 도금액을 양극(21)에서 웨이퍼(30) 쪽으로 분사하면 양극(21)에서 분리된 금속이온이 웨이퍼(30) 쪽으로 이동이 용이하게 된다. The plating
도금액은 계속적으로 공급되므로, 도금액 배출구(24)를 형성하여 도금액을 도금조(20)에서 빼낼 수 있다. 빠져 나온 도금액을 다시 도금액 분사장치(22)를 통해 도금조(20) 내로 투입시킴으로써, 반복적으로 사용할 수도 있다. Since the plating liquid is continuously supplied, the plating
웨이퍼(30)의 가장자리부분에 전류밀도가 높게 형성되므로, 웨이퍼(30) 가장 자리의 도금이 더 두껍게 형성되는 문제가 있어 이를 방지하기 위해 웨이퍼(30)의 테두리 부분을 가려주는 차폐판(23)을 더 구비할 수 있다. Since a high current density is formed at the edge of the
음극보조장치(10)는 전해도금의 피도금체인 웨이퍼(30)를 고정하며, 관통홀에 전해도금을 수행할 수 있도록 양극(21)과 전기적으로 웨이퍼(30)를 연결하는 장치로서, 본 실시예에서는 웨이퍼 고정장치(11), 탄성패드(12), 금속박(13), 음극단자(14), 실링(15) 및 가압장치(16)로 구성된다.The negative
종래에는 포토레지스트나 접착제 등을 웨이퍼(30)의 일면에 붙이는 등의 방법으로 도금을 위한 기저를 제공하여 추가적인 공정이 필요하였다. 그러나 본 실시예에서는 이러한 추가공정 없이, 물리적인 방법으로 압력을 가해 도금을 위한 기저인 금속박(13)을 밀착시키고 압력을 제거함으로써 분리 가능한 음극보조장치(10)를 제공할 수 있다.Conventionally, an additional process was required by providing a base for plating by attaching a photoresist, an adhesive, or the like to one surface of the
탄성패드(12)는 탄성부재를 포함하며, 금속박(13)을 웨이퍼(30)와 탄성패드(12)사이에 개재하여 탄성패드(12)를 웨이퍼(30)와 대면하는 방향으로 가압하면, 탄성패드(12)의 탄성에 의해 빈틈 없이 웨이퍼(30)와 금속박(13)이 밀착될 수 있다. 탄성부재의 예로는 고무나, 실리콘, 발포실리콘 등을 들 수 있고, 탄성패드(12)의 크기는 웨이퍼(30)가 안착되어야 하므로 웨이퍼(30)의 사이즈와 같거나 크다.The
웨이퍼(30)와 탄성패드(12) 사이에 개재되는 금속박(13)은 관통홀을 도금하기 위한 기저로서, 역할을 하는 부재로, 구리, 니켈, 티타늄, 알루미늄, 금, 은 등이 이용될 수 있다. 금속박(13)은 음극단자(14)를 통해 양극(21)과 연결되며, 도금 이 끝나면 웨이퍼(30)의 관통전극과 일체가 되므로, 음극보조장치(10)로부터 분리하여 교체 가능하다. 금속박(13)의 사이즈는 웨이퍼(30)의 관통홀이 형성된 부분을 커버할 수 있는 크기이면 충분하다. The
다음으로, 가압장치(16)은 탄성패드(12)를 웨이퍼(30)방향으로 가압하여 금속박(13)을 웨이퍼(30)에 밀착시키는 역할을 한다. Next, the
이러한 가압장치(16)의 힘을 지지하는 웨이퍼 고정장치(11)를 구비할 수 있다. 즉, 웨이퍼 고정장치(11)는 웨이퍼(30)의 단부에서 웨이퍼(30)와 접하며, 가압장치(16)가 탄성패드(12)를 가압할 때 웨이퍼(30)의 타측에서 웨이퍼(30)를 지지한다. 또한 웨이퍼(30)와 밀착되는 부분에 탄성부재인 실링(15)을 더 개재하면 도금액이 도금장치에 새어 들어가는 것을 방지할 수 있다.The
이러한 음극보조장치(10)는 도금조(20)에서 양극(21)과 대향하는 위치에서 물리적인 압착 방식으로 웨이퍼(30)를 고정하여 웨이퍼(30)의 관통홀을 전해도금을 통해 채울 수 있다. 금속박(13)을 밀착시키기 위한 별도의 탈부착 공정이 생략가능하며, 따라서 탈부착 시 가해지는 열충격에 의한 웨이퍼(30)의 파손을 최소화 할 수 있다.The negative
다음으로 본 발명의 다른 측면에 따른 웨이퍼 제조방법을 살펴보도록 한다.Next, look at the wafer manufacturing method according to another aspect of the present invention.
본 발명의 다른 측면에 따른 웨이퍼 관통전극 제조방법을 나타낸 순서도이고, 도 3 내지 도 7은 본 발명의 다른 측면에 따른 웨이퍼 관통전극 제조방법을 나타낸 공정흐름도이다. 도 3 내지 도 7을 참조하면, 웨이퍼(30), 관통홀(31), 관통 전극(34), 금속 시드층(32), 금속박(13) 및 탄성패드(12)가 도시되어 있다.3 is a flowchart illustrating a method for manufacturing a wafer through electrode according to another aspect of the present invention, and FIGS. 3 to 7 are flowcharts illustrating a method of manufacturing a wafer through electrode according to another aspect of the present invention. 3 to 7, a
먼저, 도 3에 도시된 바와 같이, 웨이퍼(30)에 관통홀(31)을 형성한다(S100). 웨이퍼(30)은 실리콘, 유리(glass), 파이렉스(pyrex), 붕규산염(borosilicate) 등의 재질로 구성될 수 있으며, 관통전극(도 7의 34)을 형성하기 위한 관통홀(31)은 레이저 드릴링이나, 리액티브 이온 에칭 방법, 화학적 에칭 등을 이용할 수 있다. First, as shown in FIG. 3, a through
다음으로, 도 4에 도시된 바와 같이 상기 웨이퍼의 일 면측의 관통홀(31)의 내벽면에 금속 시드층(32)을 형성한다(S200). 금속박(13)만으로는 관통홀(31)과 관통전극(도 6의 34)의 밀착력을 확보하기 위해 관통홀(31) 내벽면에 미리 금속 시드층(32)을 형성할 수 있다. Next, as shown in FIG. 4, the
이때, 웨이퍼(30)의 일면 즉, 웨이퍼(30)와 금속박(13)이 접하는 면 쪽에서 금속 시드층(32)을 형성한다. 타면 쪽에도 금속 시드층(32)이 형성되면 도금 시 일 면측 뿐만아니라 타 면측에도 도금이 되어 내부에 빈 공간(보이드)이 형성된 채 관통홀(31)의 양단이 막히게 되는 문제가 있다. 이러한 보이드를 방지하기 위해서는 일면 측에서만 관통홀(31)의 내벽면에 금속 시드층(32)을 형성한다. At this time, the
금속 시드층(32)은 티타늄(Ti), 루테늄(Ru), 구리(Cu), 알루미늄(Al), 니켈(Ni), 금(Au)등의 금속을 이용할 수 있으며, 스퍼터링, 물리적 증착법, 화학적 증착법 등의 방법으로 시드층(32)을 형성할 수 있다. The
시드층(32)도 금속박(13)을 통해 전기적으로 연결되어야 하므로, 금속박(13)과 시드층(32)의 접속을 위해 도 4에 도시된 바와 같이 웨이퍼(30)의 일면의 표면 에도 시드층(32)을 형성할 수 있다.Since the
다음으로, 도 5에 도시된 바와 같이 웨이퍼(30)의 일면에 금속박(13)을 물리적으로 압착하여 고정한다(S300). 웨이퍼(30)의 일면측의 관통홀(31) 입구가 밀폐되도록 단단하게 결합되어야 한다. 물리적으로 가압하여 밀착시키는 경우, 웨이퍼(30)는 탄성이 없는 소재이고 금속박(13)의 경우 강도가 약해 변형되거나 찢어질 위험이 있다. 이러한 두 가지 소재가 잘 밀착되도록 하기 위해서 탄성패드(12)를 이용할 수 있다. 탄성패드(12)는 탄성부재를 포함하므로 금속박(13)을 개재하여 웨이퍼(30)와 압착하는 경우 빈틈 없이 웨이퍼(30)와 금속박(13)을 밀착시킬 수 있다.Next, as shown in FIG. 5, the
탄성패드에 대해서는 상술한 전해도금장치에 이용된 탄성패드(12)에 대한 설명에서 자세히 상술하였으므로, 이에 갈음하도록 한다. 이러한 밀착을 위해 상술한 전해도금장치를 이용할 수 있다. Since the elastic pad has been described in detail in the description of the
다음으로, 금속박(13)과 양극을 전기적으로 연결하여, 전해도금방식으로 관통홀(31)을 채운다(S400). 양극과 대응하는 음극에 금속박(13)이 연결되고, 양극의 금속이 관통홀(31)을 통해 금속박(13) 및 금속 시드층(32)에 도금되면서, 도 6에 도시된 바와 같이 관통홀(31)이 금속으로 채워지게 된다. 시드층(32)이 형성되어 있으므로, 관통홀(31)의 내벽면과의 접착력이 확보되며, 금속박(12)이 있으므로 별도의 플러깅 작업이 필요 없다. Next, the
이렇게 관통홀(31)을 채워 관통전극(34)을 형성한 후에 도 7에 도시된 바와 같이 금속박(13)을 제거하여 일면의 관통전극을 노출(S500)시킨다. 금속박(13)을 제거하는 것은 화학적 기계적 연마공정(Chemical Mechanical Polishing)을 통해 수행 가능하다. After filling the through
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.
도 1은 본 발명의 일 측면에 따른 전해도금장치를 나타낸 평면도.1 is a plan view showing an electroplating apparatus according to an aspect of the present invention.
도 2는 본 발명의 다른 측면에 따른 웨이퍼 관통전극 제조방법을 나타낸 순서도.Figure 2 is a flow chart showing a method for manufacturing a wafer through electrode according to another aspect of the present invention.
도 3 내지 도 7은 본 발명의 다른 측면에 따른 웨이퍼 관통전극 제조방법을 나타낸 공정흐름도.3 to 7 is a process flow diagram showing a wafer through electrode manufacturing method according to another aspect of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10: 음극보조장치 11: 웨이퍼 고정장치10: cathode auxiliary device 11: wafer holding device
12: 패드 13: 금속박12: pad 13: metal foil
14: 음극단자 15: 실링14: negative terminal 15: sealing
16: 가압장치 20: 도금조16: pressurizing device 20: plating bath
21: 양극 22: 도금액 분사장치21: anode 22: plating liquid injector
23: 차폐판 24: 도금액 배출구23: shield plate 24: plating liquid outlet
30: 웨이퍼 31: 관통홀30: wafer 31: through hole
32: 금속 시드층 34: 관통전극 32: metal seed layer 34: through electrode
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080122455A KR101090999B1 (en) | 2008-12-04 | 2008-12-04 | apparatus of electroplating and manufacturing method of Through Via Filling For WLP |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080122455A KR101090999B1 (en) | 2008-12-04 | 2008-12-04 | apparatus of electroplating and manufacturing method of Through Via Filling For WLP |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100064042A true KR20100064042A (en) | 2010-06-14 |
KR101090999B1 KR101090999B1 (en) | 2011-12-08 |
Family
ID=42363781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080122455A KR101090999B1 (en) | 2008-12-04 | 2008-12-04 | apparatus of electroplating and manufacturing method of Through Via Filling For WLP |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101090999B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006161124A (en) | 2004-12-09 | 2006-06-22 | Canon Inc | Method for forming penetration electrode |
JP4509869B2 (en) * | 2005-06-08 | 2010-07-21 | 新光電気工業株式会社 | Circuit board manufacturing method |
-
2008
- 2008-12-04 KR KR1020080122455A patent/KR101090999B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101090999B1 (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904484B2 (en) | Through-hole plugging method of silicon substrate | |
JP5706794B2 (en) | Interposer with microspring contacts, and method of making and using the interposer | |
CN100356822C (en) | Circuit device and manufacturing method thereof | |
TW200425358A (en) | Wafer level package method and chip packaged by this method | |
US20010044225A1 (en) | Method for forming microelectronic spring structures on a substrate | |
CN109137029B (en) | Lip seal and contact element for semiconductor electroplating apparatus | |
TW200849530A (en) | Wiring board manufacturing method, semiconductor device manufacturing method and wiring board | |
KR20080059098A (en) | Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate | |
US20090258460A1 (en) | Manufacturing method of semiconductor device | |
TW201013889A (en) | Electronic component used for wiring and method for manufacturing the same | |
US5271822A (en) | Methods and apparatus for electroplating electrical contacts | |
JP2006269968A (en) | Semiconductor device and its manufacturing method | |
EP2645828A2 (en) | Printed circuit board and method for manufacturing same | |
KR101090999B1 (en) | apparatus of electroplating and manufacturing method of Through Via Filling For WLP | |
JP5069449B2 (en) | Wiring board and manufacturing method thereof | |
JP2020027859A (en) | Manufacturing method of electrical connector | |
KR102228131B1 (en) | Electronic device and method of manufacturing electronic device | |
CN113169133B (en) | Method for manufacturing semiconductor package | |
KR101899920B1 (en) | Etching for probe wire tips for microelectronic device test | |
CN110402492A (en) | Compliant conductive bonding | |
JP4509869B2 (en) | Circuit board manufacturing method | |
KR20100009752A (en) | Apparatus for treating electroless plating method using magnetic field of treating electroless plating using magnetic field and apparatus for treating electroless plating | |
KR20110085823A (en) | Socket for testing a semiconductor package and method of manufacturing the same | |
JPH11211754A (en) | Electric connector and its manufacture | |
EP4149218A1 (en) | Connection method for chip and circuit board, and circuit board assembly and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |