KR20100056737A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20100056737A
KR20100056737A KR1020080115693A KR20080115693A KR20100056737A KR 20100056737 A KR20100056737 A KR 20100056737A KR 1020080115693 A KR1020080115693 A KR 1020080115693A KR 20080115693 A KR20080115693 A KR 20080115693A KR 20100056737 A KR20100056737 A KR 20100056737A
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrode
substrate
twenty
thickness
Prior art date
Application number
KR1020080115693A
Other languages
English (en)
Other versions
KR100982045B1 (ko
Inventor
칸다히로시
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080115693A priority Critical patent/KR100982045B1/ko
Priority to US12/614,385 priority patent/US20100123392A1/en
Priority to CN200910226450A priority patent/CN101740291A/zh
Publication of KR20100056737A publication Critical patent/KR20100056737A/ko
Application granted granted Critical
Publication of KR100982045B1 publication Critical patent/KR100982045B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 일 실시예는 면방전을 수행하는 표시전극 사이의 정전용량을 저감시켜 무효전력을 줄이는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽, 상기 제2 기판과 마주하는 상기 제1 기판 표면 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되고 제1 유전층으로 덮이는 어드레스전극, 상기 제1 기판과 마주하는 상기 제2 기판 표면 상에서 상기 제1 방향과 교차하는 제2 방향으로 길게 형성되어 상기 방전셀의 중앙에 대응하는 방전갭을 형성하며 제2 유전층으로 덮이는 제1 전극과 제2 전극, 및 적어도 상기 방전갭의 일부에 대응하여 형성되는 가이드부를 포함하며, 상기 제2 유전층은 상기 가이드부에 의하여 형성되는 공간의 내측에 형성되는 제21 유전층과, 상기 제21 유전층 위에 형성되는 제22 유전층을 포함하며, 상기 제21 유전층의 제1 유전율은, 상기 제22 유전층의 제2 유전율보다 작다.
저유전율, 버스전극, 금속, 방전갭

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 면방전을 수행하는 표시전극 사이의 정전용량 저감으로 무효전력을 줄이는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로, 교류형 플라즈마 디스플레이 패널(PDP)의 소비전력은 방전이 이루어질 때 소비되는 유효전력과, 방전이 이루어지지 않을 때 소비되는 무효전력을 포함한다.
무효전력은 PDP에 교류 전압이 인가될 경우, 정전용량(capacitance)에 따라 생기는 전하를 충전하는데 소요되며, 무효전력량은 PDP의 전전용량(C)과 인가되는 전압(V)에 따라 결정된다(P=CV2).
PDP의 정전용량을 구성하는 주요 인자는 면방전을 수행하는 표시전극의 간격, 표시전극 사이 및 표시전극 상부에 인접하는 유전층, 및 글라스 기판의 유전율 등을 포함한다. 따라서 무효전력을 줄이기 위해 표시전극에서 정전용량을 저감할 필요가 있다.
본 발명의 일 실시예는 면방전을 수행하는 표시전극 사이의 정전용량을 저감시켜 무효전력을 줄이는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예는 면방전을 수행하는 표시전극 사이에 저유전율의 유전층을 형성하여 정전용량을 저감시키는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예는 면방전을 수행하는 표시전극 사이에서 저유전율의 유전층 형성을 용이 하게 하고, 또한 정확하게 하는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽, 상기 제2 기판과 마주하는 상기 제1 기판 표면 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되고 제1 유전층으로 덮이는 어드레스전극, 상기 제1 기판과 마주하는 상기 제2 기판 표면 상에서 상기 제1 방향과 교차하는 제2 방향으로 길게 형성되어 상기 방전셀의 중앙에 대응하는 방전갭을 형성하며 제2 유전층으로 덮이는 제1 전극과 제2 전극, 및 적어도 상기 방전갭의 일부에 대응하여 형성되는 가이드부를 포함하며, 상기 제2 유전층은 상기 가이드부에 의하여 형성되는 공간의 내측에 형성되는 제21 유전층과, 상기 제21 유전층 위에 형성되는 제22 유전층을 포함하며, 상기 제21 유전층의 제1 유전율은, 상기 제22 유전층의 제2 유전율보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 버스전극을 포함하며, 상기 가이드부는, 상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 버스전극들로 형성될 수 있다.
상기 제1 전극과 상기 제2 전극은, 각각 상기 제2 기판의 표면과 상기 버스전극 사이에 형성되는 투명전극을 포함하며, 상기 가이드부는, 상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 투명전극들로 더 형성될 수 있다.
상기 제21 유전층은, 상기 방전갭을 형성하는 상기 투명전극들 사이 및 상기 버스전극들 사이에 형성될 수 있다.
상기 제2 기판의 표면에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는, 상기 투명전극 두께와 상기 버스전극 두께의 합과 동일할 수 있다.
상기 제21 유전층은, 상기 제1 전극과 상기 제2 전극 사이의 상기 방전갭에서 상기 제2 방향으로 길게 형성될 수 있다.
상기 제22 유전층은, 상기 제21 유전층, 상기 버스전극 및 상기 투명전극 상에 일체로 형성될 수 있다.
상기 버스전극은 복수의 금속재 라인들로 형성될 수 있다. 상기 금속재 라인들은, 상기 방전갭을 설정하는 내측 라인과, 상기 내측 라인에서 상기 방전갭으로부터 먼 위치에 형성되는 외측 라인을 포함할 수 있다.
상기 제21 유전층은 상기 내측 라인들 사이에서 상기 제2 방향으로 길게 형성될 수 있다.
상기 제2 기판의 표면에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는, 상기 내측 라인의 두께와 동일할 수 있다.
상기 제22 유전층은, 상기 내측 라인과 상기 외측 라인 사이의 상기 제2 기판의 표면, 상기 제21 유전층, 상기 내측 라인 및 상기 외측 라인 상에 일체로 형성될 수 있다.
상기 제1 전극과 상기 제2 전극은, 각각 상기 제2 기판의 표면에 형성되는 투명전극과 상기 투명전극 상에 형성되는 버스전극을 포함하며, 상기 가이드부는, 상기 제1 기판과 마주하는 상기 제2 기판의 표면에서 상기 방전갭에 대응하는 홈으로 형성될 수 있다.
상기 가이드부는, 상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 투명전극들로 더 형성될 수 있다.
상기 제21 유전층은 상기 홈 및 상기 투명전극 사이에 형성될 수 있다.
상기 제2 기판의 상기 홈에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는, 상기 홈의 깊이와 상기 투명전극 두께의 합과 동일할 수 있다.
상기 제22 유전층은, 상기 제21 유전층, 상기 투명전극 및 상기 버스전극 상에 일체로 형성될 수 있다.
상기 제2 기판의 상기 홈에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는, 상기 홈의 깊이와 상기 투명전극 두께 및 상기 투명전극 두께보다 더 돌출된 돌출부 두께의 합과 동일할 수 있다.
상기 제21 유전층의 두께 중, 상기 돌출부의 두께는 버스전극의 두께와 동일 할 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 전면기판의 유전층을 상대적으로 저유전율인 제21 유전층과 고유전율인 제22 유전층으로 형성하고, 방전갭에 대응하여 형성되는 가이드부(예를 들면, 버스전극들, 투명전극들 및 홈)의 공간에 저유전율의 제21 유전층을 형성하므로 정전용략을 저감시키는 효과가 있다. 방전갭 또는 가이드부에서 정전용량이 저감되므로 무효전력이 저감된다.
가이드부, 즉 방전갭의 양측에 형성되는 버스전극들과 투명전극들 및 홈은 제21 유전층 형성시, 도포되는 유전체 패이스트의 가이드 역할을 하므로 제21 유전층의 형성을 정확하고 용이하게 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이고, 도2는 도1의 Ⅱ-Ⅱ 선에 따른 단면도이다.
도1 및 도2를 참조하면, 제1 실시예에 따른 플라즈마 디스플레이 패널(100) 은 간격을 두고 서로 마주하여 부착되는 제1 기판(이하, "배면기판"이라 한다)(10)과 제2 기판(이하, "전면기판"이라 한다)(20) 및 양 기판(10, 20) 사이에 배치되는 격벽(16)을 포함한다.
격벽(30)은 배면기판(10)과 전면기판(20) 사이에 설정되는 공간을 구획하여, 복수의 방전셀들(17)을 형성한다. 방전셀(17)에는 형광체층(19)이 형성되고, 방전가스(일례로 네온(Ne)과 제논(Xe) 등을 포함하는 혼합가스)가 충전되어 있다.
방전가스는 기체방전에 의하여 진공자외선을 발생시키며, 형광체층(19)은 진공자외선에 의하여 여기된 후, 안정되면서 적색(R), 녹색(G) 및 청색(B)의 가시광을 방출한다. 기체방전을 일으키기 위하여, 어드레스전극(11)과 표시전극이 방전셀(17)에 배치된다.
일례로서, 어드레스전극(11)은 전면기판(20)과 마주하는 배면기판(10)의 표면에 제1 방향(이하, "y축 방향"이라 한다)을 따라 신장(伸長)되고, y축 방향으로 인접하는 방전셀들(17)에 연속적으로 대응한다. 복수의 어드레스전극들(11)은 y축 방향과 교차하는 제2 방향(이하, "x축 방향"이라 한다)을 따라 인접하는 방전셀들(17)에 서로 나란하게 배치된다.
제1 유전층(13)은 배면기판(10)의 표면과 어드레스전극들(11)을 덮는다. 제1 유전층(13)은 방전시, 양이온 또는 전자가 어드레스전극(11)에 직접 충돌하는 것을 차단하여, 기체방전으로부터 어드레스전극(11)을 보호한다. 또한 제1 유전층(13)은 벽전하의 형성 및 축적 장소를 제공하여, 저전압에 의한 어드레스 방전을 가능하게 한다.
어드레스전극(11)은 배면기판(10)에 배치되므로 전면기판(20)을 통한 가시광의 투과를 방해하지 않는다. 따라서 어드레스전극(11)은 불투명한 전극 즉, 우수한 통전성을 가지는 은(Ag)과 같은 금속 전극으로 형성될 수 있다.
격벽(16)은 제1 유전층(13) 상에 배치되어 제1 유전층(13)과 전면기판(20) 사이 공간을 구획한다. 예를 들면, 격벽(16)은 y축 방향으로 신장 형성되는 제1 격벽부재들(16a)과, 제1 격벽부재들(16a) 사이에서 y축 방향을 따라 간격을 두고 배치되어, x축 방향으로 신장되는 제2 격벽부재들(16b)을 포함한다.
즉 제1 격벽부재(16a)는 x축 방향으로 인접하는 방전셀(17)을 구획하고, 제2 격벽부재(16b)는 y축 방향으로 인접하는 방전셀(17)을 구획한다. 따라서 사각 격벽 구조는 방전셀들(17)을 매트릭스(matrix) 구조로 형성한다.
형광체층(19)은 제1 격벽부재(16a)와 제2 격벽부재(16b)의 측면과 제1 격벽부재(16a)와 제2 격벽부재(16b)로 둘러싸인 제1 유전층(13)의 표면에 형광체 패이스트를 도포하고, 도포된 형광체 패이스트를 건조 및 소성함으로써 형성될 수 있다.
형광체층(19)은 y축 방향을 따른 방전셀들(17)에 동일 색상의 가시광을 발생시키는 형광체로 형성된다. 형광체층(19)은 x축 방향을 따른 방전셀들(17)에 적색(R), 녹색(G) 및 청색(B)의 가시광을 발생시키는 형광체로 형성된다. 즉 적색(R), 녹색G) 및 청색(B)의 가시광을 발생시키는 형광체로 형성되는 형광체층들(19)은 x축 방향을 따라 반복된다.
표시전극은 방전셀들(17)에 대응하여 배면기판(10)에 마주하는 전면기판(20) 의 표면에 형성되는 제1 전극(이하, "유지전극"이라 한다)(31) 및 제2 전극(이하, "주사전극"이라 한다)(32)을 포함한다. 유지전극(31)과 주사전극(32)은 각 방전셀(17)에 대응하여 면방전 구조를 형성한다.
유지전극(31) 및 주사전극(32)은 어드레스전극(11)과 교차하는 x축 방향으로 신장되고, 서로 평행 상태를 유지하며, 서로의 사이에 방전갭(DG)을 형성하고, 방전갭(DG)을 방전셀(17)의 중앙에 대응시킨다.
예를 들면, 유지전극(31) 및 주사전극(32)은 방전갭(DG)과 면방전 영역을 형성하는 투명전극(31a, 32a)과, 투명전극(31a, 32a)에 전압 신호를 인가하는 버스전극(31b, 32b)을 포함한다.
투명전극들(31a, 32a)은 방전셀(17)의 개구율 확보를 위하여 투명재(일례로서 ITO: Indium Tin Oxide)로 형성된다. 또한 버스전극들(31b, 32b)은 투명전극(31a, 32a)에 전압 신호 인가를 위하여, 투명전극(31a, 32a) 상에 우수한 통전성을 가지는 금속재로 형성된다.
버스전극(31b, 32b)은 투명전극(31a, 32a) 상의 방전갭(DG) 양측에 형성되어, 투명전극(31a, 32a)과 함께 방전갭(DG)을 형성한다. 즉 방전갭(DG)은 z축 방향을 기준으로 할 때, 전면기판(20)의 표면에서 투명전극(31a, 32a)에 의하여 설정되고, 또한 투명전극(31a, 31b) 상에서 버스전극(31b, 32b)에 의하여 설정된다.
즉 금속재의 버스전극(31b, 32b)은 방전셀(17)의 중심에 배치되므로 전압 인가시, 강한 전계가 형성되는 방전갭(DG) 부근에서 전압 강하를 효과적으로 방지할 수 있다.
제2 유전층(21)은 전면기판(20)의 표면과 유지전극(31)과 주사전극(32)을 덮는다. 제2 유전층(21)은 방전시, 양이온 또는 전자가 유지전극(31)과 주사전극(32)에 직접 충돌하는 것을 차단하여, 기체방전으로부터 유지전극(31) 및 주사전극(32)을 보호한다. 또한 제2 유전층(21)은 벽전하의 형성 및 축적 장소를 제공하여, 저전압에 의한 유지 방전을 가능하게 한다.
제2 유전층(21)은 버스전극들(41b, 42b) 사이에 형성되는 제21 유전층(211)과, 제21 유전층(211)의 양측 및 제21 유전층(211) 위에 형성되는 제22 유전층(212)을 포함한다. 유지전극(31) 및 주사전극(32)이 투명전극(31a, 32a)을 포함하는 경우, 제21 유전층(211)은 투명전극(31a, 32a) 사이에도 형성된다. 즉 제21 유전층(211)은 유지전극(31)과 주사전극(32)의 방전갭(DG)에 형성된다.
제21 유전층(211)은 제1 유전율을 가지고, 제22 유전층(212)은 제2 유전율을 가지며, 제1 유전율은 제2 유전율보다 작다. 따라서 제21 유전층(211)은 방전갭(DG) 이외 부분의 유전율에 비하여, 방전갭(DG)에서 낮은 유전율을 가지게 한다.
즉 제21 유전층(211)은 플라즈마 디스플레이 패널(100) 구동 중, 방전이 발생하지 않는 전압 인가시, 전계가 집중되는 방전갭(DG) 부근에서 유전율을 낮추어 유지전극(31)과 주사전극(32) 사이의 정전용량을 저감시킨다. 정전용량이 저감됨에 따라 무효전력이 저감될 수 있다.
버스전극들(31b, 32b)은 방전갭(DG)의 양측에 배치되므로 방전갭(DG) 내부에 제21 유전층(211)을 형성할 때, 유전체 패이스트의 도포 및 주입을 안내한다. 즉 버스전극(31b, 32b)는 방전갭(DG)의 외곽으로 유전체 패이스트가 도포 및 주입되는 것을 차단한다. 따라서 버스전극(31b, 32b)은 서로의 사이에 저유전율의 제21 유전층(211) 형성을 용이하게 하며, 제21 유전층(211)의 정확한 형성을 가능하게 한다.
즉 버스전극들(31b, 32b)은 방전갭(DG)에 대응하여 형성되므로 방전갭(DG)의 양측에서 제21 유전층(211) 형성을 위한 가이드부를 형성한다. 또한 방전갭(DG)의 양측에 대응하는 투명전극(31a, 32a)도 제21 유전층(211) 형성을 위한 가이드부를 형성한다.
도2를 참조하면, 제21 유전층(211)의 두께(T)는 전면기판(20)의 표면에서 배면기판(10) 측을 향하여 설정되며, 이와 동일 방향으로 설정되는 투명전극(31a, 32a)의 두께(Ta)와 버스전극(31b, 32b)의 두께(Tb)를 합한 두께(T=Ta+Tb)와 동일하다.
도3은 표시전극, 제21 유전층 및 방전셀의 배치 관계의 평면도이다. 도3을 참조하면, 제21 유전층(211)은 유지전극(41)과 주사전극(42) 사이의 방전갭(DG)에서 x축 방향으로 길게 형성된다.
투명전극(31a, 32a) 및 버스전극(31b, 32b)이 각각 x축 방향으로 길게 형성되고, 제21 유전층(211)이 방전갭(DG)에서 길게 형성됨에 따라 예를 들면, 디스펜서로 유전체 패이스트의 연속적인 도포가 가능하다. 또한 단위 방전셀(17)의 x축 방향 전체 범위 내에서 정전용량 저감이 균일하게 된다. 제21 유전층(211)은 스크린 인쇄, 오프셋인쇄, 잉크젯, 및 디스펜서 등의 방법에 의하여 형성될 수 있다.
투명전극은 각 방전셀에 대응하도록 버스전극 측에서 돌출되는 돌출전극으로 형성될 수 있다. 이 경우, 제21 유전층은 x축 방향으로 길게 형성될 수 있고, 또한 각 방전셀에 독립적으로 대응하여 방전셀의 중앙에 형성될 수 있다(미도시).
다시 도2를 참조하면, 제22 유전층(212)은 제21 유전층(211), 유지전극(31), 주사전극(32) 및 전면기판(20)의 표면을 덮어 전체적으로 평탄 평면을 형성한다. 즉 제22 유전층(212)은 투명전극(31a, 32a) 및 버스전극(31b, 32b)를 덮는다.
보호막(23)은 제22 유전층(212)을 덮는다. 예를 들면, 보호막(23)은 기체방전시, 제22 유전층(212)을 보호하는 투명한 MgO로 형성되며, 이차전자방출계수를 증가시킨다.
플라즈마 디스플레이 패널(100) 구동 중, 리셋 기간에는 주사전극(32)에 인가되는 리셋 펄스에 의하여 리셋 방전이 일어난다. 이 리셋 기간에 이어지는 어드레싱 기간에는 주사전극(32)에 인가되는 스캔 펄스와 어드레스전극(11)에 인가되는 어드레스 펄스에 의하여 어드레스 방전이 일어난다. 그 후, 유지 기간에는 유지전극(31)과 주사전극(32)에 인가되는 유지 펄스에 의하여 유지 방전이 일어난다.
유지전극(31)과 주사전극(32)은 유지 방전에 필요한 유지 펄스를 인가하는 전극의 역할을 하고, 주사전극(32)은 리셋 펄스 및 스캔 펄스를 인가하는 전극의 역할을 하며, 어드레스전극(11)은 어드레스 펄스를 인가하는 전극의 역할을 한다. 유지전극(31), 주사전극(32) 및 어드레스전극(11)은 각각에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이 역할들에 한정되는 것은 아니다.
플라즈마 디스플레이 패널(100)은 어드레스전극(11)과 주사전극(32)의 상호 작용으로 인한 어드레스 방전에 의하여 켜질 방전셀(17)을 선택하고, 유지전극(31)과 주사전극(32)의 상호 작용으로 인한 유지 방전에 의하여 상기 선택된 방전 셀(17)을 구동시켜, 화상을 구현한다.
도4는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다. 도4를 참조하면, 제2 실시예의 플라즈마 디스플레이 패널(200)에서, 유지전극(41)과 주사전극(42)은 제1 실시예와 비교할 때, 투명전극(31a, 32a)을 구비하지 않고, 금속재의 버스전극으로 형성될 수 있다.
버스전극은 방전셀(17)에서 발생된 가시광을 전방으로 투과시키기 위하여 방전셀(17)의 전방 개구율을 가지도록 복수의 금속재 라인들로 형성될 수 있다. 예를 들면, 버스전극, 즉 금속재 라인들은 방전갭(DG)을 설정하는 내측 라인(41a, 42a)과, 내측 라인(41a, 42a)에서 방전갭(DG) 반대측에 형성되는 외측 라인(41b, 42b)을 포함한다.
제21 유전층(511)은 제1 유전율을 가지고 방전갭(DG), 즉 내측 라인들(41a, 42a) 사이에 형성된다. 내측 라인(41a, 42a)은 서로 마주하며 방전갭(DG)을 형성하면서 제21 유전층(511)의 형성시, 유전체 패이스의 도포 및 주입을 안내한다.
제1 실시예에서는 투명전극들(31a, 32a)과 버스전극들(31b, 32b)이 가이드부를 형성하지만, 제2 실시예에서는 버스전극을 형성하는 내측 라인들(41a, 42a)이 가이드부를 형성한다.
제22 유전층(512)은 제1 유전율보다 높은 제2 유전율을 가지고 내측 라인(41a, 42a)과 외측 라인(41b, 42b) 사이의 전면기판(20)의 표면과, 제21 유전층(511), 내측 라인(41a, 42a) 및 외측 라인(41b, 42b) 상에 각각 형성된다.
도4를 참조하면, 제21 유전층(511)의 두께(T2)는 전면기판(20)의 표면에서 배면기판(10) 측을 향하여 설정되며, 이와 동일 방향으로 설정되는 내측 라인(41a, 42a)의 두께(Tb)와 동일하다(T2=Tb).
제21 유전층(511)은 플라즈마 디스플레이 패널(200) 구동 중, 방전이 발생하지 않는 전압 인가시, 전계가 집중되는 방전갭(DG) 부근에서 유전율을 낮추어 유지전극(41)과 주사전극(42) 사이, 즉 내측 라인(41a, 42a) 사이의 정전용량을 저감시킨다. 정전용량이 저감됨에 따라 무효전력이 저감될 수 있다.
도5는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다. 도5를 참조하면, 제3 실시예의 플라즈마 디스플레이 패널(300)에서, 가이드부는 방전갭(DG)에 대응하도록 배면기판(10)에 마주하는 전면기판(20) 표면에 홈(G)으로 형성된다.
유지전극(51) 및 주사전극(52)에서, 투명전극들(51a, 52a)은 면방전의 방전갭(DG)을 형성하고, 버스전극들(51b, 52b)은 방전갭(DG)의 원방에서 투명전극(51a 52a) 상에 형성된다.
따라서 가이드부는 홈(G)에 더하여 방전갭(DG)의 양측을 형성하는 투명전극들(51a, 52a)로 더 형성된다. 즉 가이드부는 홈(G)의 공간과 투명전극들(51a, 52a) 사이의 공간으로 설정된다.
제2 유전층(61)에서, 제21 유전층(611)은 홈(G) 및 투명전극들(51a, 52a) 사이에 형성된다. 제22 유전층(612)은 제21 유전층(611), 투명전극들(51a, 52a) 및 버스전극들(51b, 52b) 상에 일체로 형성된다.
제21 유전층(611)의 두께(T3)는 전면기판(20)의 홈(G)에서 배면기판(10)을 향하여 설정되며, 이와 동일 방향으로 설정되는 홈(G)의 깊이(Tg)와 투명전극(51a, 52a) 두께(Ta)의 합과 동일하다(T3=Tg+Ta).
도6은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다. 도6을 참조하면, 제4 실시예의 플라즈마 디스플레이 패널(400)에서, 제21 유전층(711)의 두께(T4)가 제3 실시예에서 제21 유전층(611)의 두께(T3)보다 더 두껍다.
제21 유전층(711)의 두께(T4)는 전면기판(20)의 홈(G)에서 배면기판(10)을 향하여 설정되며, 이와 동일 방향으로 설정되는 홈(G)의 깊이(Tg)와 투명전극(51a, 52a)의 두께(Ta) 및 투명전극(51a, 52a) 두께(Ta) 보다 더 돌출되는 돌출부(711a) 두께(Tp)의 합과 동일하다(T3=Tg+Ta+Tp). 또한 돌출부(711a)의 두께(Tp)는 버스전극(51b, 52b)의 두께(Tb)와 동일할 수 있다(Tp=Tb).
제2 내지 제4 실시예는 제1 실시예와 유사 내지 동일한 작용 효과를 가지는 다양한 구성들을 예시한다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이다.
도2는 도1의 Ⅱ-Ⅱ 선에 따른 단면도이다.
도3은 표시전극, 제21 유전층 및 방전셀의 배치 관계의 평면도이다.
도4는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 단면도이 다.
도5는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다.
도6은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 플라즈마 디스플레이 패널 10 : 제1 기판(배면기판)
20 : 제2 기판(전면기판) 11 : 어드레스전극
13 : 제1 유전층 16 : 격벽
16a, 16b : 제1, 제2 격벽부재 17 : 방전셀
19 : 형광체층 31, 41, 51 : 제1 전극(유지전극)
32, 42, 52 : 제2 전극(주사전극)31a, 41a, 51a 32a, 42a, 52a : 투명전극
31b, 41b, 51b, 32b, 42b, 52b : 버스전극 21, 51, 61, 71 : 제2 유전층
211, 511, 611, 711 : 제21 유전층 711a : 돌출부
212, 512, 612, 712 : 제22 유전층 23 : 보호막
41a, 42a : 내측 라인 41b, 42b : 외측 라인
G : 홈 Tg : 깊이
T, T2, T3, T4, Ta, Tb : 두께

Claims (19)

  1. 제1 기판;
    상기 제1 기판과 마주하는 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이의 공간을 구획하여 방전셀을 형성하는 격벽;
    상기 제2 기판과 마주하는 상기 제1 기판 표면 상에서 상기 방전셀에 대응하여 제1 방향으로 길게 형성되고 제1 유전층으로 덮이는 어드레스전극;
    상기 제1 기판과 마주하는 상기 제2 기판 표면 상에서 상기 제1 방향과 교차하는 제2 방향으로 길게 형성되어 상기 방전셀의 중앙에 대응하는 방전갭을 형성하며 제2 유전층으로 덮이는 제1 전극과 제2 전극; 및
    적어도 상기 방전갭의 일부에 대응하여 형성되는 가이드부를 포함하며,
    상기 제2 유전층은,
    상기 가이드부에 의하여 형성되는 공간의 내측에 형성되는 제21 유전층과,
    상기 제21 유전층 위에 형성되는 제22 유전층을 포함하며,
    상기 제21 유전층의 제1 유전율은,
    상기 제22 유전층의 제2 유전율보다 작은 플라즈마 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 버스전극을 포함하며,
    상기 가이드부는,
    상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 버스전극들로 형성되는 플라즈마 디스플레이 패널.
  3. 제2 항에 있어서,
    상기 제1 전극과 상기 제2 전극은,
    각각 상기 제2 기판의 표면과 상기 버스전극 사이에 형성되는 투명전극을 포함하며,
    상기 가이드부는,
    상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 투명전극들로 더 형성되는 플라즈마 디스플레이 패널.
  4. 제3 항에 있어서,
    상기 제21 유전층은, 상기 방전갭을 형성하는 상기 투명전극들 사이 및 상기 버스전극들 사이에 형성되는 플라즈마 디스플레이 패널.
  5. 제4 항에 있어서,
    상기 제2 기판의 표면에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는,
    상기 투명전극 두께와 상기 버스전극 두께의 합과 동일한 플라즈마 디스플레 이 패널.
  6. 제4 항에 있어서,
    상기 제21 유전층은,
    상기 제1 전극과 상기 제2 전극 사이의 상기 방전갭에서 상기 제2 방향으로 길게 형성되는 플라즈마 디스플레이 패널.
  7. 제5 항에 있어서,
    상기 제22 유전층은,
    상기 제21 유전층, 상기 버스전극 및 상기 투명전극 상에 일체로 형성되는 플라즈마 디스플레이 패널.
  8. 제2 항에 있어서,
    상기 버스전극은 복수의 금속재 라인들로 형성되는 플라즈마 디스플레이 패널.
  9. 제8 항에 있어서,
    상기 금속재 라인들은,
    상기 방전갭을 설정하는 내측 라인과,
    상기 내측 라인에서 상기 방전갭으로부터 먼 위치에 형성되는 외측 라인을 포함하는 플라즈마 디스플레이 패널.
  10. 제9 항에 있어서,
    상기 제21 유전층은 상기 내측 라인들 사이에서 상기 제2 방향으로 길게 형성되는 플라즈마 디스플레이 패널.
  11. 제10 항에 있어서,
    상기 제2 기판의 표면에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는,
    상기 내측 라인의 두께와 동일한 플라즈마 디스플레이 패널.
  12. 제10 항에 있어서,
    상기 제22 유전층은,
    상기 내측 라인과 상기 외측 라인 사이의 상기 제2 기판의 표면, 상기 제21 유전층, 상기 내측 라인 및 상기 외측 라인 상에 일체로 형성되는 플라즈마 디스플레이 패널.
  13. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은,
    각각 상기 제2 기판의 표면에 형성되는 투명전극과 상기 투명전극 상에 형성 되는 버스전극을 포함하며,
    상기 가이드부는,
    상기 제1 기판과 마주하는 상기 제2 기판의 표면에서 상기 방전갭에 대응하는 홈으로 형성되는 플라즈마 디스플레이 패널.
  14. 제13 항에 있어서,
    상기 가이드부는,
    상기 방전갭의 양측을 따라 배치되어 서로 마주하는 상기 투명전극들로 더 형성되는 플라즈마 디스플레이 패널.
  15. 제14 항에 있어서,
    상기 제21 유전층은 상기 홈 및 상기 투명전극 사이에 형성되는 플라즈마 디스플레이 패널.
  16. 제15 항에 있어서,
    상기 제2 기판의 상기 홈에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는,
    상기 홈의 깊이와 상기 투명전극 두께의 합과 동일한 플라즈마 디스플레이 패널.
  17. 제16 항에 있어서,
    상기 제22 유전층은,
    상기 제21 유전층, 상기 투명전극 및 상기 버스전극 상에 일체로 형성되는 플라즈마 디스플레이 패널.
  18. 제15 항에 있어서,
    상기 제2 기판의 상기 홈에서 상기 제1 기판 측으로 설정되는 상기 제21 유전층의 두께는,
    상기 홈의 깊이와 상기 투명전극 두께 및 상기 투명전극 두께보다 더 돌출된 돌출부 두께의 합과 동일한 플라즈마 디스플레이 패널.
  19. 제18 항에 있어서,
    상기 제21 유전층의 두께 중, 상기 돌출부의 두께는 버스전극의 두께와 동일한 플라즈마 디스플레이 패널.
KR1020080115693A 2008-11-20 2008-11-20 플라즈마 디스플레이 패널 KR100982045B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080115693A KR100982045B1 (ko) 2008-11-20 2008-11-20 플라즈마 디스플레이 패널
US12/614,385 US20100123392A1 (en) 2008-11-20 2009-11-06 Plasma display device
CN200910226450A CN101740291A (zh) 2008-11-20 2009-11-20 等离子体显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115693A KR100982045B1 (ko) 2008-11-20 2008-11-20 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20100056737A true KR20100056737A (ko) 2010-05-28
KR100982045B1 KR100982045B1 (ko) 2010-09-13

Family

ID=42171448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115693A KR100982045B1 (ko) 2008-11-20 2008-11-20 플라즈마 디스플레이 패널

Country Status (3)

Country Link
US (1) US20100123392A1 (ko)
KR (1) KR100982045B1 (ko)
CN (1) CN101740291A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102886344B (zh) * 2011-05-11 2014-11-26 深圳光启高等理工研究院 一种介质基板的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211886B2 (ja) 1998-10-08 2001-09-25 日本電気株式会社 プラズマディスプレイパネルおよびその製造方法
KR100505986B1 (ko) * 2003-07-16 2005-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
KR100728673B1 (ko) * 2005-01-13 2007-06-15 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100760121B1 (ko) * 2005-11-17 2007-09-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 하부 구조물, 그 제조방법 및이를 이용한 플라즈마 디스플레이 패널
JP2008027862A (ja) 2006-07-25 2008-02-07 Sony Corp 交流駆動型プラズマディスプレイパネル及び交流駆動型プラズマディスプレイパネルの製造方法
US20080157668A1 (en) * 2006-12-29 2008-07-03 Lg Electronics Inc. Plasma display panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR100982045B1 (ko) 2010-09-13
CN101740291A (zh) 2010-06-16
US20100123392A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
KR20050045513A (ko) 플라즈마 디스플레이 패널
US20060152159A1 (en) Plasma display panel
US20060125395A1 (en) Plasma display panel
JP4405977B2 (ja) プラズマディスプレイパネル
KR100982045B1 (ko) 플라즈마 디스플레이 패널
KR20050038481A (ko) 플라즈마 디스플레이 패널
KR100709254B1 (ko) 플라즈마 디스플레이 패널
JP2010062131A (ja) プラズマディスプレイパネル
KR100971032B1 (ko) 플라즈마 디스플레이 패널
KR100684852B1 (ko) 플라즈마 디스플레이 패널
KR20050108756A (ko) 플라즈마 디스플레이 패널
KR100759561B1 (ko) 플라즈마 디스플레이 패널
KR100749501B1 (ko) 플라즈마 디스플레이 패널
US7768203B2 (en) Plasma display panel including black projections
KR20080011570A (ko) 플라즈마 디스플레이 패널
KR100686836B1 (ko) 플라즈마 디스플레이 패널
KR100670303B1 (ko) 플라즈마 디스플레이 패널
KR20040102419A (ko) 플라즈마 디스플레이 패널
KR100669432B1 (ko) 플라즈마 디스플레이 패널
KR100626067B1 (ko) 플라즈마 디스플레이 패널
KR100589348B1 (ko) 플라즈마 디스플레이 패널
EP2157596B1 (en) Plasma Display Panel and Method of Manufacturing the Same
KR20050110907A (ko) 플라즈마 디스플레이 패널
US20080231555A1 (en) Plasma display panel
US20060273735A1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee