KR20100054270A - Mehod for forming copper line - Google Patents

Mehod for forming copper line Download PDF

Info

Publication number
KR20100054270A
KR20100054270A KR1020080113112A KR20080113112A KR20100054270A KR 20100054270 A KR20100054270 A KR 20100054270A KR 1020080113112 A KR1020080113112 A KR 1020080113112A KR 20080113112 A KR20080113112 A KR 20080113112A KR 20100054270 A KR20100054270 A KR 20100054270A
Authority
KR
South Korea
Prior art keywords
copper
trench
layer
copper wiring
oxide film
Prior art date
Application number
KR1020080113112A
Other languages
Korean (ko)
Inventor
강명일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080113112A priority Critical patent/KR20100054270A/en
Publication of KR20100054270A publication Critical patent/KR20100054270A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for forming a copper wiring is provided to smoothly connect upper and lower copper wirings by improving a copper wiring process by removing a novolac process. CONSTITUTION: A copper wiring layer(400) is formed on the upper side of a substrate by successively stacking a first nitride layer(110), a first oxide layer(130), and a second nitride layer(150). A via is formed by selectively removing the copper wiring layer using an etching mask. The via is gap-filled with copper and the copper is removed on the upper side of the second nitride layer through a polishing process. The oxide layer is deposited on the substrate and a second oxide layer(170) is formed. A trench is formed by exposing the second nitride layer by selectively removing the second oxide layer using the etching mask. The trench is filled with the copper and the copper is removed on the upper side of the second oxide layer through the polishing process.

Description

구리 배선 형성 방법{mehod for forming copper line}METHOD FOR FORMING COPPER LINE

본 발명은 구리 배선 형성 방법에 관한 것으로 보다 상세하게는, 구리 배선을 형성하기 위한 듀얼 다마신 공정을 개선하여 구리 배선의 부식 및 상하부 구리 배선 간의 연결 불량을 제거할 수 있는 구리 배선 형성 방법에 관한 것이다.The present invention relates to a copper wiring forming method, and more particularly, to a copper wiring forming method capable of eliminating corrosion of copper wiring and poor connection between upper and lower copper wirings by improving a dual damascene process for forming copper wiring. will be.

현재 반도체 소자의 축소와 관련하여 금속 배선에서도 단면적의 감소로 인해 전류 밀도가 상승하게 되어 EM(Electro Migration)에 의한 금속 배선의 신뢰성이 심각한 문제를 유발한다.In connection with the shrinkage of semiconductor devices, the current density also increases due to the reduction in the cross-sectional area of the metal wiring, which causes a serious problem in the reliability of the metal wiring by EM (Electro Migration).

이에 따라, 금속 배선의 물질로 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(reliability)이 우수한 구리(Cu)를 금속 배선의 재료로 사용하고 있다.Accordingly, copper (Cu), which has a lower resistivity than aluminum (Al) and has excellent reliability, is used as the material of the metal wiring.

하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 미세 패턴을 형성하기 위한 건식 식각 공정에 어려움이 있기 때문에 주로 다마신(damascene) 공정으로 구리 배선을 제조하고 있다.However, since copper is difficult to form a highly volatile compound and has a difficulty in a dry etching process for forming a fine pattern, copper wiring is mainly manufactured by a damascene process.

다마신 공정은, 먼저 층간 절연막을 증착하고 사진 식각 공정을 통해 층간 절연막을 패터닝하여 배선 영역인 트렌치를 형성하고, 트렌치에 구리를 갭필(gap-fill)하고 이를 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 평탄화하여 구리 배선을 형성하는 것이다.In the damascene process, the interlayer insulating film is first deposited and the interlayer insulating film is patterned through a photolithography process to form a trench, which is a wiring region, gap-filling copper in the trench, and chemical mechanical polishing (CMP). ) To planarize to form a copper wiring.

게다가, 다층 금속 배선에서 주로 사용되는 듀얼 다마신 공정은, 층간 절연막에 배선 영역인 트렌치를 형성하고, 트렌치 바닥에 하부 구조물이 오픈되는 비아홀을 형성한 후에, 구리를 갭필하고 한번의 화학적기계적연마(CMP) 공정으로 평탄화하여 비아(via)와 금속 배선을 동시에 형성한다.In addition, the dual damascene process, which is mainly used in multi-layered metal wiring, forms a trench in the interlayer insulating film, a via hole in which the lower structure is opened at the bottom of the trench, and then gap-fills copper and a single chemical mechanical polishing ( CMP) is planarized to simultaneously form vias and metal lines.

이하 첨부된 도면을 참조하여 종래의 듀얼 다마신 공정에 대하여 설명한다.Hereinafter, a conventional dual damascene process will be described with reference to the accompanying drawings.

도 1a 내지 도 1g는 종래의 듀얼 다마신 공정에 대하여 설명하기 위한 각 공정별 단면도이다.1A to 1G are cross-sectional views of respective processes for explaining a conventional dual damascene process.

먼저, 도 1a에 도시된 바와 같이 듀얼 다마신 공정으로 하부 구리 배선(11)이 형성된 제 1 배선층(10) 상부에 제 1 질화막(21), 제 1 산화막(23), 제 2 질화막(25) 및 제 2 산화막(27)을 순차로 적층함으로서 제 2 배선층(20)을 형성한다.First, as illustrated in FIG. 1A, the first nitride film 21, the first oxide film 23, and the second nitride film 25 are formed on the first wiring layer 10 on which the lower copper wiring 11 is formed by a dual damascene process. And the second oxide layer 27 are sequentially stacked to form the second wiring layer 20.

여기서, 제 1 질화막(21)은 하부 구리 배선의 구리가 제 1 산화막(23)으로 확산하는 것을 방지하고, 듀얼 다마신 공정 과정에서 하부 구리 배선이 산소와 접촉하는 것을 막아 하부 구리 배선의 부식(corrosion)을 방지하는 역할을 한다.Here, the first nitride film 21 prevents the copper of the lower copper wiring from diffusing to the first oxide film 23 and prevents the lower copper wiring from contacting with oxygen in the dual damascene process to prevent corrosion of the lower copper wiring ( It serves to prevent corrosion.

그 다음, 도 1b에 도시된 바와 같이 제 2 산화막(27), 제 2 질화막(25) 및 제 1 산화막(23)을 선택적으로 식각함으로서 비아(29)를 형성한다.Next, as shown in FIG. 1B, vias 29 are formed by selectively etching the second oxide film 27, the second nitride film 25, and the first oxide film 23.

이어서, 도 1c에 도시된 바와 같이 비아(29)를 노볼락(30, novolac)으로 갭필한다.The via 29 is then gapfilled with novolac 30 as shown in FIG. 1C.

그리고, 도 1d에 도시된 바와 같이 제 2 산화막을 선택적으로 식각함으로서 트렌치(40)를 형성한다.As shown in FIG. 1D, the trench 40 is formed by selectively etching the second oxide film.

계속하여, 도 1e에 도시된 바와 같이 노볼락(30)을 제거함으로서 비아(29)를 개방한다.Subsequently, via 29 is opened by removing novolak 30 as shown in FIG.

여기서, 노볼락(30)은 트렌치(40)를 형성하기 위한 식각 공정에서 비아(29)로 이물질이 침투되는 것을 방지하고 제 1 질화막(21)이 식각되는 것을 방지한다.Here, the novolak 30 prevents foreign matter from penetrating into the via 29 in the etching process for forming the trench 40 and prevents the first nitride film 21 from being etched.

그 다음, 도 1f에 도시된 바와 같이 비아(29)의 하부에 노출된된 제 1 질화막(21)을 제거한다.Next, as shown in FIG. 1F, the first nitride film 21 exposed at the bottom of the via 29 is removed.

이어서, 도 1g에 도시된 바와 같이 구리로 비아(29) 및 트렌치(40)를 갭필하고, 제 2 산화막(27)에 평탄화 함으로서 상부 구리 배선(50)을 완성한다.Next, as shown in FIG. 1G, the vias 29 and the trenches 40 are gap-filled with copper, and the upper copper interconnection 50 is completed by planarizing the second oxide layer 27.

다만, 비아(29)의 큰 종횡비(aspect ratio)로 인해 노볼락(30)이 제대로 갭필이 되지 않아 제 1 절연막(21)이 노출되는 경우가 종종 발생한다.However, due to the large aspect ratio of the vias 29, the novolak 30 may not be properly gapfilled so that the first insulating layer 21 is often exposed.

노출된 제 1 절연막(21)은 트렌치(40)를 형성하기 위한 식각 공정에서 식각되어 하부 구리 배선(11)을 상부에 노출시킨다.The exposed first insulating layer 21 is etched in an etching process for forming the trench 40 to expose the lower copper wiring 11 to the upper portion.

노출된 하부 구리 배선(11)은 공정 진행 과정에서 장시간 산소에 노출되게 되어 부식이 되고 하부 구리 배선(11)의 상부에 구리 보이드를 형성하여 반도체 소자의 전기적 특성을 저하시킨다.The exposed lower copper interconnection 11 is exposed to oxygen for a long time in the process of progressing and becomes corroded, thereby forming copper voids on the lower copper interconnection 11 to lower electrical characteristics of the semiconductor device.

그리고, 노볼락(30)을 사용하여 듀얼 다마신 공정을 진행하는 경우 노볼락(30)이 공정 과정에서 완전히 제거 되지 않고 하부 구리 배선(11)에 잔류하는 경우에는 비아(29)에 갭필된 구리 컨택과 하부 구리 배선과 연결이 되지 않는 문제점이 있다.When the dual damascene process is performed using the novolac 30, the novolac 30 is not completely removed in the process and is retained in the lower copper wiring 11. There is a problem in that the contact and the lower copper wiring is not connected.

따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 구리 배선 형성 과정에서 구리 배선의 부식 및 상하부 구리 배선 간의 연결 불량의 원인이 되는 노볼락을 사용하는 공정을 제거하고, 구리 배선 공정을 개선하여 반도체 소자의 성능을 향상시킬 수 있는 구리 배선 형성 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described problems, eliminating the process of using the novolak that causes corrosion of copper wiring and poor connection between the upper and lower copper wiring in the copper wiring formation process, and improve the copper wiring process Accordingly, an object of the present invention is to provide a method for forming a copper wiring that can improve the performance of a semiconductor device.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 구리 배선 형성 방법은, 제 1 질화막, 제 1 산화막 및 제 2 질화막을 기판의 상부에 순차로 적층하여 구리 배선층을 형성하는 단계; 식각 마스크를 사용하여 상기 구리 배선층을 선택적으로 제거하여 비아를 형성하는 단계; 상기 비아를 구리로 갭필하고, 상기 제 2 질화막의 상부에 존재하는 구리를 연마하여 제거하는 단계; 산화막을 기판 전면에 증착하고 평탄화하여 제 2 산화막을 형성하는 단계; 식각 마스크를 사용하여 상기 제 2 산화막을 선택적으로 제거하여 상기 제 2 질화막을 노출시킴으로서 트렌치를 형성하는 단계; 및 상기 트렌치를 구리로 매립하고, 제 2 산화막의 상부에 존재하는 구리를 연마하여 제거하는 단계;를 포함하는 것을 특징으로 한다.The copper wiring forming method of the present invention for realizing the above object comprises the steps of: laminating the first nitride film, the first oxide film and the second nitride film sequentially on the substrate to form a copper wiring layer; Selectively removing the copper interconnect layer using an etch mask to form vias; Gap-filling the vias with copper and polishing and removing copper present on top of the second nitride film; Depositing and planarizing an oxide film over the entire surface of the substrate to form a second oxide film; Selectively removing the second oxide layer using an etching mask to form a trench by exposing the second nitride layer; And embedding the trench with copper and polishing and removing copper existing on the upper portion of the second oxide layer.

여기서, 상기 트렌치를 형성하는 단계 이후에는 상기 트렌치의 전면을 습식식각하는 단계가 이루어지는 것을 특징으로 한다.Here, after forming the trench, wet etching the entire surface of the trench may be performed.

또한, 상기 습식식각은 탈이온수로 희석된 불산 용액을 사용하는 것을 특징으로 한다.In addition, the wet etching is characterized in that using a hydrofluoric acid solution diluted with deionized water.

본 발명의 또 다른 일 측면으로서 본 발명의 구리 배선 형성 방법은, 제 1 질화막, 제 1 산화막 및 제 2 질화막을 기판의 상부에 순차로 적층하여 구리 배선층을 형성하는 단계; 식각 마스크를 사용하여 상기 구리 배선층을 선택적으로 제거하여 비아를 형성하는 단계; 배리어 메탈을 기판 전면에 증착하는 단계; 구리를 상기 배리어 메탈 전면에 증착하고, 상기 구리를 상기 제 2 질화막이 노출될 때가지 연마하는 단계; 산화막을 기판 전면에 증착하고 평탄화하여 제 2 산화막을 형성하는 단계; 식각 마스크를 사용하여 상기 제 2 산화막을 선택적으로 제거하여 상기 제 2 질화막을 노출시킴으로서 트렌치를 형성하는 단계; 및 상기 트렌치를 구리로 매립하고, 제 2 산화막 상부에 존재하는 구리를 연마하여 제거하는 단계;를 포함하는 것을 특징으로 한다.In still another aspect of the present invention, there is provided a method for forming a copper wiring, the method comprising: forming a copper wiring layer by sequentially stacking a first nitride film, a first oxide film, and a second nitride film on an upper portion of a substrate; Selectively removing the copper interconnect layer using an etch mask to form vias; Depositing a barrier metal over the substrate; Depositing copper over the barrier metal and polishing the copper until the second nitride film is exposed; Depositing and planarizing an oxide film over the entire surface of the substrate to form a second oxide film; Selectively removing the second oxide layer using an etching mask to form a trench by exposing the second nitride layer; And embedding the trench with copper and polishing and removing copper existing on the second oxide layer.

여기서, 상기 트렌치를 형성하는 단계 이후에는 상기 트렌치의 전면을 습식식각하는 단계가 이루어지는 것을 특징으로 한다.Here, after forming the trench, wet etching the entire surface of the trench may be performed.

또한, 상기 습식식각은 탈이온수로 희석된 불산 용액을 사용하는 것을 특징으로 한다.In addition, the wet etching is characterized in that using a hydrofluoric acid solution diluted with deionized water.

또한, 상기 배리어 메탈은 TaN/Ta으로 형성되는 것을 특징으로 한다.In addition, the barrier metal is characterized in that formed of TaN / Ta.

또한, 상기 배리어 메탈의 두께는 70 ~ 80 Å으로 형성되는 것을 특징으로 한다.In addition, the thickness of the barrier metal is characterized in that formed in 70 ~ 80 kPa.

본 발명에 따른 구리 배선 형성 방법에 의하면, 구리 배선 형성 과정에서 구리 배선의 부식 및 상하부 구리 배선 간의 연결 불량의 원인이 되는 노볼락을 사용하는 공정을 제거하고 구리 배선 공정을 개선함으로서, 구리 배선의 부식이 발생하는 것을 방지하고 상하부 구리 배선 간의 연결을 양호하게 할 수 있다.According to the copper wiring forming method according to the present invention, by eliminating the process of using the novolak, which causes the corrosion of the copper wiring and the poor connection between the upper and lower copper wiring in the copper wiring formation process, by improving the copper wiring process, Corrosion can be prevented from occurring and the connection between the upper and lower copper wiring can be made good.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명의 듀얼 다마신 공정에 대하여 설명하기 위한 각 공정별 단면도이다.2A to 2F are cross-sectional views of respective processes for explaining the dual damascene process of the present invention.

먼저, 도 2a에 도시된 바와 같이 제 1 질화막(110), 제 1 산화막(130) 및 제 2 질화막(150)을 기판의 상부에 순차로 적층하여 구리 배선층(100)을 형성하는 한다. 제 1 질화막(110)은 하부 구리 배선의 구리가 제 1 산화막(130)으로 확산하는 것을 방지하고, 듀얼 다마신 공정 과정에서 하부 구리 배선이 산소와 접촉하는 것을 막아 하부 구리 배선의 부식(corrosion)을 방지하는 역할을 한다.First, as illustrated in FIG. 2A, the first copper nitride layer 110, the first oxide layer 130, and the second nitride layer 150 are sequentially stacked on the substrate to form a copper wiring layer 100. The first nitride film 110 prevents the copper of the lower copper wiring from diffusing into the first oxide film 130 and prevents the lower copper wiring from contacting with oxygen during the dual damascene process, thereby causing corrosion of the lower copper wiring. Serves to prevent.

그 다음, 도 2b에 도시된 바와 같이 구리 배선층(100)을 식각 마스크(미도시)를 사용하여 선택적으로 제거하여 비아(200)를 형성한다. 제 2 산화막을 증착한후 비아를 형성하는 종래 기술과는 달리, 비아(200)를 제 2 산화막(170, 도 2d에 도시)을 증착하기 전에 비아를 형성하므로 비아의 종횡비는 작아 갭필 특성을 향상시킬 수 있다.Next, as shown in FIG. 2B, the copper wiring layer 100 is selectively removed using an etching mask (not shown) to form the vias 200. Unlike the prior art in which the vias are formed after the deposition of the second oxide film, the vias are formed before the vias 200 are deposited before the second oxide film 170 (shown in FIG. 2D), so the aspect ratio of the vias is small, thereby improving the gapfill characteristics. You can.

여기서, 구리로 비아를 갭필하기 전에 구리와 산화막 또는 질화막과 같은 절연막과의 결합력을 향상시키고 상기 구리가 산화막으로 학산하는 것을 방지하기 위해 배리어 메탈(barrier matal, 미도시)을 비아 내부를 포함한 기판 전면에 증착할 수 있다.Here, a barrier metal (not shown) may be formed on the front surface of the substrate including a barrier metal (not shown) to improve bonding between copper and an insulating film such as an oxide film or a nitride film and prevent the copper from being dispersed into the oxide film before gap vias are filled with copper. Can be deposited on.

배리어 메탈은 이온화된 금속 플라즈마 화학 기상 증착인 고밀도 플라즈마 화학 기상 증착(HDPCVD)에 의해 TaN/Ta막을 증착함으로서 형성된다. HDPCVD는 배리어 메탈을 우수한 단차피복도(step coverage)로 증착한다.The barrier metal is formed by depositing a TaN / Ta film by high density plasma chemical vapor deposition (HDPCVD), an ionized metal plasma chemical vapor deposition. HDPCVD deposits barrier metals with good step coverage.

이때, 배리어 메탈이 비아의 종횡비에 영향을 주지 않기 위해 매우 얇은 두께로 증착되어야 하며, 70 ~ 80 Å으로 형성되는 것이 바람직하다.At this time, the barrier metal should be deposited to a very thin thickness in order not to affect the aspect ratio of the vias, and it is preferable that the barrier metal is formed to 70 to 80 kHz.

이어서, 도 2c에 도시된 바와 같이 비아(200)를 구리로 갭필하고, 제 2 질화막(150)의 상부에 존재하는 구리를 연마하여 제거한다. 구리는 상부 구리 배선과 하부 구리 배선을 전기적으로 연결하는 역할을 한다. Subsequently, as shown in FIG. 2C, the via 200 is gapfilled with copper, and copper existing on the second nitride film 150 is polished and removed. Copper serves to electrically connect the upper copper wiring and the lower copper wiring.

구리 종자층(copper seed layer)을 화학 기상 증착 방식으로 연속적으로 증착하고, 전기 화학 증착(ECD) 방식에 의해 구리로 비아(200)를 갭필한다.A copper seed layer is continuously deposited by chemical vapor deposition, and the via 200 is filled with copper by electrochemical vapor deposition (ECD).

상기와 같이 배리어 메탈이 증착된 경우라면 제 2 질화막(150)의 상부가 노출될 때까지 연마한다.If the barrier metal is deposited as described above, the upper surface of the second nitride film 150 is polished until it is exposed.

여기서 연마는 화학기계적연마(CMP) 방식에 의해 이루어진다.The polishing is performed by chemical mechanical polishing (CMP).

그리고, 도 2d에 도시된 바와 같이 산화막을 기판 전면에 증착하고 평탄화하여 제 2 산화막(170)을 형성한다.As shown in FIG. 2D, an oxide film is deposited on the entire surface of the substrate and planarized to form a second oxide film 170.

그 다음, 도 2e에 도시된 바와 같이 제 2 산화막(170)을 식각 마스크(미도시)를 사용하여 선택적으로 제거하여 상기 제 2 질화막(150)을 노출시킴으로서 트렌치(300)를 형성한다. 식각은 반응성 이온 식각(RIE)에 의한다. 트렌치를 형성할때 제 2 질화막은 식각 방지막으로 작용한다. 이때 비아에 갭필되어 있는 구리의 상부도 노출된다.Next, as illustrated in FIG. 2E, the trench 300 is formed by selectively removing the second oxide film 170 using an etching mask (not shown) to expose the second nitride film 150. Etching is by reactive ion etching (RIE). When forming the trench, the second nitride film serves as an etch stop film. At this time, the upper portion of the copper gap-filled in the via is also exposed.

노출된 구리는 스퍼터링(sputtering)에 의해 그 일부가 식각됨과 동시에 구리가 포함된 이물질이 트렌치의 바닥 또는 측벽에 증착된다.The exposed copper is partially etched by sputtering, and at the same time, foreign matter containing copper is deposited on the bottom or sidewall of the trench.

따라서, 상기 이물질을 제거하기 위해 상기 트렌치(300)의 전면을 습식식각 하는것이 바람직하다.Therefore, it is preferable to wet-etch the entire surface of the trench 300 to remove the foreign matter.

상기 습식식각에는 탈이온수(DI water)로 희석된 불산(HF) 용액이 사용된다.In the wet etching, a hydrofluoric acid (HF) solution diluted with DI water is used.

계속하여, 도 2f에 도시된 바와 같이 트렌치(300)를 구리로 매립하고 제 2 산화막(170)의 상부에 존재하는 구리를 연마하여 제거함으로서 구리 배선이 완성된다. 여기서 상기 트렌치 전면과 구리 사이에는 배리어 메탈이 형성될 수 있다.Subsequently, as shown in FIG. 2F, the trench 300 is filled with copper, and copper wiring is completed by polishing and removing copper existing on the upper portion of the second oxide film 170. Here, a barrier metal may be formed between the trench front surface and the copper.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.It is apparent to those skilled in the art that the present invention is not limited to the above embodiments and can be practiced in various ways without departing from the technical spirit of the present invention. will be.

도 1a 내지 도 1g는 종래의 듀얼 다마신 공정에 대하여 설명하기 위한 각 공정별 단면도,1A to 1G are cross-sectional views of respective processes for explaining a conventional dual damascene process,

도 2a 내지 도 2f는 본 발명의 듀얼 다마신 공정에 대하여 설명하기 위한 각 공정별 단면도.2A to 2F are cross-sectional views for each process for explaining the dual damascene process of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 제 1 배선층10: first wiring layer

11 : 하부 구리 배선11: bottom copper wiring

20 : 제 2 배선층20: second wiring layer

21, 110 : 제 1 질화막21, 110: first nitride film

23, 130: 제 1 산화막23, 130: first oxide film

25, 150 : 제 2 질화막25, 150: second nitride film

27, 170 : 제 2 산화막27, 170: second oxide film

29, 200 : 비아29, 200: Via

30 : 노볼락30: novolac

40, 300 : 트렌치40, 300: trench

50 : 상부 구리 배선50: upper copper wiring

100 : 구리 배선층100: copper wiring layer

400 : 구리 배선400: copper wiring

Claims (8)

제 1 질화막, 제 1 산화막 및 제 2 질화막을 기판의 상부에 순차로 적층하여 구리 배선층을 형성하는 단계;Forming a copper wiring layer by sequentially laminating a first nitride film, a first oxide film, and a second nitride film on the substrate; 식각 마스크를 사용하여 상기 구리 배선층을 선택적으로 제거하여 비아를 형성하는 단계;Selectively removing the copper interconnect layer using an etch mask to form vias; 상기 비아를 구리로 갭필하고, 상기 제 2 질화막의 상부에 존재하는 구리를 연마하여 제거하는 단계;Gap-filling the vias with copper and polishing and removing copper present on top of the second nitride film; 산화막을 기판 전면에 증착하고 평탄화하여 제 2 산화막을 형성하는 단계;Depositing and planarizing an oxide film over the entire surface of the substrate to form a second oxide film; 식각 마스크를 사용하여 상기 제 2 산화막을 선택적으로 제거하여 상기 제 2 질화막을 노출시킴으로서 트렌치를 형성하는 단계; 및Selectively removing the second oxide layer using an etching mask to form a trench by exposing the second nitride layer; And 상기 트렌치를 구리로 매립하고, 제 2 산화막의 상부에 존재하는 구리를 연마하여 제거하는 단계;Embedding the trench with copper, and removing copper by polishing the copper present on the second oxide layer; 를 포함하는 것을 특징으로 하는 구리 배선 형성 방법.Copper wiring forming method comprising a. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계 이후에는 상기 트렌치의 전면을 습식식각하는 단계가 이루어지는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 1, wherein after forming the trench, wet etching the entire surface of the trench is performed. 제 2 항에 있어서, 상기 습식식각은 탈이온수로 희석된 불산 용액을 사용하는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 2, wherein the wet etching is performed using a hydrofluoric acid solution diluted with deionized water. 제 1 질화막, 제 1 산화막 및 제 2 질화막을 기판의 상부에 순차로 적층하여 구리 배선층을 형성하는 단계;Forming a copper wiring layer by sequentially laminating a first nitride film, a first oxide film, and a second nitride film on the substrate; 식각 마스크를 사용하여 상기 구리 배선층을 선택적으로 제거하여 비아를 형성하는 단계;Selectively removing the copper interconnect layer using an etch mask to form vias; 배리어 메탈을 기판 전면에 증착하는 단계;Depositing a barrier metal over the substrate; 구리를 상기 배리어 메탈 전면에 증착하고, 상기 구리를 상기 제 2 질화막(150)이 노출될 때가지 연마하는 단계;Depositing copper over the barrier metal and polishing the copper until the second nitride film (150) is exposed; 산화막을 기판 전면에 증착하고 평탄화하여 제 2 산화막을 형성하는 단계;Depositing and planarizing an oxide film over the entire surface of the substrate to form a second oxide film; 식각 마스크를 사용하여 상기 제 2 산화막을 선택적으로 제거하여 상기 제 2 질화막을 노출시킴으로서 트렌치를 형성하는 단계; 및Selectively removing the second oxide layer using an etching mask to form a trench by exposing the second nitride layer; And 상기 트렌치를 구리로 매립하고, 제 2 산화막 상부에 존재하는 구리를 연마하여 제거하는 단계;Embedding the trench with copper, and polishing and removing copper present on the second oxide layer; 를 포함하는 것을 특징으로 하는 구리 배선 형성 방법.Copper wiring forming method comprising a. 제 4 항에 있어서, 상기 트렌치를 형성하는 단계 이후에는 상기 트렌치의 전면을 습식식각하는 단계가 이루어지는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 4, wherein after forming the trench, wet etching the entire surface of the trench is performed. 제 5 항에 있어서, 상기 습식식각은 탈이온수로 희석된 불산 용액을 사용하는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 5, wherein the wet etching uses a hydrofluoric acid solution diluted with deionized water. 제 4 항에 있어서, 상기 배리어 메탈은 TaN/Ta으로 형성되는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 4, wherein the barrier metal is formed of TaN / Ta. 제 4 항에 있어서, 상기 배리어 메탈의 두께는 70 ~ 80 Å으로 형성되는 것을 특징으로 하는 구리 배선 형성 방법.The method of claim 4, wherein the barrier metal has a thickness of 70 to 80 kPa.
KR1020080113112A 2008-11-14 2008-11-14 Mehod for forming copper line KR20100054270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080113112A KR20100054270A (en) 2008-11-14 2008-11-14 Mehod for forming copper line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113112A KR20100054270A (en) 2008-11-14 2008-11-14 Mehod for forming copper line

Publications (1)

Publication Number Publication Date
KR20100054270A true KR20100054270A (en) 2010-05-25

Family

ID=42279025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113112A KR20100054270A (en) 2008-11-14 2008-11-14 Mehod for forming copper line

Country Status (1)

Country Link
KR (1) KR20100054270A (en)

Similar Documents

Publication Publication Date Title
KR100530306B1 (en) Electronic structure
KR100385227B1 (en) Semiconductor device having copper multy later circuit line and method of making the same
JP5089575B2 (en) Interconnect structure and method of manufacturing the same
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
US20070032062A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
KR20090011201A (en) Method for forming copper metal line of semiconductor device
JP2004523110A (en) Metal insulator metal capacitors in copper
KR100818108B1 (en) Method for forming multi layer metal wiring of semiconductor device using damascene process
KR100924865B1 (en) Method for forming metal interconnection layer of seniconductor device
US20060148244A1 (en) Method for cleaning a semiconductor substrate
KR100399909B1 (en) Method of forming inter-metal dielectric in a semiconductor device
KR100827436B1 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US7662711B2 (en) Method of forming dual damascene pattern
KR20100054270A (en) Mehod for forming copper line
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR100800920B1 (en) Method for manufacturing inductor of semiconductor device
CN111081630B (en) Semiconductor structure and forming method thereof
KR20100078150A (en) Semiconductor device and method for manufacturing the device
KR100289672B1 (en) Metallization of Self-arranged Unlanded Vias
KR100755112B1 (en) Method for manufacturing inductor of semiconductor device
KR100461784B1 (en) Method for manufacturing semiconductor device with dual damascene structure
KR20020090441A (en) Method for Forming Copper Line of Semiconductor Device
KR100862826B1 (en) Manufacturing method of copper metalization for semiconductor device
KR100789612B1 (en) Semiconductor device and the fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application