KR20100053526A - 의료 디바이스와 원격 전자 디바이스 사이의 통신을 최적화하기 위한 디바이스 및 방법 - Google Patents

Abstract

전자 디바이스는 또 다른 전자 디바이스와 무선 통신할 수도 있다. 전자 디바이스는, 그 전자 디바이스에만 관련된 동작들이 아니라 또 다른 디바이스와의 무선 통신만을 제어하도록 구성된 제 1 프로세서, 또 다른 디바이스와의 무선 통신이 아니라 전자 디바이스에만 관련된 동작들을 제어하도록 구성된 제 2 프로세서, 및 제 1 프로세서와 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함할 수도 있다. 제 1 및 제 2 프로세서 각각은, 그 제 1 및 제 2 프로세서 중 다른 하나에 의한 메모리 디바이스와의 정보 교환과 별개로 및 독립적으로 그 메모리 디바이스와 정보를 교환하도록 구성될 수도 있다.

Description

의료 디바이스와 원격 전자 디바이스 사이의 통신을 최적화하기 위한 디바이스 및 방법{DEVICE AND METHODS FOR OPTIMIZING COMMUNICATIONS BETWEEN A MEDICAL DEVICE AND A REMOTE ELECTRONIC DEVICE}

관련 출원에 대한 상호-참조

본 특허 출원은, 2007년 6월 29일자로 출원된 미국 가특허 출원 제 60/937,779 호, 2007년 6월 29일자로 출원된 미국 가특허 출원 제 60/937,933호, 및 발명의 명칭이 DEVICE AND METHODS FOR OPTIMIZING COMMUNICATIONS BETWEEN AN ELECTRONIC DEVICE AND A MEDICAL DEVICE 로 2008년 6월 4일자로 출원된 미국 가특허 출원 제 __________ 호의 이점 및 그 가특허 출원들에 대한 우선권을 주장하며, 이들 모두의 개시물들은 여기에 참조로써 포함된다.

본 발명은 일반적으로, 하나 이상의 다른 전자 디바이스들과 무선 통신하기 위한 전자 디바이스들에 관한 것으로, 더 상세하게는, 의료 디바이스와 통신하도록 구성된 헨드헬드 디바이스들에 관한 것이다.

적어도 하나의 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스들이 공지되어 있다. 원격측정 (telemetry) 시스템 동작들 및 다른 모든 디바이스 동작들에 대한 별개의 제어를 유지하는 것이, 그 전자 디바이스 및 그 적어도 하나의 다른 전자 디바이스 중 적어도 하나내에 존재하는 것이 바람직하다.

본 발명은, 첨부된 청구항에서 기재된 특성들 중 하나 이상, 및/또는 다음의 특성들 및 이들의 조합 중 하나 이상을 포함할 수도 있다. 또 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스는, 그 전자 디바이스에만 관련된 동작이 아니라 그 또 다른 전자 디바이스와의 무선 통신만을 제어하도록 구성되는 제 1 프로세서, 그 또 다른 전자 디바이스와의 무선 통신이 아니라 그 전자 디바이스에만 관련된 동작들을 제어하도록 구성된 제 2 프로세서, 및 그 제 1 프로세서와 그 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함할 수도 있다. 제 1 프로세서 및 제 2 프로세서 각각은, 제 1 프로세서 및 제 2 프로세서 중 다른 하나에 의한 메모리 디바이스와의 정보 교환과는 별개로 및 독립적으로 메모리 디바이스와 정보를 교환하도록 구성된다.

동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스는, 제 1 프로세서와 메모리 디바이스 사이에 전기적으로 접속될 수도 있다. 그 제 1 프로세서는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스를 통하여, 또 다른 전자 디바이스로부터 무선 수신된 정보를 메모리 디바이스에 전송하며, 동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스를 통하여 메모리 디바이스로부터 또 다른 전자 디바이스로 무선 통신될 정보를 검색하도록 구성될 수도 있다.

동기식 인터페이스 및 비동기식 인터페이스 중 제 2 인터페이스는, 제 2 프로세서와 메모리 디바이스 사이에 전기적으로 접속될 수도 있다. 그 제 2 프로세서는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 2 인터페이스를 통해, 또 다른 전자 디바이스로부터 무선 수신되고 제 1 프로세서에 의해 메모리 디바이스로 전송되는 정보를 메모리 디바이스로부터 검색하고, 제 1 프로세서에 의해 또 다른 전자 디바이스로 무선 통신될 정보를 동기식 인터페이스 및 비동기식 인터페이스 중 제 2 인터페이스를 통해 메모리 디바이스에 전송하도록 구성될 수도 있다.

메모리 디바이스는, 제 2 프로세서에 의해 그 메모리 디바이스로 전송되고, 제 1 프로세서에 의해 또 다른 전자 디바이스에 무선 통신될 정보를 저장하도록 구성되는 아웃바운드 버퍼 (outbound buffer) 를 포함할 수도 있다. 그 아웃바운드 버퍼는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스 및 제 2 인터페이스와 데이터 통신하고 있을 수도 있다.

메모리 디바이스는, 또 다른 전자 디바이스로부터 무선 수신되고 제 1 프로세서에 의해 메모리 디바이스로 전송되는 정보를 저장하도록 구성되고, 제 2 프로세서에 의해 메모리 디바이스로부터 검색될 인바운드 버퍼 (inbound buffer) 를 포함할 수도 있다. 그 인바운드 버퍼는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스 및 제 2 인터페이스와 데이터 통신하고 있을 수도 있다. 제 1 프로세서는, 아웃바운드 버퍼로부터 검색된 정보를 무선 통신 프로토콜 구조에 포함시키고, 그 후, 그 포함된 정보를 무선 통신 프로토콜을 사용하여 또 다른 전자 디바이스로 무선 송신하도록 구성될 수도 있다. 무선 통신 프로토콜은 무선 주파수 통신 프로토콜일 수도 있다. 대안적으로 또는 부가적으로, 제 1 프로세서는, 무선 통신 프로토콜 구조에 포함된 정보를 또 다른 전자 디바이스로부터 무선 수신하고, 그 무선 통신 프로토콜 구조로부터 그 정보를 분리시키며, 그 후, 그 분리된 정보를 메모리 디바이스의 인바운드 버퍼에 전송하도록 구성될 수도 있다. 또한, 그 무선 통신 프로토콜은 무선 주파수 통신 프로토콜일 수도 있다. 제 2 프로세서는, 제 1 프로세서의 동작과 비동기적으로, 메모리 디바이스의 아웃바운드 버퍼의 상태를 요청함으로써 메모리 디바이스에 정보를 전송하고, 아웃바운드 버퍼가 풀 (full) 이 아니라고 메모리 디바이스가 나타내는 경우에만 메모리 디바이스에 정보를 전송하며, 그렇지 않으면, 제 1 프로세서의 동작과 비동기적으로, 메모리 디바이스의 아웃바운드 데이터 버퍼의 상태를 다시 요청하기 전에 일 시간 주기 동안 대기하도록 구성될 수도 있다. 대안적으로 또는 부가적으로, 제 2 프로세서는, 또 다른 전자 디바이스로부터 무선 수신되고, 제 1 프로세서의 동작과 비동기적으로, 메모리 디바이스의 인바운드 버퍼의 상태를 주기적으로 요청함으로써 제 1 디바이스에 의해 메모리 디바이스로 전송되는 정보를 메모리 디바이스로부터 검색하도록 구성될 수도 있으며, 그 제 2 프로세서는, 인바운드 버퍼가 정보를 포함한다고 메모리 디바이스가 나타내는 경우에만 메모리 디바이스의 인바운드 버퍼로부터 정보를 검색하고, 그렇지 않으면, 제 2 프로세서의 동작과 비동기적으로 인바운드 데이터 버퍼의 상태를 주기적으로 계속 요청하도록 구성된다.

동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스는, CTS (clear to send) 신호 라인을 포함할 수도 있는 비동기 인터페이스일 수도 있다. 제 1 프로세서는, 그 제 1 프로세서가 데이터를 요청하고 있을 때마다 CTS 신호 라인을 활성화시키며, 그렇지 않으면, CTS 신호 라인을 비활성화시키도록 구성될 수도 있다. 제 1 프로세서는, 제 2 프로세서의 동작 및 메모리 디바이스의 동작과 비동기적으로 및 주기적으로, CTS 신호 라인을 활성화시키고, 아웃바운드 버퍼가 데이터를 포함하는 경우에만 아웃바운드 버퍼로부터 또 다른 전자 디바이스로 무선 통신될 정보를 검색함으로써 메모리 디바이스로부터 또 다른 전자 디바이스로 무선 통신될 정보를 요청하며, 그렇지 않으면, 제 2 프로세서의 동작 및 메모리 디바이스의 동작과 비동기적으로 및 주기적으로 CTS 신호 라인을 계속 활성화시키도록 구성될 수도 있다. 또한, 비동기식 인터페이스는 RTS (request to send) 신호 라인을 포함할 수도 있다. 메모리 디바이스는, 인바운드 버퍼가 풀이 아닐 때마다 RTS 신호 라인을 활성화시키고, 그렇지 않으면, RTS 신호 라인을 비활성화시키도록 구성될 수도 있다. 제 1 프로세서는, 제 2 프로세서의 동작 및 메모리 디바이스의 동작과 비동기적으로 및 주기적으로, RTS 신호 라인을 모니터링하고, RTS 신호 라인이 활성화되는 경우에만 또 다른 전자 디바이스로부터 무선 수신된 정보를 메모리 디바이스의 인바운드 버퍼로 전송함으로써 또 다른 전자 디바이스로부터 무선 수신된 정보를 메모리 디바이스로 전송하며, 그렇지 않으면, 제 2 프로세서의 동작 및 메모리 디바이스의 동작과 비동기적으로 및 주기적으로 RTS 신호 라인을 계속 모니터링하도록 구성될 수도 있다.

또한, 전자 디바이스는 하나 이상의 배터리들, 그 하나 이상의 배터리들로부터 유도된 제 1 공급 전압을 생성하고 그 제 1 공급 전압을 제 1 및 제 2 프로세서 및 메모리 디바이스에 제공하도록 구성되는 제 1 전원, 및 그 하나 이상의 배터리들로부터 유도된 제 2 공급 전압을 생성하고 그 제 2 공급 전압을 제 1 프로세서에 제공하도록 구성되는 제 2 전원을 포함할 수도 있다. 메모리 디바이스는 제 3 프로세서를 포함할 수도 있다.

또한, 전자 디바이스는 온/오프 (on/off) 스위치를 포함할 수도 있다. 메모리 디바이스는, 제 2 공급 전압을 생성할 수 있도록 제 2 전원을 인에이블시키기 위한 온/오프 스위치에 의해 생성된 온 신호, 및 제 1 프로세서의 규칙적인 셧다운 (orderly shutdown) 을 명령하고, 그 후, 제 2 전원이 더 이상 제 2 공급 전압을 생성하지 않도록 제 2 전원을 디스에이블시키기 위한 온/오프 스위치에 의해 생성된 오프 신호에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 테스트 엘리먼트의 테스트 엘리먼트 수신 포트로의 삽입을 검출하고 대응하는 스트립 (strip) 삽입 신호를 생성하도록 구성된 전자 회로, 및 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물 (analyte) 의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 메모리 디바이스에 의해 모니터링되는, 제 2 프로세서에 스트립 삽입 메시지를 제공하기 위해 스트립 삽입 신호에 응답하도록 구성될 수도 있다. 메모리 디바이스는, 제 1 프로세서의 규칙적인 셧다운을 명령하고, 그 후, 제 2 전원이 더 이상 제 2 공급 전압을 생성하지 않도록 제 2 전원을 디스에이블시키기 위한 스트립 삽입 메시지에 응답하도록 구성될 수도 있다. 그 제 4 프로세서는, 피분석물의 농도가 그 제 4 프로세서에 의해 결정될 경우, 메모리 디바이스에 의해 모니터링되는, 제 2 프로세서에 테스트 완료 메시지를 제공하도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하도록 제 2 전원을 인에이블시키기 위한 테스트 완료 메시지에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는 복수의 사용자 활성화된 버튼들 또는 키들을 포함할 수도 있다. 제 1 전원이 제 1 공급 전압을 생성하고 있고, 제 2 전원이 제 2 공급 전압을 생성하고 있다면, 메모리 디바이스는, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합의 동시 활성화, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 시퀀스의 활성화, 및 제 1 프로세서의 규칙적인 셧다운을 명령하고, 그 후, 제 2 전원이 더 이상 제 2 공급 전압을 생성하지 않도록 제 2 전원을 디스에이블시키기 위한 복수의 사용자 활성화된 버튼들 또는 키들 중 전용의 사용자 활성화된 버튼 또는 키 중 하나에 응답할 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는 복수의 사용자 활성화된 버튼들 또는 키들을 포함할 수도 있다. 제 1 전원이 제 1 공급 전압을 생성하고 있고 제 2 전원이 제 2 공급 전압을 생성하고 있지 않도록 디스에이블되면, 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시키도록, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합의 동시 활성화에 응답할 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는 온/오프 스위치를 포함할 수도 있다. 제 1 전원은 제 1 공급 전압을 생성하기 위한 온/오프 스위치에 의해 생성되는 온 신호에 의해 인에이블될 수도 있으며, 제 1 전원이 제 1 공급 전압을 생성하지 않도록 온/오프 스위치에 의해 생성되는 오프 신호에 의해 디스에이블될 수도 있다. 또한, 전자 디바이스는 디스플레이 유닛을 포함할 수도 있다. 제 1 전원이 인에이블될 경우, 제 2 프로세서는, 그 전자 디바이스와 또 다른 전자 디바이스 사이의 무선 접속이 확립되지 않았다는 표시를 디스플레이하기 위해 그 디스플레이 유닛을 제어하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 제 2 전원과 제 2 프로세서 사이에 전기적으로 접속된 전압 감지 라인을 포함할 수도 있다. 그 전압 감지 라인은, 제 2 전원에 의해 생성되는 공급 전압을 나타내는 감지 전압을 운반할 수도 있다. 제 2 프로세서는, 제 1 프로세서의 동작과 비동기적으로, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 디스에이블된 이후, 제 2 전원이 제 2 공급 전압을 생성하도록 인에이블된다고 감지 전압이 나타내는 경우, 메모리 디바이스에 확인응답 커맨드를 저장하기 위해 감지 전압에 응답하도록 구성될 수도 있다. 제 1 프로세서는, 제 2 프로세서의 동작과 비동기적으로, 메모리 디바이스로부터 확인응답 커맨드를 검색하고, 확인응답 커맨드를 무선 송신하도록 구성될 수도 있다. 또 다른 전자 디바이스가 확인응답 커맨드의 수신에 응답하여 확인응답을 무선 송신하고, 송신된 확인응답이 제 1 프로세서에 의해 수신되면, 그 제 1 프로세서는, 확인응답을 무선 송신하기 위하여 또 다른 전자 디바이스에 의해 사용된 무선 통신 프로토콜 구조로부터 확인응답을 분리시키고, 그 후, 메모리 디바이스의 동작 및 제 2 프로세서의 동작과 비동기적으로 메모리 디바이스에 확인응답을 저장하도록 구성될 수도 있다. 또한, 전자 디바이스는 디스플레이 유닛을 포함할 수도 있다. 제 2 프로세서는, 제 1 프로세서의 동작과 비동기적으로, 메모리 디바이스로부터 확인응답을 검색하고, 그 후, 전자 디바이스와 또 다른 전자 디바이스 사이에 무선 접속이 존재한다는 표시를 디스플레이하기 위해 그 디스플레이 유닛을 제어하도록 구성될 수도 있다. 제 2 프로세서는, 제 1 프로세서의 동작과 비동기적으로, 확인응답 커맨드를 메모리 디바이스에 주기적으로 저장하고, 그 후, 제 1 프로세서의 동작과 비동기적으로 메모리 디바이스를 주기적으로 체크하며, 확인응답 커맨드의 메모리 디바이스로의 저장에 후속하는 소정의 시간 주기내에서 제 2 프로세서가 메모리 디바이스로부터 확인응답을 검색하는 한, 전자 디바이스와 또 다른 전자 디바이스 사이에 무선 접속이 존재한다는 표시를 디스플레이하기 위해 디스플레이 유닛을 계속 제어하도록 구성될 수도 있다. 제 2 프로세서는, 확인응답 커맨드의 메모리 디바이스로의 저장에 후속하는 소정의 시간 주기내에서 제 2 프로세서가 메모리 디바이스로부터 확인응답을 검색하지 않으면, 전자 디바이스와 또 다른 전자 디바이스 사이에 무선 접속이 존재하지 않는다는 표시를 디스플레이하기 위해 디스플레이 유닛을 제어하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 디스플레이 유닛, 및 제 2 전원과 제 2 프로세서 사이에 전기적으로 접속된 전압 감지 라인을 포함할 수도 있다. 전압 감지 라인은, 제 2 전원에 의해 생성된 공급 전압을 나타내는 감지 전압을 운반할 수도 있다. 제 2 프로세서는, 제 2 전원이 제 2 공급 전압을 생성하고 있다고 감지 전압이 나타내면, 제 2 전원이 제 2 공급 전압을 생성하고 있다는 표시를 디스플레이하도록 디스플레이 유닛을 제어하기 위해 감지 전압에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 디스플레이 유닛, 및 제 2 전원과 제 2 프로세서 사이에 전기적으로 접속된 전압 감지 라인을 포함할 수도 있다. 전압 감지 라인은, 제 2 전원에 의해 생성된 공급 전압을 나타내는 감지 전압을 운반할 수도 있다. 제 2 프로세서는, 제 2 프로세서가 제 2 공급 전압을 생성하고 있지 않다고 감지 전압이 나타내면, 제 2 프로세서가 제 2 공급 전압을 생성하지 않는다는 표시를 디스플레이하도록 디스플레이 유닛을 제어하기 위해 감지 전압에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 온/오프 스위치, 디스플레이 유닛, 및 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 피분석물의 농도가 제 4 프로세서에 의해 결정될 경우 테스트 완료 메시지를 제 2 프로세서에 제공하도록 구성될 수도 있다. 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정하고 있을 경우, 제 2 공급 전압을 생성하지 않도록 제 2 전원이 디스에이블될 수도 있다. 제 2 전원은, 인에이블되어 제 2 공급 전압을 생성하기 위한 온/오프 스위치에 의해 생성된 온 신호에 응답하도록 구성될 수도 있다. 제 2 프로세서는, 또 다른 전자 디바이스와 무선 통신하기 위하여, 온 신호를 생성하기 위해 사용자에게 온/오프 스위치를 활성화하도록 명령하는 메시지를 디스플레이하기 위해 디스플레이 유닛을 제어하도록 제 4 프로세서에 의해 생성된 테스트 완료 메시지에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 메모리 디바이스는, 제 1 프로세서에 의해 또 다른 전자 디바이스로 무선 통신되는, 제 2 프로세서에 의해 그 메모리 디바이스로 전송되는 정보를 저장하도록 구성되는 아웃바운드 버퍼를 포함한다. 그 아웃바운드 버퍼는 제 1 및 제 2 프로세서와 데이터 통신하고 있을 수도 있다. 메모리 디바이스는, 아웃바운드 버퍼의 상태를 모니터링하고, 아웃바운드 버퍼의 상태에 기초하여 제 2 전원의 동작을 제어하도록 구성될 수도 있다. 메모리 디바이스는 타이머 회로를 포함할 수도 있다. 메모리 디바이스는, 제 2 프로세서가 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 각각의 시간에서 타이머 회로를 리셋하도록 구성될 수도 있다. 메모리 디바이스는, 타이머 회로를 최종적으로 리셋한 이후 소정의 시간 주기가 경과한 경우 메모리 디바이스가 타이머 회로를 리셋하는 한, 제 2 전원이 제 2 공급 전압을 생성하기 위해 제 2 전원을 인에이블 상태로 유지하도록 구성될 수도 있다. 메모리 디바이스는, 타이머 회로를 최종적으로 리셋한 이후 소정의 시간 주기가 경과하기 전에 메모리 디바이스가 타이머 회로를 리셋하지 않으면, 제 2 전원이 제 2 공급 전압을 생성하지 않기 위해 제 2 전원을 디스에이블시키도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 디스에이블되는 동안 제 2 프로세서가 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장할 경우, 타이머 회로를 리셋하도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 디스에이블되는 동안 타이머 회로가 리셋되는 경우, 제 2 전원이 제 2 공급 전압을 생성하기 위해 제 2 전원을 인에이블시키도록 구성될 수도 있다. 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 그 테스트 엘리먼트의 그 테스트 엘리먼트 수신 포트로의 삽입을 검출하고, 대응하는 스트립 삽입 신호를 생성하도록 구성된 전자 회로, 및 그 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 스트립 삽입 메시지를 제 2 프로세서에 제공하기 위해 스트립 삽입 신호에 응답하도록 구성될 수도 있다. 그 제 2 프로세서는, 타이머 회로를 최종적으로 리셋한 이후 소정의 시간 주기가 경과하기 전에, 메모리 디바이스가 타이머 회로를 리셋하지 않도록 제 4 프로세서가 스트립 삽입 메시지를 생성할 경우, 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 것을 중지하도록 구성될 수도 있으며, 그 후, 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 그 제 2 전원을 디스에이블시킨다. 그 제 4 프로세서는, 피분석물의 농도가 그 제 4 프로세서에 의해 결정되는 경우 그 제 2 프로세서에 테스트 완료 메시지를 제공하도록 구성될 수도 있다. 그 제 2 프로세서는, 메모리 디바이스가 타이머 회로를 리셋하도록 그 제 4 프로세서가 테스트 완료 메시지를 생성할 경우, 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 것을 재개하도록 구성될 수도 있으며, 그 후, 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시킨다. 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 및 그 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 대응하는 메시지를 제 2 프로세서에 제공하기 위해 제 2 전원을 디스에이블시키기 위한 요청에 응답하도록 구성될 수도 있다. 그 제 2 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 소정의 시간 주기가 경과하기 전에 메모리 디바이스가 타이머 회로를 리셋하지 않도록 제 4 프로세서가 대응하는 메시지를 생성할 경우, 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 것을 중지하도록 구성될 수도 있으며, 그 후, 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 그 제 2 전원을 디스에이블시킨다.

대안적으로 또는 부가적으로, 제 2 전원은, 그 제 2 전원이 제 2 공급 전압을 항상 생성하도록 항상 인에이블될 수도 있다. 제 1 프로세서는, 다수의 상이한 저전력 상태들로 및 그 저전력 상태로부터 천이하기 위해 다수의 상이한 이벤트들에 응답하도록 구성될 수도 있다. 또한, 그 제 1 프로세서는 타이머 회로를 포함할 수도 있다. 그 제 1 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 제 1 소정의 시간 주기가 경과하지 않는 한, 완전히 전력 공급된 기상 상태로 유지되도록 구성될 수도 있다. 메모리 디바이스는, 제 1 프로세서에 의해 또 다른 전자 디바이스로 무선 통신되는 제 2 프로세서에 의해 메모리 디바이스로 전송되는 정보를 저장하도록 구성되는 아웃바운드 버퍼를 포함할 수도 있다. 그 아웃바운드 버퍼는 제 1 및 제 2 프로세서와 데이터 통신하고 있을 수도 있다. 그 제 1 프로세서는, 그 아웃바운드 버퍼의 상태를 주기적으로 체크하고, 그 아웃바운드 버퍼가 또 다른 전자 디바이스로 무선 통신될 정보를 포함하는 경우에만 타이머 회로를 리셋하도록 구성될 수도 있다. 그 제 1 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 제 1 소정의 시간 주기가 경과한다면 제 1 저전력 상태로 천이하도록 구성될 수도 있으며, 여기서, 그 제 1 프로세서는, 완전히 전력 공급된 기상 상태에 있는 경우보다 제 1 저전력 상태에서 더 적은 전기 전력을 소비한다. 그 제 1 프로세서는 제 2 저전력 상태로 천이하도록 구성될 수도 있으며, 그 제 2 저전력 상태에서, 그 제 1 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 제 2 소정의 시간 주기가 경과하면 제 1 저전력 상태에 있는 경우보다 더 적은 전기 전력을 소비하고, 그 제 2 소정의 시간 주기는 그 제 1 소정의 시간 주기보다 더 크다. 그 제 1 프로세서는 연속적으로 더 적은 전력 상태로 천이하도록 구성될 수도 있으며, 그 전력 상태에서, 그 제 1 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 경과하는 시간 주기가 제 1 소정의 시간 주기를 초과하여 연속적으로 증가하므로, 이전의 저전력 상태에 있는 경우보다 연속적으로 적은 전력을 소비한다. 그 제 1 프로세서는, 단지 메모리 디바이스의 아웃바운드 버퍼의 상태를 체크하도록 주기적으로 기상하고, 메모리 디바이스의 아웃바운드 버퍼가 저장된 정보를 가지면 완전히 전력 공급된 기상 상태로 기상하도록 최저의 전력 상태에서 구성될 수도 있다. 그렇지 않으면, 제 1 프로세서는 최저의 전력 상태로 다시 천이하도록 구성될 수도 있다. 또한, 전자 디바이스는 온/오프 스위치를 포함할 수도 있다. 제 1 프로세서는, 온/오프 스위치가 온 위치로 스위칭되는 경우, 다수의 상이한 저전력 상태들 중 임의의 저전력 상태로부터 완전히 전력 공급된 기상 상태로 천이하도록 구성될 수도 있다. 제 1 프로세서는, 온/오프 스위치가 오프 위치로 스위칭되는 경우, 완전히 전력 공급된 기상 상태 및 다수의 상이한 저전력 상태들 중 임의의 저전력 상태로부터 최저의 전력 슬립 상태로 천이하도록 구성될 수도 있다. 메모리 디바이스는 슬립 상태 및 기상 상태를 가질 수도 있다. 메모리 디바이스는, 온/오프 스위치가 온 위치로 스위칭되는 경우 메모리 디바이스의 슬립 상태로부터 메모리 디바이스의 기상 상태로 천이하도록 구성될 수도 있다. 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 그 테스트 엘리먼트의 그 테스트 엘리먼트 수신 포트로의 삽입을 검출하고, 대응하는 스트립 삽입 신호를 생성하도록 구성된 전자 회로, 및 그 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 대응하는 스트립 삽입 메시지를 제 2 프로세서에 제공하기 위해 스트립 삽입 신호에 대응하도록 구성될 수도 있다. 제 2 프로세서는, 최종적으로 타이머 회로를 리셋한 이후 연속적으로 더 긴 시간 주기가 경과함에 따라 제 4 프로세서가 스트립 삽입 메시지를 생성하여 그 후에 제 1 프로세서가 더 낮은 전력 상태들로 연속적으로 천이할 경우, 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 것을 중지하도록 구성될 수도 있다. 제 4 프로세서는, 그 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정한 경우 테스트 완료 메시지를 제공하도록 구성될 수도 있다. 제 2 프로세서는, 제 4 프로세서가 테스트 완료 메시지를 생성하여 그 후에 제 1 프로세서가 메모리 디바이스의 아웃바운드 버퍼에 저장된 정보를 서비스하도록 완전히 전력 공급된 기상 상태로 천이할 경우, 그 메모리 디바이스의 아웃바운드 버퍼에 정보를 저장하는 것을 재개하도록 구성될 수도 있다. 또한, 전자 디바이스는 복수의 사용자 활성화된 버튼들 또는 키들을 포함할 수도 있다. 제 1 프로세서는, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합의 동시 활성화, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 시퀀스의 활성화, 및 복수의 사용자 활성화된 버튼들 또는 키들 중 전용의 사용자 활성화된 버튼 또는 키 중 하나의 검출시에, 다수의 상이한 저전력 상태들 중 임의의 저전력 상태로부터 완전히 전력 공급된 기상 상태로 천이하도록 구성될 수도 있다. 대안적으로 또는 부가적으로, 제 1 프로세서는, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합의 동시 활성화, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 시퀀스의 활성화, 및 복수의 사용자 활성화된 버튼들 또는 키들 중 전용의 사용자 활성화된 버튼 또는 키 중 하나의 검출시에, 완전히 전력 공급된 기상 상태 및 다수의 상이한 저전력 상태들 중 임의의 저전력 상태로부터 전력 공급되지 않은 오프 상태로 천이하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 제 2 프로세서에 전기적으로 접속된 프로그래밍 입력 및 메모리 디바이스에 전기적으로 접속된 출력을 갖는 클록 회로를 포함할 수도 있다. 그 클록 회로는 적어도 하나의 오토매틱 온 시간 (automatic on time) 또는 리마인더로 제 2 프로세서를 통해 프로그래밍가능할 수도 있으며, 그 클록 회로는 적어도 하나의 오토매틱 온 시간 또는 리마인더의 발생시에 트리거 신호를 생성하도록 구성된다. 메모리 디바이스는, 제 2 전원이 디스에이블될 경우, 그 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시키기 위해 트리거 신호에 응답할 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 및 제 2 프로세서에 전기적으로 접속되며, 그 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성된 제 4 프로세서를 포함할 수도 있다. 그 제 4 프로세서는, 그 액상 샘플내의 피분석물의 농도값을 제 2 프로세서에 제공하도록 구성될 수도 있다. 전자 스위치는, 그 테스트 엘리먼트의 그 테스트 엘리먼트 수신 포트로의 삽입의 검출시에 제 1 신호를 생성하고, 그 테스트 엘리먼트 수신 포트로부터 그 테스트 엘리먼트의 제거의 검출시에 제 2 신호를 생성하도록 구성될 수도 있다. 전자 스위치는, 그 스위치에 의해 생성된 제 1 및 제 2 신호가 제 4 프로세서 및 메모리 디바이스에 제공되도록 그 제 4 프로세서 및 메모리 디바이스에 전기적으로 접속된 출력을 가질 수도 있다. 메모리 디바이스는, 제 1 프로세서의 규칙적인 셧다운을 명령하기 위하여 전자 스위치에 의해 생성된 제 1 신호에 응답하고, 그 후, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 제 2 전원을 디스에이블시키도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 디스에이블되면, 그 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시키기 위하여 전자 스위치에 의해 생성된 제 2 신호에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 및 그 테스트 엘리먼트의 그 테스트 엘리먼트 수신 포트로의 삽입의 검출시에 제 1 신호를 생성하고, 그 테스트 엘리먼트 수신 포트로부터 그 테스트 엘리먼트의 제거의 검출시에 제 2 신호를 생성하도록 구성된 스위치를 포함할 수도 있다. 그 스위치는, 그 스위치에 의해 생성된 제 1 및 제 2 신호가 메모리 디바이스에 제공되도록 그 메모리 디바이스에만 전기적으로 접속된 출력을 가질 수도 있다. 메모리 디바이스는, 제 1 프로세서의 규칙적인 셧다운을 명령하기 위하여 그 스위치에 의해 생성된 제 1 신호에 응답하고, 그 후, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 그 제 2 전원을 디스에이블시키도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 디스에이블되면, 그 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시키기 위하여 그 스위치에 의해 생성된 제 2 신호에 응답하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 제 1 전원에 전기적으로 접속된 적어도 하나의 입력, 및 제 2 전원에 전기적으로 접속된 출력을 갖는 전류 감지 회로를 포함할 수도 있다. 그 전류 감지 회로는, 제 1 전원에 의해 생성된 공급 전류의 크기에 기초하여, 제 1 상태 및 제 2 상태를 갖는 제어 신호를 생성하도록 구성될 수도 있다. 그 전류 감지 회로에 의해 생성된 제어 신호의 제 1 상태는 제 2 전원이 제 2 공급 전압을 생성하지 않도록 그 제 2 전원을 디스에이블시킬 수도 있고, 그 전류 감지 회로에 의해 생성된 제어 신호의 제 2 상태는 제 2 전원이 제 2 공급 전압을 생성하도록 그 제 2 전원을 인에이블시킬 수도 있다. 그 전류 감지 회로는, 제 2 프로세서가 동작에 대해 완전히 활성화되지 않은 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 크도록, 제 2 프로세서가 동작에 대해 완전히 활성화된 경우 제어 신호의 제 2 상태를 생성하도록 구성될 수도 있다. 제 2 프로세서는, 그 제 2 프로세서가 활성적으로 동작하고 있는 경우 그 제 2 프로세서가 주기적으로 리셋하는 타이머 회로를 포함할 수도 있다. 제 2 프로세서는, 그 제 2 프로세서가 타이머 회로의 최종 리셋에 후속하는 소정의 시간 주기 동안 비활성이면, 저전력 슬립 모드로 천이하도록 구성될 수도 있다. 전류 감지 회로는, 제 2 프로세서가 활성적으로 동작하는 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 작도록, 제 2 프로세서가 저전력 슬립 상태로 천이하는 경우 제어 신호의 제 1 상태를 생성하도록 구성될 수도 있다. 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 전자 회로, 및 그 전자 회로 및 제 2 프로세서에 전기적으로 접속된 제 4 프로세서를 포함할 수도 있다. 제 1 전원은, 그 전자 회로 및 그 제 4 프로세서에 제 1 공급 전압을 제공할 수도 있다. 일반적으로, 전자 회로 및 제 4 프로세서 각각은, 그 전자 회로 및 그 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 작도록 저전력 슬립 모드에 존재할 수도 있다. 일반적으로, 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각이 저전력 슬립 상태에 있는 경우, 제 2 전원이 일반적으로 인에이블되어 제 2 공급 전압을 생성하고 있도록, 제어 신호의 제 2 상태를 생성할 수도 있다. 전자 회로는, 그의 저전력 슬립 상태로부터 활성 동작 상태로 천이하기 위해 그 테스트 엘리먼트의 그 테스트 엘리먼트 수신 포트로의 삽입에 응답하고, 대응하는 스트립 삽입 신호를 생성하도록 구성될 수도 있다. 제 4 프로세서는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 스트립 삽입 신호에 응답하고, 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우 제 1 전원에 의해 생성된 공급 전류의 크기는, 그 전자 회로 및 그 제 4 프로세서가 그들의 저전력 슬립 상태에 있는 경우보다 클 수도 있다. 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각의 저전력 슬립 상태로부터 활성 동작 상태로 천이하는 경우, 제어 신호의 제 1 상태로부터 제어 신호의 제 2 상태로 그 제어 신호를 천이하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 각각은, 그 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정한 이후, 활성 동작 상태로부터 저전력 슬립 상태로 천이하도록 구성될 수도 있다. 전류 감지 회로는, 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정한 이후 전자 회로 및 제 4 프로세서 각각이 활성 동작 상태로부터 저전력 슬립 상태로 천이하는 경우, 제어 신호의 제 2 상태로부터 제어 신호의 제 1 상태로 그 제어 신호를 천이하도록 구성될 수도 있다. 전자 회로는, 적어도 하나의 오토매틱 온 시간 또는 리마인더로 프로그래밍된 클록 회로를 포함할 수도 있다. 그 클록 회로는, 적어도 하나의 오토매틱 온 시간 또는 리마인더의 발생시에 트리거 신호를 생성하도록 구성될 수도 있다. 전자 회로는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 트리거 신호에 응답하고, 그 트리거 신호를 제 4 프로세서에 전달하도록 구성될 수도 있다. 제 4 프로세서는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 트리거 신호에 응답하고, 그 트리거 신호를 제 2 프로세서에 전달하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우 제 1 전원에 의해 생성된 공급 전류의 크기는, 그 전자 회로 및 그 제 4 프로세서가 그들의 저전력 슬립 상태에 있는 경우보다 더 클 수도 있다. 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각의 저전력 슬립 상태로부터 활성 동작 상태로 천이하는 경우, 제어 신호의 제 1 상태로부터 제어 신호의 제 2 상태로 그 제어 신호를 천이하도록 구성될 수도 있다.

대안적으로 또는 부가적으로, 또한, 전자 디바이스는, 제 1 전원에 전기적으로 접속된 적어도 하나의 입력 및 메모리 디바이스에 전기적으로 접속된 출력을 갖는 전류 감지 회로를 포함할 수도 있다. 그 전류 감지 회로는, 제 1 전원에 의해 생성된 공급 전류의 크기에 기초하여, 제 1 상태 및 제 2 상태를 갖는 제어 신호를 생성하도록 구성될 수도 있다. 메모리 디바이스는, 제 2 전원이 제 2 공급 전압을 생성하지 않도록 제 2 전원을 디스에이블시키기 위하여 전류 감지 회로에 의해 생성된 제어 신호의 제 1 상태, 및 제 2 전원이 제 2 공급 전압을 생성하도록 제 2 전원을 인에이블시키기 위하여 전류 감지 회로에 의해 생성된 제어 신호의 제 2 상태에 응답할 수도 있다. 전류 감지 회로는, 제 2 프로세서가 동작에 대해 완전히 활성화되지 않은 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 크도록, 제 2 프로세서가 동작에 대해 완전히 활성화되는 경우 제어 신호의 제 2 상태를 생성하도록 구성될 수도 있다. 제 2 프로세서는, 그 제 2 프로세서가 활성적으로 동작하고 있는 경우 그 제 2 프로세서가 주기적으로 리셋하는 타이머 회로를 포함할 수도 있다. 제 2 프로세서는, 타이머 회로의 최종 리셋에 후속하는 소정의 시간 주기 동안 그 제 2 프로세서가 비활성이면, 저전력 슬립 상태로 천이하도록 구성될 수도 있다. 전류 감지 회로는, 제 2 프로세서가 활성적으로 동작하고 있는 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 크도록, 그 제 2 프로세서가 저전력 슬립 상태로 천이하는 경우 제어 신호의 제 1 상태를 생성하도록 구성될 수도 있다. 또한, 전자 디바이스는, 테스트 엘리먼트를 수용하도록 구성된 테스트 엘리먼트 수신 포트, 전자 회로, 및 그 전자 회로 및 제 2 프로세서에 전기적으로 접속된 제 4 프로세서를 포함할 수도 있다. 제 1 전원은 전자 회로 및 제 4 프로세서에 제 1 공급 전압을 제공할 수도 있다. 일반적으로, 전자 회로 및 제 4 프로세서 각각은, 그 전자 회로 및 그 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우보다 제 1 전원에 의해 생성된 공급 전류의 크기가 더 작도록 저전력 슬립 상태에 있을 수도 있다. 일반적으로, 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각이 저전력 슬립 상태에 있을 경우, 제 2 전원이 일반적으로 인에이블되어 제 2 공급 전압을 생성하고 있도록, 제어 신호의 제 2 상태를 생성할 수도 있다. 전자 회로는, 그의 저전력 슬립 상태로부터 활성 동작 상태로 천이하기 위해 테스트 엘리먼트의 테스트 엘리먼트 수신 포트로의 삽입에 응답하고, 대응하는 스트립 삽입 신호를 생성하도록 구성될 수도 있다. 제 4 프로세서는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 스트립 삽입 신호에 응답하고, 테스트 엘리먼트 상에서 제공되는 액상 샘플을 분석하여 그 액상 샘플내의 피분석물의 농도를 결정하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우 제 1 전원에 의해 생성된 공급 전류의 크기는, 그 전자 회로 및 그 제 4 프로세서가 그들의 저전력 슬립 상태에 있는 경우보다 더 클 수도 있다. 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각이 저전력 슬립 상태로부터 활성 동작 상태로 천이하는 경우, 제어 신호의 제 1 상태로부터 제어 신호의 제 2 상태로 그 제어 신호를 천이하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 각각은, 그 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정한 이후, 활성 동작 상태로부터 저전력 슬립 상태로 천이하도록 구성될 수도 있다. 전류 감지 회로는, 제 4 프로세서가 액상 샘플내의 피분석물의 농도를 결정한 이후, 전자 회로 및 제 4 프로세서 각각이 활성 동작 상태로부터 저전력 슬립 상태로 천이할 경우, 제어 신호의 제 2 상태로부터 제어 신호의 제 1 상태로 그 제어 신호를 천이하도록 구성될 수도 있다. 전자 회로는, 적어도 하나의 오토매틱 온 시간 또는 리마인더로 프로그래밍된 클록 회로를 포함할 수도 있다. 그 클록 회로는, 적어도 하나의 오토매틱 온 시간 또는 리마인더의 발생시에 트리거 신호를 생성하도록 구성될 수도 있다. 전자 회로는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 트리거 신호에 응답하고, 그 트리거 신호를 제 4 프로세서에 전달하도록 구성될 수도 있다. 제 4 프로세서는, 그의 저전력 동작 상태로부터 활성 동작 상태로 천이하기 위해 트리거 신호에 응답하고, 그 트리거 신호를 제 2 프로세서에 전달하도록 구성될 수도 있다. 전자 회로 및 제 4 프로세서 양자가 활성적으로 동작하고 있는 경우 제 1 전원에 의해 생성된 공급 전류의 크기는, 그 전자 회로 및 그 제 4 프로세서가 그들의 저전력 슬립 상태에 있는 경우보다 더 클 수도 있다. 전류 감지 회로는, 전자 회로 및 제 4 프로세서 각각이 저전력 슬립 상태로부터 활성 동작 상태로 천이하는 경우, 제어 신호의 제 1 상태로부터 제어 신호의 제 2 상태로 그 제어 신호를 천이하도록 구성될 수도 있다.

전자 디바이스와 또 다른 전자 디바이스 사이의 무선 접속이 종료되거나 손실되고, 제 2 프로세서가 아웃바운드 버퍼에 정보를 전달하면, 제 1 프로세서 및 제 2 프로세서 중 하나는, 전자 디바이스와 또 다른 전자 디바이스 사이의 무선 접속을 재확립하기 위한 제 1 프로세서에 의한 소정의 수의 실패된 시도들 이후, 그 아웃바운드 버퍼를 클리어 (clear) 하도록 구성될 수도 있다. 제 1 프로세서는 연속적으로 더 낮은 전력 상태들로 천이하도록 구성될 수도 있으며, 그 더 낮은 전력 상태들에서, 타이머 회로를 리셋한 이후 경과하는 시간 주기가, 전자 디바이스와 또 다른 전자 디바이스 사이의 무선 접속을 재확립하기 위한 제 1 프로세서에 의한 소정의 수의 실패된 시도들에 후속하는 제 1 소정의 시간 주기보다 크게 연속적으로 증가하므로, 이전의 저전력 상태에 있는 경우보다 연속적으로 적은 전력을 소비한다. 제 1 프로세서는, 단지 메모리 디바이스의 아웃바운드 버퍼의 상태를 체크하도록 주기적으로 기상하고, 메모리 디바이스의 아웃바운드 버퍼가 저장된 정보를 가지면 완전히 전력 공급된 기상 상태로 기상하도록 최저의 전력 상태에서 구성될 수도 있다. 그렇지 않으면, 제 1 프로세서는 최저의 전력 상태로 다시 천이하도록 구성될 수도 있다. 제 1 프로세서는, 타이머 회로를 리셋한 이후 경과하는 시간 주기가, 제 1 프로세서가 최저의 전력 슬립 상태에 진입하는 시간 주기보다 더 큰 소정의 타임 아웃 값에 도달하면, 전원 제어 신호를 생성하도록 최저의 전력 상태에서 구성될 수도 있다. 제 2 전원은, 제 1 프로세서가 전원 제어 신호를 생성할 경우 제 2 전원이 제 2 공급 전압을 생성하지 않도록 디스에이블되게 구성될 수도 있다. 또한, 전자 디바이스는 복수의 사용자 활성화된 버튼들 또는 키들을 포함할 수도 있다. 제 2 전원은, 제 2 전원이 제 2 공급 전압을 생성하도록 인에이블되기 위해, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합의 동시 활성화, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 시퀀스의 활성화, 및 복수의 사용자 활성화된 버튼들 또는 키들 중 전용의 사용자 활성화된 버튼 또는 키 중 하나에 응답하도록 구성될 수도 있다. 제 1 프로세서는, 제 2 전원이 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 조합, 복수의 사용자 활성화된 버튼들 또는 키들 중 2개 이상의 소정 시퀀스의 활성화, 및 복수의 사용자 활성화된 버튼들 또는 키들 중 전용의 사용자 활성화된 버튼 또는 키 중 하나를 통해 존재하는 경우, 최저의 전력 슬립 상태에 진입하도록 구성될 수도 있다.

또 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스는, 그 또 다른 디바이스와의 무선 통신만을 제어하고 그 전자 디바이스에만 관련된 동작들을 배제하는 제 1 프로세서, 그 전자 디바이스에만 관련된 동작들을 제어하고 그 또 다른 디바이스와의 무선 통신을 배제하는 제 2 프로세서, 및 그 제 1 프로세서와 그 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함할 수도 있다. 그 제 1 프로세서 및 그 제 2 프로세서 각각은 서로에 대해 자율적으로 동작할 수도 있으며, 각각은 서로 독립적으로 메모리 디바이스와 정보를 교환할 수도 있다.

또 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스는, 그 또 다른 디바이스와의 무선 통신만을 제어하고 그 전자 디바이스에만 관련된 동작들을 배제하는 제 1 프로세서, 그 전자 디바이스에만 관련된 동작들을 제어하고 그 또 다른 디바이스와의 무선 통신을 배제하는 제 2 프로세서, 및 그 제 1 프로세서와 그 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함할 수도 있다. 그 제 1 프로세서 및 그 제 2 프로세서 각각은 서로 독립적으로 동작할 수도 있으며, 각각은 메모리 디바이스와 정보를 교환할 경우 서로에 대해 비동기적으로 동작할 수도 있다.

또 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스는, 그 전자 디바이스에만 관련된 동작들이 아니라 그 또 다른 디바이스와의 무선 통신만을 제어하도록 구성된 제 1 프로세서, 그 또 다른 디바이스와의 무선 통신이 아니라 그 전자 디바이스에만 관련된 동작들을 제어하도록 구성된 제 2 프로세서, 그 제 1 및 제 2 프로세서에 전기적으로 접속된 메모리 디바이스, 및 그 제 1 및 제 2 프로세서와 별개 및 독립적이며, 그 제 1 프로세서 및 그 제 2 프로세서 및 그 메모리 디바이스 사이에서의 정보 교환을 제어하기 위해 그 제 1 프로세서 및 그 제 2 프로세서와 독립적으로 사용되는 적어도 하나의 타이밍 신호를 생성하는 클록 회로를 포함할 수도 있다.

도 1은, 액상 샘플의 피분석물의 농도를 결정하고 또 다른 전자 디바이스와 무선 통신하기 위한 전자 디바이스를 포함하는 무선 통신 시스템의 일 예시적인 실시형태의 블록도이다.
도 2a는 도 1의 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 일 예시적인 실시형태의 블록 개략도이다.
도 2b는 UI 프로세서 및 BT 프로세서에 대한 전기 접속을 포함하는 도 2a의 DPR 프로세서의 일 예시적인 실시형태의 일부의 블록 개략도이다.
도 3은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 4는, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 5는, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 6은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 7은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 8은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 9는, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 10은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 11은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 12는, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 13은, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 14는, 도 1의 전자 디바이스들 중 하나에 의해 수납되고 그 하나를 제어하는 전자 회로의 또 다른 예시적인 실시형태의 블록 개략도이다.
도 15는, 2개의 별개의 전자 디바이스들 사이의 무선 통신을 위해 구성되는 무선 통신 시스템의 또 다른 예시적인 실시형태의 다이어그램이다.
도 16은, 도 15의 메모리 서브시스템의 일 예시적인 실시형태의 다이어그램이다.
도 17은, 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태의 다이어그램이다.
도 18은, 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태의 다이어그램이다.
도 19a는, 노멀 데이터 교환 레이트에서의 정보 교환 및 스피드 데이터 교환 레이트에서의 정보 교환 동안 도 15의 원격측정 프로세서 및 디바이스 기능 프로세서의 동작을 예시하는 타이밍도이다.
도 19b는, 실시간 클록의 형태인 클록 회로를 포함하는 도 15의 원격측정 프로세서 및 디바이스 기능 프로세서의 동작을 예시하는 타이밍도를 도시한다.
도 19c는, 실시간 클록의 형태인 클록 회로를 포함하는 도 15의 원격측정 프로세서 및 디바이스 기능 프로세서의 높은 데이터 레이트 동작을 예시하는 타이밍도를 도시한다.
도 20은, 클록 회로를 포함하지 않는 전자 디바이스의 일 실시형태에서의 도 15의 메모리 서브시스템의 일 예시적인 실시형태의 다이어그램이다.
도 21은, 도 20의 듀얼 포트된 (dual ported) 메모리의 일 예시적인 실시형태의 다이어그램이다.
도 22는, 클록 회로를 포함하지 않는 전자 디바이스의 일 실시형태에서의 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태의 다이어그램이다.
도 23은, 클록 회로를 포함하지 않는 전자 디바이스의 일 실시형태에서의 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태의 다이어그램이다.
도 24는, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서 디바이스 기능 프로세서와 원격측정 프로세서 사이의 정보 통신을 관리하기 위한 프로세스의 일 예시적인 실시형태의 흐름도이다.
도 25는, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서 디바이스 기능 프로세서와 원격측정 프로세서 사이의 정보 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도이다.
도 26은, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서 디바이스 기능 프로세서와 원격측정 프로세서 사이의 정보 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도이다.
도 27은, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서 디바이스 기능 프로세서와 원격측정 프로세서 사이의 정보 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도이다.

다음으로, 본 발명의 원리에 대한 이해를 촉진하기 위해, 첨부된 도면에 도시된 다수의 예시적인 실시형태들에 대해 참조가 행해질 것이며, 특정한 용어는 동일한 것을 설명하기 위해 사용될 것이다.

다음의 공통-계류중인 특허 출원, 즉, 발명의 명칭이 "APPARATUS AND METHOD FOR REMOTELY CONTROLLING AN AMBULATORY MEDICAL DEVICE" 이고 대리인 참조 번호 제 5727-205462 호를 갖는 PCT 특허 출원 제 ________호, 발명의 명칭이 "COMBINATION COMMUNICATION DEVICE AND MEDICAL DEVICE FOR COMMUNICATING WIRELESSLY WITH A REMOTE MEDICAL DEVICE" 이고 대리인 참조 번호 제 5727-205463 호를 갖는 PCT 특허 출원 제 ________호, 발명의 명칭이 "METHOD AND APPARATUS FOR DETERMINING AND DELIVERING A DRUG BOLUS" 이고 대리인 참조 번호 제 5727-205464 호를 갖는 PCT 특허 출원 제 ________호, 발명의 명칭이 "LIQUID INFUSION PUMP" 이고 대리인 참조 번호 제 5727-205465 호를 갖는 PCT 특허 출원 제 ________호, 발명의 명칭이 "USER INTERFACE FEATURES FOR AN ELECTRONIC DEVICE" 이고 대리인 참조 번호 제 5727-205466 호를 갖는 PCT 특허 출원 제 ________호, 및 발명의 명칭이 "METHOD FOR PAIRING AND AUTHENTICATING ONE OR MORE MEDICAL DEVICES AND ONE OR MORE REMOTE ELECTRONIC DEVICES" 이고 대리인 참조 번호 제 5727-205470 호를 갖는 PCT 특허 출원 제 ________호는 참조로써 여기에 포함된다.

다음으로, 도 1을 참조하면, 액상 샘플의 피분석물 농도를 결정하고 또 다른 전자 디바이스 (14) 와 무선 통신하기 위한 전자 디바이스 (12) 의 일 예시적인 실시형태의 블록도가 도시되어 있다. 함께, 전자 디바이스들 (12 및 14) 은 무선 통신 시스템 (10) 을 정의한다.

전자 디바이스 (12) 는 사용자 버튼 섹션 (16) 이 수용되는 하우징을 갖는다. 일 실시형태에서, 사용자 버튼 섹션 (16) 은, 전자 디바이스 (12) 와 관련된 하나 이상의 기능들을 달성하기 위해 사용자에 의하여 수동으로 조작될 수도 있는 다수의 사용자 버튼들, 키들 또는 스위치들을 정의한다. 시각적인 디스플레이 유닛 (18) 은 전자 디바이스 (12) 의 하우징에 의해 수납되며, 일 실시형태에서, 시각적인 디스플레이 유닛 (18) 은 종래의 액정 디스플레이 (LCD) 의 형태로 제공되지만, 본 발명은 다른 종래의 디스플레이 유닛들을 사용하는 것을 고려한다. 예들은, 플라즈마 디스플레이, 발광 다이오드 (LED) 기반 디스플레이, 진공 형광 (VF) 디스플레이 등을 포함하지만, 이에 제한되지는 않는다. 임의의 경우에서, 시각적인 디스플레이 유닛 (18) 은 디바이스 (12) 의 사용자에게 정보를 디스플레이하기 위하여 전자 디바이스 (12) 에 의해 제어된다. 대안적인 실시형태에서, 사용자 버튼 섹션 (16) 은 하나 이상의 터치 민감형 버튼들이거나 하나 이상의 터치 민감형 버튼들을 포함할 수도 있다. 이러한 실시형태에서, 하나 이상의 터치 민감형 버튼들은 디스플레이 유닛 (18) 의 일부를 형성할 수도 있지만 반드시 그럴 필요는 없다.

또한, 전자 디바이스 (12) 는, 테스트 엘리먼트 (22) 를 수용하도록 구성된 테스트 엘리먼트 수용 포트 (20) 를 포함한다. 일 실시형태에서, 테스트 엘리먼트 (22) 는, 액상 수용 부분을 그 상에 정의하는 종래의 테스트 스트립의 형태로 제공된다. 대안적으로, 테스트 엘리먼트 (22) 는 테스트 부분을 그 상에 정의하는 강성 (rigid) 또는 세미-강성 캐리어의 형태로 제공될 수도 있다. 임의의 경우에서, 테스트 엘리먼트 (22) 는 액상 수용 부분상에서 액상 샘플을 수용하도록 구성된다. 그 후, 테스트 엘리먼트 (22) 는, 액상 샘플에 함유된 피분석물의 농도를 결정하기 위해 종래의 방식으로 그 액상 샘플을 분석하도록 구성된 전자 회로를 포함한 피분석물 결정 설비를 포함하는 테스트 엘리먼트 수용 포트 (20) 에 삽입될 수도 있다. 예를 들어, 일 실시형태에서, 피분석물 결정 설비는 종래의 전자-화학 센서를 포함할 수도 있으며, 대응하는 전자 회로는, 전자-화학 센서와 액상 샘플 사이의 공지된 전자화학 반응을 개시 및 모니터링함으로써, 그 피분석물의 농도를 결정하도록 구성될 수도 있다. 대안적으로, 피분석물 결정 설비는 종래의 광도측정 (photometric) 감지 회로를 포함할 수도 있으며, 대응하는 전자 회로는 종래의 광도측정 기술들을 통해 그 피분석물의 농도를 결정하도록 구성될 수도 있다. 임의의 경우에서, 액상 샘플은, 예를 들어, 혈액일 수도 있으며, 피분석물은, 예를 들어, 혈액 글루코오스일 수도 있다. 그러나, 액상 샘플이 소변 또는 또 다른 체액, 또는 알려지지 않은 농도의 피분석물을 함유하는 임의의 용액일 수도 있다는 것을 이해할 것이다.

전자 디바이스 (14) 는, 무선 통신 모듈 (30) 에 전기적으로 접속된 종래의 프로세서 (24) 를 포함한다. 무선 통신 모듈 (30) 은, 종래의 방식으로 무선 통신 링크 (32) 를 통해 전자 디바이스 (12) 의 유사한 무선 통신 모듈과 무선 통신하도록 구성된다. 일 실시형태에서, 본 명세서 전반에 걸쳐 예시될 바와 같이, 무선 통신 모듈 (30) 및 전자 디바이스 (12) 의 무선 통신 모듈 양자는, 종래의 블루투스

통신 프로토콜에 따라 무선 통신하도록 구성되는 종래의 블루투스

모듈이다. 그러나, 무선 통신 모듈 (30) 및 전자 디바이스 (12) 의 무선 통신 모듈이 하나 이상의 다른 종래의 통신 프로토콜들에 따라 무선 통신하도록 대안적으로 구성될 수도 있다는 것을 이해할 것이다.

또한, 전자 디바이스 (14) 는, 프로세서 (24) 에 전기적으로 접속되는 다수의 사용자 선택가능 버튼들, 키들 또는 스위치들을 갖는 사용자 버튼 섹션 (26) 을 포함할 수도 있지만, 반드시 그럴 필요는 없다. 또한, 전자 디바이스 (14) 는, 프로세서 (24) 에 전기적으로 접속되는 시각적인 디스플레이 유닛 (28) 을 포함할 수도 있지만, 반드시 그럴 필요는 없다. 예를 들어, 시각적인 디스플레이 유닛 (28) 은, 종래의 액정 디스플레이 (LCD), 플라즈마 디스플레이, 발광 다이오드 (LED) 기반 디스플레이, 진공 형광 (VF) 디스플레이 등일 수도 있다. 시각적인 디스플레이 유닛 (28) 을 포함하는 실시형태들에서, 그 디스플레이 유닛은 디바이스 (14) 의 사용자에게 정보를 디스플레이하기 위하여 프로세서 (24) 에 의해 제어된다.

일 예시적인 실시형태에서, 전자 디바이스 (14) 는 이동 (ambulatory) 의료 디바이스이다. 이러한 실시형태의 전자 디바이스 (14) 의 예들은, 약품 주입 펌프와 같은 주입가능한 약제 전달 펌프 또는 주입가능하지 않은 약제 전달 펌프, 주입가능한 또는 주입가능하지 않은 신체 상황 센서 또는 센서 시스템 등을 포함하지만, 이에 제한되지는 않는다. 전자 디바이스 (14) 가 약제 전달 펌프인 실시형태들에서, 그러한 펌프에 의해 전달되는 약제는, 인슐린 또는 다른 종래의 혈액 글루코오스 변형 약품 (blood glucose modifying drug) 을 포함할 수도 있지만, 이에 제한되어야 하는 것은 아니다. 대안적인 실시형태들에서, 전자 디바이스 (14) 는, 종래의 개인용 랩탑 또는 노트북 컴퓨터, 개인 휴대 정보 단말기, 또는 무선 통신이 가능한 다른 종래의 전자 디바이스이거나 포함할 수도 있다.

다음으로, 도 2a를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 디바이스를 제어하는 전자 회로 (50) 의 일 예시적인 실시형태의 블록 개략도가 도시되어 있다. 예시된 실시형태에서, 전자 회로 (50) 는 별개의 및 상이한 기능적 책임을 갖는 4개의 모듈들을 포함한다. 예를 들어, 전자 회로 (50) 는, 전자 디바이스 (12) 의 메인 제어기인 사용자 인터페이스 (UI) 프로세서 (60) 를 포함한다. 사용자 인터페이스들 (16, 18) 의 모든 양태들을 프로세싱하는 것에 부가하여, 그것은 전자 디바이스 (14) 로부터 그리고 전자 디바이스 (14) 로 통신되는 모든 데이터의 발신지 및 수신지이다. 여기에 더 상세히 후술될 바와 같이, UI 프로세서 (60) 는 디바이스 (12) 의 무선 통신 회로의 동작에 대한 제어를 갖지 않는다. UI 프로세서 (60) 는, UI 프로세서 (60) 에 대해 내부적으로 생성된 UI 클록 신호에 따라 동작한다. 일 예시적인 실시형태에서, UI 프로세서 (60) 는, 캘리포니아, 산타 클라라 소재의 NEC Electronics America 로부터 상업적으로 입수가능한 UPD70F3719GC 32-비트 마이크로제어기이지만, 본 발명은 UI 프로세서 (60) 의 다른 구현들도 고려한다.

또한, 전자 회로 (50) 는, 하나 이상의 전자 디바이스들과의 모든 무선 통신들의 제어를 담당하지만, 전자 디바이스 (12) 와 관련된 임의의 다른 동작들을 제어하지는 않는 무선 통신 회로 (52) 를 포함한다. 무선 통신 회로 (52) 는, 그 무선 통신 회로 (52) 에 대해 내부적으로 생성되고, UI 프로세서 (60) 가 동작하는 UI 클록 신호와 동기화되지 않은 클록 신호로부터 동작한다. 따라서, 무선 통신 회로 (52) 의 동작은 UI 프로세서 (60) 의 동작과 비동기적이다. 일 예시적인 실시형태에서, 무선 통신 회로 (52) 는, 종래의 프로세서 및 종래의 무선 통신 하드웨어를 포함하는 종래의 블루투스

원격측정 모듈의 형태로 제공된다. 이러한 실시형태에서, 무선 통신 회로 (52) 는, 종래의 블루투스

통신 프로토콜을 통하여 전자 디바이스 (14) 와 같은 하나 이상의 외부 디바이스들과의 모든 무선 통신들의 제어를 담당한다. 일 예시적인 실시형태에서, 무선 통신 회로 (52) 는, 텍사스, 리차드슨의 CSR로부터 상업적으로 입수가능한 블루투스

2.4GHz 시스템에 대한 BC419143B BlueCore^TM 4-Flash Plug-n-Go^TM 단일 칩 블루투스

무선 및 기저대역 집적 회로이지만, 본 발명은 무선 통신 회로 (52) 의 다른 구현들도 고려한다.

또한, 전자 회로 (50) 는, UI 프로세서 (60) 와 무선 통신 회로 (52) 사이에서 이동하는 데이터를 임시적으로 저장하는 메모리 서브시스템 (54) 을 포함한다. 몇몇 실시형태에서, 메모리 서브시스템 (54) 은 다른 회로를 제어하지 않으며, 그러한 몇몇 실시형태에서, 메모리 서브시스템 (54) 은 종래의 메모리 디바이스의 형태로 제공될 수도 있다. 메모리 서브시스템 (54) 이 다른 회로를 제어하거나 제어하지 않는 다른 실시형태에서, 메모리 서브시스템 (54) 은 듀얼-포트 RAM (DPR) 프로세서로서 동작하도록 구성된 종래의 프로세서의 형태로 제공될 수도 있다. 그러한 실시형태에서, DPR 프로세서 (54) 는, UI 프로세서 (60) 가 동작하는 UI 클록 신호와는 별개인 클록 신호로부터 동작한다. 일 실시형태에서, 그러한 DPR 프로세서 (54) 는, 텍사스 오스틴의 Freescale Semiconductor, Inc. 로부터 상업적으로 입수가능한 MC9S08GT16A 8-비트 마이크로제어기 유닛이지만, 본 발명은 DPR 프로세서로서 구성된 종래의 프로세서의 형태로 제공되는 메모리 서브시스템 (54) 의 다른 구현을 고려한다. 도 2a에 도시된 실시형태에서, 메모리 서브시스템 (54) 은, 동작 전압을 무선 통신 회로 (52) 에 공급하는 전원 (56) 의 동작을 제어하는 DPR 프로세서이다.

또한, 전자 회로 (50) 는, 테스트 엘리먼트들 (22) 에 함유된 액상 샘플들의 피분석물 농도 측정들을 제어하고, 그 샘플들의 피분석물 농도 레벨, 예를 들어, 혈액 글루코오스 농도값을 계산하며, 그 결과들을 UI 프로세서 (60) 에 보고하는 것을 담당하는 측정 엔진 (ME) 프로세서 (62) 를 포함한다. ME 프로세서 (62) 는, UI 프로세서 (60) 가 동작하는 UI 클록 신호와 별개인 클록 신호로부터 동작한다. ME 프로세서 (62) 는, 이벤트 인터럽트 라인 및 TXD (데이터 송신) 라인을 통해 UI 프로세서 (60) 에 전기적으로 접속된다. 일 예시적인 실시형태에서, ME 프로세서 (62) 는, 텍사스 달라스의 Texas Instruments, Inc. 로부터 상업적으로 입수가능한 MSP430T2AIPEG 혼합-신호 마이크로제어기 유닛이지만, 본 발명은 ME 프로세서 (62) 의 다른 구현들도 고려한다.

또한, 전자 회로 (50) 는, 테스트 엘리먼트들 (22) 의 테스트 엘리먼트 수용 포트 (20) 로의 삽입을 검출하고, 그러한 정보를 ME 프로세서 (62) 에 제공하는 것을 담당하는 회로를 포함하는 주문형 집적 회로 (ASIC; 64) 를 포함한다. 일 예시적인 실시형태에서, 예를 들어, 테스트 엘리먼트 수용 포트 (20) 는, 테스트 엘리먼트 (22) 의 테스트 엘리먼트 수용 포트 (20) 로의 삽입시에, 스트립 삽입 신호 (65) 를 ASIC (64) 에 제공하는 하나 이상의 마이크로-스위치들을 포함한다. 이러한 실시형태에서, ASIC (64) 는 스트립 삽입 신호 (65) 를 검출하고, 그러한 정보를 ME 프로세서 (62) 에 제공하도록 동작한다. 또한, ASIC (64) 는 다수의 상이한 기능들에 대해 프로그래밍가능한 클록 회로 (63) 를 포함한다. 예를 들어, 클록 회로 (63) 는, 하나 이상의 프로그래밍가능한 시간들에서 회로 (50) 및 디바이스 (12) 를 자동적으로 턴 온하기 위한 신호를 생성하도록 프로그래밍될 수도 있다. 또 다른 예로서, 클록 회로 (63) 는, 하나 이상의 리마인더들에 대응하는 신호를 생성하도록 프로그래밍될 수도 있다. 당업자는 다른 예들을 고려할 것이며, 그러한 다른 예들은 본 발명에 의해 고려된다. 임의의 경우에서, 클록 회로 (63) 에 의해 생성되는 신호는 ME 프로세서 (62) 에 제공되며, ME 프로세서 (62) 는, 그 ME 프로세서 (62) 가 슬립 상태에 있다면 그러한 슬립 상태로부터 파워 업 (power up) 하고, 이벤트 인터럽트 라인상에서 이벤트 인터럽트 신호를 생성하기 위해 이러한 신호의 수신에 응답한다. 이벤트 인터럽트 신호는 UI 프로세서 (60) 에 의해 수신되며, 그 후, 그 UI 프로세서는 그 UI 프로세서 (60) 가 슬립 상태에 있다면 그러한 슬립 상태로부터 파워 업하고/하거나 클록 회로 (63) 에서 프로그래밍된 임의의 리마인더 시간에 응답하여 가청 또는 가시적인 리마인더를 생성한다. 도 2a에 도시된 실시형태에서, 또한, ME 프로세서 (62) 는, 상세히 후술될 바와 같이, DPR 프로세서 (54) 가 전원 (56) 을 활성화 또는 턴 온시키도록 응답하는 TXD 라인상의 신호를 생성한다.

또한, 전자 회로 (50) 는, 연속적으로, ASIC (64), ME 프로세서 (62), UI 프로세서 (60) 및 메모리 서브시스템 (54) 에 공급 전압을 제공하는 범용 전원 (General Power Supply; 66) 을 포함한다. 그 공급 전압은, 하나 이상의 재충전가능 또는 재충전가능하지 않은 배터리들 (배터리; 58) 로부터 유도된다. 일 예시적인 실시형태에서, 범용 전원 (66) 은, 전자 회로 (12) 의 노멀 동작 동안 프로세서들 (54, 60 및 62) 및 ASIC (64) 에 "동작 모드" 공급 전압을 제공하며, 또한, 전자 디바이스 (12) 가 파워 다운 (power down) 될 경우 이들 프로세서들에 "슬립 모드" 공급 전압을 제공한다.

전원 (56) 은, 하나 이상의 재충전가능 또는 재충전가능하지 않은 배터리들 (배터리; 58) 로부터 또한 유도되는 공급 전압을 무선 통신 회로 (52) 에 제공한다. 도 2a에 도시된 실시형태에서, 전원 (56) 의 동작 상태 ("온" 또는 "오프") 는, 사용자 키 누름, 즉, 사용자 버튼들 (16) 의 사용자 활성화에 기초하고, 또한, 테스트 엘리먼트 수용 포트 (22) 의 동작 상태에 기초하여 DPR 프로세서 (54) 에 의해 제어된다. 도 2a에 도시되지는 않았지만, 전자 회로 (50) 는, UI 프로세서 (60) 에 포함된 실시간 클록을 동작시키는데 사용되는 부가적인 배터리를 포함한다.

디스플레이 (18) 는 정보를 사용자에게 디스플레이하기 위하여 UI 프로세서 (60) 에 의해 제어된다. 예시적으로, 디스플레이 (18) 는 백라이트 (미도시) 를 포함하며, 테스트 엘리먼트 수용 포트 (20) 는 포트 라이트 (port light; 미도시) 를 포함한다. 디스플레이 백라이트 및 포트 라이트 양자는, 사용자 키 누름들의 특정한 하나 또는 그 조합을 통해 예시적으로 활성화되고, 동시에 및 수동으로 비활성화된다. 유사하게, 그들은, 활성화에 후속하는 타임 아웃 주기 후에, UI 프로세서 (60) 에 의하여 사용자 키 누름들 중 하나 또는 그 조합을 통해 수동으로, 또는 자동으로 비활성화된다. 몇몇 대안적인 실시형태에서, 디스플레이 백라이트 및 포트 라이트는 별개로 활성화되며, 다른 대안적인 실시형태에서, 포트 라이트는 생략된다. 임의의 경우에서, UI 프로세서 (60) 는, 전자 디바이스 (12) 의 파워 업 및 파워 다운 동안 범용 전원 (66) 의 동작을 또한 제어한다. 예시된 실시형태에서, 부가적으로, UI 프로세서 (60) 는, 출력 전압 감지 라인 V_SENSE 을 통해 이러한 전원의 출력 전압을 모니터링함으로써 전원 (56) 의 동작 상태 (예를 들어, "온" 또는 "오프") 를 모니터링한다.

메모리 서브시스템 (54) 은, UI 프로세서 (60) 와 무선 통신 회로 (52) 사이에서 이동하는 데이터의 독립적인 저장소로서 기능한다. 도 2b를 참조하면, DPR 프로세서의 형태로 예시적으로 구현되는 메모리 서브시스템 (54) 의 세부사항들 중 몇몇의 블록도가, UI 프로세서 (60) 및 무선 통신 회로 (52) 에 대한 전기적인 접속들과 함께 도시되어 있다. 예시된 실시형태에서, DPR 프로세서 (54) 의 듀얼 포트들 중 하나는 동기식 인터페이스를 통해 UI 프로세서 (60) 의 직렬 주변 인터페이스 (SPI) 포트 (61) 에만 전기적으로 접속된 직렬 주변 인터페이스 포트 (63) 이다. 그 동기식 인터페이스는, UI 클록 신호로부터 유도된 직렬 클록 신호 SCLK (예를 들어, 125kHz) 로부터 동작한다. UI 프로세서 (60) 의 SPI 포트 (61) 와 DPR 프로세서 (54) 의 SPI 포트 (63) 사이에서의 인바운드 및 아웃바운드 데이터의 전달은, 그 2개의 프로세서들 (60, 54) 사이에서의 데이터 전달을 동기화시키기 위해 UI 클록 신호로부터 유도되는 직렬 클록 신호 SCLK 를 사용하여 UI 프로세서 (60) 에 의해 제어된다.

DPR 프로세서 (54) 의 듀얼 포트들 중 다른 하나는, 비동기식 인터페이스를 통해 무선 통신 회로 (52) 의 유니버셜 비동기식 수신기/송신기 (UART) 포트 (51) 에만 전기적으로 접속된 UART 포트 (53) 이다. (예를 들어, 150kbps 에서) 무선 통신 회로 (52) 의 UART 포트 (51) 와 DPR 프로세서 (54) 의 UART 포트 (53) 사이에서의 인바운드 및 아웃바운드 데이터의 전달은, 무선 통신 회로 (52) 에 의해 제어되며, UI 프로세서 (60) 의 SPI 포트 (61) 와 DPR 프로세서 (54) 사이에서의 인바운드 및 아웃바운드 데이터의 전달과 비동기적으로 발생한다.

DPR 프로세서 (54) 는, 각각이 DPR 프로세서 (54) 각각의 SPI 포트 (63) 및 UART 포트 (53) 에 의해 액세스가능한 인바운드 데이터 버퍼 (55) 및 아웃바운드 데이터 버퍼 (57) 를 갖는다. DPR 프로세서 (54) 의 UART 포트 (53) 는 종래의 CTS (clear to send) 및 RTS (ready to send) 라인을 포함한다. CTS 라인은 DPR 프로세서 (54) 에 의해 모니터링되고, RTS 라인은 무선 통신 회로 (52) 에 의해 모니터링된다. DPR 프로세서 (54) 는, 인바운드 데이터 버퍼 (55) 가 풀일 때마다 UART RTS 라인을 비활성화시키고, 그렇지 않으면, UART RTS 라인을 활성화시킨다. 무선 통신 회로 (52) 는, 무선 통신 회로 (52) 의 UART 포트 (51) 가 데이터를 요청하고 있을 때마다 UART CTS 라인을 활성화시키고, 그렇지 않으면, UART CTS 라인을 비활성화시킨다.

UI 프로세서 (60) 에 의해 데이터가 외부 디바이스 또는 시스템, 예를 들어, 전자 디바이스 (14) 로 전송될 경우, 먼저, UI 프로세서 (60) 는 DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 의 상태를 요청한다. 아웃바운드 데이터 버퍼 (57) 가 "풀이 아니라고" 그 DPR 프로세서 (54) 가 응답하면, UI 프로세서 (60) 는 SPI 포트 (61) 의 데이터 아웃 (DO) 라인을 통해 DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 에 데이터를 전달한다. 대신, 그 아웃바운드 데이터 버퍼 (57) 가 "풀" 이라고 DPR 프로세서 (54) 가 응답하면, UI 프로세서 (60) 는 일 시간 간격 동안 대기하고, 그 후, 아웃바운드 데이터 버퍼 (57) 의 상태를 요청하는 프로세스 등을 반복한다.

무선 통신 회로 (52) 의 클록 신호에 대해 주기적으로 및 SCLK 신호와 비동기적으로, 무선 통신 회로 (52) 는, DPR 프로세서 (54) 의 UART CTS 라인을 활성화시킴으로써 DPR 프로세서 (54) 로부터 데이터를 요청한다. DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 가 비어있는 한, 무선 통신 회로 (52) 는 UART CTS 라인을 주기적으로 계속 활성화시킨다. UART CTS 라인이 활성이고 DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 가 비어있지 않으면, 무선 통신 회로 (52) 는 UART 포트 (51) 의 RX 라인을 통해 DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 로부터 데이터를 검색한다. DPR 프로세서 (54) 는, 아웃바운드 데이터 버퍼 (57) 가 비워질 때까지, 또는 무선 통신 회로 (52) 가 UART CTS 라인을 비활성화시킬 때까지, 처음 수신된 것 내지 최종 수신된 것의 순서로 아웃바운드 데이터 버퍼 (57) 에 저장된 데이터를 UART 포트 (53) 로 전달한다. 도 2a 및 도 2b에 도시된 실시형태에서, 그 후, 무선 통신 회로 (52) 는, 데이터 UART 를 통해 DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 로부터 검색된 데이터를 무선 통신 프로토콜 구조, 예를 들어, 블루투스

통신 프로토콜 구조로 포함시키고, 무선 통신 회로 (52) 의 종래의 무선 신호 송신 회로를 통해 그 포함된 데이터를 무선 송신한다. 무선 통신 회로 (52) 는, DPR 프로세서 (54) 의 아웃바운드 데이터 버퍼 (57) 로부터 검색된 데이터의 콘텐츠를 프로세싱, 해석, 또는 수정하지 않으며, 또한, 그 데이터의 콘텐츠에 기초하여 임의의 판정을 행하지 않거나 임의의 단계들을 실행하지 않는다. 대신, 무선 통신 회로 (52) 는, 소정의 무선 통신 프로토콜 구조, 예를 들어, 블루투스

프로토콜 구조로 데이터를 포함시키고, 그 후, 그 소정의 무선 통신 프로토콜을 사용하여 그 포함된 데이터를 무선 송신함으로써, 그의 콘텐츠와는 관계없이 그러한 모든 데이터를 동일하게 핸들링 (handle) 한다.

외부 디바이스들 또는 시스템들, 예를 들어, 전자 디바이스 (14) 로부터의 인바운드 무선 신호 송신은, 무선 통신 회로 (52) 의 종래의 무선 신호 수신 회로를 통하여 무선 통신 회로 (52) 에 의해 수신된다. 먼저, 무선 통신 회로 (52) 는, 무선 통신 프로토콜 구조, 예를 들어, 블루투스

프로토콜 구조로부터 인바운드 데이터를 분리하고, 그 후, DPR 프로세서 (54) 의 UART RTS 라인의 상태를 체크한다. DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 가 풀이 아니라는 것을 나타내는 RTS 라인이 활성화되면, 무선 통신 회로 (52) 는 DPR 프로세서 (54) 의 UART 포트 (53) 에 분리된 데이터를 전송한다. 그 후, DPR 프로세서 (54) 는 DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 에, UART 포트 (53) 에서 수신된 데이터를 배치시킨다. DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 가 풀이라는 것을 나타내는 UART RTS 라인이 비활성화되면, 무선 통신 회로 (52) 는, UART RTS 라인의 상태를 재체크하기 전에 일 시간 간격 동안 대기한다.

주기적으로, 및 무선 통신 회로 (52) 의 동작과 비동기적으로, UI 프로세서 (60) 는 SPI 포트 (61) 의 데이터 인 (DI) 라인을 통해 DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 의 상태를 요청한다. 인바운드 데이터 버퍼 (55) 가 비워져 있다고 DPR 프로세서 (54) 가 응답하는 한, UI 프로세서 (60) 는 인바운드 데이터 버퍼 (55) 의 상태를 주기적으로 계속 요청한다. DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 가 데이터를 포함한다고 DPR 프로세서 (54) 가 응답하면, UI 프로세서 (60) 는, SPI 포트 (61) 의 데이터 인 (DI) 라인을 통해 DPR 프로세서 (54) 의 인바운드 데이터 버퍼 (55) 로부터 데이터를 검색하고, 그 후, 그의 콘텐츠에 따라 그 데이터를 프로세싱한다. 무선 통신 회로 (52) 및/또는 UI 프로세서 (60) 에 의해 DPR 프로세서 (54) 의 인바운드 및/또는 아웃바운드 데이터 버퍼 (55, 57) 를 "체크하는 것" 은, 이러한 용어가 아래에서 사용될 수도 있는 바와 같이, 일반적으로, 전술한 수 개의 파라그래프에서 설명된 프로세스를 지칭할 것이다.

UI 프로세서 (60) 와 메모리 서브시스템 (54) 사이의 인터페이스가 동기식 인터페이스이고, 무선 통신 회로 (52) 와 메모리 서브시스템 (54) 사이의 인터페이스가 비동기식 인터페이스인 일 실시형태를 도 2b 및 본 발명의 수 개의 다른 도면들이 도시하지만, 본 발명은, UI 프로세서 (60) 와 메모리 서브시스템 (54) 사이의 인터페이스가 비동기식 인터페이스이고, 무선 통신 회로 (52) 와 메모리 서브시스템 (54) 사이의 인터페이스가 동기식 인터페이스이거나, 양자의 인터페이스들이 비동기식 또는 동기식 인터페이스들인 대안적인 실시형태들을 고려한다. 후자의 경우, UI 프로세서 (60) 와 무선 통신 회로 (52) 는 독립적으로 동작하고 동기화되지 않은 별개의 클록 신호들에 따라 동작할 것이다. 임의의 경우에서, UI 마이크로프로세서 (60) 는 무선 통신 회로 (52) 의 동작에 대해 독립적으로 및 비동기적으로 모든 시간에서 동작하고, 유사하게, 무선 통신 회로 (52) 는 UI 마이크로프로세서 (60) 의 동작에 대해 독립적으로 및 비동기적으로 동작한다.

예시적으로, 전자 디바이스들 (12 및 14) 은, 전자 디바이스 (12) 와 특정한 전자 디바이스 (14) 사이에서 보안 통신을 확립하는 페어링 (pairing) 프로세스에 따라 페어링될 수도 있다. 예시적으로, 이러한 프로세스는, 전자 디바이스 (12) 와 특정한 전자 디바이스 (14) 사이에서 무선 통신을 초기에 확립하기 위해, 또 한편으로는 전자 디바이스 (12) 가 상이한 전자 디바이스 (14) 와 페어링되면 수행될 수도 있다. 일 예시적인 실시형태에서, 전자 디바이스 (12) 는 단지 한번에 단일 전자 디바이스 (14) 와 페어링될 수도 있지만, 본 발명은, 전자 디바이스 (12) 가 임의의 수의 전자 디바이스들 (14) 과 페어링될 수도 있고/있거나 전자 디바이스 (14) 가 임의의 수의 전자 디바이스들 (12) 과 페어링될 수도 있는 다른 실시형태들을 고려한다. 임의의 경우에서, 일 예시적인 페어링 및 인증 프로세스에 관한 추가적인 세부사항들은, 발명의 명칭이 "METHOD FOR PAIRING AND AUTHENTICATING ONE OR MORE MEDICAL DEVICES AND ONE OR MORE REMOTE ELECTRONIC DEVICES" 이고 대리인 참조 번호 제 5727-205470 호를 가지며, 그 내용이 여기에 참조로써 포함되는 공통-계류중인 PCT 특허 출원 제 _______ 호에서 제공된다.

도 2a에 도시된 실시형태에서, 전원 (56) 의 동작은 DPR 프로세서 (54) 에 의해 제어된다. 예시적으로, DPR 프로세서 (54) 는, 전원 (56) 의 동작을 대응적으로 인에이블 또는 디스에이블, 즉, 턴 온 및 오프하기 위해 전원 (56) 내의 전자 스위치 (미도시) 를 제어하도록 다수의 상이한 이벤트들에 응답하는 전력 제어 모듈 (70) 을 갖는다. 도 2a에 도시된 실시형태에서, BT 전원 (56) 의 동작 상태를 제어하는데 사용하는 이벤트들은, 사용자 버튼들 (16) 중 하나 또는 그 조합의 사용자 누름(들), 테스트 엘리먼트 (22) 의 테스트 엘리먼트 수용 포트 (20) 로의 삽입, 테스트 엘리먼트 (22) 상에 퇴적된 유체의 분석 완료, 및 전자 디바이스 (12) 의 수동 파워 업/다운을 포함하지만, 이에 제한될 필요는 없다.

(명시적으로 도시되지는 않지만, 사용자 버튼들 (16) 의 일부를 형성하는) 전자 디바이스 (12) 의 온/오프 버튼은, UI 프로세서 (60) 및 DPR 프로세서 (54) 에 대한 입력이다. 디바이스 (12) 가 파워 오프되고 사용자가 온/오프 버튼을 누를 경우, DPR 프로세서 (54) 에 제공되는 대응하는 온 신호는 DPR 프로세서 (54) 의 전력 제어 모듈 (70) 로 하여금, 전원 (56) 을 인에이블 또는 턴 온하기 위해 전원 (56) 내의 전자 스위치를 제어하는 "파워 업" 신호를 출력하게 한다. 인에이블 또는 턴 온될 경우, 전원 (56) 은 공급 전압을 무선 통신 회로 (52) 에 제공한다. 전원 (56) 이 인에이블 또는 턴 온되고 사용자가 디바이스 (12) 의 온/오프 버튼을 누를 경우, DPR 프로세서 (54) 에 제공되는 대응하는 오프 신호는 DPR 프로세서 (54) 의 전력 제어 모듈 (70) 로 하여금, 무선 통신 회로 (52) 에 의해 수신되는 "규칙적인 셧다운" 신호를 출력하게 한다. 무선 통신 회로 (52) 는, 종래의 규칙적인 셧다운 프로세스를 경험하기 위해 "규칙적인 셧다운" 신호에 응답한다. "규칙적인 셧다운 신호" 의 생성에 후속하는 고정된 지연 시간 이후, DPR 프로세서 (54) 의 전력 제어 모듈 (70) 은, 전원 (56) 을 디스에이블, 예를 들어, 턴 오프하기 위해 전원 (56) 내의 전자 스위치를 제어하는 "파워 다운" 신호를 생성한다. 디스에이블 또는 턴 오프될 경우, 전원 (56) 은 공급 전압을 무선 통신 회로 (52) 에 제공하지 않는다.

전자 디바이스 (12) 의 테스트 엘리먼트 수용 포트 (20) 는 ME 프로세서 (62) 에 의해 모니터링된다. 스트립 삽입 신호 (65) 가 검출될 경우, ME 프로세서 (62) 는, UI 프로세서 (60) 에 의해 수신되고, 또한, DPR 프로세서 (54) 의 UART 디코드 로직 블록 (68) 에 의해 수신되는 대응하는 "스트립 삽입" 메시지를 TXD 라인상에서 생성한다. 또한, ME 프로세서 (62) 는, 스트립 삽입 신호 (65) 의 검출에 응답하여 이벤트 인터럽트 신호 라인상에서 이벤트 신호를 생성한다. "스트립 삽입" 메시지는, DPR 프로세서 (54) 의 전력 제어 모듈 (70) 에 제공되는 트리거 신호를 생성하기 위하여, UART 디코드 로직 블록 (68) 에 의해 프로세싱된다. 상술된 바와 같이, 전력 제어 모듈 (70) 은, UART 디코드 로직 블록 (68) 으로부터 수신된 트리거 신호를 프로세싱하여, "규칙적인 셧다운" 신호 및 또한 "파워 다운" 신호를 생성한다. "규칙적인 셧다운" 신호는 무선 통신 회로 (52) 로 하여금, 상술된 규칙적인 셧다운 프로세스를 경험하게 하며, "파워 다운" 신호는 전원 (56) 에 의해 수신된다. 전원 (56) 은 파워 다운, 즉, 턴 오프하도록 "파워 다운" 신호에 응답한다. DPR 프로세서 (54) 의 전력 제어 모듈 및 UART 디코드 로직 블록 (68) 은, TXD 라인상에서 ME 프로세서 (62) 에 의해 생성된 스트립 삽입 메시지가 상술된 온/오프 신호를 오버라이드 (override) 하고 그 신호보다 우선권을 갖도록 구성된다. 따라서, 스트립 삽입 이벤트의 검출은, 온/오프 키의 상태와 관계없이 무선 통신 회로 (52) 및 전원 (56) 의 동작 상태를 나타낼 것이다.

테스트 엘리먼트 (22) 의 테스트 엘리먼트 수용 포트 (20) 로의 삽입에 후속하여 피분석물의 농도값이 ME 프로세서 (62) 에 의해 결정될 경우, ME 프로세서 (62) 는 TXD 라인상에서 대응하는 "테스트 완료" 메시지를 생성한다. "테스트 완료" 메시지가 DPR 프로세서 (54) 의 UART 디코드 로직 블록 (68) 에 의해 수신될 경우, DPR 프로세서 (54) 의 전력 제어 모듈 (70) 은, 전원 (56) 에 의해 수신되는 "파워 업" 신호를 출력한다. 전원 (56) 은, 파워 업, 즉, 턴 온하기 위해 "파워 업" 신호에 응답한다. UI 프로세서 (60) 는 V_SENSE 라인을 통해 전원 (56) 에 전기적으로 접속되며, 그 V_SENSE 라인의 전압은, 전원 (56) 에 의해 무선 통신 회로 (52) 에 제공되는 전원의 저-전류 미러 전압이다. UI 프로세서 (60) 는 V_SENSE 라인을 모니터링함으로써 전원 (56) 의 상태를 모니터링하며, 전원 (56) 이 인에이블, 즉, 파워 업되었다고 UI 프로세서 (60) 가 검출할 경우, UI 프로세서 (60) 는, 더 상세히 후술될 바와 같이 전자 디바이스 (14) 와의 무선 접속을 행하기를 시도한다.

또한, 전자 디바이스 (12) 는 사용자가 전원 (56) 을 수동으로 디스에이블시키는 것을 허용하도록 구성된다. 예시적으로, DPR 프로세서 (54) 및 UI 프로세서 (60) 양자에 대응하는 신호들을 제공하는 전자 디바이스 (12) 상의 2개 이상의 사용자 활성화된 키들 또는 버튼들 (16) 의 조합은, 전원 (56) 의 수동적인 셧다운을 달성하기 위해 사용된다. 전자 디바이스 (12) 가 온되는 경우, 전원 (56) 이 그의 공급 전압을 무선 통신 회로 (52) 에 제공하도록 인에이블되는 경우, 및 사용자가 버튼들 또는 키들 (16) 중 2개 이상의 소정 조합을 동시에 누를 경우, DPR 프로세서 (54) 는, 상술된 바와 같이, 무선 통신 회로 (52) 의 규칙적인 셧다운 이후 전원 (56) 의 파워 다운을 제어하기 위해, 그 키 누름들의 조합에 응답한다. 이와 대조적으로, 전자 회로 (12) 가 온되는 경우, 전원 (56) 이 디스에이블되는 경우, 및 사용자가 버튼들 또는 키들 (16) 의 소정 조합을 동시에 누를 경우, DPR 프로세서 (54) 는, 상술된 바와 같이, 전원 (56) 및 무선 통신 회로 (52) 를 파워 업하기 위해 그 키 누름들의 조합에 응답한다. UI 프로세서 (60) 및 무선 통신 회로 (52) 는 이러한 정보를 비휘발성 메모리에 독립적으로 저장한다.

UI 프로세서 (60) 는, 전자 디바이스 (14) 의 무선 원격측정 시스템에 대한 무선 통신 회로 (52) 의 접속 상태를 나타내기 위해, 전자 디바이스 (12) 의 디스플레이 (18) 를 제어한다. 전자 디바이스 (12) 의 파워 업시에, 또한, 상술된 바와 같이 디스에이블된 이후 전원 (56) 의 인에이블먼트 (enablement) 에 후속하여, UI 프로세서 (60) 는, 무선 접속이 전자 디바이스 (12) 와 전자 디바이스 (14) 사이에 확립되지 않았다는 것을 나타내기 위해 플래싱 (flashing) (또는 고정된) 아이콘을 디스플레이하도록 디스플레이 (18) 를 제어한다. UI 프로세서 (60) 는, 무선 통신 회로 (52) 에 의해 제공된 임의의 정보없이 이러한 방식으로 디스플레이 (18) 를 독립적으로 제어한다. 그 후, UI 프로세서 (60) 는, 상술된 바와 같이, DPR 프로세서 (54) 의 아웃바운드 포트의 데이터 버퍼에 데이터를 배치하며, 여기서, 이러한 경우, 그 데이터는 확인응답을 전자 디바이스 (12) 에 역으로 송신하기 위한 커맨드를 포함한다. 그 후, 상술된 바와 같이, 무선 통신 회로 (52) 는 이러한 데이터를 송신한다. 전자 디바이스 (14) 가 범위내에 존재하면, 전자 디바이스 (14) 는 그 커맨드를 수신하고, 확인응답 신호를 송신함으로써 응답한다. 확인응답 신호가 전자 디바이스 (12) 에 의해 수신되면, 무선 통신 회로 (52) 는, 무선 통신 프로토콜 구조로부터 데이터를 분리시키고, DPR 프로세서 (54) 의 아웃바운드 포트의 데이터 버퍼에 그 데이터를 배치하도록 상술된 바와 같이 동작한다. 그 후, UI 프로세서 (60) 는, DPR 프로세서 (54) 의 인바운드 포트로부터 데이터를 검색하고, 그 데이터를 프로세싱하여 요청된 확인응답을 포함한다고 결정하며, 무선 접속이 전자 디바이스들 (12 및 14) 사이에서 확립된다는 것을 나타내기 위해 고정된 (또는 플래싱) 아이콘을 디스플레이하도록 확인응답에 따라 디스플레이 (18) 를 제어한다. 전자 디바이스 (12) 는, 일정한 간격에서 상기 방식으로 전자 디바이스 (14) 에 무선 접속 상태를 주기적으로 송신한다. 상술된 바와 같이, 전자 디바이스 (14) 가 응답하는 한, UI 프로세서 (60) 는, 무선 접속이 전자 디바이스들 (12 및 14) 사이에 존재한다는 것을 나타내기 위해 고정된 (또는 플래싱) 아이콘을 디스플레이하도록 디스플레이 (18) 를 제어한다. UI 프로세서 (60) 가 확인응답 커맨드의 DPR 프로세서 (54) 로의 저장에 후속하는 소정의 시간 주기 내에서 그러한 응답을 수신하지 않으면, UI 프로세서 (60) 는, 무선 접속이 전자 디바이스들 (12 및 14) 사이에서 존재하지 않거나 더 이상 존재하지 않는다는 것을 나타내는 플래싱 (또는 고정된) 아이콘을 디스플레이하도록 디스플레이 (18) 를 제어한다.

상술된 바와 같이, UI 프로세서 (60) 는 V_SENSE 라인을 통해 전원 (56) 의 상태를 모니터링한다. 전원 (56) 이 인에이블, 즉, 턴 온된다는 것을 V_SENSE 신호로부터 UI 프로세서 (60) 가 결정할 경우, UI 프로세서 (60) 는 전원 (56) 의 온 또는 인에이블된 상태를 나타내는 고정된 또는 플래싱 아이콘을 디스플레이하도록 디스플레이 (18) 를 제어한다. 전원 (56) 이 디스에이블된다는 것을 V_SENSE 신호로부터 UI 프로세서 (60) 가 결정할 경우, UI 프로세서 (60) 는 전원 (56) 의 오프 또는 디스에이블된 상태를 나타내는 표시자를 디스플레이하도록 디스플레이 (18) 를 제어한다. 일 예시적인 실시형태에서, 플래싱 또는 아이콘을 디스플레이함으로써 전원 (56) 이 디스에이블된다는 것을 나타내도록 디스플레이 (18) 를 제어하지만, UI 프로세서 (60) 는 전원 (56) 이 디스에이블된다는 것을 나타내기 위해 대안적인 방식으로 디스플레이 (18) 를 제어할 수도 있다는 것을 이해할 것이다.

다음으로 도 3을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (100) 의 블록 개략도가 도시되어 있다. 전자 회로 (100) 는 그것의 구조 및 동작의 대부분에서 도 2a 및 도 2b에 도시되고 상술된 전자 회로 (50) 와 동일하다. 동일한 참조부호가 도 2a 및 도 2b의 동일한 컴포넌트들을 식별하기 위해 도 3에서 사용되며, 이들 동일한 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (100) 는, UI 프로세서 (60), 및 도 3에 도시된 실시형태에서, DPR 프로세서의 형태로 예시적으로 제공된 메모리 서브시스템 (54') 에 또한 전기적으로 접속된 부가적인 출력 라인, 즉, Ready 를 이러한 실시형태의 ME 프로세서 (62') 가 갖는다는 점에서 전자 회로 (50) 와 상이하다. 그러나, 이러한 실시형태에서, DPR 프로세서 (54') 는, 전력 제어 로직 블록 (102) 만을 대신 포함하는 DPR 프로세서 (54') 로부터 UART 디코드 로직이 생략된다는 점에서, 도 2a의 DPR 프로세서 (54) 와 상이하다. ME 프로세서 (62') 의 이벤트 인터럽트 및 TXD 라인들은 UI 프로세서 (60) 에만 접속되며, ME 프로세서 (62') 의 Ready 라인은, 도 3의 파선 표현에 의해 표시된 바와 같이 전력 제어 모듈 (102) 에 직접 접속할 수도 있거나 접속하지 않을 수도 있다.

전자 회로 (100) 의 일 예시적인 실시형태에서, Ready 라인은 전력 제어 모듈 (102) 에 직접 접속된다. 이러한 실시형태에서, 전원 (56) 의 파워 업을 요구하기 위하여 ASIC (64) 에 의해 결정되는 임의의 이벤트, 예를 들어, 상술된 이벤트들은, Ready 라인상에서 대응하는 이벤트 신호를 생성하는 ME 프로세서 (62') 에 통지된다. 전력 제어 모듈 (102) 은, 상술된 바와 같이 전원 (56) 을 활성화, 즉, 턴 온하기 위해 Ready 신호에 응답하며, UI 프로세서 (60) 는, 무선 통신 회로 (52) 및 전원 (56) 의 동작 상태들을 나타내기 위해 디스플레이 (18) 를 제어하도록 그 Ready 신호에 응답한다.

전자 회로 (100) 의 또 다른 예시적인 실시형태에서, Ready 라인은 DPR 프로세서 (54') 의 전력 제어 모듈 (102) 에 접속되지 않지만, 대신 UI 프로세서 (60) 에만 접속된다. 이전의 실시형태에서와 같이, 이러한 실시형태에서, 전원 (56) 의 파워 업을 요구하기 위하여 ASIC (64) 에 의해 결정되는 임의의 이벤트, 예를 들어, 상술된 이벤트들은 ME 프로세서 (62') 에 통지되며, ME 프로세서 (62') 는 Ready 라인상에서 대응하는 이벤트 신호를 생성한다. 이러한 실시형태에서, UI 프로세서 (60) 만이 Ready 신호를 수신하며, UI 프로세서 (60) 가 기상할 경우, 사용자가 전자 디바이스 (14; 도 1 참조) 와 무선 통신하기를 원하면, 온 버튼 (사용자 버튼들 (16) 의 일부) 을 누르도록 디바이스 (12) 의 사용자에게 명령하는 디스플레이 (18) 상의 메시지를 디스플레이하도록 Ready 신호에 응답한다. 사용자가 온 버튼을 누르면/누를 경우, DPR 프로세서 (54') 의 전력 제어 모듈 (102) 은, 상술된 바와 같이 전원 (56) 을 활성화, 즉, 턴 온하도록 사용자 버튼들 (16) 에 의해 생성된 대응하는 온 신호에 응답한다. 따라서, 이러한 실시형태에서, ME 프로세서 (62') 는 전원 (56) 의 활성화를 직접 제어하지 않는다. 대신, 이러한 실시형태에서, 사용자는 온 버튼을 누름으로써 전원 (56) 을 수동으로 활성화시켜야 한다.

다음으로, 도 4를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (150) 의 블록 개략도가 도시되어 있다. 전자 회로 (150) 는 그것의 구조 및 동작의 일부에서 도 2a, 도 2b 및 도 3에 도시되고 설명된 전자 회로들 (50 및 100) 과 동일하다. 동일한 참조부호가 도 2a, 도 2b 및 도 3의 동일한 컴포넌트들을 식별하기 위해 도 4에서 사용되며, 이들 동일한 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (150) 는, 이러한 실시형태에서의 무선 통신 회로 (52') 가 사용자 버튼들 (16) 과 무선 통신 회로 (52') 사이의 인터페이스로서 기능하는 디바운스 (debounce) 회로를 포함한다는 점에서 전자 회로 (50) 와 상이하다. 그 디바운스 회로는, 그것이 사용자 버튼들 (16) 과 관련된 의사 (spurious) 스위칭 이벤트들에 대한 무선 통신 회로 (52') 의 민감도를 감소시키며, 그에 의해, 실제 버튼 누름들만이 무선 통신 회로 (52') 에 의해 검출되는 가능도를 증가시킨다는 점에서 종래의 것이다. 이러한 실시형태에서, 또한, 무선 통신 회로 (52') 는 종래의 타이머 회로 (154) 를 포함한다. 이러한 실시형태에서, 메모리 서브시스템 (54') 은, 전력 제어 모듈 (158) 이 종래의 디바운스 회로를 포함한다는 점에서 도 3의 DPR 프로세서 (54') 와는 상이한 DPR 프로세서의 형태로 또한 예시적으로 제공되며, 그 DPR 프로세서 (54'') 는 종래의 타이머 회로 (156) 를 더 포함한다. 이러한 실시형태에서, 유사하게, UI 프로세서 (60') 는, 그것이 종래의 디바운스 회로 (160) 및 종래의 타이머 회로 (162) 를 포함한다는 점에서, 도 2 및 도 3의 UI 프로세서 (60) 와는 상이하다. 이러한 실시형태에서, ASIC (64') 는, 스트립 접속기 (164) 와 ME 프로세서 (62') 사이에 전기적으로 접속된 전자 스위치 (166) 를 포함한다는 점에서, 도 2 및 도 3의 ASIC (64) 와는 상이하다. 스트립 접속기 (164) 는, ASIC (64') 와 스트립 삽입 신호 (65) 사이의 인터페이스 접속기를 나타낸다. 또한, 도 2 및 도 3에 도시된 실시형태에서, 스트립 접속기 (164) 가 포함될 수도 있다. 이러한 실시형태에서, Ready 라인은 ME 프로세서 (62') 와 UI 프로세서 (60') 사이에만 전기적으로 접속된다.

전자 회로 (150) 의 일 실시형태에 따른 전자 디바이스들 (12 및 14) 사이의 정보 교환 동안, UI 프로세서 (60') 는, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로, 예를 들어, 매 100 밀리초마다 전달하고, 그것의 타이머 회로 (162) 를 리셋하도록 동작한다. 무선 통신 회로 (52') 는 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 로부터 비동기적으로 데이터를 검색하며, 상술된 바와 같이 그 데이터를 전자 디바이스 (14) 에 송신한다. 그 후, 전자 디바이스 (14) 는, 전자 디바이스 (12) 에 확인응답 신호를 역으로 즉시 송신하기 위해 문의 패킷의 수신에 응답한다. 확인응답 신호는 무선 통신 회로 (52') 에 의해 수신되며, 무선 통신 회로 (52') 는 상술된 바와 같이 무선 통신 프로토콜로부터 데이터를 언패킹 (unpack) 하고 DPR 프로세서 (54'') 의 인바운드 데이터 버퍼 (55) 에 그 데이터를 저장한다. 그 후, UI 프로세서 (60') 는, 무선 통신 회로 (52') 의 동작과 비동기적으로, DPR 프로세서 (54'') 의 인바운드 데이터 버퍼 (55) 로부터 데이터를 검색하며, 그 데이터가 전자 디바이스 (14) 로부터의 확인응답 데이터를 포함한다고 결정하기 위해 그 데이터를 프로세싱한다. DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 로의 문의 데이터의 다음의 스케줄링된 전달 이전에 확인응답 데이터가 UI 프로세서 (60') 에 의해 수신되는 한, UI 프로세서 (60') 는, DPR 프로세서 (54'') 로 다음의 문의 데이터를 전달할 경우 그의 타이머 회로 (162) 를 리셋한다. 그러나, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 로의 문의 데이터의 다음의 스케줄링된 전달 이전에 확인응답 데이터가 UI 프로세서 (60') 에 의해 수신되지 않으면, UI 프로세서 (60') 는 그의 타이머 회로 (162) 를 리셋하지 않으면서 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 로 다음의 문의 데이터를 전달한다. 타이머 회로 (162) 를 최종적으로 리셋한 이후 소정의 또는 프로그래밍된 시간 주기, 예를 들어, 1 내지 2 분내에서 확인응답 데이터가 UI 프로세서 (60') 에 의해 수신되지 않으면, 타이머 회로 (162) 는 타임 아웃되며, UI 프로세서 (60') 는 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 로 문의 데이터를 전달하는 것을 중지한다.

이러한 실시형태에서, DPR 프로세서 (54'') 는, 그의 아웃바운드 데이터 버퍼 (57) 의 상태를 모니터링하고, 이러한 상태에 기초하여 전원 (56) 의 상태를 제어하도록 동작한다. DPR 프로세서 (54'') 는, 그의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터가 UI 프로세서 (60') 에 의해 저장되는 각각의 시간에서, 그의 타이머 회로 (156) 를 리셋한다. 타이머 회로 (156) 를 최종적으로 리셋한 이후 소정의 또는 프로그래밍된 시간 주기, 예를 들어, 200 밀리초가 경과하기 전에, 데이터가 아웃바운드 데이터 버퍼 (57) 에 저장되게 하는 한, DPR 프로세서 (54'') 는 그의 타이머 회로 (156) 를 계속 리셋할 것이며, DPR 프로세서 (54'') 의 전력 제어 모듈 (158) 은 전원 (56) 을 인에이블된, 예를 들어, 온 상태로 유지할 것이다. 타이머 회로 (156) 를 리셋한 이후 소정의 또는 프로그래밍된 시간 주기가 경과하기 전에, 아웃바운드 데이터 버퍼 (57) 에 저장되게 하는 데이터가 없으면, 전력 제어 모듈 (158) 은 전원 (56) 을 비활성화, 즉, 턴 오프한다. 그 후에, 디바이스 (12) 가 파워 업하는 경우 (및 다른 이벤트들의 발생 시) 와 같이, UI 프로세서 (60') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 데이터를 저장하면/하는 경우, DPR 프로세서 (54'') 는 그의 타이머 회로 (156) 를 리셋하고, 전력 제어 모듈 (158) 은 전원 (56) 을 활성화, 즉, 턴 온한다.

스트립 삽입이 검출될 경우, ME 프로세서 (62') 는, 이벤트 인터럽트, TXD 및/또는 Ready 라인을 통해 이러한 이벤트를 UI 프로세서 (60') 에 통지한다. UI 프로세서 (60') 는, DPR 프로세서 (54'') 의 아웃데이터 버퍼 (57) 에 문의 데이터를 전송하는 것을 중지하기 위해, 스트립 삽입 통지에 응답한다. 그 후, 상술된 바와 같이, 타이머 회로 (156) 를 최종적으로 리셋한 이후 소정의 시간 주기, 예를 들어, 200 밀리초가 경과한 이후에, DPR 프로세서 (54'') 가 타이머 회로 (156) 를 리셋하지 않을 경우, DPR 프로세서 (54'') 는 전원 (56) 을 비활성화, 즉, 턴 오프한다. 피분석물 측정 테스트가 완료한 경우, UI 프로세서 (60') 는 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 전송하는 것을 재개하며, DPR 프로세서 (54'') 는, 상술된 바와 같이 타이머 회로를 리셋하기 위해 그의 아웃바운드 데이터 버퍼 (57) 에서의 데이터에 응답한다. 그 후, 상술된 바와 같은 타이머 회로 (156) 의 리셋팅은, DPR 프로세서 (54'') 로 하여금 전원 (56) 을 재-인에이블, 즉, 턴 온하게 한다. 따라서, DPR 프로세서 (54'') 는, 모든 피분석물 측정 이벤트의 지속기간 동안, 전원 (56) 을 턴 오프하며, 그에 의해, 무선 통신 회로 (52') 를 비활성화시키고, 그 후, 피분석물 측정 이벤트가 완료한 경우, 전원 (56) 을 턴 온하며, 그에 의해, 무선 통신 회로 (52') 를 재활성화시킨다.

도 3의 실시형태에서와 같은 이러한 실시형태에서, 전원 (56) 의 파워 업을 요구하기 위하여 ASIC (64) 에 의해 결정된 임의의 이벤트, 예를 들어, 상술된 이벤트들이 ME 프로세서 (62') 에 통지되며, ME 프로세서 (62') 는 이벤트 인터럽트, TXD 및/또는 Ready 라인상에서 대응하는 이벤트 신호를 생성한다. UI 프로세서 (60') 만이 이들 신호들을 수신하며, UI 프로세서 (60') 는, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로 전송하기를 시작하기 위하여, 의료 디바이스 (14') 와의 통신을 요구하는 임의의 그러한 신호들에 응답한다. 그 후, 이것은, DPR 프로세서 (54'') 로 하여금 상술된 바와 같이 전원 (56) 을 활성화, 즉, 턴 온하게 한다.

도 4의 전자 회로 (150) 의 대안적인 실시형태에서, 전원 (56) 은, 사용자 버튼들 (16) 중 하나 이상의 사용자 누름들에 따라 DPR 프로세서 (54'') 의 디바운스 및 전력 제어 모듈 (158) 에 의해 활성화 및 비활성화, 즉, 턴 온 및 오프된다. 이러한 실시형태에서, 예를 들어, 디바운스 및 전력 제어 모듈 (158) 은, 디바이스 (12) 가 오프될 경우 전원 (56) 을 턴 온하기 위해, 및 디바이스 (12) 가 온될 경우 전원 (56) 을 턴 오프하기 위해 온 버튼의 사용자 누름에 응답한다. 또한, 디바운스 및 전력 제어 모듈 (158) 은, 디바이스 (12) 가 온될 경우 전원 (56) 을 턴 온 또는 오프하기 위해 버튼 누름들의 소정의 시퀀스 또는 조합, 또는 전용 버튼에 응답한다. 예시적으로, 전용 버튼은 사용자 버튼들 (16) 의 일부일 수도 있거나, 예를 들어, 하나 이상의 배터리들 (58) 이 위치되는 웰 (well) 에서, 디바이스 (12) 상에 원격 위치될 수도 있다.

이러한 대안적인 실시형태에서, 스트립 삽입의 검출은 전원 (56) 의 턴 온 또는 오프를 직접 초래하지는 않는다. 스트립 삽입이 검출될 경우 전원 (56) 이 온되면, 전원 (56) 은 피분석물 결정 테스트의 지속기간 전반에 걸쳐 온으로 유지될 수도 있다. 한편, 회로 (150) 의 리마인더가 스트립 삽입 신호의 검출에 응답하여 오프 상태로부터 파워 업되면, 전원 (56) 은 피분석물 결정 테스트의 지속기간 동안 오프로 유지될 수도 있다. 무선 통신 회로 (52') 에 대한 전력이, 예를 들어, 리마인더 또는 오토매틱 온 (automatic on) 에 따라, 또는 UI 프로세서 (60') 에 의해 개시된 데이터 전달에 따라 전자 디바이스 (14) 로의 정보 송신을 위해 필요할 경우, UI 프로세서 (60') 는, 전원 (56) 을 수동으로, 즉, 사용자 버튼들 (16) 의 소정의 시퀀스 또는 조합을 통해 턴 온하기 위하여 사용자에게 명령들을 디스플레이하도록 디스플레이 (18) 를 제어한다.

상술된 이전의 실시형태에서와 같이, DPR 프로세서 (54'') 의 디바운스 및 전력 제어 모듈 (158) 은, UI 프로세서 (60') 에 의해 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 저장되는 몇몇 타입의 정보없이 소정의 시간 주기가 경과한 이후, 전원 (56) 을 턴 오프할 수도 있다. 대안적으로, 무선 통신 회로 (52') 는, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 를 모니터링하고, 그 내에서 정보가 발견된 경우에만 그의 타이머 회로 (154) 를 리셋하도록 구성될 수도 있다. 도 5에 관해 더 상세히 후술될 바와 같이, 소정의 또는 프로그래밍된 시간 주기 이후 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에서 정보가 발견되지 않기 때문에 타이머 회로 (154) 가 타임 아웃되면, 무선 통신 회로 (52') 는 저전력 슬립 상태 또는 연속적으로 더 낮은 전력 슬립 상태들로 천이할 수도 있다.

다음으로 도 5를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (200) 의 블록 개략도가 도시되어 있다. 전자 회로 (200) 는 구조 및 동작의 대부분에서 도 4에 도시되고 상술된 전자 회로 (150) 와 동일하다. 동일한 참조부호가 도 4에 대해 공통적인 컴포넌트들을 식별하기 위해 도 5에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (200) 는, 이러한 실시형태에서 DPR 프로세서의 형태로 제공된 메모리 서브시스템 (54'') 의 디바운스 및 전력 제어 모듈 (158) 이 전원 (56') 에 전기적으로 접속되지 않고, 대신, 무선 통신 회로 (52') 에만 접속된다는 점에서 전자 회로 (150) 와는 상이하다. 상술된 바와 같이, 문의 데이터를 포함하는 무선 신호들은 디바이스 (12) 에 의해 디바이스 (14) 에 주기적으로 전송되며, 디바이스 (14) 는 확인응답 신호들을 디바이스 (12) 에 역으로 전송함으로써 그 문의 데이터에 응답한다. 문의 데이터를 포함하는 무선 신호를 수신하지 않으면서, 소정의 또는 프로그래밍된 시간 주기, 예를 들어, 2분이 경과한 이후, 디바이스 (14) 는 디바이스 (12) 에 역으로 확인응답 신호들을 전송하는 것을 중지한다. 도 5의 실시형태에서, V_SENSE 라인은 전원 (56') 과 UI 프로세서 (60') 사이에 접속될 수도 있거나 접속되지 않을 수도 있으며, 따라서, V_SENSE 라인은 도 5에서 파선으로서 표현되어 있다.

전자 회로 (200) 의 일 실시형태에서, 무선 통신 회로 (52') 는 전원 (56') 에 의해 항상 전력 공급되며, 무선 통신 회로 (52') 는 그 자체를 복수의 상이한 저전력 상태들 중 임의의 상태로 및 그 상태로부터 천이하도록 다수의 상이한 이벤트들에 응답한다. 예를 들어, 완전히 전력 공급된 "기상" 상태에 있는 경우, 무선 통신 회로 (52') 는, 상술된 바와 같이 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 를 주기적으로, 예를 들어, 매 100 내지 200 밀리초마다 체크하도록 동작한다. 무선 통신 회로 (52') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하는 각각의 시간에서, 무선 통신 회로 (52') 는, 타이머 회로 (154) 를 리셋하고, 소정의 무선 통신 프로토콜 구조에 따라 데이터를 포함시키며, 대응하는 신호를 디바이스 (14) 에 무선 송신한다. 무선 통신 회로 (52') 는, 타이머 회로 (154) 를 최종적으로 리셋한 이후 제 1 소정의 시간 주기가 경과할 경우 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하기를 실패하면, 제 1 저전력 상태로 천이한다. 이후, 무선 통신 회로 (52') 는, 타이머 회로 (154) 를 최종적으로 리셋한 이후 연속적으로 더 긴 시간 주기가 경과함에 따라 연속적으로 더 낮은 전력 상태들로 천이하지만, 무선 통신 회로 (52') 는 결코 완전하게 턴 오프되지 않는다. 일반적으로, 상이한 전력 상태들의 수는, 풀 (100%) 전력과 최저의 전력 "딥 (deep) 슬립" 상태 사이에 존재한다. 최저의 전력 "딥 슬립" 상태에 있는 경우, 무선 통신 회로 (52') 는 "UART 전용" 상태로 주기적으로, 예를 들어, 매 400 밀리초마다 기상하며, 그 UART 전용 상태에서, 무선 통신 회로 (52') 는 데이터 UART 라인을 통해 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 의 상태를 체크하는데 충분한 전력을 갖는다. DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 가 그 내에 저장된 데이터를 가지면, 무선 통신 회로 (52') 는 그 데이터를 서비스하기 위해 풀 전력 상태로 기상한다. 한편, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 가 그 내에 저장된 데이터를 갖고 있지 않으면, 무선 통신 회로 (52') 는 최저의 전력 "딥 슬립" 상태로 역으로 천이한다.

무선 통신 회로 (52') 는, 다수의 상이한 이벤트들 및 메커니즘들에 응답하여, 더 낮은 전력 상태들과 완전히 전력 공급된 상태 사이에서 그 자체를 천이한다. 예를 들어, 무선 통신 회로 (52') 는 디바운스 회로 (152) 를 통해 사용자 버튼들 (16) 의 활성도를 직접 모니터링하며, 무선 통신 회로 (52') 가 온 버튼의 사용자 누름을 검출할 경우, 무선 통신 회로 (52') 는 더 낮은 전력 상태들 중 임의의 전력 상태로부터 풀 전력 상태로 그 자체를 천이한다. 따라서, 최저의 전력 "딥 슬립" 상태에서, 무선 통신 회로 (52') 는 사용자 버튼들 (16) 의 적어도 온 버튼을 모니터링할 수 있어야 한다. 유사하게, DPR 프로세서 (54'') 는, 사용자 버튼들 (16) 의 활성도를 모니터링하고, 온 버튼의 사용자 누름의 검출시에 슬립 상태로부터 풀 전력 상태로 그 자체를 천이하도록 동작한다. 유사하게, 무선 통신 회로 (52') 가 오프 버튼의 사용자 누름을 검출할 경우, 무선 통신 회로 (52') 는, 전력 상태들 중 임의의 전력 상태로부터 최저의 전력 "딥 슬립" 상태로 그 자체를 천이한다.

또 다른 예로서, 디바이스 (12) 가 오프이고 ASIC 내의 클록 회로 (63) 가 디바이스 (12) 를 자동적으로 파워 업하기 위해 ME 프로세서 (62') 에 신호를 전송할 경우, ME 프로세서 (62') 는, 상술된 바와 같이 이벤트 인터럽트, TXD 및/또는 Ready 라인들을 통해 자동적인 파워 업 신호를 UI 프로세서 (60') 에 전송한다. UI 프로세서 (60') 가 파워 업할 경우, 상술된 바와 같이, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로 저장하기를 시작한다. 이러한 포인트에서 최저의 전력 "딥 슬립" 상태에 있는 무선 통신 회로 (52') 는, 주기적으로, 예를 들어, 매 400 밀리초마다 "UART 전용" 전력 상태로 천이하고, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 를 체크한다. 무선 통신 회로 (52') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견할 경우, 무선 통신 회로 (52') 는 그 데이터를 서비스하기 위해 풀 전력 상태로 천이한다.

UI 프로세서 (60') 는, 상술된 바와 같이 스트립 삽입의 검출시에 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 저장하는 것을 중지하도록 동작한다. 무선 통신 회로 (52') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하기를 실패한 이후, 무선 통신 회로 (52') 의 타이머 회로 (154) 가 그의 제 1 타이머 값에 도달할 경우, 무선 통신 회로 (52') 는 상술된 바와 같이 더 낮은 전력 상태들로 천이하기를 시작한다. 피분석물 측정 테스트가 완료한 이후, UI 프로세서 (60') 가 그 후에 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 저장하는 것을 재개할 경우, 무선 통신 회로 (52') 는 그 데이터를 서비스하기 위해 풀 전력으로 기상한다. 이것은, 데이터가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 저장될 경우 무선 통신 회로 (52') 가 최저의 전력 "딥 슬립" 상태에 막 진입한다면, 예를 들어, 400 밀리초만큼 길게 취해질 수도 있다.

전자 회로 (200) 의 이러한 실시형태에서, 상술된 바와 같이, V_SENSE 라인이 생략되며, UI 프로세서 (60') 는, 사용자 버튼 활성화에 따라, 그리고 또한 UI 프로세서 (60') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로 저장하는지 여부에 따라 디스플레이 (18) 상의 전원 온/오프 상태 표시자를 제어하도록 동작한다. 따라서, UI 프로세서 (60') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 저장하는 것을 중지하면, UI 프로세서 (60') 는, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 최종 문의 데이터를 저장한 이후, 예를 들어, 400 밀리초 후에 무선 통신 회로 (52') 가 파워 다운하기를 시작할 경우, 디스플레이 (18) 상의 전원 온/오프 상태 표시자를 턴 오프한다. 유사하게, UI 프로세서 (60') 가 DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로 저장하는 것을 재개할 경우, UI 프로세서 (60') 는, DPR 프로세서 (54'') 의 아웃바운드 데이터 버퍼 (57) 에 제 1 문의 데이터를 저장한 이후, 예를 들어, 400 밀리초 후에 무선 통신 회로 (52') 가 풀 전력으로 천이될 경우, 디스플레이 (18) 상의 전원 온/오프 상태 표시자를 턴 온한다.

전자 회로 (200) 의 대안적인 실시형태에서, 전자 회로 (200) 는, 몇몇 예외로 상술된 바와 같이 동작한다. 제 1 예외는, 이러한 대안적인 실시형태에서, 무선 통신 회로 (52') 가 그의 풀 또는 감소된 전력 상태들 중 임의의 상태로부터 그 자체를 완전히 파워 오프하기 위해, 사용자 버튼들 (16) 중 2개 이상의 동시 또는 다른 방법의 누름들의 소정의 조합에 응답한다는 것이다. 무선 통신 회로 (52') 는, 그의 완전한 오프 상태 및 그의 감소된 전력 상태들 중 임의의 상태로부터 풀 (100%) 전력으로 파워 업하기 위해, 2개 이상의 사용자 버튼 누름들의 동일한 소정의 조합에 응답한다. 전자 회로 (200) 의 대안적인 실시형태에서, V_SENSE 라인은 전원 (56') 과 UI 프로세서 (60') 사이에 접속된다. 이러한 실시형태에서, UI 프로세서 (60') 는, 상술된 바와 같이, V_SENSE 신호에 따라 디스플레이 (18) 상에서 전원 온/오프 표시자를 제어하도록 동작한다.

다음으로, 도 6을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (250) 의 블록 개략도가 도시되어 있다. 전자 회로 (250) 는 구조 및 동작의 대부분에서 도 3에 도시되고 상술된 전자 회로 (100) 와 동일하다. 동일한 참조부호가 도 3에 대해 공통적인 컴포넌트들을 식별하기 위해 도 6에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (250) 는, 이러한 실시형태에서 DPR 프로세서의 형태로 제공된 메모리 서브시스템 (54') 의 전력 제어 모듈 (252) 과 UI 프로세서 (60) 사이에 독립적인 클록 회로 (254) 가 전기적으로 접속되어 있다는 점에서 전자 회로 (100) 와는 상이하다. 전자 회로 (100) 의 일 실시형태에서와 같이, 전자 회로 (250) 내의 Ready 라인은, ME 프로세서 (62') 와 DPR 프로세서 (54') 의 전력 제어 모듈 (252) 사이에 전기적으로 접속된다.

도 6에 도시된 실시형태에서, ASIC의 클록 회로 (63) 로 프로그래밍된 리마인더 및 오토매틱 온 시간들은, 또한, 클록 회로 (254) 로 프로그래밍된다. 클록 회로 (254) 에서의 리마인더 및 오토매틱 온 시간들의 프로그래밍은, UI 프로세서 (60) 를 통해 발생한다. 그렇지 않으면, 클록 회로 (254) 는 독립적으로 동작하는 회로이다. 프로그래밍된 리마인더 또는 오토매틱 온 시간들이 클록 회로들 (63 및 254) 에 의해 트리거링될 경우, ASIC (64) 내의 클록 회로 (63) 에 의해 생성된 대응하는 트리거 신호는, ME 프로세서 (62') 에 의해 UI 프로세서 (60) 에만 전달된다. 클록 회로 (254) 에 의해 생성된 대응하는 트리거 신호는, DPR 프로세서 (54') 내의 전력 제어 모듈 (252) 에만 전달되며, 이는, 상술된 바와 같이 전원 (56) 을 턴 온한다. 이와 대조적으로, 스트립 삽입이 검출될 경우, ASIC (64) 에 의해 생성된 스트립 삽입 트리거 신호는, ME 프로세서 (62') 를 통해 UI 프로세서 (60) 로 및 Ready 라인을 통해 전력 제어 모듈 (252) 로 전달된다. UI 프로세서 (60) 및 전력 제어 모듈 (252) 은, 도 3에 관해 상술된 바와 같이 스트립 삽입 트리거 신호에 대해 동작한다.

다음으로, 도 7을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (300) 의 블록 개략도가 도시되어 있다. 전자 회로 (300) 는 구조 및 동작의 대부분에서 도 3에 도시되고 상술된 전자 회로 (100) 와 동일하다. 동일한 참조부호가 도 3에 대해 공통적인 컴포넌트들을 식별하기 위해 도 7에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (300) 는, 전자 스위치 (166) 를 포함하는 ASIC (64') 및 도 4 및 도 5의 스트립 접속기 (164) 가 전자 회로 (300) 에 포함된다는 점에서 전자 회로 (100) 와는 상이하다. 이러한 실시형태에서, 전자 스위치 (166) 와 ME 프로세서 (62') 사이에 접속된 신호 라인은, DPR 프로세서의 형태로 또한 제공된 메모리 서브시스템 (54') 의 전력 제어 모듈 (302) 에 전기적으로 접속된다. 전자 회로 (100) 의 일 실시형태에서와 같이, ME 프로세서 (62') 와 DPR 프로세서 (54') 의 전력 제어 모듈 (302) 사이의 전자 회로 (250) 내의 Ready 라인은 생략되어 있다.

스트립 삽입이 검출될 경우, ASIC 내의 전자 스위치 (166) 는, 그 전자 스위치 (166) 에 의해 ME 프로세서 (62') 로 전달되는 제 1 신호를 생성하며, 그 신호는, 이벤트 인터럽트, TXD 및/또는 Ready 라인을 통해 이러한 스트립 삽입 이벤트를 UI 프로세서 (60') 에 통지한다. 전자 디바이스 (12) 의 테스트 엘리먼트 수용 포트 (20) 로의 테스트 엘리먼트 (22) 의 삽입이 검출될 경우, 전자 스위치 (166) 에 의해 생성된 제 1 신호는, 또한, DPR 프로세서 (54') 의 전력 제어 모듈 (302) 로 전달되며, 그 후, 그 신호는 전원 (56) 을 비활성화, 즉, 턴 오프한다. 피분석물 측정 테스트가 완료하고 사용자가 테스트 엘리먼트 수용 포트 (20) 로부터 테스트 엘리먼트 (22) 를 제거한 경우, 전자 스위치 (166) 는 상태를 변경하며, 테스트 엘리먼트 수용 포트 (20) 로부터 테스트 엘리먼트 (22) 의 제거의 검출을 나타내는 제 2 신호를 생성한다. DPR 프로세서 (54') 의 전력 제어 모듈 (302) 은, 전원 (56) 이 또 다른 메커니즘을 통해, 예를 들어, 사용자 버튼들 (16) 중 하나 또는 그 조합의 사용자 누름에 의해 이전에 재활성화되지 않았다면 전원 (56) 을 재활성화, 즉, 턴 온하기 위해, 스위치 (166) 의 상태에서의 변화 및 스위치 (166) 의 제 2 신호의 생성에 응답한다.

다음으로, 도 8을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (350) 의 블록 개략도가 도시되어 있다. 전자 회로 (350) 는 구조 및 동작의 대부분에서 도 7에 도시되고 상술된 전자 회로 (300) 와 동일하다. 동일한 참조부호가 도 7에 대해 공통적인 컴포넌트들을 식별하기 위해 도 8에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 이러한 실시형태에서, 전자 회로 (350) 는, 스트립 접속기 (164) 와 ASIC (64') 의 전자 스위치 (166) 사이에 접속된 신호 라인이, ASIC (64') 및 전자 회로 (350) 를 형성하는 모든 다른 회로들에 대해 외부에 존재하는 전기, 기계, 또는 광학 스위치 (352) 의 일 단자에 또한 전기적으로 접속되어 있다는 점에서 전자 회로 (300) 와는 상이하다. 스위치 (352) 의 또 다른 단자는, DPR 프로세서의 형태로 또한 예시적으로 제공되는 메모리 서브시스템 (54') 의 전력 제어 회로 (302) 에 접속된다.

스트립 삽입이 검출될 경우, 스위치 (352) 의 상태는 제 1 상태로부터 제 2 상태로 변하며, 그 제 2 상태는 DPR 프로세서 (54') 의 전력 제어 모듈 (302) 이 전원 (56) 을 비활성화, 즉, 턴 오프하게 한다. 피분석물 측정 테스트가 완료하고 사용자가 테스트 엘리먼트 수용 포트 (20) 로부터 테스트 엘리먼트 (22) 를 제거할 경우, 스위치 (352) 의 상태는 제 1 상태로 다시 변한다. DPR 프로세서 (54') 의 전력 제어 모듈 (302) 은, 전원 (56) 이 또 다른 메커니즘을 통해, 예를 들어, 사용자 버튼들 (16) 중 하나 또는 그 조합의 사용자 누름에 의해 이전에 재활성화되지 않았다면 전원 (56) 을 재활성화, 즉, 턴 온하기 위해 스위치 (352) 의 제 1 상태에 응답한다.

다음으로, 도 9를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (400) 의 블록 개략도가 도시되어 있다. 전자 회로 (400) 는 구조 및 동작의 대부분에서 도 4에 도시되고 상술된 전자 회로 (150) 와 동일하다. 동일한 참조부호가 도 4에 대해 공통적인 컴포넌트들을 식별하기 위해 도 9에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (400) 는, 범용 전원 (66') 에 전기적으로 접속된 적어도 하나의 입력, 및 전원 (56'') 에 전기적으로 접속된 출력을 전류 감지 회로 (402) 가 갖는다는 점에서 전자 회로 (150) 와는 상이하다. 전류 감지 회로 (402) 는, 범용 전원 (66') 에 의해 생성되고, ASIC (64'), ME 프로세서 (62') 및 UI 프로세서 (60') 각각에 의해 인출되는 공급 전류를 검출하고, 제 1 상태 및 제 2 상태를 갖는 제어 신호를, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기에 기초하여 전원 (56'') 에 공급하도록 구성된다. 전류 감지 회로 (402) 에 의해 생성된 제어 신호의 제 1 상태는, 전원 (56'') 이 무선 통신 회로 (52') 에 대한 공급 전압을 생성하지 않도록 전원 (56'') 을 디스에이블시키고, 전류 감지 회로 (402) 에 의해 생성된 제어 신호의 제 2 상태는, 전원 (56'') 이 무선 통신 회로 (52') 에 대한 공급 전압을 생성하도록 전원 (56'') 을 인에이블시킨다.

일반적으로, 전류 감지 회로 (402) 는, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기에 기초하여 전원 (56'') 을 인에이블 및 디스에이블시키도록 동작한다. 예를 들어, UI 프로세서 (60') 가 턴 온하는 경우, 즉, 예를 들어, 디바이스 (12) 의 파워 업에 따라 동작을 위해 완전히 활성화되는 경우, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기는 UI 프로세서 (60') 가 완전히 활성화되지 않은 경우보다 더 크다. 이러한 조건은, 전류 감지 회로 (402) 가 제어 신호로 하여금 제 2 상태가 되게 하며, 차례로, 그 제 2 상태는 전원 (56'') 이 턴 온하게 한다. UI 프로세서 (60') 는, UI 프로세서 (60') 가 활성적으로 동작, 즉, 명령들을 실행하고/하거나 전자 디바이스 (12) 의 몇몇 양태를 제어하는 한, 타이머 회로 (162) 를 주기적으로 리셋하도록 구성된다. 타이머 회로 (162) 를 최종적으로 리셋한 이후 소정의 시간 주기가 경과하기 전에 UI 프로세서 (60') 가 타이머 회로 (162) 를 계속 리셋하는 한, UI 프로세서 (60') 는 활성적으로 동작하는 것으로 고려된다. UI 프로세서 (60') 가 타이머 회로 (162) 를 최종적으로 리셋한 이후 소정의 시간 주기보다 더 긴 시간 주기, 예를 들어, 2분 동안 비활성이거나 유휴 (idle) 이면, 즉, 명령들을 실행하지 않고/않거나 디바이스 (12) 의 몇몇 양태를 활성적으로 제어하지 않으면, 타이머 회로 (162) 는 트리거 신호를 생성하도록 프로그래밍된다. 이러한 경우, UI 프로세서 (60') 는, 활성 동작 상태로부터 저전력 슬립 상태로 천이하기 위하여 타이머 회로 (162) 에 의해 생성된 트리거 신호에 응답하도록 구성되며, 저전력 슬립 상태에서, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기는, UI 프로세서 (60') 가 활성적으로 동작하고 있는 경우보다 더 작다. 이러한 조건은, 전류 감지 회로 (402) 가 제어 신호로 하여금 제 1 상태가 되게 하며, 차례로, 그 제 1 상태는 전원 (56'') 이 턴 오프하게 한다.

일반적으로, ME 프로세서 (62') 및 ASIC (64') 각각은 저전력 슬립 상태에 있으며, 테스트 엘리먼트 (22) 가 테스트 엘리먼트 수용 포트 (20) 로 삽입된다고 검출될 경우, 그리고 또한, ASIC (64') 의 클록 회로 (63) 에 의한 오토매틱 온 또는 리마인더 이벤트의 검출시에, 각각은 저전력 슬립 모드로부터 활성 동작 상태, 즉, 풀-전력 동작 상태로 천이한다. ME 프로세서 (62') 및 ASIC (64') 각각이 저전력 슬립 상태에 있는 경우, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기가 ME 프로세서 (62') 및 ASIC (64') 가 활성적으로 동작하고 있는 경우보다 더 작다. 이러한 조건은, 전류 감지 회로 (402) 가 제어 신호로 하여금 제 2 상태가 되게 하며, 차례로, 그 제 2 상태는 전원 (56'') 을 턴 온하게 한다. 노멀 조건 하에서, 즉, ASIC (64') 및 ME 프로세서 (62') 가 저전력 슬립 상태에 있도록, 테스트 엘리먼트 (22) 가 테스트 엘리먼트 수용 포트 (20) 로 삽입되지 않았다고 검출될 경우 그리고 오토매틱 온 또는 리마인더 이벤트들이 ASIC (64') 의 클록 회로 (63) 에 의해 생성되지 않을 경우, 전원 (56'') 은 이에 따라 온이 되며, 그의 공급 전압을 무선 통신 회로 (52') 에 제공한다.

ASIC (64') 가 테스트 엘리먼트 수용 포트 (20) 로의 테스트 엘리먼트 (22) 의 삽입을 검출할 경우, ASIC (64') 는 그의 저전력 슬립 상태로부터 그의 풀 전력 활성 동작 상태로 천이하며, 그 후, 그 풀 전력 활성 동작 상태에서, ME 프로세서 (62') 에 제공되는 스트립 삽입 신호를 생성한다. ME 프로세서 (62') 에 제공되는 스트립 삽입 신호는, 액상 샘플내에서 제공되는 피분석물의 농도를 결정하기 위해 테스트 엘리먼트 (22) 상에서 제공되는 액상 샘플을 분석함으로써 테스트 엘리먼트를 서비스하도록, ME 프로세서 (62') 가 그의 저전력 슬립 상태로부터 그의 풀 전력 활성 동작 상태로 천이하게 한다. ASIC (64') 및 ME 프로세서 (62') 가 그들의 저전력 슬립 상태들로부터 그들의 풀 전력 활성 동작 상태들로 천이할 경우, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기는, ME 프로세서 (62') 및 ASIC (64') 가 그들의 저전력 슬립 상태들에 있는 경우보다 더 크게 된다. 이러한 조건은, 전류 감지 회로 (402) 가 제어 신호로 하여금 제 1 상태가 되게 하며, 차례로, 그 제 1 상태는 전원 (56'') 이 턴 오프하게 한다. ME 프로세서 (62') 가 테스트 샘플 (22) 상에서 제공되는 액상 샘플내의 피분석물의 농도를 결정한 이후, ME 프로세서 (62') 및 ASIC (64') 각각은, 그들의 풀 전력 활성 동작 상태들로부터 그들의 저전력 슬립 상태들로 역으로 천이한다. 이러한 조건은, 전류 감지 회로 (402) 가 제어 신호로 하여금 다시 제 2 상태가 되게 하며, 차례로, 그 제 2 상태는 전원 (56'') 가 다시 턴 온하게 한다.

ASIC (64') 의 클록 회로 (63) 는 프로그래밍된 오토매틱 온 또는 리마인더의 발생시에 트리거 신호를 생성하도록 구성되며, ASIC (64') 는 그의 저전력 슬립 상태로부터 그의 풀 전력 활성 동작 상태로 천이하기 위해 그 트리거 신호에 응답하도록 구성되며, 그 후, 그 풀 전력 활성 동작 상태에서, 그 트리거 신호를 ME 프로세서 (62') 에 전달한다. 이것은, ME 프로세서 (62') 가 그의 저전력 슬립 상태로부터 그의 풀 전력 활성 동작 상태로 천이하게 하고, 그 후, 트리거 신호를 UI 프로세서 (60') 에 전달하게 한다. ASIC (64') 및 ME 프로세서 (62') 가, 클록 회로 (63) 에 의해 생성된 오토매틱 온 또는 리마인더 신호에 응답하여 그들의 저전력 슬립 상태들로부터 그들의 풀 전력 활성 동작 상태로 천이하는 경우, 범용 전원 (66') 에 의해 생성된 공급 전류의 크기는, ME 프로세서 (62') 및 ASIC (64') 가 그들의 저전력 슬립 상태들에 있는 경우보다 더 크게 된다. 이러한 조건은, 전류 감지 센서 (402) 가 제어 신호로 하여금 제 1 상태가 되게 하며, 차례로, 그 제 1 상태는 전원 (56'') 이 턴 오프하게 한다.

다음으로, 도 10을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (450) 의 블록 개략도가 도시되어 있다. 전자 회로 (450) 는 구조 및 동작의 대부분에서 도 9에 도시되고 상술된 전자 회로 (400) 와 동일하다. 동일한 참조부호가 도 9에 대해 공통적인 컴포넌트들을 식별하기 위해 도 10에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (450) 는, 전류 감지 회로 (402) 가, (범용 전원 (66') 과 전원 (56) 사이보다는) DPR 프로세서의 형태로 또한 제공되는 메모리 서브시스템 (54'') 의 디바운스 및 전력 제어 모듈 (452) 과 범용 전원 (66') 사이에 전기적으로 접속된다는 점에서 전자 회로 (400) 와는 상이하다. 이전과 같이, 전류 감지 회로 (402) 는, ASIC (64'), ME 프로세서 (62') 및 UI 프로세서 (60') 각각에 의해 인출된 공급 전류를 검출하고, DPR 프로세서 (54'') 의 디바운스 및 전력 제어 모듈 (452) 에 제 1 제어 신호를 공급한다. 디바운스 및 전력 제어 모듈 (452) 은, ASIC (64'), ME 프로세서 (62') 및 UI 프로세서 (60') 에 의해 인출된 공급 전류들에 기초하여 전원 (56'') 이 턴 온 및 오프하게 하는 제 2 제어 신호를 생성하도록 제 1 제어 신호에 응답한다. 도 9의 예와 일치하게, 제 1 제어 신호가 전류 감지 회로 (402) 에 의해 제 1 상태가 될 경우, 유사하게, 디바운스 및 전력 제어 모듈 (452) 은 제 2 제어 신호로 하여금 전원 (56'') 이 턴 오프하게 하는 제 1 상태가 되게 하며, 제어 회로 (402) 가 제 1 제어 신호로 하여금 반대의 제 2 상태가 되게 할 경우, 유사하게, 디바운스 전력 제어 모듈 (452) 은 제 2 제어 신호로 하여금 전원 (56'') 이 턴 온하게 하는 반대의 제 2 상태가 되게 한다. 도 10의 전자 회로 (450) 에서, 전류 감지 회로 (452) 가 상술된 바와 같이 전원 (56) 에 대한 다이렉트 (direct) 제어를 갖기보다는 디바운스 및 전력 제어 모듈 (452) 이 전원 (56) 에 대한 다이렉트 제어를 갖는다는 것을 제외하고, 도 9에 관해 설명된 바와 동일하게, ASIC (64'), ME 프로세서 (62') 및 UI 프로세서 (60') 의 전력 상태들에 응답하여, 스트립 삽입 이벤트의 검출에 응답하여, 오토매틱 온 또는 리마인더 이벤트에 응답하여, 그리고, 오토매틱 오프 이벤트에 응답하여, 전원 (56) 이 턴 온 및 오프된다.

다음으로, 도 11을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (500) 의 블록 개략도가 도시되어 있다. 전자 회로 (500) 는 구조 및 동작의 대부분에서 도 4 및 도 5에 도시되고 상술된 전자 회로들 (150 및 200) 과 동일하다. 동일한 참조부호가 도 4 및 도 5에 대해 공통적인 컴포넌트들을 식별하기 위해 도 11에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (500) 는, 메모리 서브시스템 (54''') 이 전력 제어 모듈을 포함하지 않고 전원 (56''') 에 전기적으로 접속되지 않는다는 점에서 전자 회로들 (150 및 200) 과는 상이하다. 이러한 실시형태에서, 전원 (56''') 은 풀 전력으로 항상 턴 온되며, 전자 회로 (200) 의 일 실시형태에서와 같이, 전원 (56''') 과 UI 프로세서 (60') 사이의 V_SENSE 라인은 생략되어 있다. 또한, 메모리 서브시스템 (56''') 은 디바운스 회로를 포함하지 않으며, 사용자 버튼들 (16) 중 임의의 버튼에 전기적으로 접속되지 않는다. 전자 회로 (500) 에서, 메모리 서브시스템 (54''') 은 임의의 다른 회로를 제어하지 않으며, UI 프로세서 (60') 와 전자 디바이스 (14) 사이에서 이동하는 정보에 대한 저장소로서만 기능한다. 이러한 실시형태에서, 메모리 서브시스템 (54''') 은 DPR 프로세서의 형태로 예시적으로 제공되지만, 대안적으로, 종래의 메모리 유닛의 형태로 제공될 수도 있다.

무선 접속이 디바이스들 (12 및 14) 사이에서 확립될 경우, 이러한 접속이 유지되는 한, UI 프로세서 (60') 는, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 문의 데이터를 주기적으로 저장하도록 동작한다. 그 후, 모두 도 4의 전자 회로 (150) 의 동작에 관해 상술된 바와 같이, 문의 데이터는 디바이스 (14) 로 전송되며, 리턴 "확인응답" 신호들은, 그 무선 접속을 유지하기 위하여 디바이스 (14) 에 의해 디바이스 (12) 에 역으로 전송된다. 전자 회로 (500) 에서, UI 프로세서 (60') 는, 사용자 버튼들 (16) 의 사용자 누름들 중 다양한 소정의 또는 프로그래밍된 하나 또는 조합으로부터의 전자 회로 (500) 의 원하는 동작 상태에 대한 정보를 항상 갖고 있다. 따라서, UI 프로세서 (60') 는, 무선 접속이 전자 디바이스들 (12 및 14) 사이에서 확립되어야 하는 시간 및 확립되지 않아야 하는 시간에 대한 정보를 항상 갖고 있다.

전자 회로 (500) 내의 무선 통신 회로 (52') 는 전원 (56''') 에 의해 항상 전력 공급되며, 도 5의 전자 회로 (200) 에 관해 상술된 바와 같이, 무선 통신 회로 (52') 는, 그 자체를 복수의 상이한 저전력 상태들 중 임의의 저전력 상태로, 및 그 상태로부터 천이하도록 다수의 상이한 이벤트들에 응답한다. 예를 들어, 디바이스들 (12 및 14) 사이에 확립된 무선 접속에 관해 완전히 전력 공급된 "기상" 상태에 있는 경우, 상술된 바와 같이, 무선 통신 회로 (52') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 주기적으로, 예를 들어, 매 100 내지 200 밀리초 마다 체크하도록 동작한다. 무선 통신 회로 (52') 가 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하는 각각의 시간에서, 무선 통신 회로 (52') 는, 타이머 회로 (154) 를 리셋하고, 소정의 무선 통신 프로토콜에 따라 데이터를 팩 (pack) 하며, 대응하는 신호를 디바이스 (14) 로 무선 송신한다.

무선 접속이 전자 디바이스들 (12 및 14) 사이에서 확립되고, 그 무선 접속이 종료되어야 한다고 UI 프로세서 (60') 가 결정할 경우, UI 프로세서 (60') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 접속 종료 데이터를 저장한다. 그 후, 무선 통신 회로 (52') 가 메모리 서브시스템 (52') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견할 경우, UI 프로세서 (60') 의 동작과 비동기적으로, 무선 통신 회로 (52') 는 소정의 무선 통신 프로토콜에 그 데이터를 포함시키고, 그의 무선 통신 회로, 예를 들어, RF 송신 회로를 통해 대응하는 것을 전자 회로 (14) 에 송신한다. 그 후, 전자 디바이스 (14) 는 소정의 접속 종료 응답을 디바이스 (12) 에 역으로 무선 전송한다. 후속하여, 의료 디바이스 (14) 의 프로세서는, 소정의 무선 프로토콜에 특정될 수도 있는 무선 통신 회로 (52') 와의 통신 또는 접속을 규칙적으로 종료하도록 무선 통신 모듈 (30) 에 명령한다. 무선 접속이 이러한 방식으로 종료될 경우, 무선 통신 회로 (52') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 체크하도록 동작한다. 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터가 상주하지 않으면, 상술된 바와 같이, 무선 통신 회로 (52') 는 더 낮은 전력 슬립 상태들 또는 모드들에 연속적으로 입장한다. 그러나, 무선 통신 회로 (52') 가 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하면, 무선 통신 회로 (52') 는, 소정의 무선 통신 프로토콜에 부합되는 방식으로 전자 디바이스 (14) 의 무선 통신 모듈 (30) 와 무선 접속을 확립하기를 시도한다. 소정의 또는 프로그래밍된 수의 시도들 및/또는 경과된 시간 이후, 무선 접속이 확립될 수 없다면, 무선 통신 회로 (52') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어한다. 대안적으로, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 무선 통신 메시지를 저장한 이후에 몇몇 시간 주기가 경과한 이후, 또는 디바이스 (14) 로부터 확인응답 신호들을 수신하는 것의 실패에 기초하여, 디바이스들 (12 및 14) 사이의 무선 접속이 더 이상 존재하지 않는다고 결정한 이후에 몇몇 시간 주기가 경과한 이후, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터가 존재한다고 UI 프로세서가 결정하면, UI 프로세서 (60') 는, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어할 수도 있다. 임의의 경우에서, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 가 비워진 상태로, 무선 통신 회로 (52') 는 상술된 바와 같이 더 낮은 전력 슬립 상태들 또는 모드들에 진입한다.

무선 접속이 이러한 방식으로 종료될 경우, 무선 통신 회로 (52') 는, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 체크하도록 동작한다. 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터가 상주하지 않으면, 무선 통신 회로 (52') 는 상술된 바와 같이 더 낮은 전력 슬립 상태들 또는 모드들에 연속적으로 진입한다. 그러나, 무선 통신 회로 (52') 가 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하면, 무선 통신 회로 (52') 는, 상술된 바와 같이 전자 디바이스 (14) 의 무선 통신 모듈 (30) 과 무선 접속을 확립하기를 시도한다. 소정의 또는 프로그래밍된 수의 시도들 및/또는 경과된 시간 이후, 무선 접속이 확립될 수 없다면, 무선 통신 회로 (52') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어한다. 대안적으로, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터를 저장한 이후에 몇몇 시간 주기가 경과한 이후, 또는 디바이스 (14) 로부터 확인응답 신호들을 수신하는 것의 실패에 기초하여, 디바이스들 (12 및 14) 사이의 무선 접속이 더 이상 존재하지 않는다고 결정한 이후에 몇몇 시간 주기가 경과한 이후, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터가 존재한다고 UI 프로세서가 결정하면, UI 프로세서 (60') 는, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어할 수도 있다. 임의의 경우에서, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 가 비워진 상태로, 무선 통신 회로 (52') 는 상술된 바와 같이 더 낮은 전력 슬립 상태들 또는 모드들에 진입한다.

디바이스들 (12 및 14) 사이의 손실된 무선 접속의 이벤트에서, 타이머 회로 (154) 가 제 1 타이머 값에 도달할 경우, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에서 데이터를 발견하기를 실패하면, 무선 통신 회로 (52') 는 그의 무선 송신 회로를 턴 오프하고, 제 1 저전력 상태로 천이하도록 동작한다. 무선 접속이 손실되기 때문에, UI 프로세서 (60') 는 전자 디바이스 (14) 로부터 더 이상 확인응답 신호들을 수신하지 않을 것이며, 따라서, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터를 저장하는 것을 중지할 것이다. 그러나, 무선 접속이 손실될 경우, 데이터는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 내에 상주할 수도 있다. 이러한 경우, 소정의 또는 프로그래밍된 수의 시도들 이후 및/또는 소정의 또는 프로그래밍된 경과된 시간 이후, 무선 접속이 디바이스 (14) 에 대해 확립될 수 없다면, 무선 통신 회로 (52') 는 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어한다. 대안적으로, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 최종 데이터를 저장한 이후에 몇몇 시간 주기가 경과한 이후, 또는 디바이스 (14) 로부터 확인응답 신호들을 수신하는 것의 실패에 기초하여, 디바이스들 (12 및 14) 사이의 무선 접속이 더 이상 존재하지 않는다고 결정한 이후에 몇몇 시간 주기가 경과한 이후, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터가 존재한다고 UI 프로세서가 결정하면, UI 프로세서 (60') 는, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 클리어할 수도 있다. 임의의 경우에서, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 가 비워진 상태로, 무선 통신 회로 (52') 는 상술된 바와 같이 더 낮은 전력 슬립 상태들 또는 모드들에 진입한다.

최저의 전력 "딥 슬립" 상태에 있는 경우, 무선 통신 회로 (52') 는 주기적으로, 예를 들어, 매 400 밀리초마다 "UART 전용" 상태로 기상하며, 그 "UART 전용" 상태에서, 무선 통신 회로 (52') 는 데이터 UART 라인을 통해 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 를 체크하는데 충분한 전력을 갖는다. UI 프로세서 (60') 가 온 버튼 또는 버튼들의 사용자 버튼 누름을 검출할 경우, 또는 UI 프로세서 (60') 가 ASIC (64') 및 ME 프로세서 (62') 를 통해 리마인더 온 및 오토매틱 온을 검출하는 경우와 같이, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 가 그 내에 저장된 데이터를 가지면, 무선 통신 회로 (52') 는, 상술된 바와 같이, 풀 전력 상태로 기상하고, 그의 무선 통신 회로를 턴 온하며, 전자 디바이스 (14) 의 무선 통신 모듈 (30) 과 무선 접속을 협력하여 확립하기를 시도한다. 한편, 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 가 그 내에 저장된 데이터를 갖지 않으면, 무선 통신 회로 (52') 는, 상술된 바와 같이, 최저의 전력 "딥 슬립" 상태로 역으로 천이한다.

전자 디바이스들 (12 및 14) 이 정보를 통신하고 있지 않다면, 전자 회로 (500) 내의 무선 통신 회로 (52') 는 일반적으로 더 낮은 전력 슬립 상태들 또는 모드들 중 하나에 있다. 스트립 삽입이 검출될 경우, 전자 디바이스 (12) 는, 상술된 바와 같이 피분석물 결정 테스트를 수행한다. 전자 디바이스 (12) 는 피분석물 결정 테스트 동안 전자 디바이스 (14) 와 무선 통신하지 않으며, 무선 통신 회로 (52') 는, 스트립 삽입을 검출할 경우 더 낮은 전력 슬립 상태들 또는 모드들 중 하나에 있거나, 스트립 삽입이 검출될 경우 UI 프로세서 (60') 가 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 접속 종료 메시지를 저장하기 때문에, 또는 스트립 삽입이 검출될 경우 UI 프로세서 (60') 가 메모리 서브시스템 (54''') 의 아웃바운드 데이터 버퍼 (57) 에 데이터를 저장하기를 중지하기 때문에, 스트립 삽입이 검출된 직후 연속적으로 더 낮은 전력 슬립 상태들에 진입한다.

다음으로, 도 12를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (500) 의 블록 개략도가 도시되어 있다. 전자 회로 (550) 는 구조 및 동작의 대부분에서 도 11에 도시되고 상술된 전자 회로 (500) 와 동일하다. 동일한 참조부호가 도 11에 대해 공통적인 컴포넌트들을 식별하기 위해 도 12에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (550) 는, 전류 감지 회로 (552) 가 범용 전원 (66') 과 전원 (56'''') 사이에 접속된다는 점에서 전자 회로 (500) 와는 상이하다. 도 12의 가상선으로 도시된 바와 같이, V_SENSE 라인은 전원 (56'''') 과 UI 프로세서 (60') 사이에 접속될 수도 있거나 접속되지 않을 수도 있다.

도 12에 도시된 실시형태에서, 전류 감지 회로 (552) 는, 범용 전원 (66') 으로부터 전자 회로 (550) 의 나머지 회로 모두에 의해 인출되는 공급 전류가 제 1 전류 임계값 이상이면 제 1 상태, 및 범용 전원 (66') 으로부터 전자 회로 (550) 의 나머지 회로 모두에 의해 인출되는 공급 전류가 제 2 전류 임계값 아래로 떨어지면 반대의 제 2 상태를 갖는 제어 신호를 생성하도록 구성된다. 일반적으로, 제 1 전류 임계값은 히스테리시스 (hysteresis) 스위칭을 위해 제공하도록 제 2 전류 임계값보다 더 높은 전류값으로 셋팅될 것이지만, 제 1 및 제 2 전류 임계값들이 동일하거나, 제 2 전류 임계값이 제 1 전류 임계값보다 더 높은 전류값으로 셋팅되는 다른 실시형태들이 고려된다. 일 실시형태에서, 전원 (56'''') 은, 수동적인 또는 자동적인 전력 다운 이벤트에 따라 그 자체를 턴 오프하기 위해, 제 1 상태로부터 제 2 상태로의 제어 신호의 천이에 응답한다. 유사하게, 전원 (56'''') 은, 수동적인 또는 자동적인 파워 업 이벤트에 따라 그 자체를 턴 온하기 위해, 제 2 상태로부터 제 1 상태로의 제어 신호의 천이에 응답할 수도 있다.

다음으로, 도 13을 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (600) 의 블록 개략도가 도시되어 있다. 전자 회로 (600) 는 구조 및 동작의 대부분에서 도 11에 도시되고 상술된 전자 회로 (500) 와 동일하다. 동일한 참조부호가 도 11에 대해 공통적인 컴포넌트들을 식별하기 위해 도 13에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (600) 는, 도 11의 전원 (56''') 이 사용자 버튼들 (16) 에 전기적으로 접속된 전원 (556) 으로 대체된다는 점에서 전자 회로 (500) 와는 상이하다. 또한, 전원 (556) 은, 무선 통신 회로 (52') 로부터 제어 신호를 수신하도록 구성된다.

도 13에 도시된 실시형태에서, 전원 (556) 은, 다수의 사용자 버튼들 (16) 의 동시 또는 순차적인 누름을 통해 임의의 상태로부터 완전히 파워 다운, 즉, 턴 오프될 수도 있다. 전원 (556) 은, 다시 사용자가 다수의 사용자 버튼들 (16) 을 동시에 또는 순차적으로 누르거나 상이하게 다수의 사용자 버튼들을 동시에 순차적으로 누를 때까지, 완전히 파워 다운된 상태에 존재하도록 구성된다. 예시된 실시형태에서, 또한, 무선 통신 회로 (52') 는, "오프" 신호의 형태로 적절한 제어 신호를 전원 (556) 에 공급함으로써, 전원 (556) 을 완전히 파워 다운, 즉, 턴 오프할 수도 있다. 이러한 실시형태에서, 전원 (556) 은, 완전히 파워 다운, 즉, 턴 오프하기 위해 그러한 제어 신호에 응답하도록 구성된다. 일반적으로, 무선 통신 회로 (52') 는, 상술된 바와 같이 연속적으로 더 낮은 전력, 예를 들어, 더 낮은 전력 이용도 상태들에 진입하기 위해 타이머 (154) 의 연속적으로 더 큰 타임 아웃 값들에 응답하도록 구성된다. 전자 회로 (600) 의 일 예시적인 실시형태에서, 무선 통신 회로 (52') 는, 무선 통신 회로 (52') 가 그의 최저의 전력 "슬립" 상태에 진입하는 타임 아웃 값보다 더 큰 소정의 타임 아웃 값에 타이머 (154) 가 도달할 경우, "오프" 제어 신호를 생성하도록 구성된다. 이러한 실시형태에서, 따라서, 무선 통신 회로 (52') 는 비활성도의 소정의 시간 지속기간 이후 전원 (556) 을 턴 오프하며, 여기서, 일반적으로 그 소정의 시간 지속기간은, 무선 통신 회로 (52') 로 하여금 그의 최저의 전력 "슬립" 상태에 진입하게 하도록 요구되는 것보다 더 길다.

다음으로, 도 14를 참조하면, 도 1의 전자 디바이스 (12) 에 의해 수납되고 그 전자 디바이스를 제어하는 전자 회로의 또 다른 예시적인 실시형태 (650) 의 블록 개략도가 도시되어 있다. 전자 회로 (650) 는 구조 및 동작의 대부분에서 도 11에 도시되고 상술된 전자 회로 (500) 와 동일하다. 동일한 참조부호가 도 11에 대해 공통적인 컴포넌트들을 식별하기 위해 도 14에서 사용되며, 이들 공통적인 컴포넌트들 및 기능들의 설명은 간략화를 위해 여기에서 반복되지 않을 것이다. 전자 회로 (650) 는, 도 11의 전원 (56''') 이 사용자 버튼들 (16) 에 전기적으로 접속된 전원 (656) 으로 대체된다는 점에서 전자 회로 (500) 와는 상이하다. 또한, 전원 (556) 은, 상술된 바와 같이 V_SENSE 라인을 통해 UI 프로세서 (60') 에 전기적으로 접속된다.

도 14에 도시된 실시형태에서, 전원 (656) 은, 다수의 사용자 버튼들 (16) 의 동시 또는 순차적인 사용자 누름을 통해 임의의 상태로부터 완전히 파워 다운, 즉, 턴 오프될 수도 있다. 전원 (656) 은, 사용자가 사용자 버튼들 (16) 중 임의의 버튼을 누를 때까지 완전히 파워 다운된 상태에 존재하도록 구성되며, 이러한 경우, 전원 (656) 은 그의 오프 상태로부터 그의 최저의 전력 딥 슬립 상태로 천이한다. 이전의 실시형태에서 상술된 바와 같이, UI 프로세서 (60') 는, V_SENSE 라인을 통해 전원 (656) 의 상태를 모니터링함으로써, 디스플레이 상의 전원 온/오프 표시자의 상태를 제어하도록 구성된다.

다음으로, 도 15를 참조하면, 2개의 별개의 전자 디바이스들 (702 및 704) 사이의 무선 통신을 위해 구성되는 무선 통신 시스템 (700) 의 또 다른 예시적인 실시형태가 도시되어 있다. 일 예시적인 실시형태에서, 전자 디바이스 (702) 는 의료 디바이스이고, 전자 디바이스 (704) 는 원격 전자 디바이스이다. 이러한 실시형태에서, 의료 디바이스 (702) 는, 예를 들어, 이동 의료 디바이스일 수도 있지만, 대안적으로, 의료 디바이스 (702) 는 비-이동 의료 디바이스이거나 비-이동 의료 디바이스를 포함할 수도 있다. 여기에 예시된 임의의 그러한 이동 의료 디바이스들의 예들은, 주입 펌프와 같은 약제 또는 약품 전달 디바이스, 글루코오스 계량기, 하나 이상의 피하 및/또는 이식된 체액 피분석물 센서들을 포함하는 체액 피분석물 센서 시스템, 주입 펌프로부터의 데이터가 사용자에게 디스플레이되는 원격 주입 펌프 디스플레이를 나타내는 원격 단자 등 중 하나 또는 임의의 조합을 포함할 수도 있지만, 이에 제한되어야 하는 것은 아니다. 이러한 실시형태에서, 원격 전자 디바이스 (704) 는, 종래의 개인 휴대 정보 단말기 (PDA) 디바이스, 수족 또는 그의 일부 상 또는 주변, 머리 또는 그의 일부 상 또는 주변, 또는 몸체 또는 그의 일부 상 또는 주변에서와 같이 사람에 의해 착용되도록 구성되는, 핸드-헬드이거나, 의복에 부착가능하거나 탑재가능하거나, 키 링 등에 부착가능할 수도 있는 애플리케이션-특정 원격 전자 디바이스, 온-보드 글루코오스 계량기를 갖는 휴대용 전자 통신 디바이스, 스마트 폰, 개인용 컴퓨터 (PC), 랩탑, 노트북 또는 유사한 컴퓨터 등이거나 그들을 포함할 수도 있지만, 이에 제한되어야 하는 것은 아니다. 임의의 방식으로 제한하는 것으로 고려되지는 않아야 하는 특정한 일 실시형태에서, 전자 디바이스 (702) 는 인슐린 주입 펌프이고, 원격 전자 디바이스 (704) 는 핸드-헬드 스마트 폰이다. 다른 실시형태에서, 전자 디바이스들 (702 및 704) 의 기능은 반전될 수도 있으며, 즉, 전자 디바이스 (704) 는 의료 디바이스, 이동 또는 그 외의 디바이스일 수도 있고, 전자 디바이스 (702) 는 원격 전자 디바이스일 수도 있다. 특정한 일 대안적인 실시형태에서, 예를 들어, 전자 디바이스 (702) 는, 도 15에 도시된 컴포넌트들 뿐만 아니라 여기에서 예시되고 설명된 바와 같은 온-보드 글루코오스 계량기 및 다른 컴포넌트들을 포함하는 원격의 핸드 헬드 전자 디바이스이고, 전자 디바이스 (704) 는 인슐린 주입 펌프이다. 임의의 경우, 또 다른 실시형태에서, 전자 디바이스들 (702 및 704) 양자는 의료 디바이스들, 이동 또는 그 외의 디바이스일 수도 있으며, 또 다른 실시형태에서, 전자 디바이스들 (702 및 704) 양자는 비-의료 전자 디바이스들일 수도 있다.

전자 디바이스 (704) 는 전자 디바이스 (702) 와 동일하게 구성될 수도 있거나 구성되지 않을 수도 있으며, 임의의 경우에서, 전자 디바이스들 (702 및 704) 은 종래의 무선 통신 매체 (703) 를 통해 서로 무선 통신하도록 구성된다. 무선 통신 매체 (703) 의 예들은, 무선 주파수 (RF), 적외선 (IR), 마이크로파, 유도성 커플링 등을 포함할 수도 있지만, 이에 제한되어야 하는 것은 아니다. 임의의 방식으로 제한하는 것으로 고려되지는 않아야 하는 특정한 일 예에서, 전자 디바이스들 (702 및 704) 각각은, 종래의 블루투스

무선 주파수 통신 프로토콜에 따라 RF를 통해 통신하도록 구성된다.

예시된 실시형태에서, 전자 디바이스 (702) 는, 원격측정 동작들, 즉, 전자 디바이스 (704) 와의 무선 통신을 포함하지는 않지만 디바이스 (702) 의 모든 기능 동작들을 제어하도록 구성되는 디바이스 기능 프로세서, 즉, F 프로세서 (706) 를 포함한다. 클록 회로, 즉, F 클록 (708) 은 디바이스 기능 프로세서 (706) 에 전기적으로 접속되고, 디바이스 기능 프로세서 (706) 의 동작 타이밍은 클록 회로 (708) 에 의해 제어된다. 일 실시형태에서, 디바이스 기능 프로세서 (706) 는 2개의 프로세서들, 즉, 전자 디바이스 (702) 의 디바이스 기능 모두를 핸들링하는 메인 프로세서, 및 그 메인 프로세서를 계속 체크하고, 그 메인 프로세서가 오작동하면 알람을 활성화시키는 수퍼바이저 (supervisor) 프로세서를 포함한다. 이러한 실시형태에서, 메인 프로세서는, 예를 들어, NEC corporation 으로부터 상업적으로 입수가능한 모델 V850SA1 32-비트 마이크로제어기일 수도 있지만, 대안적으로, 메인 프로세서는 다른 종래의 마이크로프로세서-기반 또는 비-마이크로프로세서-기반 회로들을 사용하여 구현될 수도 있다. 이러한 실시형태에서, 수퍼바이저 프로세서는, 예를 들어, Microchip Technology, Inc., 로부터 상업적으로 입수가능한 모델 PIC12C509 8-비트 마이크로제어기일 수도 있지만, 대안적으로, 수퍼바이저 프로세서는 다른 종래의 마이크로프로세서-기반 또는 비-마이크로프로세서-기반 회로들을 사용하여 구현될 수도 있다. 전자 디바이스 (12) 가 의료 디바이스가 아닌 실시형태에서와 같은 몇몇 실시형태에서, 수퍼바이저 프로세서는 생략될 수도 있다. 전자 디바이스 (12) 가 의료 디바이스인 실시형태에서와 같은 몇몇 실시형태에서, 디바이스 기능 프로세서, 즉, F 프로세서 (706) 와 메모리 서브시스템 (714) 사이에 부가적인 프로세서가 부가될 수도 있다. 이러한 부가적인 프로세서는, 예를 들어, Texas Instruments 로부터 상업적으로 입수가능한 모델 MSP430F1611 16-비트 마이크로제어기일 수도 있다.

또한, 전자 디바이스 (702) 는, 디바이스 기능들, 즉, 전자 디바이스 (702) 의 비-원격측정 동작들을 제어하지 않지만, 전자 디바이스 (704) 와의 무선 통신을 제어하도록 구성된 원격측정 프로세서, 즉, T 프로세서 (710) 를 포함한다. 또 다른 클록 회로, 즉, T 클록 (712) 은 원격측정 프로세서 (710) 에 전기적으로 접속되며, 원격측정 프로세서 (710) 의 동작 타이밍은 클록 회로 (712) 에 의해 제어된다. 일 실시형태에서, 원격측정 프로세서 (710) 는 2개의 별개의 프로세서들, 즉, 메인 프로세서 및 전용 무선 통신 프로세서를 포함한다. 이러한 실시형태에서, 메인 프로세서는, 예를 들어, Texas Instruments 로부터 상업적으로 입수가능한 MSP430F2471 16-비트 마이크로제어기일 수도 있지만, 대안적으로, 메인 프로세서는 다른 종래의 마이크로프로세서-기반 또는 비-마이크로프로세서-기반 회로를 사용하여 구현될 수도 있다. 무선 통신 프로토콜이 블루투스

RF 통신 프로토콜인 이러한 실시형태의 일 예에서, 무선 통신 프로세서는, 예를 들어, CSR과 같은 다수의 공급자들로부터 상업적으로 입수가능한 BlueCore 4-ROM Plug-N-Go 단일 칩 무선 및 기저대역 회로일 수도 있다. 이러한 예시적인 실시형태에서, 무선 통신 프로세서는 블루투스

통신, 즉, 더 하위의 레이어의 블루투스

프로토콜 스택을 핸들링하고, 메인 프로세서는 더 상위의 레이어의 블루투스

프로토콜 스택을 핸들링하며, 몇몇 실시형태에서는 부가적인 보안 레이어를 핸들링한다. 대안적인 실시형태에서, 메인 프로세서 및 무선 통신 프로세서는, 단일 프로세서, 예를 들어, 단일 BlueCore 4-ROM Plug-N-Go 단일 칩 무선 및 기저대역 회로에 의해 대체될 수도 있다. 대안적인 실시형태에서, 무선 통신 프로세서는 블루투스

통신들, 즉, 더 하위 및 더 상위의 레이어들의 블루투스

프로토콜 스택을 핸들링한다. 이러한 실시형태에서, 메인 프로세서는 부가적인 보안 레이어, 및 메모리 서브시스템 (714) 과의 통신 레이어들을 핸들링한다.

전자 디바이스 (702) 는, 디바이스 기능 프로세서 (706) 및 또한, 원격측정 프로세서 (710) 에 전기적으로 접속된 메모리 서브시스템 (714) 을 더 포함한다. 더 상세히 후술될 바와 같이, 메모리 서브시스템 (714) 은, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이에서 전달하는 정보에 대한 독립적으로 동작하는 저장 버퍼로서 기능한다. 도 15에 도시된 바와 같이, 몇몇 실시형태에서, 전자 디바이스 (702) 는, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 에 전기적으로 접속된 클록 회로 (718) 를 더 포함한다. 예시적으로, 클록 회로 (718) 는, 디바이스 기능 프로세서 (706) 또는 원격측정 프로세서 (710) 가 그 2개의 프로세서들 (706, 710) 사이의 정보 전달을 제어 또는 조절하지 않도록, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이 및 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 정보 전달을 동기화시키는데 사용되는 타이밍 정보를, 디바이스 기능 프로세서 (706) 및/또는 원격측정 프로세서 (710) 의 요청시에 공급한다. 따라서, 임의의 경우에서, 전자 디바이스 (702) 의 기능들 및 전자 디바이스 (702) 의 원격측정 동작들의 제어가 서로 분리되고 독립적으로 된다.

상술된 바와 같이, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이의 통신 동안, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 는 서로 별개로 및 독립적으로 동작한다. 디바이스 기능 프로세서 (706) 는 관련된 원격측정이 아닌 전자 디바이스 (702) 의 기능들 및 동작들만을 제어하고, 원격측정 프로세서 (710) 는 원격측정 동작들만을 제어한다. 실시간 클록의 형태인 클록 회로 (718) 를 포함하는 시스템 (700) 의 실시형태에서, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 양자는, 소정의 시간 슬롯 및 그들 자신의 내부 타이밍에 따라, 메모리 서브시스템 (714) 로부터 데이터를 판독하고, 메모리 서브시스템 (714) 으로 데이터를 기입한다. 그러한 실시형태에서, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 각각은, 통신 프로세스의 동기화가 간접적으로 달성되도록, 각각의 정보 패킷 전달 동안 서로 상이한 소정의 시간들에서 실시간 클록 (718) 에 의해 공급된 시간 레퍼런스로 그들의 내부 클록들 및 옵션적으로는 그들의 시간 베이스들을 정렬시킨다. 정보 패킷 및 데이터 비트 클록 신호들을 생성하도록 구성된 클록 생성기의 형태인 클록 회로 (718) 를 포함하는 시스템 (700) 의 실시형태에서, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 양자는, 임의의 내부 타이밍 메커니즘의 제어가 아닌 클록 회로 (718) 의 제어하에서, 메모리 서브시스템 (714) 로부터 데이터를 판독하고 메모리 서브시스템 (718) 으로 데이터를 기입한다. 시스템 (700) 은, 인터럽트 신호에 대한 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 의 타이밍 요청에 알람의 형태로 응답하도록 구성된 클록 생성기의 형태인 클록 회로 (718) 를 포함한다. 이러한 경우, 인터럽트 신호는, 프로세서들 (706 및 710) 사이의 통신 프로세스를 시작하기 위해 사용된다. 어느 경우에서든, 클록 회로 (718) 를 포함하는 그러한 실시형태에서, 시간 동기화를 위해, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이에 상호작용이 존재하지 않는다.

모든 시간에서, 전자 디바이스 (704) 에 의해 전자 디바이스 (702) 로 무선 송신된 정보는 원격측정 프로세서 (710) 에 의해 변경되지 않으면서 디바이스 기능 프로세서 (706) 로 포워딩되며, 유사하게, 전자 디바이스 (704) 로의 무선 송신을 위하여 디바이스 기능 프로세서 (706) 에 의해 발신된 정보는, 원격측정 프로세서 (710) 에 의해 변경되지 않으면서 전자 디바이스 (704) 에 포워딩된다. 요청들, 인터럽트들, 트리거들, 동기화 등을 폴링 (poll) 하는 것에 관련된 신호들은, 디바이스 기능 프로세서 (706) 에 의해 원격측정 프로세서 (710) 로 발신되지 않고 디바이스 기능 프로세서 (706) 로부터 원격측정 프로세서 (710) 로 전송되지 않으며, 그 역도 동일하다. 또한, 디바이스 기능 프로세서 (706) 는, 원격측정 프로세서 (710) 가 메시지들 또는 정보 패킷들을 송신 또는 수신하는 시간 또는 방법의 임의의 양태를 제어하지 않으며, 원격측정 프로세서 (710) 는, 디바이스 기능 프로세서 (706) 가 메시지들 또는 정보 패킷들을 프로세싱하는 시간 또는 방법의 임의의 양태를 제어하지 않는다.

전자 디바이스 (702) 는, 디바이스 기능 프로세서 (706) 에 전기적으로 접속된 사용자 인터페이스 (716) 를 더 포함한다. 예시적으로, 사용자 인터페이스 (716) 는 적어도 종래의 키 패드 및 종래의 디스플레이 유닛을 포함한다. 디바이스 기능 프로세서 (706) 는 키 패드를 통해 사용자 입력을 수신할 수도 있고, 통지들 또는 메시지들을 디스플레이 유닛을 통해 사용자에게 제공할 수도 있다. 키 패드는, 하나 이상의 특수 목적 키들 또는 버튼들, 개인용, 랩탑 또는 노트북 컴퓨터상에서 통상적으로 발견되는 것과 같은 종래의 풀-기능 키 보드, 또는 하나의 키 또는 버튼과 풀-기능 키 보드 사이의 몇몇 수의 키들 또는 버튼들일 수도 있거나 그들을 포함할 수도 있다. 디스플레이 유닛은 종래의 액정 디스플레이 (LCD) 유닛일 수도 있거나, 대안적으로, 종래의 진공 형광 디스플레이 유닛, 종래의 발광 다이오드 (LED) 디스플레이, 하나 이상의 종래의 발광 다이오드들 또는 세그먼트들 등일 수도 있거나 그들을 포함할 수도 있다. 대안적으로 또는 부가적으로, 사용자 인터페이스 (716) 는, 사용자 또는 또 다른 전자 시스템으로부터 전자 디바이스 (702) 에 정보를 제공하기 위한 하나 이상의 부가적인 정보 입력 디바이스들을 포함할 수도 있다. 그러한 하나 이상의 부가적인 정보 입력 디바이스들의 예는, 종래의 터치-스크린 디스플레이, 종래의 음성-활성화 정보 입력 회로, 외부 전자 시스템과 통신하도록 구성된 종래의 유선 또는 무선 데이터 포트 등을 포함하지만, 이에 제한되어야 하는 것은 아니다. 대안적으로 또는 부가적으로, 사용자 인터페이스 (716) 는, 사용자 또는 다른 전자 시스템에 정보를 제공하기 위한 하나 이상의 다른 통지 또는 정보 전달 디바이스들을 포함할 수도 있다. 그러한 하나 이상의 다른 통지 또는 정보 전달 디바이스들의 예는, 종래의 오디오 표시 디바이스, 하나 이상의 종래의 스피커, 하나 이상의 종래의 촉감형 표시 디바이스들, 외부 전자 시스템과 통신하도록 구성된 종래의 유선 또는 무선 데이터 포트 등을 포함하지만, 이에 제한되어야 하는 것은 아니다.

클록 회로 (718) 가 실시간 클록 회로의 형태로 제공되는 실시형태에서, 예시적으로, 그러한 실시간 클록 회로는 판독 시간 레퍼런스 입력 및 시간 레퍼런스 출력을 포함하며, 이들 양자는, 예를 들어, 종래의 I²C (inter-integrated circuit) 멀티-마스터 직렬 통신 버스를 통해, 디바이스 기능 프로세서 (706) 및, 또한, 원격측정 프로세서 (710) 에 전기적으로 접속되지만, 본 발명은 다른 종래의 전기 접속 방식을 사용하는 것을 고려한다. 예시적으로, 실시간 클록 회로는, 종래의 실시간 클록 회로, 및 그의 시간 레퍼런스 출력에서 시간 레퍼런스 값을 생성하기 위해 판독 시간 레퍼런스 입력에 적용된 판독 신호에 응답하는 부가적인 로직을 포함한다. 일 실시형태에서, 실시간 클록 회로는, 1초 이하인 알람 레졸루션 (resolution) 및 시간 레졸루션을 지원하도록 구성된다.

디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 에 관한 것일 경우, 일반적으로, 실시간 클록 회로는, 그의 시간 레퍼런스 출력에서, 예를 들어, 로우 (low) 로부터 하이 (high) 로 또는 하이로부터 로우로 출력 펄스를 요청된 시간에서 셋팅하도록 신규한 시간 레퍼런스에 대한 요청에 응답한다. 대안적으로, 실시간 클록 회로는, 예를 들어, 종래의 I²C (inter-integrated circuit) 멀티-마스터 직렬 통신 버스와 같은 표준 통신 인터페이스를 통해 시간 출력을 송신하도록 신규한 시간 레퍼런스에 대한 요청에 응답한다. 예시적으로, 종래의 실시간 클록 알람 기능은 이러한 시간 레퍼런스 출력을 생성하기 위해 사용될 수도 있다. 임의의 경우에서, 실시간 클록 회로로부터 시간 레퍼런스를 수신할 시에, 디바이스 기능 프로세서 (704) 및 원격측정 프로세서 (710) 각각은 그들의 내부 타이머들을 수신된 시간 레퍼런스에 동기화하며, 옵션적으로는, 예를 들어, 수신된 시간 레퍼런스에 기초하여 그들의 내부 클록들의 주파수들을 조정하거나 수신된 시간 레퍼런스에 기초하여 그들의 내부 타이밍 정보를 업데이트함으로써 그들의 개별 시간 베이스들을 또한 업데이트하도록 독립적으로 동작한다.

클록 회로 (718) 가 실시간 클록인 실시형태에서, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 양자는, 데이터가 메모리 서브시스템 (714) 으로 및 메모리 서브시스템 (714) 으로부터 전달될 수 있는 시간들을 할당한다. 일 예로서, 원격측정 프로세서 (710) 는 0.0 초에서 시작하는 매 초마다 메모리 서브시스템 (714) 으로부터 판독하고 메모리 서브시스템 (714) 에 기입하도록 구성될 수도 있고, 또한, 디바이스 기능 프로세서 (706) 는 0.5 초에서 시작하는 매 초마다 메모리 서브시스템 (714) 으로부터 판독하고 메모리 서브시스템 (714) 에 기입하도록 구성될 수도 있다. 이러한 방식으로, 프로세서들 (706 및 710) 사이에서 통신 충돌이 회피될 수 있다.

클록 회로 (718) 가 클록 생성기 회로의 형태로 제공되는 실시형태에서, 그러한 클록 생성기 회로는, 원하는 주파수에서 주기적인 비트 클록 신호를 생성하고 원하는 주파수에서 정보 패킷 클록 신호를 생성하도록 구성되는 종래의 오실레이터 회로를 포함한다. 일 예시적인 실시형태에서, 비트 클록 주파수는 32.768kHz 일 수도 있고, 정보 패킷 클록 신호는 1Hz 일 수도 있다. 상술된 바와 같이 클록 회로 (718) 가 클록 생성기 회로의 형태로 제공되는 실시형태에서, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이, 및 또한, 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 인바운드 및 아웃바운드 정보 패킷들의 전달은, 클록 생성기 회로에 의해 생성된 클록 신호들에 의해서만 조절된다. 정보 패킷 클록 신호는 전달될 각각의 정보 패킷에 대한 통신을 시작하며, 비트 클록 신호는 데이터 비트들을 그들의 목적지로 전달하는 것을 클록킹 (clock) 한다. 따라서, 클록 생성기 회로는, 각각의 천이 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 가 데이터의 신규한 비트에 대응한 비트 클록 신호, 및 각각의 천이가 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 신규한 정보 패킷에 대응하는 패킷 클록 신호에 기초하여 인바운드 및 아웃바운드 정보 패킷들의 실제 전달을 조절한다. 대안적으로, 클록 생성기 회로 (718) 는, 각각의 천이 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 가 신규한 정보 패킷에 대응하는 패킷 클록 신호에 기초하여, 인바운드 및 아웃바운드 정보 패킷들의 실제 전달을 조절한다. 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 는 그들 자신의 내부 클록들을 패킷 클록 신호와 동기화시키고, 그들의 동기화된 내부 클록을 비트 클록 신호로서 사용한다. 디바이스 기능 프로세서의 내부 클록의 각각의 천이들 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 또는 디바이스 기능 프로세서 클록의 각각의, 예를 들어, 수백 또는 수천의 천이들 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 은 데이터의 신규한 비트에 대응한다. 원격측정 프로세서 내부 클록의 각각의 천이들 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 또는 디바이스 기능 프로세서 클록의 각각의, 예를 들어, 수백 또는 수천의 천이들 (예를 들어, 로우로부터 하이 또는 하이로부터 로우) 은 데이터의 신규한 비트에 대응한다. 예시적으로, 비트 클록 및 패킷 클록은 계속 프리 러닝 (free running) 하며, 클록 생성기 회로의 동작은, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 중 어느 하나의 상태 및 동작과 독립적이다. 따라서, 원격측정 프로세서 (710) 의 동작은, 디바이스 기능 프로세서 (706) 의 동작과 별개로 및 독립적으로 유지된다.

다음으로, 도 16을 참조하면, 디바이스 기능 프로세서 (706), 원격측정 프로세서 (710) 및 클록 회로 (718) 의 콘텍스트에서, 도 15의 메모리 서브시스템의 일 예시적인 실시형태 (714') 의 다이어그램이 도시되어 있다. 도시된 실시형태에서, 메모리 서브시스템 (714') 은, 외부 메모리 유닛 (722), 즉, 외부적으로 부착된 메모리 유닛에 전기적으로 접속된 메모리 프로세서 (720) 를 포함한다. 그 실시형태 (714') 에서, 메모리 프로세서 (720) 는, 외부 메모리 유닛 (722) 과 디바이스 기능 프로세서 (706) 사이, 및 또한, 외부 메모리 유닛 (722) 과 원격측정 프로세서 (710) 사이의 통신을 핸들링한다. 또한, 메모리 프로세서 (720) 는, 메모리 유닛 (722) 에 대한 액세스를 스케줄링하고, 신규한 데이터를 마킹하거나 오래된 데이터를 삭제하고, 메모리내의 플래그 (flag) 들을 셋팅 또는 삭제하고, 전기 출력들 (예를 들어, 디지털 입력들, 출력 라인들) 을 셋팅 또는 삭제 등을 하기 위해 사용될 수도 있다. 데이터는 외부 메모리 유닛 (722) 에 버퍼링되며, 예시적으로, 메모리 프로세서 (720) 는 디바이스 기능 프로세서 (706), 원격측정 프로세서 (710) 및 외부 메모리 (722) 에 대한 인터페이스를 포함한다. 직렬 또는 병렬 인터페이스는, 메모리 프로세서 (720) 를 메모리 유닛 (722) 에 접속시키기 위해 사용될 수도 있다. 예를 들어, 메모리 프로세서는, NXP 로부터 상업적으로 입수가능한 모델 LPC2210 16-비트 마이크로제어기, Renesas 로부터 상업적으로 입수가능한 모델 HD64F3067 16-비트 마이크로제어기, 또는 Texas Instruments 로부터 상업적으로 입수가능한 모델 MSP430F2471 16-비트 마이크로제어기일 수도 있지만, 이에 제한되어야 하는 것은 아니다. 예를 들어, 메모리 유닛 (722) 은, 메모리 유닛 (722) 이 병렬 인터페이스를 통해 접속될 것이라면, Ramtron 으로부터 상업적으로 입수가능한 모델 FM22L16 4Mb FRAM 또는 Cypress 로부터 상업적으로 입수가능한 모델 CY14B101L 1MB nvSRAM, 또는 메모리 유닛 (722) 이 직렬 인터페이스를 통해 접속될 것이라면, Atmel 로부터 상업적으로 입수가능한 모델 AT25F1024 1Mb SPI 버스 시리얼 플래시, Ramtron 으로부터 상업적으로 입수가능한 모델 FM25L512 512Kb SPI FRAM, Atmel 로부터 입수가능한 모델 AT45DB011B 1Mb SPI 플래시, 또는 AMIC Technology 로부터 상업적으로 입수가능한 모델 A25L10P 1Mb SPI 플래시일 수도 있지만, 이에 제한되어야 하는 것은 아니다.

도 17을 참조하면, 디바이스 기능 프로세서 (706), 원격측정 프로세서 (710) 및 클록 회로 (718) 의 콘텍스트에서 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태 (714'') 의 다이어그램이 도시되어 있다. 도시된 실시형태에서, 메모리 서브시스템 (714'') 은 온-칩 메모리 (OCM) 유닛 (726) 에 전기적으로 접속된 메모리 프로세서 (724) 를 포함한다. 그 실시형태 (714') 에서, 메모리 프로세서 (724) 는, 메모리 유닛 (726) 과 디바이스 기능 프로세서 (706) 사이, 및 또한, 메모리 유닛 (726) 과 원격측정 프로세서 (710) 사이의 통신을 핸들링한다. 모든 데이터 버퍼링은 메모리 프로세서 (724) 내에서 행해지며, 통신 방식은 메모리 사이즈로 조정될 수도 있다. 예를 들어, Texas Instruments 로부터 상업적으로 입수가능한 MSP430F1611 16-비트 마이크로제어기는 10kb 의 SRAM을 갖고, STMicroeletronics 로부터 상업적으로 입수가능한 uPSD3254A 8032 코어 마이크로제어기는 32kb 의 SRAM, 256kb 의 플래시 및 32kb 의 제 2 플래시를 가지며, Atmel 으로부터 상업적으로 입수가능한 ATmega1281 8-비트 마이크로제어기는 128kb 의 자체-프로그래밍 플래시 및 8kb 의 SRAM 을 갖는다.

다음으로, 도 18을 참조하면, 디바이스 기능 프로세서 (706), 원격측정 프로세서 (710) 및 클록 회로 (718) 의 콘텍스트에서 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태 (714''') 의 다이어그램이 도시되어 있다. 도시된 실시형태에서, 메모리 서브시스템 (714''') 은, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이에서의 임의의 데이터 흐름없이 그 2개의 프로세서들 (706 및 710) 사이의 데이터 교환을 위해 제공되는 메모리 유닛 (728) 만을 포함한다. 메모리 유닛 (728) 은 프로세서들 (706 및 710) 을 분리시키는 버퍼로서 기능하며, 지능 또는 데이터 분석 능력을 갖지 않는다. 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 에 의해 데이터가 기입되었던 위치들로부터 그 데이터가 판독된다. 메모리 유닛 (728) 은 병렬 또는 직렬 인터페이스를 통해 프로세서 (706 및 710) 에 접속될 수도 있다. 예를 들어, 메모리 유닛 (728) 은, 메모리 유닛 (728) 이 병렬 인터페이스를 통해 접속될 것이라면, Ramtron 으로부터 상업적으로 입수가능한 모델 FM22L16 4Mb FRAM 또는 Cypress 로부터 상업적으로 입수가능한 모델 CY14B101L 1MB nvSRAM, 또는 메모리 유닛 (728) 이 직렬 인터페이스를 통해 접속될 것이라면, Atmel 로부터 상업적으로 입수가능한 모델 AT25F1024 1Mb SPI 버스 시리얼 플래시, Ramtron 으로부터 상업적으로 입수가능한 모델 FM25L512 512Kb SPI FRAM, Atmel 로부터 입수가능한 모델 AT45DB011B 1Mb SPI 플래시, 또는 AMIC Technology 로부터 상업적으로 입수가능한 모델 A25L10P 1Mb SPI 플래시일 수도 있지만, 이에 제한되어야 하는 것은 아니다.

다음으로, 도 19a를 참조하면, 노멀 데이터 교환 레이트에서의 정보 교환 및 스피드 데이터 교환 레이트에서의 정보 교환 동안, 실시간 클록의 형태인 클록 회로 (718) 를 포함하는 도 15의 전자 디바이스 (702) 의 실시형태에서, 원격측정 프로세서 (710) 및 디바이스 기능 프로세서 (706) 의 동작을 도시한 타이밍도 (730) 가 도시되어 있다. 이전의 예에서 설명된 바와 같이, 원격측정 프로세서 (710) 는 0.0 초에서 시작하는 매 초마다 메모리 서브시스템 (714 내지 714''') 으로부터 판독하고 메모리 서브시스템 (714 내지 714''') 에 기입하도록 구성될 수도 있고, 또한, 디바이스 기능 프로세서 (706) 는 0.5 초에서 시작하는 매 초마다 메모리 서브시스템 (714 내지 714''') 으로부터 판독하고 메모리 서브시스템 (714 내지 714''') 에 기입하도록 구성될 수도 있다. 이러한 방식으로, 프로세서들 (706 및 710) 사이에서의 통신 충돌이 회피될 수 있다. 도 19a에 도시된 바와 같이, 원격측정 프로세서 (710) 는, 메모리 서브시스템 (714 내지 714''') 에 정보 패킷 (734) 을 기입하고, 메모리 서브시스템 (714 내지 714''') 으로부터 정보 패킷 (736) 을 판독하기 위해, 내부적으로 생성된 타이밍 펄스 (732) 의 상승 에지에 응답한다. 정보 패킷 (736) 이 메모리 서브시스템 (714 내지 714''') 으로부터 판독된 이후, 원격측정 프로세서 (710) 는, 도면부호 (738) 에서 무선 통신 프로토콜 구조에 그 정보 패킷을 패킹하고, 그 후, 도면부호 (740) 에서 전자 디바이스 (704) 에 그 패킹된 정보 패킷을 무선 송신하도록 동작한다. 그 후, 도면부호 (742) 에서, 원격측정 프로세서 (710) 는 슬립 상태로 천이한다.

원격측정 프로세서 (710) 가 상술된 바와 같이 활성인 동안, 디바이스 기능 프로세서 (706) 는 슬립 상태 (744) 에 있다. 그 후, 디바이스 기능 프로세서 (706) 는, 메모리 서브시스템 (714 내지 714''') 에 정보 패킷 (748) 을 기입하고, 메모리 서브시스템 (714 내지 714''') 로부터 정보 패킷 (750) 을 판독하기 위해, 내부적으로 생성된 타이밍 펄스 (746) 의 상승 에지에 응답한다. 정보 패킷 (750) 이 메모리 서브시스템 (714 내지 714''') 으로부터 판독된 이후, 디바이스 기능 프로세서 (706) 는, 도면부호 (752) 에서 정보 패킷내에 포함된 데이터를 프로세싱하고, 그 후, 도면부호 (754) 에서 그 데이터에 작동하도록 동작한다. 그 후, 도면부호 (756) 에서, 디바이스 기능 프로세서 (706) 는 그의 슬립 상태로 역으로 천이한다. 상기 주어진 예에서와 같이, 상술된 전체 패킷 전달 프로세스가 매 초마다 수행되면, 원격측정 프로세서 (710) 의 동작과 디바이스 기능 프로세서 (706) 의 동작을 약 0.5 초 (예를 들어, TPT와 FPT 사이에서 경과된 시간) 만큼 스태거링 (staggering) 함으로써, 2개의 프로세서들 (706 및 710) 사이에서의 통신 충돌이 회피된다는 것이 관측될 수 있다. 상기 주어진 예에서, 원격측정 프로세서는 프로세스들 (734 및 736) 동안 메모리에 액세스한다. 디바이스 기능 프로세서는 프로세스들 (748 및 750) 동안 메모리에 액세스한다. 프로세스들 (734 및 736) 의 지속기간의 합산이 0.5 초 (예를 들어, TPT와 FPT 사이에서 경과된 시간) 보다 작고, 프로세스들 (748 및 750) 의 지속기간의 합산이 0.5 초 (예를 들어, TPT와 FPT 사이에서 경과된 시간) 보다 작으면, 2개의 프로세서들 사이에서의 통신 충돌이 회피된다는 것은 명백하다. 도 19a에 대해 대안적으로, 도 19b는, 노멀 데이터 교환 레이트에서의 정보 교환 및 스피드 데이터 교환 레이트에서의 정보 교환 동안, 실시간 클록의 형태인 클록 회로 (718) 를 포함하는 도 15의 전자 디바이스 (702) 의 실시형태에서, 원격측정 프로세서 (710) 및 디바이스 기능 프로세서 (706) 의 동작을 도시한 타이밍도 (730') 를 도시한다. 타이밍도 (730') 는, 프로세스들 (734 및 736) 및 프로세스들 (748 및 750) 이 순차적이라는 점에서 타이밍도 (730) 와는 상이하다.

대안적으로, 도 19에 또한 도시된 바와 같이, 다수의 인바운드 및/또는 아웃바운드 정보 패킷들이 더 높은 데이터 레이트로 송신될 수도 있다. 예를 들어, 원격측정 프로세서 (710) 는, 메모리 서브시스템 (714 내지 714''') 에 단일 정보 패킷 (760) 을 기입하고, 메모리 서브시스템 (714 내지 714''') 으로부터 다수의 정보 패킷 (762) 을 계속 판독하기를 시작하기 위해, 내부적으로 생성된 타이밍 펄스 (732) 의 상승 에지에 응답한다. 메모리 서브시스템 (714 내지 714''') 로부터 판독되었던 다수의 정보 패킷들 (762) 또는 내부적으로 생성된 타이밍 펄스 (746) 의 상승 에지의 제 1 발생 이후, 원격측정 프로세서 (710) 는 도면부호 (764) 에서 슬립 상태로 천이한다. 따라서, 높은 데이터 레이트 모드에서, 펄스들 (732 및 746) 사이에서 판독될 수 있는 가능한 많은 정보 패킷들만이 메모리 서브시스템 (714 내지 714''') 로부터 판독 및 제거될 것이다. 나머지 정보 패킷들은 다음의 정보 패킷 사이클 동안 판독될 수도 있다.

원격측정 프로세서 (710) 가 상술된 바와 같이 활성인 동안, 디바이스 기능 프로세서 (706) 는 슬립 상태 (766) 에 있다. 그 후, 디바이스 기능 프로세서 (706) 는, 메모리 서브시스템 (714 내지 714''') 에 다수의 정보 패킷들 (770) 을 기입하고, 메모리 서브시스템 (714 내지 714''') 으로부터 단일 정보 패킷 (768) 을 판독하기 위해, 내부적으로 생성된 타이밍 펄스 (746) 의 상승 에지에 응답한다. 정보 패킷 (768) 이 메모리 서브시스템 (714 내지 714''') 으로부터 판독된 이후, 원격측정 프로세서 (710) 는 상술된 바와 같이 정보 패킷내에 포함된 데이터를 프로세싱하도록 동작한다. 예를 들어, 도 19c에 도시된 바와 같이, 다수의 인바운드 및/또는 아웃바운드 정보 패킷들이 더 높은 데이터 레이트에서 대안적으로 송신되는 실시형태에서, 메모리 서브시스템 (714 내지 714''') 에 단일 정보 패킷 (760'') 을 기입하고, 메모리 서브시스템 (714 내지 714''') 으로부터 단일 정보 패킷 (762'') 을 판독하기 위한 내부적으로 생성된 타이밍 펄스 (732'') 의 2개의 후속하는 상승 에지들 사이의 지속기간은, 슬립핑 주기들 (742, 744 및 756) 이 최소화되는 방식으로 변형될 수 있다.

다음으로, 도 20을 참조하면, 클록 회로 (718) 를 포함하지 않는 전자 디바이스의 일 실시형태에서, 도 15의 메모리 서브시스템의 일 예시적인 변형 (714^iv) 가 도시되어 있다. 도시된 실시형태에서, 메모리 서브시스템 (714^iv) 은 듀얼 포트된 메모리 디바이스 (780) 만을 포함한다. 클록 회로 (718) 없이, 자립형 (stand alone) 메모리 유닛은 2개의 포트들, 즉, 데이터를 판독하기 위한 일 포트 및 데이터를 기입하기 위한 일 포트를 동시에 지원해야 한다. 도 21에 도시된 바와 같이, 예시적으로, 듀얼 포트된 메모리 디바이스 (780) 는 2개의 별개의 전용 메모리 버퍼들 (782 및 784) 을 포함한다. 메모리 버퍼 (782) 는, 원격측정 프로세서 (710) 및 디바이스 기능 프로세서 (706) 양자에 전기적으로 접속되며, 디바이스 기능 프로세서 (706) 에 의한 후속 판독을 위하여 원격측정 프로세서 (710) 에 의해 그 내에 기입된 데이터 및 커맨드들을 저장하도록 구성된다. 또한, 메모리 버퍼 (784) 는 원격측정 프로세서 (710) 및 디바이스 기능 프로세서 (706) 양자에 전기적으로 접속되며, 디바이스 원격측정 프로세서 (710) 에 의한 후속 판독을 위하여 디바이스 기능 프로세서 (706) 에 의해 그내에 기입된 데이터 및 커맨드들을 저장하도록 구성된다. 따라서, 듀얼 포트된 메모리 디바이스 (780) 는, 프로세서들 (706 및 710) 각각의 동작을 서로 별개로 유지하면서, 프로세서들 (706 및 710) 중 어느 하나에 의해 전송된 데이터 패킷들을 저장한다. 프로세서들 (706 및 710) 양자는 동시에 메모리 디바이스 (780) 에 액세스할 수 있으며, 이는, 본 실시형태가 클록 회로 (718) 를 포함하지 않고, 2개의 프로세서들 (706 및 710) 이 자율적으로 및 서로 독립적으로 동작하므로 필요하다. 직렬 인터페이스를 갖는 듀얼 포트된 메모리 디바이스들이 몇몇 실시형태에서 바람직할 수도 있지만, 어느 것도 현재 이용가능하다고 생각되지는 않는다. Cypress 로부터 입수가능한 CV7009V 듀얼 포트 RAM 및 Integrated Device Technology (IDT) 로부터 입수가능한 IDT70T631 256kb 듀얼-포트 RAM 과 같지만 이에 제한되지는 않는, 병렬 버스 인터페이스를 갖는 듀얼 포트된 RAM 디바이스들이 상업적으로 이용가능하다.

다음으로, 도 22를 참조하면, 클록 회로 (718) 를 포함하지 않는 전자 디바이스 (702) 의 일 실시형태에서, 도 15의 메모리 서브시스템의 또 다른 예시적인 실시형태 (714^V) 의 다이어그램이 도시되어 있다. 이러한 실시형태에서, 메모리 서브시스템 (714^V) 은 메모리 프로세서 (786) 및 온-칩 메모리 유닛 (788) 을 포함한다. 도 23에 도시된 바와 같은 또 다른 예시적인 실시형태에서, 메모리 서브시스템 (714^vi) 은 메모리 프로세서 (790) 및 외부 메모리 유닛 (792) 을 포함한다. 어느 경우에서든, 데이터는 프로세서들 (706 및 710) 중 어느 하나에 의해 메모리 프로세서 (786, 790) 에 전송되며, 그 후, 메모리 프로세서 (786, 790) 는 그 데이터를 메모리 유닛 (788, 792) 에 저장한다. 또한, 데이터는 메모리 프로세서 (786, 790) 에 의해 메모리 유닛 (788, 792) 으로부터 판독되며, 그 후, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 중 적절한 프로세서로 전송된다. 메모리 프로세서 (786, 790) 는, 수신된 데이터 및 내부 상태에 기초하여, 데이터가 메모리 유닛 (788, 792) 에 기입되는지 여부 및 기입되는 장소를 결정한다. 통신 방식에 의존하여, 신규한 및 오래된 데이터에 대한 정보는 디바이스 기능 프로세서 (706) 또는 원격측정 프로세서 (710) 에 전송될 수 있거나, 저장된 데이터에 부가될 수 있다. 메모리 프로세서 (786) 및 메모리 (788) 의 예들은 도 17과 관련하여 상기 제공된 바와 동일하며, 메모리 프로세서 (790) 및 메모리 (792) 의 예들은 도 16과 관련하여 상기 제공된 바와 동일하다.

다음으로, 도 24를 참조하면, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이의 정보의 통신을 관리하기 위한 프로세스의 일 예시적인 실시형태의 흐름도가 도시되어 있다. 도시된 프로세스는, 각각, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 내에서 수행되는 2개의 서브-프로세스들 (800 및 802) 을 포함한다. 도 24에 도시된 프로세스는, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이 및 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 정보 교환을 관리한다. 도 24에 도시된 프로세스는, 메모리 서브시스템 (714) 이 그의 기입 상태에 대한 임의의 표시를 제공할 수 없거나 제공하지 않고, 디바이스 기능 프로세서 (706) 또는 원격측정 모듈 (710) 중 어느 것도 메모리 서브시스템 (714) 의 기입 상태를 결정할 수 없거나 결정하지 않는다고 추정한다.

메모리 서브시스템 (714) 을 통해, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이에서 정보 패킷 교환이 발생한다. 디바이스 기능 프로세서 (706) 에 의해 메모리 서브시스템 (714) 과의 정보 교환을 관리하기 위한 서브-프로세스 (800) 는 단계 (804) 에서 시작하며, 여기서, 디바이스 기능 프로세서 (706) 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독한다. 그 후, 단계 (806) 에서, 디바이스 기능 프로세서 (706) 는 단계 (804) 에서 판독된 데이터의 분석을 수행하여, 데이터가 신규한지 여부, 즉, 디바이스 기능 프로세서 (706) 가 정보 패킷내에 포함된 데이터를 이전에 판독했는지 여부를 판정한다. 신규하지 않다면, 디바이스 기능 프로세서 (706) 는 데이터, 예를 들어, 상태 데이터를 메모리 서브시스템 (714) 에 기입할 수도 있거나 기입하지 않을 수도 있으며, 서브-프로세스 (800) 는 단계 (804) 에 역으로 루프 (loop) 한다. 대신에, 단계 (804) 에서 판독된 정보 패킷이 신규한 데이터를 포함한다고 디바이스 기능 프로세서 (706) 가 결정하면, 그 데이터는 단계 (808) 에서 디바이스 기능 프로세서 (706) 에 의해 프로세싱되며, 그 신규한 데이터의 프로세싱에 의해 생성된 임의의 결과들, 예를 들어, 커맨드들 또는 데이터 및/또는 단계 (812) 로부터의 임의의 변경된 데이터는, 단계 (810) 에서 디바이스 기능 프로세서 (706) 에 의해 메모리 서브시스템 (714) 에 기입된다. 대안적으로, 판독된 이전의 패킷의 임의의 결과들, 또는 디바이스 기능 프로세서 기능들의 임의의 결과들, 또는 결과 없음이 단계 (810) 에서 메모리 서브시스템 (714) 에 기입되거나 각각 기입되지 않는다. 디바이스 기능 프로세서 (706) 는, 메모리 서브시스템 (714) 의 동작 타이밍과 독립적으로, 또한 원격측정 프로세서 (710) 의 동작 타이밍과 독립적으로 서브-프로세스 (800) 를 주기적으로 실행한다.

메모리 서브시스템 (714) 를 통하여 원격측정 프로세서 (710) 에 의해 디바이스 기능 프로세서 (706) 와의 정보 교환을 관리하기 위한 서브-프로세스 (802) 는 단계 (814) 에서 시작하며, 여기서, 원격측정 프로세서 (710) 는, 통신 링크 (703) 를 통해 전자 디바이스 (704) 로부터 메시지를 무선 수신하고, 무선 통신 프로토콜 구조로부터 정보 패킷을 추출한다. 그 후, 단계 (816) 에서, 원격측정 프로세서 (710) 는 그 추출된 정보 패킷을 메모리 서브시스템 (714) 에 기입한다. 단계들 (814 및 816) 을 실행할 시에, 원격측정 프로세서 (710) 는 정보 패킷에 포함된 임의의 실질적인 데이터를 판독, 해석 또는 그 데이터에 작동하지 않지만, 대신에, 단지 통신 프로토콜 구조로부터 정보 패킷을 추출하고, 예를 들어, 블루투스

통신 프로토콜 구조로부터 그것을 언패킹 (unpack) 하고, 그 패킷을 메모리 서브시스템 (714) 에 기입한다.

단계 (818) 에서, 원격측정 프로세서 (710) 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독한다. 그 후, 단계 (820) 에서, 원격측정 프로세서 (710) 는 단계 (818) 에서 메모리 서브시스템 (714) 으로부터 판독된 데이터의 분석을 수행하여, 그 데이터가 신규한지 여부, 즉, 원격측정 프로세서 (710) 가 정보 패킷내에 포함된 데이터를 이전에 판독했는지 여부를 판정한다. 단계 (820) 에서, 원격측정 프로세서 (710) 에 의해 취해진 분석이, 정보 패킷내에 포함된 데이터가 신규한지, 즉, 이전에 원격측정 프로세서 (710) 에 의해 판독되지 않았는지 여부만을 판정하며, 그 데이터내에 포함된 임의의 명령들 또는 정보를 해석 또는 그들에 작동하지 않는다는 것을 이해할 것이다. 단계 (820) 에서, 데이터가 신규하지 않다고 원격측정 프로세서 (710) 가 결정하면, 원격측정 프로세서 (710) 는 전자 디바이스 (704) 에 어느 것도 무선 송신하지 않는다. 한편, 단계 (820) 에서, 단계 (818) 에서 메모리 서브시스템 (714) 으로부터 판독된 정보 패킷이 신규한 데이터를 포함한다고 원격측정 프로세서 (710) 가 결정하면, 단계 (822) 에서, 원격측정 프로세서 (710) 는 무선 통신 프로토콜 구조로 그 정보 패킷을 패킹하고, 그 정보 패킷을 전자 디바이스 (704) 에 무선 송신한다.

단계 (806 및 820) 에서, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 는, 각각, 메모리 서브시스템 (714) 으로부터 판독된 정보 패킷내에 포함된 데이터를 분석하여, 그 정보 패킷이 신규한 데이터를 포함하는지 여부를 판정한다. 일 실시형태에서, 이는, 이전에 판독된 정보 패킷과의 비트와이즈 (bitwise) 비교를 구현함으로써 달성되며, 비교된 패킷들 중 적어도 하나의 비트가 상이하면, 정보 패킷은 신규한 것으로 간주된다. 일 대안적인 실시형태에서, 정보 패킷의 헤더는 카운트 값, 랜덤한 비트들의 세트 또는 플래그를 포함할 수도 있으며, 이러한 실시형태에서, 모듈들 (706, 710) 은, 그 카운트 값 또는 랜덤한 비트들의 세트가 이전의 정보 패킷의 것 또는 것들과 상이한지 여부 또는 그 플래그가 셋팅되거나 클리어됐는지 여부를 판정하기 위해 헤더를 분석함으로써, 정보 패킷이 신규한 데이터를 포함하는지 여부를 판정하도록 구성될 수도 있다. 당업자는, 정보 패킷이 신규한 데이터를 포함하는지 여부를 판정하기 위한 다른 종래의 기술들을 인식할 것이며, 임의의 그러한 다른 기술들은 본 발명에 의해 고려된다. 임의의 경우에서, 도 24의 프로세스의 설명에서 메모리 서브시스템 (714) 에 대한 임의의 참조들은, 일반적으로, 메모리 서브시스템 (714) 및/또는 여기에 설명되고 도시된 메모리 서브시스템 실시형태들 (714' 내지 714^vi) 중 임의의 하나 이상을 지칭할 수도 있다.

다음으로, 도 25를 참조하면, 도 15 내지 도 23 에 도시된 실시형태들 중 임의의 실시형태에서, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이의 정보의 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도가 도시되어 있다. 도시된 프로세스는, 각각, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 내에서 수행되는 2개의 서브-프로세스들 (800' 및 802') 을 포함한다. 도 24에 도시된 프로세스에서와 같이, 도 25에 도시된 프로세스는, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이 및 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 정보 교환을 관리한다. 그러나, 도 24에 도시된 프로세스와는 달리, 도 25에 도시된 프로세스는, 메모리 서브시스템 (714) 이 그의 판독 상태에 대한 표시를 제공하거나 제공할 수 있고/있거나, 디바이스 기능 프로세서 (706) 또는 원격측정 모듈 (710) 중 어느 하나가 메모리 서브시스템 (714) 의 기입 상태를 결정하거나 결정할 수 있다고 추정한다. 서브-프로세스들 (800' 및 802') 의 다양한 단계들은, 서브-프로세스들 (800' 및 802') 에서, 서브-프로세스들 (800 및 802) 의 단계들이 다소 재배열되었다는 점을 제외하고, 서브-프로세스들 (800 및 802) 의 단계들과 동일하다. 임의의 경우에서, 서브-프로세스들 (800 및 802) 의 동일한 단계들을 식별하기 위해 서브-프로세스들 (800' 및 802') 에서 동일한 참조 부호들이 사용된다.

메모리 서브시스템 (714) 과의 정보 교환을 디바이스 기능 프로세서 (706) 에 의해 관리하기 위한 서브-프로세스 (800') 는 단계 (806) 에서 시작하며, 여기서, 디바이스 기능 프로세서 (706) 는 메모리 서브시스템 (714) 의 기입 상태를 체크한다. 단계 (806) 를 최종적으로 실행한 이후 메모리 서브시스템 (714) 에 신규한 데이터가 기입되지 않았다고 단계 (806) 에서 체크된 기입 상태가 나타내면, 서브-프로세스 (800') 는 기입 상태가 변할 때까지 단계 (806) 를 재실행하도록 루프백한다 (loop back). 원격측정 프로세서 (710) 에 의해 신규한 데이터가 메모리 서브시스템 (714) 에 기입되었다고 단계 (806) 에서 체크된 기입 상태가 나타내면 및 나타낼 경우, 서브-프로세스 (800') 는 단계 (804) 로 진행하며, 여기서, 디바이스 기능 프로세서 (706) 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독한다. 그 후, 단계 (808) 에서, 판독된 데이터는 디바이스 기능 프로세서 (706) 에 의해 프로세싱되며, 그 신규한 데이터의 프로세싱에 의해 생성된 임의의 결과들, 예를 들어, 커맨드들 또는 데이터 및/또는 단계 (812) 로부터의 임의의 변경된 데이터는, 단계 (810) 에서 디바이스 기능 프로세서 (706) 에 의해 메모리 서브시스템 (714) 에 기입된다. 디바이스 기능 프로세서 (706) 는, 메모리 서브시스템 (714) 의 동작 타이밍과 독립적으로, 또한 원격측정 프로세서 (710) 의 동작 타이밍과 독립적으로 서브-프로세스 (800) 를 주기적으로 실행한다.

메모리 서브시스템 (714) 을 통한 디바이스 기능 프로세서 (706) 와의 정보 교환을 원격측정 프로세서 (710) 에 의해 관리하기 위한 서브-프로세스 (802') 는 단계 (814) 에서 시작하며, 여기서, 원격측정 프로세서 (710) 는, 통신 링크 (703) 를 통해 전자 디바이스 (704) 로부터 메시지를 무선 수신하고, 무선 통신 프로토콜 구조로부터 정보 패킷을 추출한다. 그 후, 단계 (816) 에서, 원격측정 프로세서 (710) 는 그 추출된 정보 패킷을 메모리 서브시스템 (714) 에 기입한다. 또한, 단계들 (814 및 816) 을 실행할 시에, 원격측정 프로세서 (710) 는 정보 패킷에 포함된 임의의 실질적인 데이터를 판독, 해석 또는 그 데이터에 작동하지 않지만, 대신에, 단지 통신 프로토콜 구조로부터 정보 패킷을 추출하고, 예를 들어, 블루투스

통신 프로토콜 구조로부터 그것을 언패킹하고, 그 패킷을 메모리 서브시스템 (714) 에 기입한다.

단계 (820) 에서, 원격측정 프로세서 (710) 는 메모리 서브시스템 (714) 의 기입 상태를 체크한다. 단계 (820) 를 최종적으로 실행한 이후 메모리 서브시스템 (714) 에 신규한 데이터가 기입되지 않았다고 단계 (820) 에서 체크된 기입 상태가 나타내면, 서브-프로세스 (802') 는 기입 상태가 변할 때까지 단계 (820) 를 재실행하도록 루프백한다. 디바이스 기능 프로세서 (706) 에 의해 신규한 데이터가 메모리 서브시스템 (714) 에 기입되었다고 단계 (820) 에서 체크된 기입 상태가 나타내면 및 나타낼 경우, 서브-프로세스 (802') 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독하기 위해 단계 (818) 로 진행한다. 그 후, 단계 (822) 에서, 원격측정 프로세서 (710) 는 무선 통신 프로토콜 구조로 정보 패킷을 패킹하고, 그 정보 패킷을 전자 디바이스 (704) 로 무선 송신한다. 도 25의 프로세스의 설명에서 메모리 서브시스템 (714) 에 대한 임의의 참조들이, 일반적으로, 메모리 서브시스템 (714) 및/또는 여기에 설명되고 도시된 메모리 서브시스템 실시형태들 (714' 내지 714^vi) 중 임의의 하나 이상을 지칭할 수도 있다는 것을 이해할 것이다.

다음으로, 도 26을 참조하면, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이의 정보의 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도가 도시되어 있다. 도시된 프로세스는, 각각, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 내에서 실행되는 2개의 서브프로세스들 (900 및 902) 을 포함한다. 도 24에 도시된 프로세스와 같이, 도 26에 도시된 프로세스는, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이 및 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 정보 교환을 관리한다. 서브-프로세스들 (900 및 902) 의 다양한 단계들은, 서브-프로세스들 (900 및 902) 에서, 서브-프로세스들 (800 및 802) 의 단계들이 다소 재배열되고, 데이터 변경 단계 (812) 가 기입할 데이터 (912) 에 의해 대체되었다는 점을 제외하고 서브-프로세스들 (800 및 802) 의 단계들과 거의 동일하다. 그러나, 도 24에 도시된 프로세스와 달리, 도 26에 도시된 프로세스는, 단계 (806, 906) 를 최종적으로 실행한 이후 신규한 데이터가 메모리 서브시스템 (714) 에 기입되지 않았다고 기입 상태가 단계 (806, 906) 에서 체크하면, 루프백하지 않는다. 그 서브프로세스 (900) 는 단계 (912) 로 진행한다. 단계 (912) 에서, 그 프로세스 (900) 는, 데이터가 메모리 서브시스템 (714) 에 기입될 것인지 여부를 체크한다. 데이터가 메모리 서브시스템 (714) 에 기입되면 및 기입될 경우, 서브프로세스 (900) 는 단계 (910) 로 진행하며, 메모리 서브시스템 (714) 에 정보를 기입하고, 그 후, 단계 (914) 로 진행한다. 정보가 메모리 서브시스템 (714) 에 기입되지 않으면 및 기입되지 않을 경우, 서브프로세스 (900) 는 단계 (914) 로 진행한다. 단계 (914) 에서, 서브프로세스 (900) 는 종료된다.

메모리 서브시스템 (714) 을 통한 디바이스 기능 프로세서 (706) 와의 정보 교환을 원격측정 프로세서 (710) 에 의해 관리하기 위한 서브-프로세스 (902) 는 단계 (916) 에서 시작하며, 여기서, 통신 링크 (703) 를 통해 전자 디바이스 (704) 로부터의 무선 수신된 메시지의, 그리고, 무선 통신 프로토콜 구조로부터 추출된 정보 패킷이 디바이스 기능 프로세서와 교환되는지 여부를 원격측정 프로세서 (710) 가 체크한다. 정보가 교환될 경우 및 교환되면, 프로세스 (902) 는 단계 (918) 로 진행한다. 그 후, 단계 (918) 에서, 원격측정 프로세서 (710) 는 그 추출된 정보 패킷을 메모리 서브시스템 (714) 에 기입한다. 또한, 단계들 (916 및 918) 을 실행할 시에, 원격측정 프로세서 (710) 는 정보 패킷에 포함된 임의의 실질적인 데이터를 판독, 해석 또는 그 데이터에 작동하지 않지만, 대신에, 단지 통신 프로토콜 구조로부터 정보 패킷을 추출하고, 예를 들어, 블루투스

통신 프로토콜 구조로부터 그것을 언패킹하고, 그 패킷을 메모리 서브시스템 (714) 에 기입한다.

단계 (920) 에서, 원격측정 프로세서 (710) 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독한다. 그 후, 단계 (922) 에서, 원격측정 프로세서 (710) 는, 단계 (920) 에서 메모리 서브시스템 (714) 으로부터 판독된 데이터의 분석을 수행하여, 데이터가 신규한지 여부, 즉, 원격측정 프로세서 (720) 가 정보 패킷내에 포함된 데이터를 이전에 판독했는지 여부를 판정한다. 단계 (922) 에서, 원격측정 프로세서 (710) 에 의해 취해진 분석이, 정보 패킷내에 포함된 데이터가 신규한지, 즉, 이전에 원격측정 프로세서 (710) 에 의해 판독되지 않았는지 여부만을 판정하며, 그 데이터내에 포함된 임의의 명령들 또는 정보를 해석 또는 그들에 작동하지 않는다는 것을 이해할 것이다. 단계 (922) 에서, 데이터가 신규하지 않다고 원격측정 프로세서 (710) 가 결정하면, 원격측정 프로세서 (710) 는 전자 디바이스 (704) 에 어느 것도 무선 송신하지 않으며, 프로세스 (902) 는 단계 (926) 로 진행한다. 한편, 단계 (922) 에서, 단계 (920) 에서 메모리 서브시스템 (714) 으로부터 판독된 정보 패킷이 신규한 데이터를 포함한다고 원격측정 프로세서 (710) 가 결정하면, 단계 (924) 에서, 원격측정 프로세서 (710) 는 무선 통신 프로토콜 구조로 그 정보 패킷을 패킹하고, 그 정보 패킷을 전자 디바이스 (704) 에 무선 송신한다. 그 후, 프로세스 (902) 는 단계 (926) 로 진행한다. 단계 (926) 에서, 서브프로세스 (902) 는 종료된다.

다음으로, 도 27을 참조하면, 도 15 내지 도 23에 도시된 실시형태들 중 임의의 실시형태에서, 디바이스 기능 프로세서 (706) 와 원격측정 프로세서 (710) 사이의 정보의 통신을 관리하기 위한 프로세스의 또 다른 예시적인 실시형태의 흐름도가 도시되어 있다. 도시된 프로세스는, 각각, 디바이스 기능 프로세서 (706) 및 원격측정 프로세서 (710) 내에서 실행되는 2개의 서브프로세스들 (900' 및 902') 을 포함한다. 도 26에 도시된 프로세스와 같이, 도 27에 도시된 프로세스는, 디바이스 기능 프로세서 (706) 와 메모리 서브시스템 (714) 사이 및 원격측정 프로세서 (710) 와 메모리 서브시스템 (714) 사이의 정보 교환을 관리한다. 그러나, 도 26에 도시된 프로세스와 달리, 도 27에 도시된 프로세스는, 메모리 서브시스템 (714) 이 그의 기입 상태에 대한 표시를 제공할 수 있거나 제공하고/하거나, 디바이스 기능 프로세서 (706) 또는 원격측정 모듈 (710) 중 어느 하나가 메모리 서브시스템 (714) 의 기입 상태를 결정할 수 있거나 결정한다고 추정한다. 서브-프로세스들 (900' 및 902') 의 다양한 단계들은, 서브-프로세스들 (900' 및 902') 에서, 서브-프로세스들 (900 및 902) 의 단계들이 다소 재배열되었다는 점을 제외하고, 서브-프로세스들 (900 및 902) 의 단계들과 동일하다. 임의의 경우에서, 서브-프로세스들 (900 및 902) 의 동일한 단계들을 식별하기 위해 서브-프로세스들 (900' 및 902') 에서 동일한 참조 부호들이 사용된다.

메모리 서브시스템 (714) 과의 정보 교환을 디바이스 기능 프로세서 (706) 에 의해 관리하기 위한 서브-프로세스 (900') 는 단계 (906) 에서 시작하며, 여기서, 디바이스 기능 프로세서 (706) 는 메모리 서브시스템 (714) 의 기입 상태를 체크한다. 단계 (906) 를 최종적으로 실행한 이후 메모리 서브시스템 (714) 에 신규한 데이터가 기입되지 않았다고 단계 (906) 에서 체크된 기입 상태가 나타내면, 서브-프로세스 (900') 는 단계 (912) 로 진행한다. 원격측정 프로세서 (710) 에 의해 메모리 서브시스템 (714) 에 신규한 데이터가 기입된다고 단계 (906) 에서 체크된 기입 상태가 나타내면, 서브-프로세스 (900') 는 단계 (904) 로 진행하며, 여기서, 디바이스 기능 프로세서 (706) 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독한다. 그 후, 단계 (908) 에서, 판독된 데이터는 디바이스 기능 프로세서 (706) 에 의해 프로세싱되며, 그 신규한 데이터의 프로세싱에 의해 생성된 임의의 결과들, 예를 들어, 커맨드들 또는 데이터 및/또는 단계 (908) 로부터의 임의의 변경된 데이터는, 단계 (910) 에서 디바이스 기능 프로세서 (706) 에 의해 메모리 서브시스템 (714) 에 기입된다. 디바이스 기능 프로세서 (706) 는, 메모리 서브시스템 (714) 의 동작 타이밍과 독립적으로, 또한 원격측정 프로세서 (710) 의 동작 타이밍과 독립적으로 서브-프로세스 (900') 를 주기적으로 실행한다.

메모리 서브시스템 (714) 을 통한 디바이스 기능 프로세서 (706) 와의 정보 교환을 원격측정 프로세서 (710) 에 의해 관리하기 위한 서브-프로세스 (902') 는 단계 (916) 에서 시작하며, 여기서, 통신 링크 (703) 를 통해 전자 디바이스 (704) 로부터의 무선 수신된 메시지의, 그리고, 무선 통신 프로토콜 구조로부터 추출된 정보 패킷이 디바이스 기능 프로세서와 교환되는지 여부를 원격측정 프로세스 (710) 가 체크한다. 정보가 교환될 경우 및 교환되면, 프로세스 (902') 는 단계 (918) 로 진행한다. 그 후, 단계 (918) 에서, 원격측정 프로세서 (710) 는 그 추출된 정보 패킷을 메모리 서브시스템 (714) 에 기입한다. 또한, 단계들 (916 및 918) 을 실행할 시에, 원격측정 프로세서 (710) 는 정보 패킷에 포함된 임의의 실질적인 데이터를 판독, 해석 또는 그 데이터에 작동하지 않지만, 대신에, 단지 통신 프로토콜 구조로부터 정보 패킷을 추출하고, 예를 들어, 블루투스

통신 프로토콜 구조로부터 그것을 언패킹하고, 그 패킷을 메모리 서브시스템 (714) 에 기입한다.

단계 (922) 에서, 원격측정 프로세서 (710) 는 메모리 서브시스템 (714) 의 기입 상태를 체크한다. 단계 (922) 를 최종적으로 실행한 이후 메모리 서브시스템 (714) 에 신규한 데이터가 기입되지 않았다고 단계 (922) 에서 체크된 기입 상태가 나타내면, 서브-프로세스 (902') 는 단계 (926) 로 진행한다. 디바이스 기능 프로세서 (706) 에 의해 신규한 데이터가 메모리 서브시스템 (714) 에 기입되었다고 단계 (922) 에서 체크된 기입 상태가 나타내면 및 나타낼 경우, 서브-프로세스 (902') 는 메모리 서브시스템 (714) 으로부터 정보 패킷의 형태로 데이터를 판독하기 위해 단계 (920) 로 진행한다. 그 후, 단계 (924) 에서, 원격측정 프로세서 (710) 는 무선 통신 프로토콜 구조로 정보 패킷을 패킹하고, 그 정보 패킷을 전자 디바이스 (704) 로 무선 송신한다. 도 27의 프로세스의 설명에서 메모리 서브시스템 (714) 에 대한 임의의 참조들이, 일반적으로, 메모리 서브시스템 (714) 및/또는 여기에 설명되고 도시된 메모리 서브시스템 실시형태들 (714' 내지 714^vi) 중 임의의 하나 이상을 지칭할 수도 있다는 것을 이해할 것이다.

일 예시적인 실시형태에서, 메모리 서브시스템 (714) 의 기입 상태는, 메모리 서브시스템 (714) 에 기입되는 각각의 정보 패킷에 헤더를 포함시키고, 그 헤더에 기입 상태 플래그, 예를 들어, 그 헤더의 하나 이상의 비트들을 포함시킴으로써 생성될 수도 있다. 메모리 서브시스템 (714) 로의 신규한 정보 패킷의 기입에서, 신규한 정보 패킷을 메모리 서브시스템 (714) 에 기입하는 디바이스 기능 프로세서 (706) 또는 원격측정 프로세서 (710) 중 하나에 의해 기입 상태 플래그 또는 비트가 셋팅 또는 리셋된다. 후속하여, 메모리 서브시스템 (714) 내의 정보 패킷이 신규한지 여부를 체크하기 위해, 프로세서 (706 또는 710) 는, 메모리 서브시스템 (714) 에 상주하는 정보 패킷의 헤더의 기입 플래그 또는 비트만을 체크할 필요가 있다. 프로세서 (706 또는 710) 가 메모리 서브시스템 (714) 내의 정보 패킷을 판독할 경우, 프로세서 (706 또는 710) 는 기입 플래그 또는 비트의 기입 상태를 변경하여, 예를 들어, 기입 플래그 또는 비트를 리셋 또는 셋팅하여, 그에 의해, 판독된 것으로서 정보 패킷을 마킹한다.

또 다른 예시적인 실시형태에서, 메모리 서브시스템 (714) 의 기입 상태는, 정보 패킷을 판독한 이후 그 정보 패킷을 메모리 서브시스템 (714) 으로부터 삭제함으로써 생성될 수도 있다. 이것은, 정보 패킷의 헤더내에 포함된 삭제 플래그 또는 비트의 상태를 셋팅, 리셋 또는 변경시키거나, 모든 헤더 비트들 및/또는 모든 데이터 비트들을 소정이 코드, 예를 들어, 모두 제로, 모두 1, 등으로 셋팅함으로써 달성될 수도 있다.

또 다른 예시적인 실시형태에서, 메모리 서브시스템 (714) 의 기입 상태는, 메모리 서브시스템 (714) 내의 특정된 위치에 플래그 테이블을 저장함으로써 생성될 수도 있다. 프로세서 (706 또는 710) 중 어느 하나에 의해 신규한 정보 패킷이 메모리 서브시스템 (714) 에 기입될 경우, 그 프로세서는 플래그 테이블내의 신규한 데이터 플래그를 신규로 셋팅한다. 정보 패킷을 판독한 이후, 그에 따라, 프로세서 (706 또는 710) 는, 신규한 데이터 플래그를 판독으로 셋팅한다. 따라서, 메모리 서브시스템 (714) 이 신규한 정보 패킷을 포함하는지 여부를 체크하기 위해, 프로세서 (706 또는 710) 는 그 패킷이 아니라 플래그 테이블을 조사할 필요가 있다. 정보 패킷이 신규하다고 플래그 테이블이 나타내는 경우에만 정보 패킷이 액세스된다. 메모리 프로세서를 포함하는 메모리 서브시스템 (714) 의 실시형태에서, 플래그 테이블은, 메모리 프로세서의 메모리, 온-칩 메모리 또는 외부 메모리에 저장될 수도 있으며, 임의의 경우에서, 플래그 테이블은 메모리 프로세서에 의해 셋팅 및 클리어될 수도 있다.

본 발명이 상기 도면들 및 설명에서 상세히 예시되고 설명되었지만, 그것은 특성에서의 제한이 아니라 예시적인 것으로서 고려될 것이며, 본 발명의 예시적인 실시형태들만이 도시되고 설명되었고, 본 발명의 사상내에 존재하는 모든 변경들 및 변형들이 보호될 필요가 있다는 것을 이해할 것이다.

Claims (17)

1. 다른 전자 디바이스와 무선 통신하는 전자 디바이스로서,
   상기 전자 디바이스에만 관련된 동작들이 아니라 상기 다른 전자 디바이스와의 무선 통신만을 제어하도록 구성된 제 1 프로세서,
   상기 다른 전자 디바이스와의 무선 통신이 아니라 상기 전자 디바이스에만 관련된 동작들을 제어하도록 구성된 제 2 프로세서, 및
   상기 제 1 프로세서와 상기 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함하며,
   상기 제 1 프로세서 및 상기 제 2 프로세서 각각은, 상기 제 1 프로세서 및 상기 제 2 프로세서 중 다른 프로세서에 의한 상기 메모리 디바이스와의 정보 교환과 별개로 및 독립적으로 상기 메모리 디바이스와 정보를 교환하도록 구성되는, 전자 디바이스.
2. 제 1 항에 있어서,
   상기 제 1 프로세서와 상기 메모리 디바이스 사이에 전기적으로 접속되는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 1 인터페이스를 더 포함하며,
   상기 제 1 프로세서는, 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스를 통해, 상기 다른 전자 디바이스로부터 무선 수신된 정보를 상기 메모리 디바이스에 전송하고, 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스를 통해, 상기 다른 전자 디바이스로 무선 통신될 정보를 상기 메모리 디바이스로부터 검색하도록 구성되는, 전자 디바이스.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 제 2 프로세서와 상기 메모리 디바이스 사이에 전기적으로 접속되는, 동기식 인터페이스 및 비동기식 인터페이스 중 제 2 인터페이스를 더 포함하며,
   상기 제 2 프로세서는, 상기 다른 전자 디바이스로부터 무선 수신되고 상기 제 1 프로세서에 의해 상기 메모리 디바이스로 전송되는 정보를 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 2 인터페이스를 통해 상기 메모리 디바이스로부터 검색하고, 상기 제 1 프로세서에 의해 상기 다른 전자 디바이스로 무선 통신될 정보를 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 2 인터페이스를 통해 상기 메모리 디바이스로 전송하도록 구성되는, 전자 디바이스.
4. 제 3 항에 있어서,
   상기 메모리 디바이스는, 상기 제 2 프로세서에 의해 상기 메모리 디바이스로 전송되고, 상기 제 1 프로세서에 의해 상기 다른 전자 디바이스로 무선 통신될 정보를 저장하도록 구성되며, 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스 및 상기 제 2 인터페이스와 데이터 통신하는 아웃바운드 버퍼 (outbound buffer) 를 포함하는, 전자 디바이스.
5. 제 3 항 또는 제 4 항에 있어서,
   상기 메모리 디바이스는, 상기 다른 전자 디바이스로부터 무선 수신되고 상기 제 1 프로세서에 의해 상기 메모리 디바이스로 전송되고, 상기 제 2 프로세서에 의해 상기 메모리 디바이스로부터 검색될 정보를 저장하도록 구성되며, 상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스 및 상기 제 2 인터페이스와 데이터 통신하는 인바운드 버퍼 (inbound buffer) 를 포함하는, 전자 디바이스.
6. 제 5 항에 있어서,
   상기 제 1 프로세서는, 상기 아웃바운드 버퍼로부터 검색된 정보를 무선 통신 프로토콜의 구조에 포함시키며, 그 후, 상기 무선 통신 프로토콜을 사용하여 상기 다른 전자 디바이스로 상기 포함된 정보를 무선 송신하도록 구성되는, 전자 디바이스.
7. 제 5 항 또는 제 6 항에 있어서,
   상기 제 1 프로세서는, 무선 통신 프로토콜의 구조에 포함된 정보를 상기 다른 전자 디바이스로부터 무선 수신하고, 상기 무선 통신 프로토콜의 구조로부터 상기 정보를 분리시키며, 그 후, 상기 메모리 디바이스의 인바운드 버퍼에 상기 분리된 정보를 전송하도록 구성되는, 전자 디바이스.
8. 제 6 항 또는 제 7 항에 있어서,
   상기 무선 통신 프로토콜은 무선 주파수 (RF) 통신 프로토콜인, 전자 디바이스.
9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
   상기 제 2 프로세서는, 상기 제 1 프로세서의 동작에 대해 비동기적으로, 상기 메모리 디바이스의 아웃바운드 버퍼의 상태를 요청함으로써 상기 메모리 디바이스에 정보를 전송하고, 상기 아웃바운드 버퍼가 풀 (full) 이 아니라고 상기 메모리 디바이스가 나타낼 경우에만 상기 메모리 디바이스에 정보를 전송하며, 상기 아웃바운드 버퍼가 풀이라고 나타낼 경우, 상기 제 1 프로세서의 동작에 대해 비동기적으로, 상기 메모리 디바이스의 아웃바운드 버퍼의 상태를 다시 요청하기 전에 일 시간 주기 동안 대기하도록 구성되는, 전자 디바이스.
10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 프로세서는, 상기 제 1 프로세서의 동작에 대해 비동기적으로 및 주기적으로, 상기 메모리 디바이스의 인바운드 버퍼의 상태를 요청함으로써, 상기 다른 전자 디바이스로부터 무선 수신되고, 상기 제 1 프로세서에 의해 상기 메모리 디바이스로 전송되는 정보를 상기 메모리 디바이스로부터 검색하도록 구성되며, 또한, 상기 인바운드 버퍼가 정보를 포함한다고 상기 메모리 디바이스가 나타내는 경우에만 상기 메모리 디바이스의 인바운드 버퍼로부터 정보를 검색하고, 상기 인바운드 버퍼가 정보를 포함하지 않는다고 나타낼 경우, 상기 제 2 프로세서의 동작에 대해 비동기적으로 및 주기적으로, 인바운드 버퍼의 상태를 계속 요청하도록 구성되는, 전자 디바이스.
11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스는 CTS (clear to send) 신호 라인을 포함하는 비동기식 인터페이스이며,
    상기 제 1 프로세서는, 상기 제 1 프로세서가 데이터를 요청할 때마다 상기 CTS 신호 라인을 활성화시키고, 상기 제 1 프로세서가 데이터를 요청하지 않으면, 상기 CTS 신호 라인을 비활성화시키도록 구성되는, 전자 디바이스.
12. 제 11 항에 있어서,
    상기 제 1 프로세서는, 상기 제 2 프로세서의 동작 및 상기 메모리 디바이스의 동작에 대해 비동기적으로 및 주기적으로, 상기 CTS 신호 라인을 활성화시키고, 상기 아웃바운드 버퍼가 데이터를 포함하는 경우에만 상기 다른 전자 디바이스로 무선 통신될 정보를 상기 아웃바운드 버퍼로부터 검색함으로써, 상기 다른 전자 디바이스로 통신될 정보를 상기 메모리 디바이스로부터 요청하며, 상기 아웃바운드 버퍼가 데이터를 포함하지 않은 경우, 상기 제 2 프로세서의 동작 및 상기 메모리 디바이스의 동작에 대해 비동기적으로 및 주기적으로, 상기 CTS 신호 라인을 계속 활성화시키도록 구성되는, 전자 디바이스.
13. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 동기식 인터페이스 및 비동기식 인터페이스 중 상기 제 1 인터페이스는 RTS (ready to send) 신호 라인을 포함하는 비동기식 인터페이스이며,
    상기 메모리 디바이스는, 인바운드 버퍼가 풀이 아닐 때마다 상기 RTS 신호 라인을 활성화시키고, 인바운드 버퍼가 풀이면, 상기 RTS 신호 라인을 비활성화시키도록 구성되는, 전자 디바이스.
14. 제 13 항에 있어서,
    상기 제 1 프로세서는, 상기 제 2 프로세서의 동작 및 상기 메모리 디바이스의 동작에 대해 비동기적으로 및 주기적으로, 상기 RTS 신호 라인을 모니터링하고, 상기 RTS 신호 라인이 활성화되는 경우에만 상기 다른 전자 디바이스로부터 무선 수신된 정보를 상기 메모리 디바이스의 인바운드 버퍼에 전송함으로써, 상기 다른 전자 디바이스로부터 무선 수신된 정보를 상기 메모리 디바이스에 전송하며, 상기 RTS 신호 라인이 활성화되지 않을 경우, 상기 제 2 프로세서의 동작 및 상기 메모리 디바이스의 동작에 대해 비동기적으로 및 주기적으로, 상기 RTS 신호 라인을 계속 모니터링하도록 구성되는, 전자 디바이스.
15. 다른 전자 디바이스와 무선 통신하는 전자 디바이스로서,
    상기 전자 디바이스에만 관련된 동작들이 아니라 상기 다른 전자 디바이스와의 무선 통신만을 제어하도록 구성된 제 1 프로세서,
    상기 다른 전자 디바이스와의 무선 통신이 아니라 상기 전자 디바이스에만 관련된 동작들을 제어하도록 구성된 제 2 프로세서,
    상기 제 1 프로세서 및 상기 제 2 프로세서에 전기적으로 접속된 메모리 디바이스, 및
    상기 제 1 프로세서 및 상기 제 2 프로세서와 별개이고 독립적이며, 상기 제 1 프로세서 및 상기 제 2 프로세서와 상기 메모리 디바이스 사이의 정보의 교환을 제어하는 적어도 하나의 타이밍 신호를 생성하는 클록 회로를 포함하는, 전자 디바이스.
16. 다른 전자 디바이스와의 무선 통신하는 전자 디바이스로서,
    상기 전자 디바이스에만 관련된 동작들을 배재하고, 상기 다른 전자 디바이스와의 무선 통신만을 제어하는 제 1 프로세서,
    상기 다른 전자 디바이스와의 무선 통신을 배제하고, 상기 전자 디바이스에만 관련된 동작들을 제어하는 제 2 프로세서, 및
    상기 제 1 프로세서와 상기 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함하며,
    상기 제 1 프로세서 및 상기 제 2 프로세서 각각은, 서로에 대해 자율적으로 동작하고, 각각, 서로 독립적으로 상기 메모리 디바이스와 정보를 교환하는, 전자 디바이스.
17. 다른 전자 디바이스와 무선 통신하는 전자 디바이스로서,
    상기 전자 디바이스에만 관련된 동작들을 배재하고, 상기 다른 전자 디바이스와의 무선 통신만을 제어하는 제 1 프로세서,
    상기 다른 전자 디바이스와의 무선 통신을 배제하고, 상기 전자 디바이스에만 관련된 동작들을 제어하는 제 2 프로세서, 및
    상기 제 1 프로세서와 상기 제 2 프로세서 사이에 접속된 메모리 디바이스를 포함하며,
    상기 제 1 프로세서 및 상기 제 2 프로세서 각각은, 서로 독립적으로 동작하고, 각각, 상기 메모리 디바이스와 정보를 교환할 경우, 서로 비동기적으로 동작하는, 전자 디바이스.

Images