KR20100048685A - Printed circuit board and the method of manufacturing thereof - Google Patents

Printed circuit board and the method of manufacturing thereof Download PDF

Info

Publication number
KR20100048685A
KR20100048685A KR1020080107956A KR20080107956A KR20100048685A KR 20100048685 A KR20100048685 A KR 20100048685A KR 1020080107956 A KR1020080107956 A KR 1020080107956A KR 20080107956 A KR20080107956 A KR 20080107956A KR 20100048685 A KR20100048685 A KR 20100048685A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
rigid
metal alloy
layer
Prior art date
Application number
KR1020080107956A
Other languages
Korean (ko)
Inventor
조석현
최영식
류창섭
안진용
고영관
황순옥
김진호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080107956A priority Critical patent/KR20100048685A/en
Publication of KR20100048685A publication Critical patent/KR20100048685A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to reduce processing costs by eliminating a process of attaching or removing a carrier film. CONSTITUTION: A printed circuit board comprises a first insulation layer(110), a circuit pattern(100a), and a second insulation layer(130). The circuit pattern is formed in both sides of the first insulation layer. The circuit pattern is made of a metal alloy including at least two among cu, Ni, and Fe. A second insulation layer is laminated in both sides of the first insulation layer including the circuit pattern. A first via-hole(120) is formed inside the first insulation layer. A second via hole(140) is formed inside the second insulation layer.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and the method of manufacturing thereof}Printed circuit board and the method of manufacturing thereof

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 순수한 구리에 비해 강성(stiffness)이 강화된 금속합금층을 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same, and more particularly, to a printed circuit board and a method of manufacturing the same using a metal alloy layer having enhanced stiffness compared to pure copper.

최근 전자제품이 소형화, 고밀도화, 박판화, 패키지화 됨에 따라 인쇄회로기판(Printed Circuit Board)의 박판화 및 미세 패턴화가 진행되고 있다. 이러한 추세를 반영하기 위하여 종래와는 차별화된 인쇄회로기판의 구조 및 제조방법이 요구되는 실정이다.As electronic products become smaller, denser, thinner, and packaged, thinner and finer patterned printed circuit boards are in progress. In order to reflect such a trend, a structure and a manufacturing method of a printed circuit board differentiated from the prior art are required.

즉, 인쇄회로기판의 제조에 있어서, 공정단축 및 이를 통한 원가절감 뿐만 아니라, 차세대 플립칩 인쇄회로기판(Flip-Chip BGA)의 필수조건인 박판화에 대응하기 위해서 두께가 얇으면서도 높은 강성(stiffness), 즉 빳빳함을 갖는 기판 소재에 대한 연구가 활발한 상황이다.That is, in the manufacture of printed circuit board, not only the process shortening and cost reduction through this, but also thinness and high stiffness to cope with the thinning which is an essential condition of the next generation flip-chip BGA. That is, there is an active research on the substrate material having the toughness.

기존에 인쇄회로기판의 강성을 강화하는 방식으로는 절연재에 필러(filler)의 성분을 증가시켜서 강성을 높이거나, 제조 공정에서 휨을 방지하기 위해 캐리어 필름(carrier film)을 부착하여 제작한 후 이를 제거하는 방법을 사용해왔다.Conventionally, the method of strengthening the rigidity of a printed circuit board is to increase the constituents of the filler in the insulating material to increase the rigidity, or to attach and remove the carrier film to prevent bending in the manufacturing process and then remove it. I have used the method.

그러나, 필러(filler)를 많이 넣게 됨에 따라 그 무게와 흡습성이 증가하고, 도금 밀착력이 감소하는 단점이 있으며, 캐리어 필름의 부착 및 제거 등의 추가공정이 발생하여 공정비용이 증가하는 문제점이 있었다.However, as the filler (filler) is put a lot of weight and hygroscopicity, there is a disadvantage that the plating adhesion is reduced, there is a problem that the additional cost, such as the attachment and removal of the carrier film occurs to increase the process cost.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 강성(stiffness)이 강화된 금속합금층을 포함하는 인쇄회로기판을 제조함으로써, 기판의 무게를 가볍게 유지하면서 기판의 강성을 높여 휨을 방지할 수 있고, 캐리어 필름을 부착할 필요가 없어 공정 비용을 낮출 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to manufacture a printed circuit board including a metal alloy layer having stiffness, thereby maintaining the rigidity of the substrate while keeping the weight of the substrate lightly. The present invention provides a printed circuit board and a method of manufacturing the same, which can prevent the warpage and increase the process cost by not attaching a carrier film.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 인쇄회로기판은, 제1 절연층; 상기 제1 절연층의 양면에 형성된 강성이 강화된 회로패턴; 및 상기 강성이 강화된 회로패턴을 포함한 상기 제1 절연층의 양면에 적층된 제2 절연층;을 포함할 수 있다.A printed circuit board according to a first embodiment of the present invention for achieving the above object, the first insulating layer; A rigid circuit pattern formed on both surfaces of the first insulating layer; And a second insulating layer laminated on both surfaces of the first insulating layer including the circuit pattern having the enhanced rigidity.

여기서, 상기 강성이 강화된 회로패턴은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어질 수 있다.Here, the rigid circuit pattern may be made of a metal alloy containing any two of Cu, Ni and Fe.

또한, 상기 제1 절연층의 일부분에 관통 형성되어 상기 제1 절연층의 양면에 형성된 상기 강성이 강화된 회로패턴 간을 전기적으로 연결시키는 제1 비아;를 더 포함할 수 있다.The semiconductor device may further include a first via formed through a portion of the first insulating layer to electrically connect the stiffened circuit patterns formed on both surfaces of the first insulating layer.

또한, 상기 제2 절연층의 일부분에 관통 형성되어 상기 강성이 강화된 회로패턴과 전기적으로 연결된 제2 비아; 및 상기 제2 절연층 상에 형성되어 상기 제2 비아와 전기적으로 연결된 회로패턴;을 더 포함할 수 있다.In addition, a second via formed through a portion of the second insulating layer and electrically connected to the rigid circuit pattern; And a circuit pattern formed on the second insulating layer and electrically connected to the second via.

또한, 상기 제2 절연층 상에 형성되어 상기 제2 비아와 전기적으로 연결된 회로패턴은, 구리 또는 강성이 강화된 금속합금으로 이루어질 수 있으며, 이때 상기 강성이 강화된 금속합금은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어질 수 있다.In addition, the circuit pattern formed on the second insulating layer and electrically connected to the second via may be made of copper or a rigid metal alloy, wherein the rigid metal alloy is formed of Cu, Ni, and the like. It may be made of a metal alloy containing any two of Fe.

또한, 상기 제1 절연층 및 상기 제2 절연층은 ABF(Ajinomoto Build-up Film) 또는 프리프레그로 이루어질 수 있다.In addition, the first insulating layer and the second insulating layer may be made of Ajinomoto build-up film (ABF) or prepreg.

상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 인쇄회로기판은, 제1 절연층; 상기 제1 절연층의 하면에 형성된 강성이 강화된 회로패턴; 및 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 형성된 제2 절연층;을 포함할 수 있다.A printed circuit board according to a second embodiment of the present invention for achieving the above object, the first insulating layer; A rigid circuit pattern formed on the bottom surface of the first insulating layer; And a second insulating layer formed on a lower surface of the first insulating layer on which the rigid circuit circuit pattern is formed.

여기서, 상기 강성이 강화된 회로패턴은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어질 수 있다.Here, the rigid circuit pattern may be made of a metal alloy containing any two of Cu, Ni and Fe.

또한, 상기 제1 절연층 및 상기 제2 절연층의 일부분에 관통 형성되어 상기 강성이 강화된 회로패턴과 전기적으로 연결된 제1 비아; 및 상기 제1 절연층 및 상기 제2 절연층 상에 형성되어 상기 제1 비아와 전기적으로 연결된 회로패턴;을 더 포함할 수 있다.In addition, a first via formed through a portion of the first insulating layer and the second insulating layer and electrically connected to the circuit pattern having the enhanced rigidity; And a circuit pattern formed on the first insulating layer and the second insulating layer and electrically connected to the first via.

또한, 상기 제1 절연층 및 상기 제2 절연층 상에 형성되어 상기 제1 비아와 전기적으로 연결된 회로패턴은, 구리 또는 강성이 강화된 금속합금으로 이루어질 수 있다.In addition, the circuit pattern formed on the first insulating layer and the second insulating layer and electrically connected to the first via may be made of copper or a rigid metal alloy.

그리고, 상기 목적을 달성하기 위한 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조방법은, 제1 절연층의 양면에 강성이 강화된 금속합금층을 적층하는 단계; 상기 강성이 강화된 금속합금층의 일부를 제거하여 강성이 강화된 회로패턴을 형성하는 단계; 및 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 양면에 제2 절연층을 적층하는 단계;를 포함할 수 있다.In addition, the method of manufacturing a printed circuit board according to the first embodiment of the present invention for achieving the above object comprises the steps of: laminating a rigid metal alloy layer on both sides of the first insulating layer; Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern; And laminating a second insulating layer on both surfaces of the first insulating layer on which the rigid circuit pattern is enhanced.

여기서, 상기 강성이 강화된 금속합금층은 Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어질 수 있다.Here, the rigid metal alloy layer may be made of a metal alloy containing any two of Cu, Ni and Fe.

또한, 상기 강성이 강화된 회로패턴을 형성하는 단계 이후에, 상기 강성이 강화된 회로패턴을 포함한 상기 제1 절연층의 일부분을 관통하는 제1 비아홀을 형성하는 단계; 및 상기 제1 비아홀 내부를 전도성 물질로 채워 제1 비아를 형성하는 단계;를 더 포함할 수 있다.The method may further include forming a first via hole penetrating a portion of the first insulating layer including the rigid circuit circuit pattern after forming the rigid circuit circuit pattern; And filling the inside of the first via hole with a conductive material to form a first via.

또한, 상기 제2 절연층을 적층하는 단계 이후에, 상기 제2 절연층의 일부분을 관통하여 상기 강성이 강화된 회로패턴의 표면 일부를 노출시키는 제2 비아홀을 형성하는 단계; 상기 제2 비아홀 내부를 전도성 물질로 채워 제2 비아를 형성하는 단계; 및 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로패턴을 형성하는 단계;를 더 포함할 수 있다.In addition, after the stacking of the second insulating layer, forming a second via hole penetrating a portion of the second insulating layer to expose a portion of the surface of the stiffened circuit pattern; Filling the inside of the second via hole with a conductive material to form a second via; And forming a circuit pattern electrically connected to the second via on the second insulating layer.

또한, 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로패턴을 형성하는 단계에서, 상기 회로패턴은 구리 또는 강성이 강화된 금속합금으로 이루어질 수 있다.In addition, in the forming of the circuit pattern electrically connected to the second via on the second insulating layer, the circuit pattern may be made of copper or a rigid metal alloy.

그리고, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 인쇄회로 기판의 제조방법은, 강성이 강화된 금속합금층 상에 제1 절연층을 적층하는 단계; 상기 강성이 강화된 금속합금층의 일부를 제거하여 강성이 강화된 회로패턴을 형성하는 단계; 및 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계;를 포함할 수 있다.In addition, the method of manufacturing a printed circuit board according to the second embodiment of the present invention for achieving the above object comprises the steps of: laminating a first insulating layer on a rigid metal alloy layer; Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern; And stacking a second insulating layer on a lower surface of the first insulating layer on which the rigid circuit circuit pattern is formed.

여기서, 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계 이후에, 상기 제1 절연층 및 상기 제2 절연층의 일부분을 관통하여 상기 강성이 강화된 회로패턴과 전기적으로 연결되는 제1 비아를 형성하는 단계; 및 상기 제1 절연층 및 상기 제2 절연층 상에 상기 제1 비아와 전기적으로 연결되는 회로층을 형성하는 단계;를 더 포함할 수 있다.Here, after the step of laminating a second insulating layer on the lower surface of the first insulating layer on which the circuit pattern with enhanced rigidity is formed, the rigidity is reinforced by passing through the first insulating layer and a portion of the second insulating layer. Forming a first via electrically connected to the circuit pattern; And forming a circuit layer electrically connected to the first via on the first insulating layer and the second insulating layer.

또한, 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 의한 인쇄회로기판의 다른 제조방법은, 강성이 강화된 금속합금층 상에 제1 절연층을 적층하는 단계; 상기 제1 절연층의 일부분을 관통하는 제1 비아를 형성하는 단계; 상기 제1 절연층 상에 상기 제1 비아와 전기적으로 연결되는 회로층을 형성하는 단계; 상기 강성이 강화된 금속합금층의 일부를 제거하여 상기 제1 비아와 전기적으로 연결되는 강성이 강화된 회로패턴을 형성하는 단계; 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계; 상기 제2 절연층의 일부를 관통하는 제2 비아를 형성하는 단계; 및 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로층을 형성하는 단계;를 포함할 수 있다.In addition, another method of manufacturing a printed circuit board according to a second embodiment of the present invention for achieving the above object comprises the steps of: laminating a first insulating layer on a rigid metal alloy layer; Forming a first via penetrating a portion of the first insulating layer; Forming a circuit layer on the first insulating layer, the circuit layer electrically connected to the first via; Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern that is electrically connected to the first via; Stacking a second insulating layer on a lower surface of the first insulating layer on which the rigid circuit pattern is formed; Forming a second via penetrating a portion of the second insulating layer; And forming a circuit layer electrically connected to the second via on the second insulating layer.

이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법에 의하면, 강성(stiffness)이 강화된 금속합금층을 포함하는 인쇄회로기판을 제조함으로써, 인쇄회로기판을 구성하는 절연층에 필러 성분 등을 추가로 넣을 필요가 없어 기판의 무게를 가볍게 유지하면서, 기판의 강성을 높여 휨이나 뒤틀림 현상을 방지할 수 있는 효과가 있다.As described above, according to the printed circuit board and the manufacturing method thereof according to the present invention, by manufacturing a printed circuit board comprising a metal alloy layer with stiffness (stiffness), the filler to the insulating layer constituting the printed circuit board There is no need to add additional components, etc., while maintaining the weight of the substrate lightly, the rigidity of the substrate is increased, thereby preventing warpage or warping.

또한, 본 발명은 절연층의 휨을 방지하기 위한 별도의 캐리어 필름을 부착할 필요가 없어 공정 비용을 낮출 수 있는 장점이 있다.In addition, the present invention does not need to attach a separate carrier film for preventing the bending of the insulating layer has the advantage of lowering the process cost.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.Matters relating to the operational effects including the technical configuration of the printed circuit board and the manufacturing method according to the present invention will be clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

인쇄회로기판의 구조Printed Circuit Board Structure

<제1 실시예><First Embodiment>

도 1을 참조하여 본 발명의 제1 실시예에 따른 인쇄회로기판에 대하여 상세히 설명한다.A printed circuit board according to a first embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of a printed circuit board according to a first embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 인쇄회로기판은, 제 1 절연층(110)과, 상기 제1 절연층(110)의 양면에 형성되며 강성이 강화된 회로패턴(100a), 및 상기 강성이 강화된 회로패턴(110a)을 포함한 상기 제1 절연층(110)의 양면에 적층된 제2 절연층(130)을 포함한다.As shown in FIG. 1, the printed circuit board according to the first exemplary embodiment of the present invention includes a first insulating layer 110 and circuit patterns formed on both surfaces of the first insulating layer 110 and having rigidity. And a second insulating layer 130 stacked on both surfaces of the first insulating layer 110 including the rigidity-reinforced circuit pattern 110a.

상기 제1 절연층(110) 및 제2 절연층(130)으로는 접착력 및 유동성을 갖고 추후 드릴 공정 등에 의해 가공이 가능한 절연 물질, 예컨대 아지노모토(Ajinomoto) 사의 ABF(Ajinomoto Build-up Film), 또는 프리프레그(prepreg) 등을 사용할 수 있다.As the first insulating layer 110 and the second insulating layer 130, an insulating material that can be processed by a drill process or the like with adhesive force and fluidity, such as Ajinomoto Build-up Film (ABF) by Ajinomoto, or Prepreg and the like can be used.

그리고, 상기 강성이 강화된 회로패턴(110a)은 Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금 등으로 이루어질 수 있다. 예컨대, 상기 강성이 강화된 회로패턴(110a)은, Cu 및 Ni을 포함하는 금속합금, Cu 및 Fe를 포함하는 금속합금, 또는 Ni 및 Fe를 포함하는 금속합금 등으로 이루어질 수 있다. 이러한 금속합금들은 순수한 구리에 비해 강성이 우수하여, 인쇄회로기판의 휨 현상을 개선시킬 수 있다.In addition, the rigid circuit pattern 110a may be formed of a metal alloy including two of Cu, Ni, and Fe. For example, the rigid circuit pattern 110a may be formed of a metal alloy including Cu and Ni, a metal alloy including Cu and Fe, or a metal alloy including Ni and Fe. These metal alloys are superior in rigidity to pure copper, thereby improving the warpage of the printed circuit board.

상기 제1 절연층(110)의 내부에는 상기 제1 절연층(110)의 일부분을 관통하는 제1 비아홀(120)이 형성되어 있다.A first via hole 120 penetrating a portion of the first insulating layer 110 is formed in the first insulating layer 110.

상기 제1 비아홀(120)의 내부에는 전도성 물질, 예컨대 구리가 도금되어 제1 비아(120a)가 형성되어 있다. 상기 제1 비아(120a)는, 상기 제1 절연층(110)의 양면에 형성된 상기 강성이 강화된 회로패턴(100a) 간을 전기적으로 연결시킨다.A conductive material, for example, copper is plated in the first via hole 120 to form a first via 120a. The first via 120a electrically connects between the rigid circuit patterns 100a formed on both surfaces of the first insulating layer 110.

그리고, 상기 제2 절연층(130)의 내부에는 상기 제2 절연층(130)의 일부분을 관통하여 상기 강성이 강화된 회로패턴(100a)의 표면 일부를 노출시키는 제2 비아홀(140)이 형성되어 있으며, 상기 제2 비아홀(140)의 내부에는 구리가 도금되어 제 2 비아(140a)가 형성되어 있다.In addition, a second via hole 140 is formed inside the second insulating layer 130 to expose a portion of the surface of the rigid circuit pattern 100a through a portion of the second insulating layer 130. The inside of the second via hole 140 is plated with copper to form a second via 140a.

이러한 제2 비아(140a)가 형성된 상기 제2 절연층(130) 상에는 상기 제2 비아(140a)와 전기적으로 연결되는 회로패턴(150a)이 형성되어 있다.A circuit pattern 150a electrically connected to the second via 140a is formed on the second insulating layer 130 on which the second via 140a is formed.

상기 회로패턴(150a)은, 상기 제1 및 제2 비아(120a,140a)와 동일하게 구리를 사용하여 형성될 수도 있지만, 기판의 강성을 더욱 강화시키기 위해 구리 대신에 상기한 바와 같은 강성이 강화된 금속합금을 사용하여 형성할 수도 있다.The circuit pattern 150a may be formed using copper in the same manner as the first and second vias 120a and 140a, but the stiffness as described above is enhanced instead of copper to further enhance the rigidity of the substrate. It can also be formed using a metal alloy.

상기 회로패턴(150a)을 포함한 상기 제2 절연층(130) 상에는 제3 절연층(160)이 적층되어 있다. 상기 제3 절연층(160)은 ABF(Ajinomoto Build-up Film) 또는 프리프레그(prepreg) 등으로 이루어질 수 있다.A third insulating layer 160 is stacked on the second insulating layer 130 including the circuit pattern 150a. The third insulating layer 160 may be made of Ajinomoto build-up film (ABF) or prepreg.

상기 제3 절연층(160)의 내부에는, 상기 제3 절연층(160)의 일부분을 관통하여 상기 회로패턴(150a)의 표면 일부를 노출시키는 제3 비아홀(170)이 형성되어 있고, 상기 제3 비아홀(170)의 내부에는 구리가 도금되어 제3 비아(170a)가 형성되어 있다.A third via hole 170 is formed in the third insulating layer 160 to penetrate a portion of the third insulating layer 160 to expose a part of the surface of the circuit pattern 150a. Copper is plated inside the third via hole 170 to form a third via 170a.

그리고, 상기 제3 절연층(160) 상에는 상기 제3 비아(170a)와 전기적으로 연결되는 외층 회로층(180)이 형성되어 있다. 상기 외층 회로층(180)는, 구리로 형성될 수도 있으나, 구리 대신에 상기한 바와 같은 강성이 강화된 금속합금으로 형성되어 인쇄회로기판의 강성을 한층 더 강화시킬 수도 있다.In addition, an outer circuit layer 180 is formed on the third insulating layer 160 to be electrically connected to the third via 170a. The outer circuit layer 180 may be formed of copper, but instead of copper, the outer circuit layer 180 may be formed of a rigid metal alloy as described above to further strengthen the rigidity of the printed circuit board.

상술한 바와 같은, 본 발명의 제1 실시예에 따른 인쇄회로기판은, 기판의 중심부에 위치하는 상기 제1 절연층(110)의 양면에, 강성이 강화된 회로패턴(100a)이 형성되어 있으므로, 인쇄회로기판의 강성을 강화시켜 휨이나 뒤틀림을 방지할 수 있는 효과가 있다.As described above, in the printed circuit board according to the first embodiment of the present invention, since the stiffened circuit pattern 100a is formed on both surfaces of the first insulating layer 110 positioned at the center of the substrate. In addition, the rigidity of the printed circuit board can be strengthened to prevent bending or warping.

또한, 상술한 바와 같이 상기 강성이 강화된 금속합금을 기판의 중심부에 위치하는 회로패턴(100a) 뿐만 아니라, 전체 회로층, 즉 내층 회로패턴(150a) 및 외층 회로층(180) 등에도 사용함으로써 인쇄회로기판의 강성을 한층 더 강화시킬 수도 있다.In addition, as described above, the rigid metal alloy is used not only for the circuit pattern 100a located at the center of the substrate but also for the entire circuit layer, that is, the inner circuit pattern 150a and the outer circuit layer 180. The rigidity of the printed circuit board can be further enhanced.

<제2 실시예>Second Embodiment

도 2를 참조하여 본 발명의 제2 실시예에 따른 인쇄회로기판에 대하여 상세히 설명한다.A printed circuit board according to a second embodiment of the present invention will be described in detail with reference to FIG. 2.

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판의 구조를 나타낸 단면도이다.2 is a cross-sectional view illustrating a structure of a printed circuit board according to a second exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 제2 실시예에 따른 인쇄회로기판은, 제1 실시예에 따른 인쇄회로기판과 대부분의 구성이 동일하고, 다만 강성이 강화된 회로패턴(200a)이 제1 절연층(도 1의 도면부호 '110' 참조)의 양면에 형성되는 대신에, 제1 절연층(210)의 일면에 형성되어 있다는 점에서만 제1 실시예와 다르다.As shown in FIG. 2, the printed circuit board according to the second embodiment has the same configuration as that of the printed circuit board according to the first embodiment, except that the rigid circuit pattern 200a has the first insulation. Instead of being formed on both sides of the layer (see reference numeral 110 in FIG. 1), it differs from the first embodiment only in that it is formed on one surface of the first insulating layer 210.

즉, 본 발명의 제2 실시예에 따른 인쇄회로기판은, 제1 절연층(210)과, 상기 제1 절연층(210)의 하면에 형성된 강성이 강화된 회로패턴(200a), 및 상기 강성이 강화된 회로패턴(200a)이 형성된 상기 제1 절연층(210)의 하면에 형성된 제2 절연층(220)을 포함한다.That is, the printed circuit board according to the second exemplary embodiment of the present invention may include a first insulating layer 210, a rigid circuit pattern 200a formed on the bottom surface of the first insulating layer 210, and the rigidity. The second insulating layer 220 is formed on the bottom surface of the first insulating layer 210 on which the reinforced circuit pattern 200a is formed.

상기 제1 절연층(210)과 상기 제2 절연층(220)의 내부에는, 상기 강성이 강 화된 회로패턴(200a)의 표면 일부를 노출시키는 제1 비아홀(230)이 형성되어 있다.A first via hole 230 is formed in the first insulating layer 210 and the second insulating layer 220 to expose a portion of the surface of the rigid circuit pattern 200a.

상기 제1 비아홀(230)의 내부에는 전도성 물질, 예컨대 구리가 도금되어 제1 비아(230a)가 형성되어 있다.A conductive material, for example, copper is plated in the first via hole 230 to form a first via 230a.

그리고, 상기 제1 및 제2 절연층(210,220) 상에는 상기 제1 비아(230a)와 전기적으로 연결되는 회로패턴(240a)이 형성되어 있다.In addition, a circuit pattern 240a electrically connected to the first via 230a is formed on the first and second insulating layers 210 and 220.

상기 회로패턴(240a)은, 상기 제1 비아(230a)와 동일하게 구리를 사용하여 형성될 수도 있지만, 구리 대신에 강성이 강화된 금속합금을 사용하여 형성할 수도 있다. 상기 강성이 강화된 금속합금으로는, 상술한 바와 같이 Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금을 사용할 수 있다.The circuit pattern 240a may be formed using copper in the same manner as the first via 230a, but may be formed using a rigid metal alloy instead of copper. As the metal alloy with enhanced rigidity, a metal alloy including any one of Cu, Ni, and Fe may be used as described above.

상기 회로패턴(240a)을 포함한 상기 제1 및 제2 절연층(210,220) 상에는 제3 절연층(250) 및 제4 절연층(260)이 각각 적층되어 있다.A third insulating layer 250 and a fourth insulating layer 260 are stacked on the first and second insulating layers 210 and 220 including the circuit pattern 240a, respectively.

상기 제3 및 제4 절연층(250,260)의 내부에는, 상기 회로패턴(240a)의 표면 일부를 노출시키는 제2 비아홀(270)이 형성되어 있고, 상기 제2 비아홀(270)의 내부에는 구리가 도금되어 제2 비아(270a)가 형성되어 있다.Second via holes 270 are formed in the third and fourth insulating layers 250 and 260 to expose a portion of the surface of the circuit pattern 240a, and copper is formed in the second via holes 270. The second via 270a is formed by plating.

그리고, 상기 제3 및 제4 절연층(250,260) 상에는 상기 제2 비아(270a)와 전기적으로 연결되는 외층 회로층(280)이 형성되어 있다. 상기 외층 회로층(180)은, 구리 또는 강성이 강화된 금속합금으로 형성될 수 있다.In addition, outer circuit layers 280 electrically connected to the second vias 270a are formed on the third and fourth insulating layers 250 and 260. The outer circuit layer 180 may be formed of copper or a rigid metal alloy.

이러한 본 발명의 제2 실시예에 따른 인쇄회로기판은, 제1 실시예와 동일한 작용 및 효과를 얻을 수 있다.The printed circuit board according to the second embodiment of the present invention can obtain the same operation and effect as the first embodiment.

칩 내장 인쇄회로기판의 제조방법Manufacturing method of chip embedded printed circuit board

<제1 실시예><First Embodiment>

이하, 도 3a 내지 도 3e를 참조하여 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to a first embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3E.

도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.3A to 3E are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 제1 절연층(110)의 양면에 포일(foil) 형태의 강성이 강화된 금속합금층(100)을 적층한다. 상기 제1 절연층(110)으로는 접착력 및 유동성을 갖고 추후 드릴 공정 등에 의해 가공이 가능한 절연 물질, 예컨대 아지노모토(Ajinomoto) 사의 ABF(Ajinomoto Build-up Film), 또는 프리프레그(prepreg) 등을 사용할 수 있다.First, as shown in FIG. 3A, the metal alloy layer 100 having the rigidity of the foil shape is laminated on both surfaces of the first insulating layer 110. As the first insulating layer 110, an insulating material that can be processed by a drill process or the like with adhesive force and fluidity, such as Ajinomoto's ABF (Ajinomoto Build-up Film), or prepreg, may be used. Can be.

그리고, 상기 강성이 강화된 금속합금층(100)은 Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금 등으로 이루어질 수 있다.In addition, the rigid metal alloy layer 100 may be made of a metal alloy including any one of Cu, Ni, and Fe.

여기서, 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법에 따르면 상기 제1 절연층(110)의 양면에, 강성이 강화된 금속합금층(100)을 적층시킴으로써, 상기 제1 절연층(110)이 휘어지는 것을 방지할 수 있다. 따라서, 본 실시예에 따르면 상기 제1 절연층(110)의 일면에 휨 방지를 위한 별도의 캐리어 필름을 부착할 필요가 없어, 상기 캐리어 필름의 부착 및 제거 등에 수반되는 공정 비용을 낮출 수 있는 장점이 있다.Here, according to the method of manufacturing a printed circuit board according to the first embodiment of the present invention, by laminating a rigid metal alloy layer 100 on both sides of the first insulating layer 110, the first insulating layer It is possible to prevent the 110 from bending. Therefore, according to the present exemplary embodiment, there is no need to attach a separate carrier film for preventing warpage on one surface of the first insulating layer 110, thereby reducing the process cost associated with attaching and removing the carrier film. There is this.

다음으로, 도 3b에 도시된 바와 같이, 상기 강성이 강화된 금속합금층(100) 의 일부를 제거하여, 강성이 강화된 회로패턴(100a)을 형성한다.Next, as shown in FIG. 3B, a portion of the rigid metal alloy layer 100 is removed to form a circuit pattern 100a having enhanced rigidity.

그런 다음, 도 3c에 도시된 바와 같이, 상기 강성이 강화된 회로패턴(100a)을 포함한 상기 제1 절연층(110)의 일부분을 관통하는 제1 비아홀(120)을 형성한다. 상기 제1 비아홀(120)은 기계적 드릴링에 의해 형성될 수도 있고, YAG 레이저나 CO2 레이저 등에 의해 형성될 수도 있다.3C, the first via hole 120 penetrating a portion of the first insulating layer 110 including the rigid circuit pattern 100a is formed. The first via hole 120 may be formed by mechanical drilling, or may be formed by a YAG laser, a CO 2 laser, or the like.

그런 후에, 상기 제1 비아홀(120)의 내부를 전도성 물질로 채워 층간 회로를 전기적으로 연결하기 위한 제1 비아(120a)를 형성한다. 상기 제1 비아(120a) 형성을 위한 전도성 물질로서, 전기적 전도성이 우수한 구리를 사용하는 것이 바람직하다.Thereafter, the inside of the first via hole 120 is filled with a conductive material to form a first via 120a for electrically connecting the interlayer circuit. As the conductive material for forming the first via 120a, it is preferable to use copper having excellent electrical conductivity.

그 다음에, 도 3d에 도시된 바와 같이, 상기 제1 비아(120a)가 형성된 상기 제1 절연층(110)의 상부 및 하부에 제2 절연층(130)을 적층한다.Next, as illustrated in FIG. 3D, a second insulating layer 130 is stacked on and under the first insulating layer 110 in which the first via 120a is formed.

다음으로, 상기 제2 절연층(130)의 일부분을 관통하여 상기 강성이 강화된 회로패턴(100a)의 표면 일부를 노출시키는 제2 비아홀(140)을 형성한 다음, 상기 제2 비아홀(140)의 내부를 구리로 도금하여 제2 비아(140a)를 형성한다.Next, a second via hole 140 is formed through the portion of the second insulating layer 130 to expose a portion of the surface of the stiffened circuit pattern 100a and then the second via hole 140. The inside of the plated with copper to form a second via (140a).

그 다음에, 상기 제2 절연층(130) 상에 상기 제2 비아(140a)와 전기적으로 연결되는 회로패턴(150a)을 형성한다. 상기 회로패턴(150a)은, 상술한 바와 같이 구리로 형성할 수도 있으나, 기판의 강성을 더욱 강화시키기 위해 구리 대신에 강성이 강화된 금속합금으로 형성할 수도 있다.Next, a circuit pattern 150a is formed on the second insulating layer 130 to be electrically connected to the second via 140a. The circuit pattern 150a may be formed of copper as described above, but may be formed of a metal alloy having rigidity instead of copper to further strengthen the rigidity of the substrate.

다음으로, 도 3e에 도시된 바와 같이, 상기 회로패턴(150a)이 형성된 상기 제2 절연층(130) 상에 제3 절연층(160)을 적층한 후, 상기 제3 절연층(160)의 일부분을 관통하는 제3 비아홀(170)을 형성한다. 상기 제3 비아홀(170)은 상기 회로패턴(150a)의 표면 일부를 노출시키도록 형성하는 것이 바람직하다.Next, as shown in FIG. 3E, after the third insulating layer 160 is laminated on the second insulating layer 130 on which the circuit pattern 150a is formed, the third insulating layer 160 is formed. A third via hole 170 penetrating a portion is formed. The third via hole 170 may be formed to expose a portion of the surface of the circuit pattern 150a.

그리고 나서, 상기 제3 비아홀(170)의 내부를 구리로 도금하여 제3 비아(170a)를 형성하고, 상기 제3 절연층(160) 상에 상기 제3 비아(170a)와 전기적으로 연결되는 외층 회로층(180)을 형성한다. 여기서, 상기 외층 회로층(180)은 구리로 형성할 수도 있지만, 구리 대신에 강성이 강화된 금속합금을 사용하여 기판의 강성을 한층 더 강화시킬 수도 있다.Then, the inside of the third via hole 170 is plated with copper to form a third via 170a, and an outer layer electrically connected to the third via 170a on the third insulating layer 160. The circuit layer 180 is formed. Here, the outer circuit layer 180 may be formed of copper, but the rigidity of the substrate may be further enhanced by using a rigid metal alloy instead of copper.

상술한 바와 같은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법에 의하면, 상기 제1 절연층(110)의 양면에, 강성이 강화된 금속합금층(100)을 형성함으로써, 인쇄회로기판의 강성을 개선하여 기판의 휨 현상을 방지할 수 있는 효과가 있다.According to the method of manufacturing the printed circuit board according to the first embodiment of the present invention as described above, by forming the rigid metal alloy layer 100 on both sides of the first insulating layer 110, the printed circuit By improving the rigidity of the substrate there is an effect that can prevent the bending of the substrate.

<제2 실시예>Second Embodiment

이하, 도 4a 내지 도 4h를 참조하여 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to a second embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4H.

도 4a 내지 도 4h는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.4A to 4H are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to a second exemplary embodiment of the present invention.

먼저, 도 4a에 도시된 바와 같이, 포일(foil) 형태의 강성이 강화된 금속합금층(200)을 준비한다.First, as shown in FIG. 4A, a metal alloy layer 200 having a rigid rigidity in the form of a foil is prepared.

그런 다음, 도 4b에 도시된 바와 같이, 상기 강성이 강화된 금속합금층(200) 상부에 제1 절연층(210)을 적층한다. 상기 제1 절연층(210)은 ABF(Ajinomoto Build-up Film), 또는 프리프레그(prepreg) 등으로 이루질 수 있다.Next, as shown in FIG. 4B, a first insulating layer 210 is stacked on the rigid metal alloy layer 200. The first insulating layer 210 may be made of Ajinomoto build-up film (ABF), prepreg, or the like.

다음으로, 도 4c에 도시된 바와 같이, 상기 강성이 강화된 금속합금층(200)의 일부를 제거하여 강성이 강화된 회로패턴(200a)을 형성한다.Next, as shown in FIG. 4C, a portion of the rigid metal alloy layer 200 is removed to form a rigid circuit pattern 200a.

그런 다음, 도 4d에 도시된 바와 같이, 상기 강성이 강화된 회로패턴(200a)이 형성된 상기 제1 절연층(210)의 하면에 제2 절연층(220)을 적층한다.Next, as illustrated in FIG. 4D, the second insulating layer 220 is stacked on the bottom surface of the first insulating layer 210 on which the rigid circuit pattern 200a is formed.

그 다음에, 도 4e에 도시된 바와 같이, 상기 제1 절연층(210) 및 상기 제2 절연층(220)의 일부분을 관통하여 상기 강성이 강화된 회로패턴(200a)의 표면 일부를 노출시키는 제1 비아홀(230)을 형성한다.Next, as shown in FIG. 4E, a portion of the surface of the stiffened circuit pattern 200a is exposed through the portions of the first insulating layer 210 and the second insulating layer 220. The first via hole 230 is formed.

다음으로, 도 4f에 도시된 바와 같이, 상기 제1 비아홀(230)의 내부를 전도성 물질, 예컨대 구리로 도금하여 상기 강성이 강화된 회로패턴(200a)과 전기적으로 연결하기 위한 제1 비아(230a)를 형성한 후, 상기 제1 및 제2 절연층(210,220) 상에 상기 제1 비아(230a)와 전기적으로 연결되는 회로층(240)을 형성한다. 여기서, 상기 회로층(240)은 구리 또는 강성이 강화된 금속합금 등으로 이루어질 수 있다.Next, as shown in FIG. 4F, a first via 230a for electrically connecting the inside of the first via hole 230 with a conductive material, for example, copper, to be electrically connected to the rigid circuit pattern 200a. ) Is formed on the first and second insulating layers 210 and 220 to form a circuit layer 240 electrically connected to the first via 230a. Here, the circuit layer 240 may be made of copper or a metal alloy with rigidity.

그런 다음, 도 4g에 도시된 바와 같이, 상기 회로층(240)의 일부를 제거하여 회로패턴(240a)을 형성한다.Then, as shown in FIG. 4G, a portion of the circuit layer 240 is removed to form a circuit pattern 240a.

그 다음에, 도 4h에 도시된 바와 같이, 상기 회로패턴(240a)이 형성된 상기 제1 절연층(210) 및 제2 절연층(220) 상에 제3 절연층(250) 및 제4 절연층(260)을 각각 적층한다.Next, as shown in FIG. 4H, a third insulating layer 250 and a fourth insulating layer on the first insulating layer 210 and the second insulating layer 220 on which the circuit pattern 240a is formed. 260 is laminated respectively.

다음으로, 상기 제3 및 제4 절연층(250,260)의 일부분을 관통하여 상기 회로패턴(240a)의 표면 일부를 노출시키는 제2 비아홀(270)을 형성한 다음, 상기 제2 비아홀(270)의 내부를 구리로 도금하여 제2 비아(270a)를 형성한다.Next, a second via hole 270 is formed through the portions of the third and fourth insulating layers 250 and 260 to expose a portion of the surface of the circuit pattern 240a. Then, the second via hole 270 is formed. The inside is plated with copper to form a second via 270a.

그 다음에, 상기 제3 및 제4 절연층(250,260) 상에 상기 제2 비아(270a)와 전기적으로 연결되는 외층 회로층(280)을 형성한다. 상기 외층 회로층(280) 또한 구리 또는 강성이 강화된 금속합금 등으로 이루어질 수 있다.Next, an outer circuit layer 280 is formed on the third and fourth insulating layers 250 and 260 to be electrically connected to the second via 270a. The outer circuit layer 280 may also be made of copper or a rigid metal alloy.

다음으로, 도 5a 내지 도 5h를 참조하여 본 발명의 제2 실시예에 따른 인쇄회로기판의 다른 제조방법에 대하여 상세히 설명한다.Next, another manufacturing method of the printed circuit board according to the second exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5H.

도 5a 내지 도 5h는 본 발명의 제2 실시예에 따른 인쇄회로기판의 다른 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.5A through 5H are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to a second exemplary embodiment of the present invention.

먼저 도 5a에 도시된 바와 같이, 포일(foil) 형태의 강성이 강화된 금속합금층(200)을 준비한다.First, as shown in FIG. 5A, a metal alloy layer 200 having a rigid rigidity in the form of a foil is prepared.

그런 다음, 도 5b에 도시된 바와 같이, 상기 강성이 강화된 금속합금층(200) 상부에 제1 절연층(210)을 적층한다.Next, as shown in FIG. 5B, a first insulating layer 210 is stacked on the stiffened metal alloy layer 200.

다음으로, 도 5c에 도시된 바와 같이, 상기 제1 절연층(210)의 일부분을 관통하여 상기 강성이 강화된 금속합금층(200)의 표면 일부를 노출시키는 제1 비아홀(230)을 형성한다.Next, as illustrated in FIG. 5C, a first via hole 230 is formed through the portion of the first insulating layer 210 to expose a portion of the surface of the rigid metal alloy layer 200. .

그 다음에, 도 5d에 도시된 바와 같이, 상기 제1 비아홀(230)의 내부를 구리 로 도금하여 제1 비아(230a)를 형성하고 나서, 상기 제1 절연층(210) 상에 상기 제1 비아(230a)와 전기적으로 연결되는 회로층(240)을 형성한다. 여기서, 상기 회로층(240)은 구리 또는 강성이 강화된 금속합금 등으로 이루어질 수 있다.Next, as illustrated in FIG. 5D, the inside of the first via hole 230 is plated with copper to form a first via 230a, and then the first insulating layer 210 is formed on the first via layer 230a. A circuit layer 240 is formed to be electrically connected to the via 230a. Here, the circuit layer 240 may be made of copper or a metal alloy with rigidity.

그런 후에, 도 5e에 도시된 바와 같이, 상기 강성이 강화된 금속합금층(200)의 일부를 제거하여 상기 제1 비아(230a)와 전기적으로 연결되는 강성이 강화된 회로패턴(200a)을 형성한다.Thereafter, as shown in FIG. 5E, a portion of the rigid metal alloy layer 200 is removed to form a rigid circuit circuit 200a electrically connected to the first via 230a. do.

그런 다음, 도 5f에 도시된 바와 같이, 상기 강성이 강화된 회로패턴(200a)이 형성된 상기 제1 절연층(210)의 하부에 제2 절연층(220)을 적층한다.Next, as illustrated in FIG. 5F, a second insulating layer 220 is stacked below the first insulating layer 210 on which the rigid circuit pattern 200a is formed.

그리고 나서, 상기 제2 절연층(220) 내에도 상기 제1 절연층(210)과 마찬가지로, 상기 강성이 강화된 회로패턴(200a)의 표면 일부를 노출시키는 제1 비아홀(230)을 형성한 후 상기 제1 비아홀(230)의 내부를 구리로 도금하여 제1 비아(230a)를 형성한다. 그런 후에, 상기 제2 절연층(220) 상에 상기 제1 비아(230a)와 전기적으로 연결되는 회로층(240)을 형성한다.Then, similarly to the first insulating layer 210, the first via hole 230 exposing a part of the surface of the stiffened circuit pattern 200a is formed in the second insulating layer 220. The inside of the first via hole 230 is plated with copper to form a first via 230a. Thereafter, a circuit layer 240 is formed on the second insulating layer 220 to be electrically connected to the first via 230a.

그 다음에, 도 5g에 도시된 바와 같이, 상기 회로층(240)의 일부를 제거하여, 상기 제1 및 제2 절연층(210,220) 상에 상기 제1 비아(230a)와 전기적으로 연결되는 회로패턴(240a)을 형성한다.Next, as shown in FIG. 5G, a portion of the circuit layer 240 is removed to be electrically connected to the first via 230a on the first and second insulating layers 210 and 220. The pattern 240a is formed.

다음으로, 도 5h에 도시된 바와 같이, 상기 회로패턴(240a)이 형성된 상기 제1 절연층(210) 및 제2 절연층(220) 상에 제3 절연층(250) 및 제4 절연층(260)을 각각 적층한다.Next, as illustrated in FIG. 5H, a third insulating layer 250 and a fourth insulating layer (not shown) may be formed on the first insulating layer 210 and the second insulating layer 220 on which the circuit pattern 240a is formed. 260 are stacked respectively.

그런 다음, 상기 제3 및 제4 절연층(250,260)의 일부분을 관통하여 상기 회 로패턴(240a)의 표면 일부를 노출시키는 제2 비아홀(270)을 형성한 다음, 상기 제2 비아홀(270)의 내부를 구리로 도금하여 제2 비아(270a)를 형성한다.Thereafter, a second via hole 270 is formed through the portions of the third and fourth insulating layers 250 and 260 to expose a portion of the surface of the circuit pattern 240a. Then, the second via hole 270 is formed. The inside of the substrate is plated with copper to form a second via 270a.

그 다음에, 상기 제3 및 제4 절연층(250,260) 상에 상기 제2 비아(270a)와 전기적으로 연결되는 외층 회로층(280)을 형성한다. 상기 외층 회로층(280) 또한 구리 또는 강성이 강화된 금속합금 등으로 이루어질 수 있다.Next, an outer circuit layer 280 is formed on the third and fourth insulating layers 250 and 260 to be electrically connected to the second via 270a. The outer circuit layer 280 may also be made of copper or a rigid metal alloy.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a printed circuit board according to a first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판의 구조를 나타낸 단면도.2 is a cross-sectional view showing the structure of a printed circuit board according to a second embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.3A to 3E are cross-sectional views sequentially illustrating the method of manufacturing the printed circuit board according to the first embodiment of the present invention.

도 4a 내지 도 4h는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.4A to 4H are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to a second exemplary embodiment of the present invention.

도 5a 내지 도 5h는 본 발명의 제2 실시예에 따른 인쇄회로기판의 다른 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.5A to 5H are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to a second exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100: 강성이 강화된 금속합금층 100a: 강성이 강화된 회로패턴100: rigid metal alloy layer 100a: rigid circuit pattern

110: 제1 절연층 120: 제1 비아홀110: first insulating layer 120: first via hole

120a: 제1 비아 130: 제2 절연층120a: first via 130: second insulating layer

140: 제2 비아홀 140a: 제2 비아140: second via hole 140a: second via

150a: 회로패턴 160: 제3 절연층150a: circuit pattern 160: third insulating layer

170: 제3 비아홀 170a: 제3 비아170: third via hole 170a: third via

180: 외층 회로층180: outer circuit layer

Claims (19)

제1 절연층;A first insulating layer; 상기 제1 절연층의 양면에 형성된 강성이 강화된 회로패턴; 및A rigid circuit pattern formed on both surfaces of the first insulating layer; And 상기 강성이 강화된 회로패턴을 포함한 상기 제1 절연층의 양면에 적층된 제2 절연층;A second insulating layer laminated on both surfaces of the first insulating layer including the rigid circuit pattern; 을 포함하는 인쇄회로기판.Printed circuit board comprising a. 제1항에 있어서,The method of claim 1, 상기 강성이 강화된 회로패턴은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어진 인쇄회로기판.The rigid circuit circuit pattern is a printed circuit board made of a metal alloy containing any one of Cu, Ni and Fe. 제1항에 있어서,The method of claim 1, 상기 제1 절연층의 일부분에 관통 형성되어 상기 제1 절연층의 양면에 형성된 상기 강성이 강화된 회로패턴 간을 전기적으로 연결시키는 제1 비아;를 더 포함하는 인쇄회로기판.And a first via formed through a portion of the first insulating layer to electrically connect between the rigid circuit patterns formed on both surfaces of the first insulating layer. 제1항에 있어서,The method of claim 1, 상기 제2 절연층의 일부분에 관통 형성되어 상기 강성이 강화된 회로패턴과 전기적으로 연결된 제2 비아; 및A second via formed through a portion of the second insulating layer and electrically connected to the rigid circuit pattern; And 상기 제2 절연층 상에 형성되어 상기 제2 비아와 전기적으로 연결된 회로패턴;을 더 포함하는 인쇄회로기판.And a circuit pattern formed on the second insulating layer and electrically connected to the second via. 제4항에 있어서,The method of claim 4, wherein 상기 제2 절연층 상에 형성되어 상기 제2 비아와 전기적으로 연결된 회로패턴은, 구리 또는 강성이 강화된 금속합금으로 이루어진 인쇄회로기판.The printed circuit board formed on the second insulating layer and electrically connected to the second via is made of copper or a rigid metal alloy. 제5항에 있어서,The method of claim 5, 상기 강성이 강화된 금속합금은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어진 인쇄회로기판.The rigid metal alloy is reinforced, a printed circuit board made of a metal alloy containing any two of Cu, Ni and Fe. 제1항에 있어서,The method of claim 1, 상기 제1 절연층 및 상기 제2 절연층은 ABF(Ajinomoto Build-up Film) 또는 프리프레그로 이루어진 인쇄회로기판.The first insulating layer and the second insulating layer is a printed circuit board made of Ajinomoto build-up film (ABF) or prepreg. 제1 절연층;A first insulating layer; 상기 제1 절연층의 하면에 형성된 강성이 강화된 회로패턴; 및A rigid circuit pattern formed on the bottom surface of the first insulating layer; And 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 형성된 제2 절연층;A second insulating layer formed on a lower surface of the first insulating layer on which the rigid circuit pattern is formed; 을 포함하는 인쇄회로기판.Printed circuit board comprising a. 제8항에 있어서,The method of claim 8, 상기 강성이 강화된 회로패턴은, Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어진 인쇄회로기판.The rigid circuit circuit pattern is a printed circuit board made of a metal alloy containing any one of Cu, Ni and Fe. 제8항에 있어서,The method of claim 8, 상기 제1 절연층 및 상기 제2 절연층의 일부분에 관통 형성되어 상기 강성이 강화된 회로패턴과 전기적으로 연결된 제1 비아; 및A first via formed through a portion of the first insulating layer and the second insulating layer and electrically connected to the rigid circuit pattern; And 상기 제1 절연층 및 상기 제2 절연층 상에 형성되어 상기 제1 비아와 전기적으로 연결된 회로패턴;을 더 포함하는 인쇄회로기판.And a circuit pattern formed on the first insulating layer and the second insulating layer and electrically connected to the first via. 제10항에 있어서,The method of claim 10, 상기 제1 절연층 및 상기 제2 절연층 상에 형성되어 상기 제1 비아와 전기적으로 연결된 회로패턴은, 구리 또는 강성이 강화된 금속합금으로 이루어진 인쇄회로기판.The printed circuit board formed on the first insulating layer and the second insulating layer and electrically connected to the first via is made of copper or a rigid metal alloy. 제1 절연층의 양면에 강성이 강화된 금속합금층을 적층하는 단계;Stacking a rigid metal alloy layer on both sides of the first insulating layer; 상기 강성이 강화된 금속합금층의 일부를 제거하여 강성이 강화된 회로패턴을 형성하는 단계; 및Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern; And 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 양면에 제2 절연층을 적층하는 단계;Stacking a second insulating layer on both surfaces of the first insulating layer on which the rigid circuit circuit pattern is formed; 를 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 제12항에 있어서,The method of claim 12, 상기 강성이 강화된 금속합금층은 Cu, Ni 및 Fe 중 어느 둘을 포함하는 금속합금으로 이루어진 인쇄회로기판의 제조방법.The rigid metal alloy layer is a method of manufacturing a printed circuit board made of a metal alloy containing any one of Cu, Ni and Fe. 제12항에 있어서,The method of claim 12, 상기 강성이 강화된 회로패턴을 형성하는 단계 이후에,After the step of forming the rigid circuit pattern, 상기 강성이 강화된 회로패턴을 포함한 상기 제1 절연층의 일부분을 관통하는 제1 비아홀을 형성하는 단계; 및Forming a first via hole penetrating a portion of the first insulating layer including the rigid circuit pattern; And 상기 제1 비아홀 내부를 전도성 물질로 채워 제1 비아를 형성하는 단계;Filling the inside of the first via hole with a conductive material to form a first via; 를 더 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising. 제12항에 있어서,The method of claim 12, 상기 제2 절연층을 적층하는 단계 이후에,After laminating the second insulating layer, 상기 제2 절연층의 일부분을 관통하여 상기 강성이 강화된 회로패턴의 표면 일부를 노출시키는 제2 비아홀을 형성하는 단계;Forming a second via hole penetrating a portion of the second insulating layer to expose a portion of the surface of the rigid circuit pattern; 상기 제2 비아홀 내부를 전도성 물질로 채워 제2 비아를 형성하는 단계; 및Filling the inside of the second via hole with a conductive material to form a second via; And 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로패턴을 형성하는 단계;Forming a circuit pattern on the second insulating layer, the circuit pattern being electrically connected to the second via; 를 더 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising. 제15항에 있어서,The method of claim 15, 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로패턴을 형 성하는 단계에서, 상기 회로패턴은 구리 또는 강성이 강화된 금속합금으로 이루어진 인쇄회로기판의 제조방법.And forming a circuit pattern electrically connected to the second via on the second insulating layer, wherein the circuit pattern is made of copper or a rigid metal alloy. 강성이 강화된 금속합금층 상에 제1 절연층을 적층하는 단계;Stacking a first insulating layer on the rigid metal alloy layer; 상기 강성이 강화된 금속합금층의 일부를 제거하여 강성이 강화된 회로패턴을 형성하는 단계; 및Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern; And 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계;Stacking a second insulating layer on a lower surface of the first insulating layer on which the rigid circuit pattern is formed; 를 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 제17항에 있어서,The method of claim 17, 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계 이후에,After the step of laminating a second insulating layer on the lower surface of the first insulating layer on which the rigid circuit pattern is strengthened, 상기 제1 절연층 및 상기 제2 절연층의 일부분을 관통하여 상기 강성이 강화된 회로패턴과 전기적으로 연결되는 제1 비아를 형성하는 단계; 및Forming a first via penetrating the first insulating layer and a portion of the second insulating layer to be electrically connected to the rigid circuit pattern; And 상기 제1 절연층 및 상기 제2 절연층 상에 상기 제1 비아와 전기적으로 연결되는 회로층을 형성하는 단계;Forming a circuit layer electrically connected to the first via on the first insulating layer and the second insulating layer; 를 더 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising. 강성이 강화된 금속합금층 상에 제1 절연층을 적층하는 단계;Stacking a first insulating layer on the rigid metal alloy layer; 상기 제1 절연층의 일부분을 관통하는 제1 비아를 형성하는 단계;Forming a first via penetrating a portion of the first insulating layer; 상기 제1 절연층 상에 상기 제1 비아와 전기적으로 연결되는 회로층을 형성하는 단계;Forming a circuit layer on the first insulating layer, the circuit layer electrically connected to the first via; 상기 강성이 강화된 금속합금층의 일부를 제거하여 상기 제1 비아와 전기적으로 연결되는 강성이 강화된 회로패턴을 형성하는 단계;Removing a portion of the rigid metal alloy layer to form a rigid circuit pattern that is electrically connected to the first via; 상기 강성이 강화된 회로패턴이 형성된 상기 제1 절연층의 하면에 제2 절연층을 적층하는 단계;Stacking a second insulating layer on a lower surface of the first insulating layer on which the rigid circuit pattern is formed; 상기 제2 절연층의 일부를 관통하는 제2 비아를 형성하는 단계; 및Forming a second via penetrating a portion of the second insulating layer; And 상기 제2 절연층 상에 상기 제2 비아와 전기적으로 연결되는 회로층을 형성하는 단계;Forming a circuit layer on the second insulating layer, the circuit layer electrically connected to the second via; 를 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a.
KR1020080107956A 2008-10-31 2008-10-31 Printed circuit board and the method of manufacturing thereof KR20100048685A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080107956A KR20100048685A (en) 2008-10-31 2008-10-31 Printed circuit board and the method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080107956A KR20100048685A (en) 2008-10-31 2008-10-31 Printed circuit board and the method of manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20100048685A true KR20100048685A (en) 2010-05-11

Family

ID=42275417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107956A KR20100048685A (en) 2008-10-31 2008-10-31 Printed circuit board and the method of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20100048685A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420543B1 (en) * 2012-12-31 2014-08-13 삼성전기주식회사 Multilayered substrate
KR101454080B1 (en) * 2011-12-19 2014-11-03 삼성전기주식회사 Printed circuit board and method of manufacturing the same
CN105934085A (en) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 PCB (Printed Circuit Board) and mobile terminal provided with same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454080B1 (en) * 2011-12-19 2014-11-03 삼성전기주식회사 Printed circuit board and method of manufacturing the same
KR101420543B1 (en) * 2012-12-31 2014-08-13 삼성전기주식회사 Multilayered substrate
US9474167B2 (en) 2012-12-31 2016-10-18 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate
CN105934085A (en) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 PCB (Printed Circuit Board) and mobile terminal provided with same

Similar Documents

Publication Publication Date Title
JP5931547B2 (en) Wiring board and manufacturing method thereof
US9060455B2 (en) Wiring board and method of manufacturing the same
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4767269B2 (en) Method for manufacturing printed circuit board
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2013214578A (en) Wiring board and method for manufacturing the same
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
KR20130035981A (en) Printed wiring board
US9907164B2 (en) Printed circuit board and method for manufacturing the same
JP2013243227A (en) Wiring board and method of manufacturing the same
JP2017050313A (en) Printed wiring board and manufacturing method for printed wiring board
JP5989329B2 (en) Method for manufacturing printed circuit board
KR20160086181A (en) Printed circuit board, package and method of manufacturing the same
KR101044787B1 (en) Manufacturing method for printed circuit board having VOP structure
JP2014049578A (en) Wiring board and manufacturing method of wiring board
US20080073025A1 (en) Method of manufacturing copper-clad laminate for VOP application
KR20100048685A (en) Printed circuit board and the method of manufacturing thereof
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP2007115809A (en) Wiring board
JP6107021B2 (en) Wiring board manufacturing method
JP2013080823A (en) Printed wiring board and manufacturing method of the same
JP6082233B2 (en) Wiring board and manufacturing method thereof
KR100796981B1 (en) Method for manufacturing printed circuit board
KR101416042B1 (en) PCB and method of manufacturing the same
JP2004111578A (en) Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application