KR20100040399A - Pcb apparatus - Google Patents

Pcb apparatus Download PDF

Info

Publication number
KR20100040399A
KR20100040399A KR1020080099479A KR20080099479A KR20100040399A KR 20100040399 A KR20100040399 A KR 20100040399A KR 1020080099479 A KR1020080099479 A KR 1020080099479A KR 20080099479 A KR20080099479 A KR 20080099479A KR 20100040399 A KR20100040399 A KR 20100040399A
Authority
KR
South Korea
Prior art keywords
power supply
buffer
voltage
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1020080099479A
Other languages
Korean (ko)
Other versions
KR100980404B1 (en
Inventor
박재범
김상희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080099479A priority Critical patent/KR100980404B1/en
Publication of KR20100040399A publication Critical patent/KR20100040399A/en
Application granted granted Critical
Publication of KR100980404B1 publication Critical patent/KR100980404B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Abstract

PURPOSE: A PCB apparatus is provided to reduce power consumption by supplying a power voltage and a buffer power voltage on a semiconductor integrated circuit as a common voltage. CONSTITUTION: A voltage supply line(4) supplies a power voltage on a semiconductor integrated circuit. A buffer power voltage supply line(5) supplies a buffer power voltage on the semiconductor integrated circuit. A common connection unit(7) conducts the power voltage supply line and the buffer power voltage supply line. A insulation unit(6) is formed between the power voltage supply line and the buffer power voltage supply line. The power voltage is a ground power.

Description

ＰＣＢ 장치{PCB Apparatus}PCB Apparatus {PCB Apparatus}

본 발명은 PCB(Printed Circuit Board) 장치에 관한 것으로, 보다 상세하게는 반도체 집적 회로 칩이 장착되는 PCB 장치에 관한 것이다.The present invention relates to a printed circuit board (PCB) device, and more particularly to a PCB device on which a semiconductor integrated circuit chip is mounted.

일반적으로 반도체 집적 회로 칩은 반도체 집적 회로 모듈에 장착되고, 반도체 집적 회로 모듈은 마더 보드(Mother Board)와 같은 장치에 장착된다. 이 때, 반도체 집적 회로 모듈과 마더 보드와 같은 장치들은 PCB 장치로서 구현되며, 복수의 신호 라인 층과 전원 공급층의 각각의 사이 공간에 절연층이 배치되는 형태로 제작된다.Generally, a semiconductor integrated circuit chip is mounted in a semiconductor integrated circuit module, and the semiconductor integrated circuit module is mounted in a device such as a mother board. In this case, devices such as semiconductor integrated circuit modules and motherboards are implemented as PCB devices, and are manufactured in such a manner that an insulating layer is disposed in a space between each of the plurality of signal line layers and the power supply layer.

반도체 집적 회로는 이처럼 신호 라인들을 통해 PCB 장치로부터 데이터, 클럭, 어드레스 및 커맨드와 같은 신호들을 공급 받고, 전원 공급 라인을 통해 PCB 장치로부터 외부 공급전원(VDD) 및 그라운드 전원(VSS)과 같은 전원 전압을 공급 받아 동작한다. 상기 반도체 집적 회로에 공급되는 전원 전압에는 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)뿐만 아니라 버퍼용 외부 공급전원(VDDQ)과 버퍼용 그라운드 전원(VSSQ)이 있는데, 상기 외부 공급전원(VDD)과 상기 그라운드 전원(VSS)은 온 칩(On-Chip) 전류를 생성하기 위한 것이고, 상기 버퍼용 외부 공급전 원(VDDQ)과 상기 버퍼용 그라운드 전원(VSSQ)은 오프 칩(Off-Chip) 전류를 생성하기 위한 것이다. 종래의 반도체 집적 회로는 이와 같이 칩 내부와 칩 외부의 전류 레벨의 차이에 대응하기 위해 버퍼용 전원 전압을 별도로 입력 받았으며, PCB 장치는 상기 전원 전압들을 공급하기 위한 공급 라인을 별도로 구비하였다.The semiconductor integrated circuit thus receives signals such as data, clock, address, and commands from the PCB device through signal lines, and supply voltages such as external power supply (VDD) and ground power supply (VSS) from the PCB device through the power supply line. It operates by supplying The power supply voltage supplied to the semiconductor integrated circuit includes an external supply power supply VDD and the ground power supply VSS, as well as a buffer supply voltage VDDQ and a buffer ground power supply VSSQ. ) And the ground power supply (VSS) are for generating on-chip current, and the buffer external supply power (VDDQ) and the buffer ground power supply (VSSQ) are off-chip (Off-Chip). To generate a current. In the conventional semiconductor integrated circuit, a buffer power supply voltage is separately input to cope with a difference in current levels inside and outside the chip, and the PCB device has a separate supply line for supplying the power supply voltages.

최근의 반도체 집적 회로는 점점 더 저전력화 구현되는 추세에 있으며, 이에 따라 전원 전압의 레벨이 미세하게 변동되어도 반도체 집적 회로의 안정성이 크게 저하될 우려가 발생하였다. 특히, 데이터 입출력 버퍼가 사용하는 버퍼용 전원 전압의 레벨이 변동하게 되면, 데이터 입출력 동작의 신뢰도가 떨어짐은 물론, 유효 데이터 구간이 짧아지게 되어 고속 동작의 구현이 어려워지게 된다. 이처럼, 종래의 반도체 집적 회로는 전원 전압의 안정성에 문제점을 가지고 있었고, 결과적으로 반도체 집적 회로의 저전력화 및 고속화 구현에는 기술적 한계가 존재하였다.Recently, semiconductor integrated circuits are becoming increasingly low in power, and thus there is a concern that the stability of semiconductor integrated circuits may be greatly reduced even when the level of the power supply voltage is minutely changed. In particular, when the level of the buffer power supply voltage used by the data input / output buffer is changed, the reliability of the data input / output operation is lowered and the effective data section is shortened, thereby making it difficult to implement the high speed operation. As described above, the conventional semiconductor integrated circuit has a problem in the stability of the power supply voltage, and as a result, there are technical limitations in implementing low power and high speed of the semiconductor integrated circuit.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 집적 회로의 저전력화 및 고속화 구현을 지원하는 PCB 장치를 제공하는 데에 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and there is a technical problem in providing a PCB device supporting low power and high speed implementation of a semiconductor integrated circuit.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 PCB 장치는, 반도체 집적 회로에 전원 전압을 공급하는 전원 전압 공급 라인; 상기 반도체 집적 회로에 버퍼용 전원 전압을 공급하는 버퍼용 전원 전압 공급 라인; 및 상기 전원 전압 공급 라인과 상기 버퍼용 전원 전압 공급 라인을 도전시키는 공통 접속부;를 포함한다.In accordance with an aspect of the present invention, a PCB device includes: a power supply voltage supply line supplying a power supply voltage to a semiconductor integrated circuit; A buffer power supply voltage supply line for supplying a buffer supply voltage to the semiconductor integrated circuit; And a common connection connecting the power supply voltage supply line and the buffer power supply voltage supply line.

또한 본 발명의 다른 실시예에 따른 PCB 장치는, 반도체 집적 회로의 전원 전압 공급 패드에 접속되는 제 1 골드 핑거; 상기 반도체 집적 회로의 버퍼용 전원 전압 공급 패드에 접속되는 제 2 골드 핑거; 상기 제 1 골드 핑거에 전원 전압을 공급하는 제 1 전압 공급 볼; 및 상기 제 2 골드 핑거에 버퍼용 전원 전압을 공급하는 제 2 전압 공급 볼;을 포함하며, 상기 제 1 전압 공급 볼과 상기 제 2 전압 공급 볼은 공통의 전압을 공급 받는 것을 특징으로 한다.In addition, a PCB device according to another embodiment of the present invention, the first gold finger is connected to the power supply voltage supply pad of the semiconductor integrated circuit; A second gold finger connected to a buffer power supply voltage supply pad of the semiconductor integrated circuit; A first voltage supply ball supplying a power supply voltage to the first gold finger; And a second voltage supply ball for supplying a buffer power voltage to the second gold finger, wherein the first voltage supply ball and the second voltage supply ball are supplied with a common voltage.

본 발명의 PCB 장치는, 전원 전압 공급 라인과 버퍼용 전원 전압 공급 라인을 공통 접속하여 도전시킴으로써, 반도체 집적 회로에 공통의 전압을 각각 전원 전압과 버퍼용 전원 전압으로서 공급하여, 반도체 집적 회로의 버퍼용 전원 전압을 안정화시키고, 저전력화 및 고속화 구현을 지원하는 효과를 창출한다.The PCB device of the present invention connects and conducts the power supply voltage supply line and the buffer power supply voltage supply line in common, thereby supplying a common voltage to the semiconductor integrated circuit as the supply voltage and the buffer supply voltage, respectively, to provide a buffer of the semiconductor integrated circuit. It stabilizes the power supply voltage and creates the effect of supporting low power and high speed.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 PCB 장치의 구성도로서, 반도체 집적 회로 칩을 비롯한 PCB 장치의 상층부에 배치되는 구성 요소들을 위에서 바라보는 형태로 나타낸 것이다.1 is a configuration diagram of a PCB device according to an embodiment of the present invention, which is shown in the form of a component viewed from the top of the PCB device, including a semiconductor integrated circuit chip from above.

도시한 바와 같이, 본 발명의 일 실시예에 따른 PCB 장치(10)에는 반도체 집적 회로 칩(1)이 구비되며, 반도체 집적 회로 칩(1)에는 복수 개의 패드(1-1 ~ 1-7)가 구비된다. 실제, 반도체 집적 회로 칩은 많은 수의 패드를 구비하나, 여기에서는 설명의 편의상 7개만을 구비하는 것으로 간략하게 나타내었다. 7개의 패드(1-1 ~ 1-7) 중 3개의 패드(1-1 ~ 1-3)는 각각 데이터(d), 커맨드(cmd) 및 어드레스(add)를 입력 받기 위해 구비되는 것이다. 그리고, 나머지 4개의 패드(1-4 ~ 1-7)는 각각 외부 공급전원(VDD), 버퍼용 외부 공급전원(VDDQ), 그라운드 전원(VSS) 및 버퍼용 그라운드 전원(VSSQ)을 공급 받기 위해 구비되는 것이다.As shown, the PCB device 10 according to an embodiment of the present invention is provided with a semiconductor integrated circuit chip 1, the semiconductor integrated circuit chip 1 has a plurality of pads (1-1 to 1-7) Is provided. Indeed, a semiconductor integrated circuit chip has a large number of pads, but for simplicity, only seven are shown here. Three pads 1-1 to 1-3 of the seven pads 1-1 to 1-7 are provided to receive data d, a command cmd, and an address, respectively. In addition, the remaining four pads 1-4 to 1-7 are each supplied with an external supply power supply VDD, an external supply power supply for the buffer VDDQ, a ground power supply VSS, and a buffer ground power supply VSSQ. It is provided.

상기 PCB 장치(10)는 7개의 볼(2-1 ~ 2-7)을 구비하는데, 각각의 볼은 데이터 공급 볼(2-1), 커맨드 공급 볼(2-2), 어드레스 공급 볼(2-3), 외부 공급전원 공급 볼(2-4), 버퍼용 외부 공급전원 공급 볼(2-5), 그라운드 전원 공급 볼(2-6) 및 버퍼용 그라운드 전원 공급 볼(2-7)로서의 기능을 수행하게 된다. 반도체 집적 회 로 칩(1)의 각각의 패드(1-1 ~ 1-7)와 각각의 볼(2-1 ~ 2-7)의 사이에는 각각 골드 핑거(3-1 ~ 3-7)가 구비되어, 각 신호 및 전압을 레벨 손실 없이 전송되도록 하는 기능을 수행한다.The PCB device 10 has seven balls 2-1 to 2-7, each ball having a data supply ball 2-1, a command supply ball 2-2, and an address supply ball 2 -3), as an external supply power supply ball (2-4), an external supply power supply ball for buffers (2-5), ground power supply balls (2-6) and ground power supply balls for buffers (2-7) It will perform the function. Gold fingers 3-1 to 3-7 are disposed between each pad 1-1 to 1-7 and each ball 2-1 to 2-7 of the semiconductor integrated circuit chip 1, respectively. It is provided to perform the function of transmitting each signal and voltage without level loss.

여기에서, 본 발명의 PCB 장치(10)의 상기 그라운드 전원 공급 볼(2-6)과 상기 버퍼용 그라운드 전원 공급 볼(2-7)은 공통의 전압을 공급 받는다. 따라서, 상기 반도체 집적 회로 칩(1)의 그라운드 전원 패드(1-6)와 버퍼용 그라운드 전원 패드(1-7)는 같은 레벨의 전압을 공급 받게 된다. 그러므로, 상기 반도체 집적 회로 칩(1)의 상기 그라운드 전원 패드(1-6)와 상기 버퍼용 그라운드 전원 패드(1-7)에 각각 분리된 경로를 통해 전압을 공급하던 종래의 PCB 장치에 비해, 본 발명의 PCB 장치(10)는 상기 반도체 집적 회로 칩(1)의 상기 그라운드 전원 패드(1-6)와 상기 버퍼용 그라운드 전원 패드(1-7)에 공통의 전압을 공급하게 되며, 이에 따라 상기 반도체 집적 회로 칩(1)은 외부 환경의 변화에 대해 둔감하게 반응하는 그라운드 전원(VSS) 및 버퍼용 그라운드 전원(VSSQ)을 공급 받을 수 있게 된다. 결과적으로, 상기 반도체 집적 회로 칩(1)에 입력되는 그라운드 전원(VSS) 및 버퍼용 그라운드 전원(VSSQ)은 외부 환경의 변화에도 보다 안정적인 레벨을 유지할 수 있으며, 반도체 집적 회로는 동작의 신뢰도를 높일 수 있게 된다.Here, the ground power supply balls 2-6 and the buffer ground power supply balls 2-7 of the PCB device 10 of the present invention are supplied with a common voltage. Therefore, the ground power pads 1-6 and the buffer ground power pads 1-7 of the semiconductor integrated circuit chip 1 are supplied with the same level of voltage. Therefore, compared with the conventional PCB device which supplies voltage through the separate paths to the ground power pad 1-6 and the buffer ground power pad 1-7 of the semiconductor integrated circuit chip 1, respectively. The PCB device 10 of the present invention supplies a common voltage to the ground power pads 1-6 and the buffer ground power pads 1-7 of the semiconductor integrated circuit chip 1. The semiconductor integrated circuit chip 1 may be supplied with a ground power supply VSS and a buffer ground power supply VSSQ that react insensitively to changes in an external environment. As a result, the ground power supply VSS and the buffer ground power supply VSSQ input to the semiconductor integrated circuit chip 1 may maintain a more stable level even when the external environment changes, and the semiconductor integrated circuit may increase reliability of operation. It becomes possible.

도 2는 도 1에 도시한 PCB 장치의 단면도로서, 상기 그라운드 전원(VSS)과 상기 버퍼용 그라운드 전원(VSSQ)을 공급하는 라인 층만을 개략적으로 나타낸 것이다. 생략된 단면도에는 각 신호 및 전원의 전송 라인과 각각의 라인 층들을 절연하기 위한 절연부가 포함되는 것으로 이해되어야만 한다.FIG. 2 is a cross-sectional view of the PCB device shown in FIG. 1 and schematically illustrates only a line layer for supplying the ground power supply VSS and the buffer ground power supply VSSQ. It is to be understood that the omitted cross section includes insulation for isolating the transmission lines of each signal and power source and the respective line layers.

도시한 바와 같이, 상기 PCB 장치(10)는, 반도체 집적 회로 칩(1)에 상기 그라운드 전원(VSS)을 공급하는 그라운드 전원 공급 라인(4); 상기 반도체 집적 회로(1)에 상기 버퍼용 그라운드 전원(VSSQ)을 공급하는 버퍼용 그라운드 전원 공급 라인(5); 상기 그라운드 전원 공급 라인(4)과 상기 버퍼용 그라운드 전원 공급 라인(5)의 사이 층부 및 외층부에 구비되는 절연부(6); 및 상기 그라운드 전원 공급 라인(4)과 상기 버퍼용 그라운드 전원 공급 라인(5)을 도전시키는 공통 접속부(7);를 포함한다.As shown, the PCB device 10 includes: a ground power supply line 4 for supplying the ground power supply VSS to a semiconductor integrated circuit chip 1; A buffer ground power supply line (5) for supplying the buffer ground power supply (VSSQ) to the semiconductor integrated circuit (1); An insulation portion 6 provided between the ground power supply line 4 and the buffer ground power supply line 5 between the layer portion and the outer layer portion; And a common connection 7 for conducting the ground power supply line 4 and the buffer ground power supply line 5 to each other.

상기 PCB 장치(10)의 상층부에는 상기 반도체 집적 회로 칩(1)이 장착된다. 또한, 상기 PCB 장치(10)의 상층부에는 상기 그라운드 전원 공급 볼(2-6)과 상기 버퍼용 그라운드 전원 공급 볼(2-7)이 구비되며, 각각의 전원 공급 볼들은 각각 상기 그라운드 전원 공급 라인(4) 및 상기 버퍼용 그라운드 전원 공급 라인(5)과 접속된다. 여기에서는, 설명의 편의상 상기 반도체 집적 회로 칩(1)과 상기 그라운드 전원 공급 볼(2-6) 및 상기 버퍼용 그라운드 전원 공급 볼(2-7)을 연결하는 골드 핑거 및 상층부의 전송 라인은 도시하지 않았다.The semiconductor integrated circuit chip 1 is mounted on the upper portion of the PCB device 10. In addition, the upper portion of the PCB device 10 is provided with the ground power supply balls (2-6) and the buffer ground power supply balls (2-7), each of the power supply balls are each of the ground power supply line (4) and the buffer ground power supply line (5). Here, for convenience of description, the gold finger connecting the semiconductor integrated circuit chip 1 and the ground power supply balls 2-6 and the buffer ground power supply balls 2-7 and the transmission line of the upper layer are illustrated. Did not do it.

상기 PCB 장치(10)는 이처럼 상기 그라운드 전원 공급 라인(4)과 상기 버퍼용 그라운드 전원 공급 라인(5)을 연결하는 상기 공통 접속부(7)를 구비하며, 이에 따라 보다 더 강력한 상기 그라운드 전원(VSS)과 상기 버퍼용 그라운드 전원(VSSQ)을 상기 반도체 집적 회로 칩(1)에 공급한다. 결과적으로, 상기 반도체 집적 회로 칩(1)이 사용하는 상기 그라운드 전원(VSS)과 상기 버퍼용 그라운드 전원(VSSQ)은 외부 환경의 변화에 둔감하게 반응하게 되며, 이에 따라 상기 반도체 집적 회로 칩(1)의 동작을 안정화시킨다.The PCB device 10 has the common connection 7 connecting the ground power supply line 4 and the buffer ground power supply line 5 as described above, and thus the ground power VSS that is more powerful. ) And the buffer ground power supply VSSQ are supplied to the semiconductor integrated circuit chip 1. As a result, the ground power supply VSS and the buffer ground power supply VSSQ used by the semiconductor integrated circuit chip 1 react insensitively to changes in an external environment, and thus the semiconductor integrated circuit chip 1 ) To stabilize the operation.

상술한 바와 같이, 본 발명의 PCB 장치는 그라운드 전원의 전송 라인과 버퍼용 그라운드 전원의 전송 라인을 접속시키고, 이에 따라 같은 레벨을 갖게 되는 그라운드 전원을 반도체 집적 회로 칩의 그라운드 전원과 버퍼용 그라운드 전원으로서 공급한다. 따라서, 반도체 집적 회로 칩은 외부의 환경에 의해 노이즈가 발생하여도 보다 더 둔감하게 영향을 받는 그라운드 전원과 버퍼용 그라운드 전원을 사용할 수 있게 되므로, 데이터 입출력 동작의 유효 데이터 구간이 확장되어 고속 동작의 구현이 용이하게 되며, 데이터 입출력 동작의 신뢰도가 향상된다.As described above, the PCB device of the present invention connects the transmission line of the ground power supply and the transmission line of the buffer ground power supply, so that the ground power supply having the same level is connected to the ground power supply of the semiconductor integrated circuit chip and the buffer ground power supply. It is supplied as. Therefore, the semiconductor integrated circuit chip can use the ground power supply and the ground power supply which are more insensitively influenced by the noise caused by the external environment, so that the effective data section of the data input / output operation is extended and the high speed operation can be performed. It is easy to implement and the reliability of data input / output operation is improved.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1은 본 발명의 일 실시예에 따른 PCB 장치의 구성도,1 is a block diagram of a PCB device according to an embodiment of the present invention,

도 2는 도 1에 도시한 PCB 장치의 단면도이다.FIG. 2 is a cross-sectional view of the PCB device shown in FIG. 1.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

1 : 반도체 집적 회로 칩 2-6 : 그라운드 전원 공급 볼1: semiconductor integrated circuit chip 2-6: ground power supply ball

2-7 : 버퍼용 그라운드 전원 공급 볼2-7: Ground Power Supply Ball for Buffer

4 : 그라운드 전원 공급 라인 5 : 버퍼용 그라운드 전원 공급 라인4: ground power supply line 5: buffer ground power supply line

7 : 공통 접속부7: common connection

Claims (7)

반도체 집적 회로에 전원 전압을 공급하는 전원 전압 공급 라인;A power supply voltage supply line supplying a power supply voltage to the semiconductor integrated circuit; 상기 반도체 집적 회로에 버퍼용 전원 전압을 공급하는 버퍼용 전원 전압 공급 라인; 및A buffer power supply voltage supply line for supplying a buffer supply voltage to the semiconductor integrated circuit; And 상기 전원 전압 공급 라인과 상기 버퍼용 전원 전압 공급 라인을 도전시키는 공통 접속부;A common connection part for conducting the power supply voltage supply line and the buffer power supply voltage supply line; 를 포함하는 PCB(Printed Circuit Board) 장치.PCB (Printed Circuit Board) device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 전원 전압은 그라운드 전원이고, 상기 버퍼용 전원 전압은 버퍼용 그라운드 전원인 것을 특징으로 하는 PCB 장치.And the power supply voltage is a ground power supply, and the buffer power supply voltage is a buffer ground power supply. 제 1 항에 있어서,The method of claim 1, 상기 전원 전압 공급 라인과 상기 버퍼용 전원 전압 공급 라인의 사이 층부 및 외층부에 배치되는 절연부를 추가로 포함하는 PCB 장치.And an insulation portion disposed between the power supply voltage supply line and the buffer power supply voltage supply line. 반도체 집적 회로의 전원 전압 공급 패드에 접속되는 제 1 골드 핑거;A first gold finger connected to a power supply voltage supply pad of the semiconductor integrated circuit; 상기 반도체 집적 회로의 버퍼용 전원 전압 공급 패드에 접속되는 제 2 골드 핑거;A second gold finger connected to a buffer power supply voltage supply pad of the semiconductor integrated circuit; 상기 제 1 골드 핑거에 전원 전압을 공급하는 제 1 전압 공급 볼; 및A first voltage supply ball supplying a power supply voltage to the first gold finger; And 상기 제 2 골드 핑거에 버퍼용 전원 전압을 공급하는 제 2 전압 공급 볼;A second voltage supply ball supplying a buffer power voltage to the second gold finger; 을 포함하며,Including; 상기 제 1 전압 공급 볼과 상기 제 2 전압 공급 볼은 공통의 전압을 공급 받는 것을 특징으로 하는 PCB(Printed Circuit Board) 장치.Printed Circuit Board (PCB) device, characterized in that the first voltage supply ball and the second voltage supply ball is supplied with a common voltage. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 전압 공급 볼에 접속된 전원 전압 공급 라인과 상기 제 2 전압 공급 볼에 접속된 버퍼용 전원 전압 공급 라인의 사이에 구비되며, 상기 전원 전압 공급 라인과 상기 버퍼용 전원 전압 공급 라인을 도전시키는 공통 접속부;를 추가로 포함하는 PCB 장치.A power supply voltage supply line connected to the first voltage supply ball and a buffer power supply voltage supply line connected to the second voltage supply ball, and conduct the power supply voltage supply line and the buffer supply voltage supply line. The PCB device further comprises; 제 4 항에 있어서,The method of claim 4, wherein 상기 전원 전압은 그라운드 전원이고, 상기 버퍼용 전원 전압은 버퍼용 그라운드 전원인 것을 특징으로 하는 PCB 장치.And the power supply voltage is a ground power supply, and the buffer power supply voltage is a buffer ground power supply. 제 4 항에 있어서,The method of claim 4, wherein 상기 반도체 집적 회로의 데이터 공급 패드에 접속되는 제 3 골드 핑거;A third gold finger connected to a data supply pad of the semiconductor integrated circuit; 상기 제 3 골드 핑거에 데이터를 공급하는 데이터 공급 볼;A data supply ball for supplying data to the third gold finger; 상기 반도체 집적 회로의 커맨드 공급 패드에 접속되는 제 4 골드 핑거;A fourth gold finger connected to the command supply pad of the semiconductor integrated circuit; 상기 제 4 골드 핑거에 커맨드를 공급하는 커맨드 공급 볼;A command supply ball for supplying a command to the fourth gold finger; 상기 반도체 집적 회로의 어드레스 공급 패드에 접속되는 제 5 골드 핑거; 및A fifth gold finger connected to an address supply pad of the semiconductor integrated circuit; And 상기 제 5 골드 핑거에 어드레스를 공급하는 어드레스 공급 볼;An address supply ball for supplying an address to the fifth gold finger; 을 추가로 포함하는 PCB 장치.PCB device further comprising.
KR1020080099479A 2008-10-10 2008-10-10 PCB Apparatus KR100980404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080099479A KR100980404B1 (en) 2008-10-10 2008-10-10 PCB Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099479A KR100980404B1 (en) 2008-10-10 2008-10-10 PCB Apparatus

Publications (2)

Publication Number Publication Date
KR20100040399A true KR20100040399A (en) 2010-04-20
KR100980404B1 KR100980404B1 (en) 2010-09-07

Family

ID=42216494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099479A KR100980404B1 (en) 2008-10-10 2008-10-10 PCB Apparatus

Country Status (1)

Country Link
KR (1) KR100980404B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001001U (en) * 1999-06-23 2001-01-15 김영환 Apparatus for testing a memory module of a semiconductor memory device
JP2005093575A (en) 2003-09-16 2005-04-07 Nec Electronics Corp Semiconductor integrated circuit device and wiring layout method
JP2009277745A (en) 2008-05-13 2009-11-26 ▲しい▼創電子股▲ふん▼有限公司 Substrate electrode structure, and bonding structure using substrate electrode and driving element

Also Published As

Publication number Publication date
KR100980404B1 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
US7733118B2 (en) Devices and methods for driving a signal off an integrated circuit
KR101086856B1 (en) Semiconductor Integrated Circuit Module and PCB Apparatus with the Same
US10932358B2 (en) Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device
US9978692B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
US10037952B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
JP3804665B2 (en) Flexible substrate and electronic device
US8243466B2 (en) Printed circuit board
JP5223635B2 (en) Semiconductor device
KR100980404B1 (en) PCB Apparatus
US20050104649A1 (en) Semiconductor device
EP3200569B1 (en) Electronic device and method for transmitting data in electronic device
JP2008078314A (en) High-speed signal circuit device
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
JP2020035940A (en) Semiconductor device
JP5982836B2 (en) Integrated circuit device and test method
US11778733B2 (en) Signal transmission circuit packaging structure
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
KR20100052233A (en) Image forming apparatus, chip, and chip package
US20100195277A1 (en) Dual Layer Printed Circuit Board
JP2008118424A (en) Power supply noise reduction device
US20070011640A1 (en) LSI circuit
KR20120053438A (en) Semiconductor device
KR101018693B1 (en) Semiconductor device
JP2006049586A (en) Semiconductor device
WO2020036878A1 (en) Packaged integrated device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee