KR20100036653A - Furnace - Google Patents

Furnace Download PDF

Info

Publication number
KR20100036653A
KR20100036653A KR1020080095981A KR20080095981A KR20100036653A KR 20100036653 A KR20100036653 A KR 20100036653A KR 1020080095981 A KR1020080095981 A KR 1020080095981A KR 20080095981 A KR20080095981 A KR 20080095981A KR 20100036653 A KR20100036653 A KR 20100036653A
Authority
KR
South Korea
Prior art keywords
tube
furnace
semiconductor substrates
boat
gas
Prior art date
Application number
KR1020080095981A
Other languages
Korean (ko)
Other versions
KR101022060B1 (en
Inventor
이경복
김철호
Original Assignee
주식회사 테라세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42214129&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20100036653(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 테라세미콘 filed Critical 주식회사 테라세미콘
Priority to KR1020080095981A priority Critical patent/KR101022060B1/en
Publication of KR20100036653A publication Critical patent/KR20100036653A/en
Application granted granted Critical
Publication of KR101022060B1 publication Critical patent/KR101022060B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

PURPOSE: A furnace is provided to make the characteristics of a film which is formed on a semiconductor substrate uniform. CONSTITUTION: A furnace has a first tube and second tube. The first tube(110) offers a reaction space. The first tube has a boat(130) therein. The boat mounts a plurality of semiconductor substrates. The second tube(120) is installed in the outside of the first tube. A plurality of discharge holes are formed in an upper part of the first tube.

Description

퍼니스{Furnace}Furnace {Furnace}

본 발명은 반도체 소자 제조를 위한 반도체 기판용 퍼니스에 관한 것이다. 보다 상세하게는 복수개로 로딩된 반도체 기판에 표면에 형성되는 소정의 막이 균일하게 형성될 수 있도록 하기 위해 반도체 기판에 반응 가스를 균일하게 공급할 수 있는 퍼니스에 관한 것이다. The present invention relates to a furnace for semiconductor substrates for the manufacture of semiconductor devices. More particularly, the present invention relates to a furnace capable of uniformly supplying a reaction gas to a semiconductor substrate so that a predetermined film formed on a surface thereof may be uniformly formed on a plurality of loaded semiconductor substrates.

반도체 소자 제조를 위한 단위 공정으로는 실리콘, 폴리 실리콘 등의 표면 산화를 위한 산화 공정, 불순물을 확산하기 위한 확산 공정, 반도체 기판 상에 소정의 막을 형성하는 증착 공정, 및 균일한 확산, 재결정 등을 위한 어닐링(annealing) 공정 등이 있다. Unit processes for manufacturing semiconductor devices include oxidation processes for surface oxidation of silicon and polysilicon, diffusion processes for diffusing impurities, deposition processes for forming a predetermined film on semiconductor substrates, and uniform diffusion and recrystallization. An annealing process, and the like.

이와 같은 반도체 제조 소자 제조를 위한 단위 공정을 수행하기 위해서는 반도체 기판에 히팅이 가능한 퍼니스(furnace)의 사용이 필수적이다.In order to perform such a unit process for manufacturing a semiconductor manufacturing device, it is necessary to use a furnace that can be heated on a semiconductor substrate.

상기 증착 공정은 퍼니스의 내부에 반도체 기판을 로딩한 후 일정한 양의 반응 가스를 공급한 상태에서 고온의 열을 인가하여 이루어진다. 이때, 반도체 기판 상에 형성되는 막의 성질이 균일해지려면 상기 증착 과정에서 반도체 기판에 공급되는 반응 가스의 양(또는 압력)이 균일할 필요가 있다. The deposition process is performed by loading a semiconductor substrate into the furnace and applying high temperature heat while supplying a certain amount of reaction gas. In this case, in order for the properties of the film formed on the semiconductor substrate to be uniform, the amount (or pressure) of the reaction gas supplied to the semiconductor substrate needs to be uniform during the deposition process.

특히 생산성 향상을 위해 복수개의 반도체 기판을 로딩하여 상기 단위 공정을 처리할 수 있는 배치식 퍼니스의 경우에는 로딩되어 있는 복수개의 반도체 기판 모두에 대하여 균일하게 반응 가스를 공급할 필요가 있다. In particular, in the case of a batch furnace which can process the unit process by loading a plurality of semiconductor substrates to improve productivity, it is necessary to supply a reaction gas uniformly to all of the plurality of loaded semiconductor substrates.

이에 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 로딩되어 있는 복수개의 반도체 기판에 대하여 균일하게 반응 가스를 공급할 수 있도록 하는 퍼니스를 제공하는 것을 목적으로 한다. Accordingly, an object of the present invention is to provide a furnace capable of uniformly supplying a reaction gas to a plurality of semiconductor substrates loaded.

상기한 목적을 달성하기 위하여 본 발명에 따른 퍼니스는, 복수개의 반도체 기판 상에 소정의 막을 형성하는 퍼니스로서, 반응 공간을 제공하는 제1 튜브 - 상기 제1 튜브의 내부에는 복수개의 반도체 기판이 안착된 보트가 배치됨 -; 및 상기 제1 튜브의 외측에 설치되는 제2 튜브를 포함하며, 상기 제1 튜브의 상 단부 부근에는 복수개의 배기홀이 형성되어 있는 것을 특징으로 한다. In order to achieve the above object, a furnace according to the present invention is a furnace for forming a predetermined film on a plurality of semiconductor substrates, the first tube providing a reaction space-a plurality of semiconductor substrates are seated inside the first tube. Boats are placed-; And a second tube provided outside the first tube, wherein a plurality of exhaust holes are formed near an upper end of the first tube.

그리고 상기한 목적을 달성하기 위하여 본 발명에 따른 퍼니스는, 복수개의 반도체 기판 상에 소정의 막을 형성하는 퍼니스로서, 반응 공간을 제공하는 제1 튜브 - 상기 제1 튜브의 내부에는 복수개의 반도체 기판이 안착된 보트가 배치됨 -; 및 상기 제1 튜브의 외측에 설치되는 제2 튜브를 포함하며, 상기 제1 튜브의 상단 부 상에는 복수개의 배기홀이 형성되어 있는 커버가 설치되는 것을 특징으로 한다. In order to achieve the above object, the furnace according to the present invention is a furnace for forming a predetermined film on a plurality of semiconductor substrates, the first tube for providing a reaction space-a plurality of semiconductor substrates in the interior of the first tube A seated boat is deployed; And a second tube installed outside the first tube, and a cover having a plurality of exhaust holes formed on an upper end of the first tube.

상기 배기홀은 상기 커버의 외주부를 따라 일정한 간격으로 형성될 수 있다. The exhaust hole may be formed at regular intervals along the outer circumference of the cover.

상기 제1 튜브의 내측에는 반응 가스를 공급하는 가스 인젝터가 설치될 수 있다. A gas injector for supplying a reaction gas may be installed inside the first tube.

상기 제1 튜브와 상기 제2 튜브간의 공간에 온도 센서가 설치될 수 있다. A temperature sensor may be installed in the space between the first tube and the second tube.

상기 배기홀을 통하여 배기되는 반응 가스는 상기 제1 튜브와 상기 제2 튜브간의 공간을 경유하여 퍼니스의 외부로 배출될 수 있다. The reaction gas exhausted through the exhaust hole may be discharged to the outside of the furnace via a space between the first tube and the second tube.

상기와 같이 구성된 본 발명에 따르면, 퍼니스에 로딩되어 있는 복수개의 반도체 기판에 대하여 균일하게 반응 가스를 공급함으로써 반도체 기판 상에 형성되는 막의 성질이 균일해지는 효과가 있다. According to the present invention configured as described above, by supplying the reaction gas uniformly to the plurality of semiconductor substrates loaded in the furnace, there is an effect that the property of the film formed on the semiconductor substrate becomes uniform.

이하 첨부된 도면을 참조하여 본 발명에 대하여 설명하도록 한다. Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 퍼니스(100)의 구성을 나타내는 단면도이다. 도 2는 퍼니스(100)의 제1 튜브(110) 및 제2 튜브(120)의 상단부의 구성을 나타내는 단면도이다. 도 3 및 도 4는 퍼니스(100)의 커버(200)의 구성을 나타내는 도면이다.1 is a cross-sectional view showing the configuration of the furnace 100 according to an embodiment of the present invention. 2 is a cross-sectional view showing the configuration of upper ends of the first tube 110 and the second tube 120 of the furnace 100. 3 and 4 show the structure of the cover 200 of the furnace 100.

먼저, 도 1을 참조하면, 퍼니스(100)는 기본적으로 제1 튜브(110), 제2 튜브(120), 보트(130), 보트 승강 수단(140), 매니폴드(150), 가스 공급관(152), 가스 배기관(154), 가스 인젝터(160), 히터(170) 및 온도 센서(180) 등을 포함하여 구성된다.First, referring to FIG. 1, the furnace 100 basically includes a first tube 110, a second tube 120, a boat 130, a boat lift means 140, a manifold 150, a gas supply pipe ( 152, a gas exhaust pipe 154, a gas injector 160, a heater 170, a temperature sensor 180, and the like.

또한, 도 1 및 도 2를 참조하면, 제1 튜브(110)는 보트(130)에 탑재된 복수개의 반도체 기판(1), 예를 들어 실리콘 웨이퍼에 대하여 반응 공간(즉, 막 형성 등의 기판 처리 공간)을 제공한다. 복수개의 반도체 기판(1)에 대하여 반응 공간을 제공하는 제1 튜브(110)는 상단부는 개방되어 있고, 제1 튜브(110)의 개방된 상단 부 상에는 커버(200)를 설치한다.In addition, referring to FIGS. 1 and 2, the first tube 110 includes a reaction space (ie, a film formation, etc.) with respect to a plurality of semiconductor substrates 1, for example, a silicon wafer, mounted on the boat 130. Processing space). The upper end of the first tube 110 that provides a reaction space with respect to the plurality of semiconductor substrates 1 is open, and the cover 200 is installed on the open upper part of the first tube 110.

제2 튜브(120)는 제1 튜브(110)의 외측에 설치되어 퍼니스(100)의 전체적인 기본 골격을 이룬다. 이때, 제2 튜브(120)의 내주면은 제1 튜브(110)의 외주면과 충분한 이격 거리를 두는 것이 바람직하다. The second tube 120 is installed outside the first tube 110 to form an overall basic skeleton of the furnace 100. At this time, it is preferable that the inner circumferential surface of the second tube 120 has a sufficient distance from the outer circumferential surface of the first tube 110.

보트(130)는 제1 튜브(110) 내에 설치되어 복수개의 반도체 기판(1)을 지지한다.The boat 130 is installed in the first tube 110 to support the plurality of semiconductor substrates 1.

보트 승강 수단(140)은 보트(130)를 제1 튜브(110) 내로 로딩시키거나 제1 튜브(110)의 외부로 언로딩시키기 위하여 보트(130)를 상하 방향으로 이송시킨다.The boat lifting means 140 transfers the boat 130 in a vertical direction to load the boat 130 into the first tube 110 or to unload the outside of the first tube 110.

매니폴드(150)는 제1 튜브(110)로 반응 가스의 공급 및 배기를 매개하며, 이를 위하여 매니폴드(150)에는 가스 공급관(152) 및 가스 배기관(154)이 설치된다. 도 1에서 도시 방향으로 인하여 가스 배기관(154)은 도시되지 않았다.The manifold 150 mediates supply and exhaust of the reaction gas to the first tube 110. For this purpose, the manifold 150 is provided with a gas supply pipe 152 and a gas exhaust pipe 154. In FIG. 1, the gas exhaust pipe 154 is not shown due to the illustrated direction.

상술한 보트(130), 보트 승강 수단(140) 및 매니폴드(150)의 구성은 본 기술분야에서 공지의 기술이므로 더 이상의 상세한 설명은 생략한다.Since the above-described configuration of the boat 130, the boat lifting means 140 and the manifold 150 is well known in the art, further detailed description thereof will be omitted.

제1 튜브(110)의 내측으로는 복수개의 반도체 기판(1)이 탑재되는 보트(130)가 배치되고, 보트(130)에 탑재된 복수개의 반도체 기판(1)에 대하여 반응 가스의 공급이 가능하도록 제1 튜브(110)의 일측으로는 소정의 길이로 형성된 매니폴드(150)와 연결되어 있는 가스 인젝터(160)가 설치된다.The boat 130 on which the plurality of semiconductor substrates 1 are mounted is disposed inside the first tube 110, and a reaction gas can be supplied to the plurality of semiconductor substrates 1 mounted on the boat 130. One side of the first tube 110 is provided with a gas injector 160 connected to the manifold 150 formed in a predetermined length.

도시한 바와 같이, 가스 인젝터(160)는 보트(130)에 탑재되어 있는 복수개의 반도체 기판(1)에 대하여 반응 가스를 공급하지만, 이를 위하여 가스 인젝터(160)의 단부가 제1 튜브(110)의 상단부까지 반드시 도달할 필요는 없다.As shown, the gas injector 160 supplies the reaction gas to the plurality of semiconductor substrates 1 mounted on the boat 130, but for this purpose, the end of the gas injector 160 has a first tube 110. It is not necessary to reach the top of.

가스 인젝터(160)에는 반응 가스가 분사되는 복수개의 가스 분사홀(미도시)이 일정한 간격으로 형성될 수 있다. 복수개의 가스 분사홀은 실질적으로 동일한 직경을 갖는 것이 바람직하다. 그러나, 가스 인젝터(160)의 상부로 갈수록 분사되는 반응 가스의 압력이 낮아지는 점을 고려할 때 가스 인젝터(160)의 상부로 갈수록 가스 분사홀의 직경이 증가되도록 하는 것도 좋다. 이때, 가스 분사홀은 그 직경이 점진적으로 증가하게 할 수도 있고, 일정한 간격을 두고 일정한 비율로 증가하게 할 수도 있다. In the gas injector 160, a plurality of gas injection holes (not shown) through which the reactive gas is injected may be formed at regular intervals. Preferably, the plurality of gas injection holes have substantially the same diameter. However, considering that the pressure of the reaction gas injected toward the upper portion of the gas injector 160 decreases, the diameter of the gas injection hole may increase to the upper portion of the gas injector 160. At this time, the gas injection hole may allow the diameter to increase gradually, or may increase at a constant rate at regular intervals.

제2 튜브(120)의 외부에는 제1 튜브(110) 내에 장입되어 있는 반도체 기판(1)의 공정 처리에 필요한 열을 발생시킬 수 있는 히터(170)가 설치된다. Outside the second tube 120, a heater 170 may be installed to generate heat required for process processing of the semiconductor substrate 1 charged in the first tube 110.

제1 튜브(110)와 제2 튜브(120)가 서로 이격되어 형성된 공간에는 실제 공정이 진행되는 제1 튜브(110) 내의 온도를 모니터링 하기 위한 온도 센서(180)가 설치된다.In a space formed by the first tube 110 and the second tube 120 spaced apart from each other, a temperature sensor 180 for monitoring a temperature in the first tube 110 where an actual process is performed is installed.

상술한 히터(170) 및 온도 센서(180)의 구성은 본 기술분야에서 공지의 기술이므로 더 이상의 상세한 설명은 생략한다.Since the above-described configuration of the heater 170 and the temperature sensor 180 is well known in the art, a detailed description thereof will be omitted.

도 2 내지 도 4를 참조하여 커버(200)의 구성을 보다 상세하게 살펴보기로 한다. The configuration of the cover 200 will be described in more detail with reference to FIGS. 2 to 4.

제1 튜브(110)의 상단부에는 대략 반구 형태로 형성되고 속이 빈 커버(200)가 설치된다. The upper end of the first tube 110 is formed in a substantially hemispherical shape and the hollow cover 200 is installed.

커버(200)가 반구 형상을 갖는 것은 제1 튜브(110)의 내부에서 진행되는 반도체 소자 제조를 위한 단위 공정 중에 나타나는 반응 가스의 흐름 등에 의해 야기 되는 가스 압력에 대하여 내구성을 갖기 위함이지만 반드시 이에 한정되지 않는다. The cover 200 has a hemispherical shape in order to have durability against a gas pressure caused by a flow of a reaction gas, etc., which occurs during a unit process for manufacturing a semiconductor device that proceeds inside the first tube 110, but is not limited thereto. It doesn't work.

커버(200)의 하측 외주부 표면에는 소정의 직경을 갖는 복수개의 배기홀(210)이 형성되어 있다. 배기홀(210)의 간격은 일정하게 하는 것이 바람직하다.A plurality of exhaust holes 210 having a predetermined diameter are formed on the lower outer peripheral surface of the cover 200. Preferably, the interval between the exhaust holes 210 is made constant.

커버(200)는 제1 튜브(110)의 개방된 상단부를 폐쇄하면서 가스 인젝터(160)를 통해 제1 튜브(110) 내로 분사된 반응 가스가 배기홀(210)을 통해 배출되도록 한다. 이는 제1 튜브(200) 내로 분사된 반응 가스의 배기를 용이하지 않게 함으로써 제1 튜브(110) 내에서 반응 가스가 머무르는 시간을 증가시키면서 제1 튜브(110) 내의 반응 가스의 압력을 균일하게 한다. 그 결과 제1 튜브(110) 내에서 보트(130)에 탑재되어 있는 복수개의 반도체 기판(1) 모두에 대하여 반응 가스를 균일하게 공급할 수 있게 되어서 복수개의 반도체 기판(1) 상에 형성되는 막의 질이 전체적으로 균일해진다. 따라서, 본 실시예에 따르면 복수개의 반도체 기판을 동시에 처리할 수 있는 배치식 퍼니스의 처리량(throughput) 및 생산성이 향상될 수 있는 이점이 있다.The cover 200 allows the reaction gas injected into the first tube 110 through the gas injector 160 to be discharged through the exhaust hole 210 while closing the open upper end of the first tube 110. This makes the pressure of the reaction gas in the first tube 110 uniform while increasing the time for which the reaction gas stays in the first tube 110 by not exhausting the reaction gas injected into the first tube 200. . As a result, the reaction gas can be uniformly supplied to all of the plurality of semiconductor substrates 1 mounted on the boat 130 in the first tube 110, so that the quality of the film formed on the plurality of semiconductor substrates 1 can be improved. This becomes uniform throughout. Therefore, according to the present embodiment, there is an advantage that throughput and productivity of a batch furnace capable of simultaneously processing a plurality of semiconductor substrates can be improved.

커버(200)의 하측 외주부 상에는 대략 '∩' 형태의 단면 구조를 갖는 삽입부(220)가 형성되어 있다. 이로써 삽입부(220)의 내측으로 제1 튜브(110) 상단부가 삽입되어 결합됨으로써 제1 튜브(110)의 상단부 상에 커버(200)가 용이하게 설치될 수 있다. 삽입부(220)의 개수는 특별하게 제한되지 않지만 제1 튜브(110) 상에 커버(200)가 견고하게 설치될 수 있도록 삽입부(220)의 개수를 조절하는 것이 바람직하다.An insertion part 220 having a cross-sectional structure having a substantially '220' shape is formed on a lower outer circumferential portion of the cover 200. Thus, the cover 200 may be easily installed on the upper end of the first tube 110 by inserting and coupling the upper end of the first tube 110 into the insertion unit 220. Although the number of the inserting parts 220 is not particularly limited, it is preferable to adjust the number of inserting parts 220 so that the cover 200 is firmly installed on the first tube 110.

커버(200)는 퍼니스(100)를 수리하거나 부품 교체시 필요한 경우에 제1 튜 브(110)로부터 분리시킬 수 있다. The cover 200 may be separated from the first tube 110 when necessary to repair the furnace 100 or to replace a part.

한편, 본 실시예에서는 제1 튜브(110)의 상단부가 개방 형성되어 있고, 개방된 상단부 상에 커버(300)가 설치되는 구성을 취하고 있으나 반드시 이에 한정되는 것은 아니고 제1 튜브(110)의 상단부를 폐쇄한 후에 상기 상단부 부근의 외주면을 따라 복수개의 배기홀을 형성하는 구성을 취함으로써 본 실시예에서와 같은 제1 튜브(110) 내의 반응 가스의 압력을 균일하게 하는 효과를 얻을 수도 있다. Meanwhile, in the present embodiment, the upper end of the first tube 110 is formed to be open, and the cover 300 is installed on the open upper end. However, the present invention is not limited thereto and the upper end of the first tube 110 is provided. After closing the structure, a plurality of exhaust holes are formed along the outer circumferential surface near the upper end portion, so that the pressure of the reaction gas in the first tube 110 as in the present embodiment can be obtained.

상기와 같이 구성되어 있는 본 발명은 다음과 같이 작동하게 된다. The present invention configured as described above is to operate as follows.

먼저, 복수개의 반도체 기판(1)이 트랜스퍼 암과 같은 이송 수단(미도시)에 의해 보트(130)에 탑재된다.First, a plurality of semiconductor substrates 1 are mounted on the boat 130 by a transfer means (not shown) such as a transfer arm.

이후 복수개의 기판(1)이 탑재된 보트(130)는 보트 승강 수단(140)에 의해 퍼니스(100)의 제1 튜브(110) 내로 로딩된다.Thereafter, the boat 130 on which the plurality of substrates 1 are mounted is loaded into the first tube 110 of the furnace 100 by the boat lifting means 140.

이후 제1 튜브(110) 내에 반응 가스를 공급하면서 제2 튜브(120) 외측에 설치된 히터(170)를 가동하여 복수개의 반도체 기판(1)에 열을 인가한다. 이때, 반응 가스는 매니폴드(150)의 가스 공급관(152)으로 공급되어 가스 인젝터(160)의 가스 분사홀(미도시)을 통하여 제1 튜브(110) 내로 분사된다.Thereafter, while supplying the reaction gas into the first tube 110, the heater 170 installed outside the second tube 120 is operated to apply heat to the plurality of semiconductor substrates 1. At this time, the reaction gas is supplied to the gas supply pipe 152 of the manifold 150 is injected into the first tube 110 through a gas injection hole (not shown) of the gas injector 160.

이와 같이 퍼니스(100)에서 복수개의 반도체 기판(1)에 대하여 반응 가스와 열을 공급함으로써 복수개의 반도체 기판(1) 상에 소정의 막을 형성할 수가 있다.Thus, by supplying reaction gas and heat to the plurality of semiconductor substrates 1 in the furnace 100, a predetermined film can be formed on the plurality of semiconductor substrates 1.

한편, 제1 튜브(110) 내에 복수개의 반도체 기판(1)에 대하여 분사된 반응 가스는 제1 튜브(110)의 개방된 상단부 상에 설치된 커버(200)의 배기홀(210)을 통해 배출된다. 배기홀(210)을 통해 배출된 반응 가스는 제1 튜브(110)와 제2 튜 브(120) 간의 이격 공간을 경유하여 매니폴드(150)의 가스 배출관(154)을 통하여 퍼니스(100)의 외부로 완전히 배출되게 된다.Meanwhile, the reaction gas injected to the plurality of semiconductor substrates 1 in the first tube 110 is discharged through the exhaust hole 210 of the cover 200 installed on the open upper end of the first tube 110. . The reaction gas discharged through the exhaust hole 210 passes through the gas discharge pipe 154 of the manifold 150 through the space between the first tube 110 and the second tube 120. It will be completely discharged to the outside.

이와 같이 본 발명에서는 반응 가스가 제1 튜브(110)의 상단부에 설치되는 커버(200)의 배기홀(210)을 통하여 배기되기 때문에, 즉 제1 튜브(200) 내로 분사된 반응 가스가 제1 튜브(110)의 외부로 용이하게 배기될 수 없기 때문에 제1 튜브(110) 내에서 반응 가스가 머무르는 시간이 증가되어 제1 튜브(110) 내에서 반응 가스의 압력을 균일하게 할 수 있다. 따라서, 본 발명에서는 제1 튜브(110) 내에서 보트(130)에 탑재되어 있는 복수개의 반도체 기판(1) 모두에 대하여 반응 가스를 균일하게 공급할 수 있기 때문에 복수개의 반도체 기판(1) 상에 형성되는 막의 질이 전체적으로 균일해지는 이점이 있다.As described above, in the present invention, since the reaction gas is exhausted through the exhaust hole 210 of the cover 200 installed at the upper end of the first tube 110, that is, the reaction gas injected into the first tube 200 is first. Since it cannot be easily exhausted to the outside of the tube 110, the time for which the reaction gas stays in the first tube 110 is increased, so that the pressure of the reaction gas in the first tube 110 may be uniform. Therefore, in the present invention, since the reaction gas can be uniformly supplied to all of the plurality of semiconductor substrates 1 mounted on the boat 130 in the first tube 110, they are formed on the plurality of semiconductor substrates 1. There is an advantage that the quality of the film to be obtained becomes uniform throughout.

지금까지 본 발명의 퍼니스(100)는 복수개의 반도체 기판(1)에 소정의 막을 형성하는 증착 공정용 퍼니스를 예로 들어 설명하였지만 반드시 상기 예에 한정되는 것은 아니고 본 발명의 퍼니스(100)는 증착 공정 이외에 확산(diffusion), 어닐링(annealing) 등 반도체 소자 제조에 필요한 다양한 단위 공정에 모두 적용할 수 있음을 밝혀 둔다.The furnace 100 of the present invention has been described using a deposition process furnace for forming a predetermined film on a plurality of semiconductor substrates 1 as an example, but is not necessarily limited to the above examples, the furnace 100 of the present invention is a deposition process In addition, it is found that the present invention can be applied to various unit processes required for manufacturing semiconductor devices such as diffusion and annealing.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.

도 1은 본 발명의 일 실시예에 따른 퍼니스(100)의 구성을 나타내는 단면도.1 is a cross-sectional view showing the configuration of the furnace 100 according to an embodiment of the present invention.

도 2는 퍼니스(100)의 제1 튜브(110) 및 제2 튜브(120)의 상단부의 구성을 나타내는 단면도.2 is a cross-sectional view showing the configuration of upper ends of the first tube 110 and the second tube 120 of the furnace 100.

도 3 및 도 4는 퍼니스(100)의 커버(200)의 구성을 나타내는 도면.3 and 4 show the configuration of the cover 200 of the furnace 100.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

1: 반도체 기판(실리콘 웨이퍼)1: semiconductor substrate (silicon wafer)

100: 퍼니스100: furnace

110: 제1 튜브 110: first tube

120: 제2 튜브 120: second tube

130: 보트130: boat

140: 보트 승강 수단140: boat lifting means

150: 매니폴드150: manifold

152: 가스 공급관152: gas supply pipe

154: 가스 배기관154: gas exhaust pipe

160: 가스 인젝터160: gas injector

170: 히터170: heater

180: 온도 센서180: temperature sensor

200: 커버200: cover

210: 배기홀210: exhaust hole

220: 삽입부220: insertion unit

Claims (6)

복수개의 반도체 기판 상에 소정의 막을 형성하는 퍼니스로서, A furnace for forming a predetermined film on a plurality of semiconductor substrates, 반응 공간을 제공하는 제1 튜브 - 상기 제1 튜브의 내부에는 복수개의 반도체 기판이 안착된 보트가 배치됨 -; 및A first tube providing a reaction space, in which a boat in which a plurality of semiconductor substrates are placed is disposed; And 상기 제1 튜브의 외측에 설치되는 제2 튜브A second tube installed outside the first tube 를 포함하며,Including; 상기 제1 튜브의 상 단부 부근에는 복수개의 배기홀이 형성되어 있는 것을 특징으로 하는 퍼니스.A furnace, characterized in that a plurality of exhaust holes are formed near the upper end of the first tube. 복수개의 반도체 기판 상에 소정의 막을 형성하는 퍼니스로서, A furnace for forming a predetermined film on a plurality of semiconductor substrates, 반응 공간을 제공하는 제1 튜브 - 상기 제1 튜브의 내부에는 복수개의 반도체 기판이 안착된 보트가 배치됨 -; 및A first tube providing a reaction space, in which a boat in which a plurality of semiconductor substrates are placed is disposed; And 상기 제1 튜브의 외측에 설치되는 제2 튜브A second tube installed outside the first tube 를 포함하며,Including; 상기 제1 튜브의 상단부 상에는 복수개의 배기홀이 형성되어 있는 커버가 설치되는 것을 특징으로 하는 퍼니스.The furnace characterized in that the cover is provided on the upper end of the first tube is formed with a plurality of exhaust holes. 제2항에 있어서,The method of claim 2, 상기 배기홀은 상기 커버의 외주부를 따라 일정한 간격으로 형성되는 것을 특징으로 하는 퍼니스.The exhaust hole is a furnace characterized in that formed at regular intervals along the outer peripheral portion of the cover. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 튜브의 내측에는 반응 가스를 공급하는 가스 인젝터가 설치되는 것을 특징으로 하는 퍼니스.The furnace of the first tube is characterized in that a gas injector for supplying a reaction gas is installed. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 튜브와 상기 제2 튜브간의 공간에 온도 센서가 설치되는 것을 특징으로 하는 퍼니스.Furnace characterized in that the temperature sensor is installed in the space between the first tube and the second tube. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 배기홀을 통하여 배기되는 반응 가스는 상기 제1 튜브와 상기 제2 튜브간의 공간을 경유하여 퍼니스의 외부로 배출되는 것을 특징으로 하는 퍼니스.The reaction gas exhausted through the exhaust hole is discharged to the outside of the furnace via the space between the first tube and the second tube.
KR1020080095981A 2008-09-30 2008-09-30 Furnace KR101022060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080095981A KR101022060B1 (en) 2008-09-30 2008-09-30 Furnace

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095981A KR101022060B1 (en) 2008-09-30 2008-09-30 Furnace

Publications (2)

Publication Number Publication Date
KR20100036653A true KR20100036653A (en) 2010-04-08
KR101022060B1 KR101022060B1 (en) 2011-03-16

Family

ID=42214129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095981A KR101022060B1 (en) 2008-09-30 2008-09-30 Furnace

Country Status (1)

Country Link
KR (1) KR101022060B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385676B1 (en) * 2012-04-27 2014-04-16 주식회사 테라세미콘 Batch type apparatus
KR101377751B1 (en) * 2012-04-27 2014-03-26 주식회사 테라세미콘 Batch type apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458685A (en) * 1992-08-12 1995-10-17 Tokyo Electron Kabushiki Kaisha Vertical heat treatment apparatus

Also Published As

Publication number Publication date
KR101022060B1 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101374442B1 (en) Placing table apparatus, processing apparatus, temperature control method and storage medium storing program
KR101117188B1 (en) Apparatus for processing a substrate
JP4794360B2 (en) Substrate processing equipment
KR101155291B1 (en) Apparatus for dry etching and substrate processing system having the same
KR101022060B1 (en) Furnace
US20090197402A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and process tube
US20120180883A1 (en) Substrate processing apparatus
TWI506701B (en) Apparatus for processing substrate
JPH04184923A (en) Heat-treating equipment
JP5770042B2 (en) Heat treatment equipment
KR20100077813A (en) Semiconductor manufacturing vertical diffusion furnace
JP2008218877A (en) Substrate treatment device and method of manufacturing semiconductor device
WO2023105821A1 (en) Ceiling heater, semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
KR101126098B1 (en) Batch type substrate treatment appartus
KR20090012928U (en) High Temperature Furnace
KR20060066797A (en) Vertical diffusion furnace of semiconductor device and reaction gas uniform diffusion method
KR200222115Y1 (en) Rtp(rapid thermal process)apparatus for semiconductor wafer
JP2015185579A (en) Substrate processing apparatus, substrate holding body, substrate holder, and manufacturing method of semiconductor device
KR101039153B1 (en) A Gas Injector in Large Area Substrate Processing System
JPH11140651A (en) Cvd device and cvd treating method
KR20060019065A (en) Semiconductor manufacturing equipment for diffusion process
KR20060077990A (en) Apparatus for processing a wafer
KR20090059537A (en) High temperature furnace
KR20060075552A (en) Apparatus for chemical vapor deposition
KR20050034211A (en) Furnace for semiconductor device manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Invalidation trial for patent
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20110616

Effective date: 20120621

EXTG Extinguishment