KR20100036010A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR20100036010A
KR20100036010A KR1020080095434A KR20080095434A KR20100036010A KR 20100036010 A KR20100036010 A KR 20100036010A KR 1020080095434 A KR1020080095434 A KR 1020080095434A KR 20080095434 A KR20080095434 A KR 20080095434A KR 20100036010 A KR20100036010 A KR 20100036010A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
contact region
trench
oxide film
Prior art date
Application number
KR1020080095434A
Other languages
Korean (ko)
Inventor
백승주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080095434A priority Critical patent/KR20100036010A/en
Publication of KR20100036010A publication Critical patent/KR20100036010A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: A method of manufacturing a semiconductor device is provided to simplify a formation process of a partial separator film compared to conventional technology by forming a partial separate layer by forming an oxide film on both side walls of the separate walls and on each contact area of bit line contact area of a semiconductor substrate. CONSTITUTION: A hard mask exposing an element isolation region is formed on a semiconductor substrate. A trench(T) including protrusions on both side walls is formed on the element isolation region of the semiconductor substrate. A first oxide film(110a) covering the protrusions is formed. The element isolation film(117) is formed by covering the insulating layer within the trench forming the first oxide film.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 본 발명은 RCAT 공정을 단순화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, the present invention relates to a method for manufacturing a semiconductor device that can simplify the RCAT process.

반도체 소자, 예를 들어, 디램(DRAM) 소자의 디자인 룰이 감소함에 따라 단채널 효과(Short Channel Effect) 및 접합 누설이 증가되고, 리프레쉬 특성이 저하되고 있다. As the design rules of semiconductor devices, for example, DRAM devices, are reduced, short channel effects and junction leakage are increased, and refresh characteristics are deteriorated.

따라서, 이러한 현상을 개선하기 위해 반도체 기판 상에 SiGe층과 Si층을 차례로 성장시킨 다음, 상기 Si층 및 SiGe층을 선택적으로 식각하여 트렌치를 형성하고, 그런 다음, 상기 식각된 SiGe층을 제거하여 빈 공간을 형성한 후, 상기 빈 공간 및 트렌치 내에 산화막을 매립하여 부분 격리막(Partial Isolation Oxide Layer) 및 소자분리막을 형성하는 RCAT(Recess Channel Array Transistor) 공정이 제안되었다. Therefore, in order to improve this phenomenon, a SiGe layer and a Si layer are sequentially grown on a semiconductor substrate, and then the Si layer and the SiGe layer are selectively etched to form trenches, and then the etched SiGe layer is removed. After forming the empty space, a Recess Channel Array Transistor (RCAT) process for forming a partial isolation layer and a device isolation layer by embedding an oxide film in the empty space and the trench has been proposed.

그러나, 상기 RCAT 공정은, 상술한 바와 같이, 상기 부분 격리막을 형성하기 위한 과정이 복잡할 뿐만 아니라, 트랜지스터가 형성될 Si층을 결함이 없는 완전한 단결정층으로 성장시키는 것이 매우 어렵기 때문에, 소자 특성이 확보되지 않는 등, 많은 문제점이 발생되고 있다. However, in the RCAT process, as described above, not only is the process for forming the partial isolation film complicated, but also it is very difficult to grow the Si layer on which the transistor is to be formed into a complete single crystal layer free of defects. Many problems arise, such as not being secured.

본 발명은 RCAT 공정을 단순화시킬 수 있는 반도체 소자의 제조방법을 제공한다. The present invention provides a method for manufacturing a semiconductor device that can simplify the RCAT process.

또한, 본 발명은 소자 특성을 확보할 수 있는 반도체 소자의 제조방법을 제공한다. In addition, the present invention provides a method for manufacturing a semiconductor device capable of securing the device characteristics.

일 견지에서, 본 발명의 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판의 소자분리 영역에 양측벽 각각에 돌출부를 구비한 트렌치를 형성하는 단계와, 상기 돌출부를 매립하는 제1산화막을 형성하는 단계 및 상기 제1산화막이 형성된 트렌치 내에 절연막을 매립하여 소자분리막을 형성하는 단계를 포함한다. In one aspect, a method of manufacturing a semiconductor device according to an embodiment of the present invention, forming a trench provided with protrusions on each side wall of the device isolation region of the semiconductor substrate, and forming a first oxide film to fill the protrusions And forming an isolation layer by filling an insulating layer in the trench in which the first oxide film is formed.

상기 돌출부를 구비한 트렌치를 형성하는 단계는, 상기 반도체 기판 상에 소자분리 영역을 노출하는 하드마스크를 형성하는 단계와, 상기 노출된 반도체 기판의 소자분리 영역을 식각하여 제1트렌치를 형성하는 단계와, 상기 하드마스크를 포함하여 제1트렌치의 측벽 상에 선택적으로 베리어막을 형성하는 단계와, 상기 베리어막을 이용하여 상기 제1트렌치 저면을 식각하여 원형 홈을 형성하는 단계와, 상기 베리어막을 제거하는 단계 및 상기 원형 홈 저면을 식각하여 제2트렌치를 형성하는 단계를 포함한다. The forming of the trench having the protrusion may include forming a hard mask exposing the device isolation region on the semiconductor substrate, and etching the device isolation region of the exposed semiconductor substrate to form a first trench. And selectively forming a barrier film on the sidewall of the first trench including the hard mask, etching the bottom surface of the first trench by using the barrier film to form a circular groove, and removing the barrier film. And etching the bottom of the circular groove to form a second trench.

상기 베리어막은 질화막을 포함한다. The barrier film includes a nitride film.

상기 원형 홈을 형성하는 단계는 습식 식각 공정으로 수행한다. The forming of the circular groove is performed by a wet etching process.

상기 제1산화막을 형성하는 단계는, 상기 돌출부를 포함한 트렌치 표면을 산화시켜 상기 돌출부를 매립하도록 상기 돌출부를 포함한 트렌치의 표면에 산화막을 형성하는 단계 및 상기 돌출부에만 잔류하도록 상기 산화막의 일부 두께를 에치백 공정으로 제거하는 단계를 포함한다. The forming of the first oxide film may include forming an oxide film on the surface of the trench including the protrusion to oxidize the trench surface including the protrusion to fill the protrusion, and to reduce a portion of the oxide film so as to remain only in the protrusion. Removing to the cheetah process.

상기 산화막은 50∼1000Å의 두께로 형성한다. The oxide film is formed to a thickness of 50 to 1000 GPa.

본 발명에 따른 반도체 소자의 제조방법은, 상기 소자분리막을 형성하는 단계 이후에, 상기 반도체 기판의 비트라인 콘택 영역에 산소를 이온주입하는 단계 및 상기 산소가 이온주입된 반도체 기판을 열처리하여 상기 반도체 기판의 비트라인 콘택 영역 내에 제2산화막을 형성하는 단계를 더 포함한다. In the method of manufacturing a semiconductor device according to the present invention, after forming the device isolation layer, implanting oxygen into a bit line contact region of the semiconductor substrate and heat treating the semiconductor substrate into which the oxygen is ion implanted And forming a second oxide film in the bit line contact region of the substrate.

다른 견지에서, 본 발명의 실시예에 따른 반도체 소자의 제조방법은, 스토리지 노드 콘택 영역 및 비트라인 콘택 영역을 갖는 반도체 기판 상에 소자분리막을 형성하는 단계와, 상기 반도체 기판 상에 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역 부분을 노출하는 이온주입 마스크를 형성하는 단계와, 상기 이온주입 마스크를 이용해서 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역에 산소(O2)를 이온주입하는 단계와, 상기 산소가 이온주입된 반도체 기판을 열처리하여 상기 스토리지 노드 콘택 영역에 제1산화막 및 비트라인 콘택 영역에 제2산화막을 형성하는 단계 및 상기 이온주입 마스크를 제거하는 단계를 포함한다. In another aspect, a method of manufacturing a semiconductor device according to an embodiment of the present invention, forming a device isolation film on a semiconductor substrate having a storage node contact region and a bit line contact region, and the storage node contact on the semiconductor substrate Forming an ion implantation mask exposing a region and a portion of the bitline contact region, implanting oxygen (O 2 ) into the storage node contact region and the bitline contact region using the ion implantation mask, and Heat-treating the oxygen-implanted semiconductor substrate to form a first oxide film in the storage node contact region and a second oxide film in the bit line contact region, and removing the ion implantation mask.

본 발명은 반도체 기판의 스토리지 노드 콘택 영역에 해당하는 소자분리막의 양측벽 및 상기 반도체 기판의 비트라인 콘택 영역 각각에 산화막을 형성하여 부분 격리막을 형성해줌으로써, 상기 부분 격리막의 형성 공정을 종래보다 단순화시킬 수 있다. According to the present invention, an oxide film is formed on both sidewalls of the device isolation layer corresponding to the storage node contact region of the semiconductor substrate and the bit line contact region of the semiconductor substrate to form a partial isolation layer, thereby simplifying the process of forming the partial isolation layer. Can be.

또한, 본 발명은 Si층을 성장시키는 공정 없이 부분 격리막을 형성할 수 있기 때문에 Si층 성장시 발생되는 결함을 방지할 수 있다. In addition, the present invention can form a partial isolation film without growing the Si layer, thereby preventing defects generated during the growth of the Si layer.

게다가, 본 발명은 부분 격리막을 형성함으로써 접합 누설을 방지하여 리프레쉬를 개선할 수 있을 뿐만 아니라 DIBL(Drain Induced Barrier Lowering) 특성 및 단채널 효과(Short Channel Effect)를 향상시킬 수 있으므로, 그 결과, 소자 특성을 향상시킬 수 있다. In addition, the present invention not only improves refresh by preventing junction leakage by forming a partial isolation film, but also improves the DBL (Drain Induced Barrier Lowering) characteristic and the Short Channel Effect. Properties can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도이고, 도 2a 내지 도 2j은 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도 1의 X－X´선에 따라 절단하여 도시한 공정별 단면도이다. 1 is a plan view for explaining a method of manufacturing a semiconductor device according to the present invention, Figures 2a to 2j is an X-X 'line of Figure 1 for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. It is sectional drawing by process shown by cutting according to.

도 1에서, 도면부호 GR은 게이트 형성 영역을, SR은 스토리지 노드 콘택 영역을, BR은 비트라인 콘택 영역을, AR은 활성 영역을, IR은 소자분리 영역을, 그리고, 100은 반도체 기판을 각각 나타낸다. In FIG. 1, reference numeral GR denotes a gate formation region, SR denotes a storage node contact region, BR denotes a bitline contact region, AR denotes an active region, IR denotes an isolation region, and 100 denotes a semiconductor substrate. Indicates.

도 2a를 참조하면, 게이트 형성 영역과 스토리지 노드 콘택 영역 및 비트라인 콘택 영역을 포함하는 활성 영역(AR)과 소자분리 영역(IR)을 갖는 반도체 기판(100) 상에 패드 산화막(102)과 패드 질화막(104)을 차례로 형성한다. 여기서, 상기 패드 질화막(104)은 후속 트렌치를 형성하기 위한 식각 장벽 역할을 한다. Referring to FIG. 2A, a pad oxide layer 102 and a pad are formed on a semiconductor substrate 100 having an active region AR and an isolation region IR including a gate formation region, a storage node contact region, and a bit line contact region. The nitride film 104 is formed in turn. Here, the pad nitride layer 104 serves as an etch barrier for forming subsequent trenches.

상기 패드 질화막(104) 상에 감광막을 도포(PR coating)한 후, 이를 노광 및 현상해서 소자분리 영역을 한정하는 감광막 패턴(106)을 형성한다. After the photoresist film is PR coated on the pad nitride film 104, the photoresist film is exposed and developed to form a photoresist pattern 106 defining an element isolation region.

도 2b를 참조하면, 상기 감광막 패턴을 식각 장벽으로 이용해서 소자분리 영역의 패드 질화막(104) 및 그 아래의 패드 산화막(102)을 식각해서 하드마스크(105)를 형성한 후, 상기 하드마스크(105)를 식각 장벽으로 이용해서 반도체 기판(100)을 식각하여 제1트렌치(T1)를 형성한다. 상기 하드마스크(105) 및 제1트렌치(T1) 표면 상에 베리어막(108)을 형성한다. 상기 베리어막(108)은 질화막을 포함한다. Referring to FIG. 2B, the hard mask 105 is formed by etching the pad nitride layer 104 and the pad oxide layer 102 below the device isolation region using the photoresist pattern as an etch barrier. The first trenches T1 are formed by etching the semiconductor substrate 100 using 105 as an etching barrier. A barrier layer 108 is formed on the hard mask 105 and the first trench T1. The barrier film 108 includes a nitride film.

도 2c를 참조하면, 상기 하드마스크(105)의 상면 및 상기 제1트렌치(T1)의 저면이 노출되도록 상기 베리어막(108)을 에치백 공정을 이용하여 식각하고, 이를 통해, 상기 베리어막(108)이 상기 제1트렌치(T1)의 측벽 상에만 잔류되도록 한다. Referring to FIG. 2C, the barrier layer 108 is etched using an etch back process so that the top surface of the hard mask 105 and the bottom surface of the first trench T1 are exposed, and thereby, the barrier layer ( 108 may remain only on the sidewall of the first trench T1.

도 2d를 참조하면, 상기 하드마스크(105) 및 상기 제1트렌치(T1)의 측벽 상에 형성된 베리어막(108)을 식각 장벽으로 이용해서 상기 제1트렌치(T1) 저면을 습식 식각 공정으로 식각하고, 이를 통해, 상기 제1트렌치(T1)의 저면 아래에 원형 홈(H1)을 형성한다. Referring to FIG. 2D, the bottom surface of the first trench T1 is etched by a wet etching process using the barrier layer 108 formed on the sidewalls of the hard mask 105 and the first trench T1 as an etch barrier. Through this, a circular groove H1 is formed under the bottom of the first trench T1.

도 2e를 참조하면, 상기 제1트렌치(T1)의 측벽 상에 형성된 베리어막(108)을 제거한다. 그런 다음, 상기 하드마스크(105)를 식각 장벽으로 이용해서 상기 원형 홈(H1) 저면을 식각하고, 이를 통해, 상기 원형 홈(H1)의 저면 아래에 제2트렌치(T2)를 형성한다. 상기 하드마스크(105)의 패드 질화막(104)은 상기 제2트렌치(T2)의 형성시에 일부 두께가 식각된다. Referring to FIG. 2E, the barrier layer 108 formed on the sidewall of the first trench T1 is removed. Thereafter, the bottom surface of the circular groove H1 is etched using the hard mask 105 as an etch barrier, thereby forming a second trench T2 under the bottom surface of the circular groove H1. The pad nitride layer 104 of the hard mask 105 is partially etched when the second trench T2 is formed.

상기 제2트렌치(T2)를 형성한 결과, 상기 반도체 기판(100)의 소자분리 영역(IR)에 양측벽 각각에 돌출부(H2)를 갖는 트렌치(T)가 형성된다. 여기서, 상기 트렌치(T)는 제1트렌치(T1), 원형 홈(H1) 및 제2트렌치(T2)을 포함하며, 상기 돌출부(H2)는 스토리지 노드 콘택 영역에 형성된다. As a result of forming the second trenches T2, trenches T having protrusions H2 are formed on both sidewalls of the device isolation region IR of the semiconductor substrate 100. The trench T includes a first trench T1, a circular groove H1, and a second trench T2, and the protrusion H2 is formed in the storage node contact region.

도 2f를 참조하면, 상기 돌출부(H2)를 포함한 트렌치(T)가 형성된 기판 결과물에 대해 산화 공정을 수행하여 상기 돌출부(H2)를 포함한 트렌치(T) 표면에 산화막(110)을 형성한다. 상기 산화막(110)은, 예를 들어, 50∼1000Å의 두께로 형성한다. Referring to FIG. 2F, an oxidation process is performed on the substrate product on which the trench T including the protrusion H2 is formed to form an oxide film 110 on the surface of the trench T including the protrusion H2. The oxide film 110 is formed to have a thickness of, for example, 50 to 1000 GPa.

도 2g를 참조하면, 상기 하드마스크(105)를 식각 장벽으로 이용해서 상기 돌출부(H2)를 매립하도록 상기 산화막(110)의 일부 두께를 에치백 공정으로 제거한다. 이를 통해, 상기 돌출부(H2)를 매립하는 제1산화막(110a)을 형성한다. Referring to FIG. 2G, a portion of the thickness of the oxide layer 110 is removed by an etch back process using the hard mask 105 as an etch barrier to bury the protrusion H2. Through this, the first oxide film 110a filling the protrusion H2 is formed.

도 2h를 참조하면, 상기 제1산화막(110a)이 형성된 트렌치(T) 내에 선형 질화막(112), 선형 산화막(114) 및 절연막(116)을 차례로 형성하여 활성 영역(AR)을 한정하는 소자분리막(117)을 형성한다. 상기 소자분리막(117)은, 예를 들어, SOD(Spin-on dielectric)막 및 HDP(High Density Plasma)막의 단일막, 또는, 이들의 적층막으로 구성한다. 이어서, 잔류된 상기 하드마스크를 제거한다. Referring to FIG. 2H, a linear isolation layer 112, a linear oxide layer 114, and an insulating layer 116 are sequentially formed in the trench T where the first oxide layer 110a is formed to define an active region AR. 117 is formed. The device isolation film 117 is composed of, for example, a single film of a spin-on dielectric (SOD) film and a high density plasma (HDP) film, or a stacked film thereof. Then, the remaining hard mask is removed.

도 2i를 참조하면, 상기 소자분리막(117)이 형성된 반도체 기판(100) 상에 비트라인 콘택 영역 부분을 노출하는 이온주입 마스크(114)를 형성한다. 상기 이온주입 마스크(114)를 이용해서 상기 반도체 기판(100)의 비트라인 콘택 영역에 산소(O2)를 이온주입한 후, 상기 산소가 이온주입된 반도체 기판(100)을 열처리하여 상기 반도체 기판(100)의 비트라인 콘택 영역에 제2산화막(110b)을 형성한다. Referring to FIG. 2I, an ion implantation mask 114 exposing a bit line contact region portion is formed on the semiconductor substrate 100 on which the device isolation layer 117 is formed. Oxygen (O 2 ) is ion-implanted into the bit line contact region of the semiconductor substrate 100 using the ion implantation mask 114, and then the semiconductor substrate 100 to which the oxygen is ion-implanted is heat treated to perform the semiconductor substrate. The second oxide film 110b is formed in the bit line contact region of the 100.

여기서, 본 발명은 반도체 기판(100)의 스토리지 노드 콘택 영역 및 비트라인 콘택 영역 각각에 제1산화막(110a) 및 제2산화막(110b)을 형성하여 부분 격리 구조를 형성해줌으로써, 접합 누설을 방지하여 리프레쉬를 개선할 수 있으며, 또한, DIBL(Drain Induced Barrier Lowering) 특성 및 단채널 효과(Short Channel Effect)를 개선할 수 있다. Here, the present invention forms the first isolation layer 110a and the second oxide layer 110b in each of the storage node contact region and the bit line contact region of the semiconductor substrate 100 to form a partial isolation structure, thereby preventing junction leakage. Refreshing can be improved, and the drain induced barrier lowering (DIBL) characteristics and short channel effects can be improved.

도 2j를 참조하면, 상기 이온주입 마스크를 제거한다. 그런 다음, 상기 반도체 기판(100) 상에 게이트 형성 영역을 노출시키는 리세스 마스크(도시안됨)를 형성한 후, 상기 리세스 마스크를 식각 장벽으로 이용해서 상기 반도체 기판(100)을 리세스한다. 도면부호 R은 리세스된 게이트 형성 영역을 나타낸다. 상기 리세스된 게이트 형성 영역(R)을 포함한 반도체 기판(100) 상에 게이트 물질을 형성한 후, 이를 식각하여 게이트(도시안됨)를 형성한다. Referring to FIG. 2J, the ion implantation mask is removed. Thereafter, a recess mask (not shown) is formed on the semiconductor substrate 100 to expose a gate formation region, and then the semiconductor substrate 100 is recessed using the recess mask as an etch barrier. Reference numeral R denotes a recessed gate formation region. A gate material is formed on the semiconductor substrate 100 including the recessed gate formation region R, and then etched to form a gate (not shown).

한편, 상기 제1산화막 및 제2산화막을 포함하는 부분 격리막을 상기 본 발명에 다른 실시예에 따른 반도체 소자의 제조방법에서와 같이, 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역 각각에 동시에 형성해줌으로써, 상기 부분 격리 막의 형성 공정을 더욱더 단순화시킬 수 있다. On the other hand, by forming a partial isolation layer including the first oxide film and the second oxide film in each of the storage node contact region and the bit line contact region at the same time, as in the method of manufacturing a semiconductor device according to another embodiment of the present invention, The process of forming the partial isolation film can be further simplified.

자세하게, 도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 3A to 3C are cross-sectional views illustrating processes of manufacturing a semiconductor device according to another exemplary embodiment of the present invention.

도 3a를 참조하면, 게이트 형성 영역과 스토리지 노드 콘택 영역 및 비트라인 콘택 영역을 포함하는 활성 영역(AR)과 소자분리 영역(IR)을 갖는 반도체 기판(200) 상에 활성 영역(AR)을 한정하는 소자분리막(202)을 형성한다. 상기 소자분리막(202)은, 예를 들어, STI(Shallow trench isolation) 공정에 따라 형성하며, SOD(Spin-on dielectric)막 및 HDP(High Density Plasma)막의 단일막, 또는, 이들의 적층막으로 구성한다. Referring to FIG. 3A, an active region AR is defined on a semiconductor substrate 200 having an active region AR including an gate forming region, a storage node contact region, and a bit line contact region, and an isolation region IR. The device isolation film 202 is formed. The device isolation film 202 is formed by, for example, a shallow trench isolation (STI) process, and is formed as a single film of a spin-on dielectric (SOD) film and a high density plasma (HDP) film, or a stacked film thereof. Configure.

도 3b를 참조하면, 상기 소자분리막(202)이 형성된 반도체 기판(200) 상에 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역을 노출하는 이온주입 마스크(204)를 형성한다. 상기 이온주입 마스크(204)를 이용해서 상기 반도체 기판(200)의 스토리지 노드 콘택 영역 및 비트라인 콘택 영역에 산소(O2)를 이온주입한 후, 상기 산소가 이온주입된 반도체 기판(200)을 열처리하여 상기 반도체 기판(200)의 스토리지 노드 콘택 영역에 제1산화막(206a) 및 비트라인 콘택 영역에 제2산화막(206b)을 형성한다. Referring to FIG. 3B, an ion implantation mask 204 is formed on the semiconductor substrate 200 on which the device isolation layer 202 is formed to expose the storage node contact region and the bit line contact region. Oxygen (O 2 ) is ion implanted into the storage node contact region and the bit line contact region of the semiconductor substrate 200 using the ion implantation mask 204, and then the oxygen substrate is implanted into the semiconductor substrate 200. The heat treatment is performed to form a first oxide layer 206a and a second oxide layer 206b in a bit line contact region of the storage node contact region of the semiconductor substrate 200.

여기서, 본 발명은 반도체 기판(200)의 스토리지 노드 콘택 영역 및 비트라인 콘택 영역 각각에 산화막을 형성하여 부분 격리 구조를 형성해줌으로써, 접합 누설을 방지하여 리프레쉬를 개선할 수 있으며, 또한, DIBL(Drain Induced Barrier Lowering) 특성 및 단채널 효과(Short Channel Effect)를 개선할 수 있다. According to the present invention, an oxide film is formed in each of the storage node contact region and the bit line contact region of the semiconductor substrate 200 to form a partial isolation structure, thereby preventing junction leakage and improving refresh. Improved Barrier Lowering characteristics and Short Channel Effect.

도 3c를 참조하면, 상기 이온주입 마스크를 제거한다. 그런 다음, 상기 반도체 기판(200) 상에 게이트 형성 영역을 노출시키는 리세스 마스크(도시안됨)를 형성한 후, 상기 리세스 마스크를 식각 장벽으로 이용해서 상기 반도체 기판(200)을 리세스한다. 도면부호 R은 리세스된 게이트 형성 영역을 나타낸다. 상기 리세스된 게이트 형성 영역(R)을 포함한 반도체 기판(200) 상에 게이트 물질을 형성한 후, 이를 식각하여 게이트(도시안됨)를 형성한다. Referring to FIG. 3C, the ion implantation mask is removed. Thereafter, a recess mask (not shown) is formed on the semiconductor substrate 200 to expose a gate formation region, and then the semiconductor substrate 200 is recessed using the recess mask as an etch barrier. Reference numeral R denotes a recessed gate formation region. A gate material is formed on the semiconductor substrate 200 including the recessed gate formation region R, and then etched to form a gate (not shown).

이후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.Thereafter, a series of well-known subsequent steps are sequentially performed to complete the manufacture of the semiconductor device according to the embodiment of the present invention.

전술한 바와 같이, 본 발명은 반도체 기판의 스토리지 노드 콘택 영역에 해당하는 소자분리막의 양측벽 및 상기 반도체 기판의 비트라인 콘택 영역 각각에 산화막을 형성하여 부분 격리막을 형성한다. 따라서, 본 발명은 상기 부분 격리막의 형성 공정을 종래보다 단순화시킬 수 있다. As described above, the present invention forms a partial isolation layer by forming an oxide layer on both sidewalls of the device isolation layer corresponding to the storage node contact region of the semiconductor substrate and the bit line contact region of the semiconductor substrate. Therefore, the present invention can simplify the process of forming the partial separators than in the prior art.

또한, 본 발명은 Si층 및 SiGe층을 성장 및 식각하여 부분 격리막을 형성하는 기존의 RCAT 공정과 달리 Si층을 성장시키는 공정 없이 부분 격리막을 형성할 수 있기 때문에 Si층 성장시 발생되는 결함을 방지할 수 있다. In addition, the present invention prevents defects generated during the growth of the Si layer because the partial isolation layer may be formed without growing the Si layer, unlike the conventional RCAT process of growing and etching the Si layer and the SiGe layer to form the partial isolation layer. can do.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도이다. 1 is a plan view illustrating a method of manufacturing a semiconductor device according to the present invention.

도 2a 내지 도 2j은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도 1의 X－X´선에 따라 절단하여 도시한 공정별 단면도이다. 2A through 2J are cross-sectional views illustrating processes of the semiconductor device according to the exemplary embodiment, taken along the line X-X ′ of FIG. 1.

도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도 1의 X－X´선에 따라 절단하여 도시한 공정별 단면도이다. 3A to 3C are cross-sectional views illustrating processes for manufacturing a semiconductor device according to another exemplary embodiment, taken along the line X-X ′ of FIG. 1.

Claims (8)

반도체 기판의 소자분리 영역에 양측벽 각각에 돌출부를 구비한 트렌치를 형성하는 단계; Forming trenches having protrusions in each of the side walls of the device isolation region of the semiconductor substrate; 상기 돌출부를 매립하는 제1산화막을 형성하는 단계; 및 Forming a first oxide film to fill the protrusions; And 상기 제1산화막이 형성된 트렌치 내에 절연막을 매립하여 소자분리막을 형성하는 단계; Forming an isolation layer by filling an insulating layer in the trench in which the first oxide film is formed; 를 포함하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 돌출부를 구비한 트렌치를 형성하는 단계는, Forming the trench with the protrusion, 상기 반도체 기판 상에 소자분리 영역을 노출하는 하드마스크를 형성하는 단계; Forming a hard mask exposing a device isolation region on the semiconductor substrate; 상기 노출된 반도체 기판의 소자분리 영역을 식각하여 제1트렌치를 형성하는 단계; Etching the device isolation region of the exposed semiconductor substrate to form a first trench; 상기 하드마스크를 포함하여 제1트렌치의 측벽 상에 선택적으로 베리어막을 형성하는 단계; Selectively forming a barrier layer on the sidewalls of the first trench including the hard mask; 상기 베리어막을 이용하여 상기 제1트렌치 저면을 식각하여 원형 홈을 형성하는 단계; Etching the bottom surface of the first trench by using the barrier film to form a circular groove; 상기 베리어막을 제거하는 단계; 및 Removing the barrier film; And 상기 원형 홈 저면을 식각하여 제2트렌치를 형성하는 단계; Etching the bottom surface of the circular groove to form a second trench; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 제 2 항에 있어서,The method of claim 2, 상기 베리어막은 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. The barrier film is a manufacturing method of a semiconductor device characterized in that it comprises a nitride film. 제 2 항에 있어서,The method of claim 2, 상기 원형 홈을 형성하는 단계는 습식 식각 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. Forming the circular groove is a method of manufacturing a semiconductor device, characterized in that performed by a wet etching process. 제 1 항에 있어서,The method of claim 1, 상기 제1산화막을 형성하는 단계는, Forming the first oxide film, 상기 돌출부를 포함한 트렌치 표면을 산화시켜 상기 돌출부를 매립하도록 상기 돌출부를 포함한 트렌치의 표면에 산화막을 형성하는 단계; 및 Forming an oxide film on the surface of the trench including the protrusion to oxidize the trench surface including the protrusion to fill the protrusion; And 상기 돌출부에만 잔류하도록 상기 산화막의 일부 두께를 에치백 공정으로 제거하는 단계; Removing a portion of the thickness of the oxide film by an etch back process so as to remain only in the protrusion part; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 산화막은 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. The oxide film is formed in a thickness of 50 to 1000 GPa. 제 1 항에 있어서, The method of claim 1, 상기 소자분리막을 형성하는 단계 이후에, After forming the device isolation film, 상기 반도체 기판의 비트라인 콘택 영역에 산소를 이온주입하는 단계; 및 Implanting oxygen into a bit line contact region of the semiconductor substrate; And 상기 산소가 이온주입된 반도체 기판을 열처리하여 상기 반도체 기판의 비트라인 콘택 영역 내에 제2산화막을 형성하는 단계; Heat-treating the oxygen-implanted semiconductor substrate to form a second oxide film in a bit line contact region of the semiconductor substrate; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device further comprising. 스토리지 노드 콘택 영역 및 비트라인 콘택 영역을 갖는 반도체 기판 상에 소자분리막을 형성하는 단계; Forming an isolation layer on the semiconductor substrate having a storage node contact region and a bit line contact region; 상기 반도체 기판 상에 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역 부분을 노출하는 이온주입 마스크를 형성하는 단계; Forming an ion implantation mask on the semiconductor substrate to expose portions of the storage node contact region and the bitline contact region; 상기 이온주입 마스크를 이용해서 상기 스토리지 노드 콘택 영역 및 비트라인 콘택 영역에 산소(O2)를 이온주입하는 단계; Implanting oxygen (O 2 ) into the storage node contact region and the bit line contact region using the ion implantation mask; 상기 산소가 이온주입된 반도체 기판을 열처리하여 상기 스토리지 노드 콘택 영역에 제1산화막 및 비트라인 콘택 영역에 제2산화막을 형성하는 단계; 및 Heat treating the oxygen-implanted semiconductor substrate to form a first oxide film in the storage node contact region and a second oxide film in the bit line contact region; And 상기 이온주입 마스크를 제거하는 단계; Removing the ion implantation mask; 를 포함하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device comprising a.
KR1020080095434A 2008-09-29 2008-09-29 Method of manufacturing semiconductor device KR20100036010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080095434A KR20100036010A (en) 2008-09-29 2008-09-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095434A KR20100036010A (en) 2008-09-29 2008-09-29 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20100036010A true KR20100036010A (en) 2010-04-07

Family

ID=42213736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095434A KR20100036010A (en) 2008-09-29 2008-09-29 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20100036010A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148673A (en) * 2021-03-30 2022-10-04 长鑫存储技术有限公司 Method for manufacturing semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148673A (en) * 2021-03-30 2022-10-04 长鑫存储技术有限公司 Method for manufacturing semiconductor structure
CN115148673B (en) * 2021-03-30 2024-05-14 长鑫存储技术有限公司 Method for manufacturing semiconductor structure

Similar Documents

Publication Publication Date Title
KR100607351B1 (en) Method for fabricating flash memory device
US7358144B2 (en) Method for fabricating semiconductor device
US20070090435A1 (en) Mos transistor with recessed gate and method of fabricating the same
JP4394385B2 (en) Semiconductor device and manufacturing method thereof
KR100701701B1 (en) Semiconductor device and method of manufacturing the same
US6407005B2 (en) Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
US7700429B2 (en) Method for forming fin transistor
JP2004064092A (en) Structure and method for manufacturing buried dram by soi with pattern having vertical device cell
US7235445B2 (en) Methods of forming device with recessed gate electrodes
KR101160036B1 (en) Method for forming semiconductor device
KR20100036010A (en) Method of manufacturing semiconductor device
KR20090121475A (en) Vertical semiconductor device and method of manufacturing the same
US7863129B2 (en) Method for manufacturing semiconductor device
JP2005116952A (en) Trench capacitor and method of manufacturing the same
KR20050006511A (en) Method for forming element isolation film of semiconductor device
KR100906648B1 (en) Method for manufacturing transistor in semiconductor device
KR100691020B1 (en) Method for forming isolation layer of semiconductor device
WO2010013683A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR100743652B1 (en) Method for fabricating soi device
KR20030048959A (en) Method of forming an isolation film in semiconductor device
US7439104B2 (en) Semiconductor device with increased channel length and method for fabricating the same
KR100636682B1 (en) Semiconductor device has recess channel and method of manufacturing the same
KR20020096136A (en) Method for manufacturing isolation of semiconductor device
US20200176452A1 (en) Memory device and method of forming the same
KR100762230B1 (en) manufacturing method for semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid