KR20100033129A - Acoustic-signal/electric-signal converting device and method for fabricating the same - Google Patents
Acoustic-signal/electric-signal converting device and method for fabricating the same Download PDFInfo
- Publication number
- KR20100033129A KR20100033129A KR1020080092137A KR20080092137A KR20100033129A KR 20100033129 A KR20100033129 A KR 20100033129A KR 1020080092137 A KR1020080092137 A KR 1020080092137A KR 20080092137 A KR20080092137 A KR 20080092137A KR 20100033129 A KR20100033129 A KR 20100033129A
- Authority
- KR
- South Korea
- Prior art keywords
- cover plate
- diaphragm
- substrate
- back chamber
- conversion element
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
Abstract
Description
본 발명은 음/전 변환 소자 및 그 제조방법에 관한 것으로, 좀더 상세하게는 <커버 플레이트 형성의 기저 모체가 되는 희생층을 저온에서 생성/제거가 용이한 폴리머 계열의 물질로 변경하는 조치>, <커버 플레이트의 형성절차를 저온에서 공정진행이 가능한 전기도금 절차로 변경하는 조치>, <커버 플레이트의 일부에 진동판과 커버 플레이트의 점착을 차단하기 위한 점착차단 딤플(Dimple)을 추가 설치하는 조치>, <커버 플레이트 및 기판의 접촉 계면에, 절연성 강화를 위한 절연층을 추가 배치하는 조치>, <백 챔버를 Deep-RIE(Deep Reactive Ion Etching), 비 등방성 식각 등의 이중 공정을 통해 형성하는 조치> 등을 탄력적으로 응용 구현하고, 이를 통해, 음/전 변환 소자 및 신호처리 칩의 원-스텝 제조 프로세스화, 커버 플레이트 및 진동판의 점착에 따른 문제점발생 차단, 기생용량의 발생량 감소, 백 챔버의 규모 극대화 등을 효과적으로 현실화시킴으로써, 생산업체 측에서, 음/전 변환 소자 및 신호처리 칩의 이원화된 제조환경에 따른 피해, 커버 플레이트 및 진동판의 점착에 따른 피해, 기생용량의 발생량 증가에 따른 피해, 백 챔버의 규모 축소에 따른 피해 등을 손쉽게 회피할 수 있도록 가이드 할 수 있는 음/전 변환 소자 및 그 제조방법에 관한 것이다.The present invention relates to a negative / electric conversion element and a method for manufacturing the same, and more particularly, <measurement for changing a sacrificial layer serving as a base matrix of cover plate formation to a polymer-based material which is easy to generate / remove at low temperature>, <Measurement of changing the cover plate formation procedure to an electroplating procedure capable of proceeding at low temperatures>, <Additional installation of an adhesive barrier dimple to block the adhesion of the diaphragm and the cover plate to a part of the cover plate> , <Additional disposition of insulating layer at the contact interface between cover plate and substrate>, <Measurement of forming back chamber through double process such as Deep Reactive Ion Etching (Deep-RIE) and Anisotropic Etching > And the application of elasticity, etc., through this, one-step manufacturing process of negative / electric conversion element and signal processing chip, problem caused by adhesion of cover plate and diaphragm By effectively realizing the blocking, reducing the amount of parasitic capacity, and maximizing the size of the back chamber, on the producer side, the damage caused by the dual manufacturing environment of the negative / electric conversion element and the signal processing chip, and the adhesion of the cover plate and the diaphragm The present invention relates to a negative / electric conversion element and a method of manufacturing the same, which can guide the damage, the damage caused by the increased amount of parasitic capacitance, and the damage caused by the reduction of the back chamber.
근래에, 정보통신기기, 음향기기 등과 같은 각종 전자기기의 관련기술이 급격한 발전을 이루면서, 음향신호(Acoustic signal)를 전기적인 신호(Electric signal)로 변환시키는 음/전 변환 소자의 수요 또한 급격한 증가 추세를 나타내고 있다. In recent years, as the related technologies of various electronic devices such as information and communication devices, sound devices, etc. have made rapid progress, the demand for sound / electric conversion elements for converting acoustic signals into electric signals has also increased rapidly. It shows a trend.
통상, 이러한 종래의 기술에 따른 음/전 변환 소자, 예컨대, MEMS형(Micro-ElectroMechanical System type) 음/전 변환 소자(10)는 도 1에 도시된 바와 같이, 가변전극(15)을 구비하는 진동판(12)과, 이 진동판(12)을 커버한 상태에서, 음향 홀(14) 및 에어 갭(AG: Air gap)을 구비/형성하면서, 앞의 가변전극(15)에 상응하는 고정전극으로 작용하는 커버 플레이트(13)와, 진동판(12), 커버 플레이트(13) 등을 지지하면서, 백 챔버(BC: Back chamber)를 형성/정의하여, 진동판(12) 및 가변전극(15)을 백 챔버(BC) 상에 부유(Suspending)시키는 기판(11) 등이 유기적으로 조합된 구성을 취하게 되며, 이 상황에서, 외부에서 음향이 유입되고, 이 음향이 상술한 음향 홀(14), 에어 갭(AG), 백 챔버(BC) 등을 거쳐 흐르는 경우, 해당 음향신호를 전기적인 신호로 변환·생성하는 역할을 수행하게 된다. Typically, such a conventional negative / electric conversion element, for example, a MEMS type micro / electro-
이때, 생산업체 측에서는 화학기상증착 공정(CVD process: Chemical Vapor Deposition process) 등을 진행시켜, 진동판(12) 상에 옥사이드, 나이트라이드, 폴리실리콘 등의 재질을 가지는 같은 희생층(Sacrificial layer: 도시 안됨)을 사전 형성시킨 다음, 이 희생층을 기저 모체로 활용하여, 폴리실리콘 등의 원료물질을 증착시키고, 이후, 해당 희생층을 제거시키는 등의 절차를 진행시켜, 에어 갭(AG)을 정의하는 커버 플레이트(13)를 형성시키게 된다. At this time, the producer side proceeds with a chemical vapor deposition process (CVD process), such as having a material such as oxide, nitride, polysilicon on the diaphragm 12 (Sacrificial layer: not shown) ), The sacrificial layer is used as a base matrix to deposit a raw material such as polysilicon, and then the sacrificial layer is removed to define an air gap AG. The
한편, 음/전 변환 소자(10)의 주변에는 음/전 변환 소자(10)와 동일 회로 기판 내에서 조합되어 하나의 독립된 패키지를 이루는 예컨대, CMOS 칩과 같은 신호처리 칩(도시 안됨)이 추가 배치된다. Meanwhile, a signal processing chip (not shown), such as a CMOS chip, which is combined with the negative /
이 경우, 신호처리 칩은 와이어 등의 전기연결수단(물론, 이러한 전기연결수단의 종류 및 구성은 상황에 따라 다양한 변형을 이룰 수 있다)을 매개로, 음/전 변환 소자(10)의 커버 플레이트(13) 및 진동판(12) 등과 일련의 전기적인 연결관계를 형성하게 되며, 이 상황에서, <음/전 변환 소자(10) 측으로 동작전원을 공급하는 역할>, <음/전 변환 소자(10)에 의해 변환·생성된 전기적인 신호를 후속 처리한 후, 후속 처리 완료된 전기적인 신호를 음/전 변환 소자(10)가 소속된 전자기기 측으로 전달하는 역할> 등을 다채롭게 수행하게 된다.In this case, the signal processing chip is a cover plate of the negative /
물론, 이러한 신호처리 칩은 음/전 변환 소자(10)와 동일 회로 기판 내에서, 하나의 독립된 패키지를 이루며 조합 배치되기 때문에, 이 음/전 변환 소자(10)와 신호처리 칩을 해당 회로 기판 내에서 원-스텝 프로세스(One-step process)로 한꺼번에 제조할 수 있게 된다면, 생산업체 측에서는 패키징 공정을 위시한 전체적인 제조공정의 간략화로 인하여, 예컨대, 공정비용이 크게 줄어드는 이점, 공정효율이 대폭 상승되는 이점 등을 매우 효과적으로 향유할 수 있게 된다.Of course, since the signal processing chip is arranged in a separate package in the same circuit board as the negative /
더욱이, 이러한 <신호처리 칩 및 음/전 변환 소자(10)의 원-스텝 프로세스화>가 가능해진다면, 생산업체 측에서는 별다른 문제점 없이 신호처리 칩을 음/전 변환 소자(10) 내에 통합할 수 있게 됨으로써, 패키지의 크기가 비약적으로 축소되는 탁월한 효과를 융통성 있게 향유할 수 있게 됨은 물론, 신호처리 칩 및 음/전 변환 소자(10)의 단일통합을 통해, <와이어 등과 같은 불필요한 전기연결수단>을 손쉽게 제거시킬 수 있게 됨으로써, 소자의 전체적인 성능이 대폭 향상되는 탁월한 효과 또한 융통성 있게 향유할 수 있게 된다.Furthermore, if the " one-step processing of the signal processing chip and the negative /
그러나, 상술한 바와 같이, 종래의 체제 하에서, 음/전 변환 소자(10)에 소속된 커버 플레이트(13)는 600℃ 이상의 매우 높은 고온에서만 그 공정수행이 가능한 절차, 예를 들어, <옥사이드, 나이트라이드, 폴리실리콘 등과 같은 희생층을 고온에서 형성하고 제거하는 절차(예컨대, CVD 절차)>, <희생층 상에 폴리실리콘 등의 원료물질을 고온에서 증착시키는 절차(예컨대, LPCVD 절차)> 등을 필수적으로 거쳐 제조되기 때문에, 만약, 생산업체 측에서 별다른 조치 없이, 음/전 변환 소자(10)와 신호처리 칩을 동일 회로 기판 내에서 원-스텝 프로세스로 동반 제조하고자 하는 경우, 해당 생산업체 측에서는 <커버 플레이트(13)의 제조에 기인한 열 충격으로 인해 회로 기판 상에 조합 배치되어 있던 신호처리 칩이 크게 손상되는 피해>를 피할 수 없게 되며, 결국, 별도의 조치가 취해지지 않는 한, 생산업체 측에서는 상술한 여러 장점에도 불구하고, <음/전 변환 소자(10) 및 신호처리 칩의 원-스텝 제조 프로세스화>를 전혀 현실화시킬 수 없게 된다.However, as described above, under the conventional regime, the
물론, 이처럼 <음/전 변환 소자(10) 및 신호처리 칩의 원-스텝 제조 프로세스화>가 불가능한 상황 아래에서, 생산업체 측에서는 음/전 변환 소자(10) 및 신호처리 칩을 별개의 이원화된 프로세스를 통해 개별적으로 제조할 수밖에 없게 됨으 로써, 그에 따른 공정비용 증가 문제점, 공정효율 저하 문제점, 성능저하 문제점, 패키지 크기 증가 문제점 등을 고스란히 겪을 수밖에 없게 되며, 그 여파로, 소비자(음/전 변환 소자(10)를 구매/소비하는 소비자, 음/전 변환 소자(10)가 내장된 전자기기를 구매/소비하는 소비자 포함) 측 역시, 제품가격이 상승하고, 제품크기가 증가하는 등의 여러 심각한 피해를 피할 수 없게 된다.Of course, under such a situation that the <one-step manufacturing process of the negative /
한편, 상술한 바와 같은 종래의 음/전 변환 소자(10) 체제 하에서, 외부의 음향이 커버 플레이트(13)에 형성된 음향 홀(14)을 통해 유입되고, 이 음향이 에어 갭(AG)을 거쳐 흐르게 되는 경우, 진동판(12)은 해당 음향에 기인한 음압에 의해 일정 크기의 압축을 받게 됨으로써, 결국, 백 챔버(BC) 방향으로 신속하게 진동하는 동작을 일으키게 된다. On the other hand, under the conventional sound /
물론, 이러한 상황 하에서, 통상, 상술한 진동 동작을 좀더 원활하게 취할 수 있는 진동판일수록 좀더 우수한 품질의 진동판으로 평가받을 수 있기 때문에, 종래의 생산업체 측에서는 진동판(12)의 두께를 좀더 박막화 하는데 있어, 많은 노력을 기울이고 있다.Of course, in such a situation, in general, since the diaphragm capable of smoothly performing the above-described vibration operation can be evaluated as a better quality diaphragm, in the conventional producer side in thinning the thickness of the
그러나, 이처럼 진동판(12)의 두께를 지나치게 박막화하게 되면, <진동판(12)에게 부여된 진동체로써의 기능>은 크게 향상시킬 수 있겠지만, 이 경우, 생산업체 측에서는 커버 플레이트(13) 및 기판(11)이 상호 접촉되는 부위 A에서, 전체적인 절연두께가 대폭 축소됨으로써, 큰 값의 기생용량이 불가피하게 발생되는 피해를 피할 수 없게 된다.However, if the thickness of the
물론, 이 상황에서, <커버 플레이트(13) 및 기판(12)의 접촉부위 A에서 발생 된 기생용량>은 감도저하의 원인, 주위의 노이즈를 불필요하게 대량 포획하는 원인, 음/전 변환 소자(10)와 신호처리 칩 사이의 교신을 방해하는 원인 등으로 불가피하게 작용하게 되며, 결국, 음/전 변환 소자(10)의 기능을 크게 떨어뜨리게 된다.Of course, in this situation, the <parasitic capacitance generated at the contact portion A of the
더욱이, 종래의 체제 하에서, 진동판(12)은 자신의 강성에 비하여, 상대적으로 큰 면적을 유지하면서, 백 챔버(BC)를 기저로 하여, 공중에 부양되어 있는 구조를 형성하고 있기 때문에, 표면력이라는 변수에 매우 민감한 반응을 보일 수밖에 없게 되며, 그 결과, 만약, 음/전 변환 소자(10)의 제조/사용 도중에 습한 환경이 조성되거나, 음/전 변환 소자(10)의 동작 도중에 과전류 발생 등의 가혹한 환경이 조성되는 경우, 자신에게 정해진 본래 위치를 지키지 못하고, 커버 플레이트(13) 측으로 붙어 점착되는 심각한 불량을 일으키게 된다. Furthermore, under the conventional regime, since the
물론, 이러한 진동판(12)의 점착불량 상황 하에서, 음/전 변환 소자(10) 측에서는 예컨대, <가변전극(15)이 커버 플레이트(13)와 접촉되어, 불필요한 전기적인 쇼트가 발생>하는 등의 각종 심각한 문제점을 피할 수 없게 되며, 결국, 자신의 음/전 변환 능력이 크게 저하되는 피해를 고스란히 감수할 수밖에 없게 된다. Of course, in such a poor adhesion state of the
한편, 종래의 체제 하에서, 기판(11)을 기저 모체로 하여 형성/정의되는 백 챔버(BC)는 KOH 등의 식각액을 활용한 비등방성 식각공정에 의해 기판(11)의 내측으로 식각되는 절차를 겪어, 진동판(12), 가변전극(15) 등을 기판(11) 상에 부유시키는 구조를 형성하면서, <음/전 변환 소자(10)의 소리 통으로써의 역할>, <진동판(12)의 유효 진동면적을 정의하는 역할> 등을 다채롭게 수행하게 된다. Meanwhile, under the conventional system, the back chamber BC formed / defined using the
이 경우, 백 챔버(BC)는 에어 갭(AG)과 더불어, 유입 음향의 주요 흐름경로를 점유하고 있고, 나아가, 진동판(12)의 유효 진동면적을 실질적으로 정의하고 있기 때문에, <백 챔버(BC)의 규모가 어떠한가>하는 문제는 는 음/전 변환 소자(10)의 전체적인 음/전 변환 품질을 결정함에 있어 매우 중요한 팩터로 작용하게 된다.In this case, the back chamber BC occupies the main flow path of the inflow sound along with the air gap AG, and further defines the effective vibration area of the
그러나, 이처럼, 백 챔버(BC)의 규모가 음/전 변환 품질의 우수성을 결정함에 있어, 매우 중요한 팩터로 작용함에도 불구하고, 종래의 생산업체 측에서는, 별다른 조치 없이, KOH 등의 식각액을 활용한 비등방성 식각공정을 단 한차례 진행하여(기타 사소한 부가공정은 그 진행이 없다고 가정), 백 챔버(BC)를 형성하고 있는 바, 물론, 이 경우, 해당 백 챔버(BC)의 전체적인 프로파일은 기판(11)을 이루는 실리콘의 결정 방향에 따라, 일정 각도 α1, α2를 이루며 안쪽으로 기울어지는 문제점을 불가피하게 겪을 수밖에 없게 되며, 결국, 그 영향으로 인하여, 백 챔버(BC)의 전체적인 사이즈(규모) 및 그 위에 형성된 진동판(12)의 유효 진동면적은 백 챔버(BC)가 각도 α1, α2를 따라 기울어진 정도만큼 대폭 축소될 수밖에 없게 된다. However, despite the fact that the size of the back chamber BC is a very important factor in determining the superiority of the negative / pre-conversion quality, the conventional producer uses an etchant such as KOH without any action. The anisotropic etching process is performed only once (assuming that no other minor addition process is performed) to form the back chamber BC. Of course, in this case, the overall profile of the back chamber BC is determined by the substrate ( 11) according to the crystal direction of the silicon constituting, inevitably suffers the problem of inclining inward to form a certain angle α1, α2, after all, the overall size (scale) of the back chamber BC and The effective vibration area of the
물론, 이러한 문제점 하에서, 백 챔버(BC)의 전체적인 사이즈(규모)가 대폭 축소되는 경우, 그에 따라, 백 챔버(BC)는 자신에게 주어진 <소리 통으로써의 역할>, <진동판(12)의 유효 진동면적을 극대화시켜 정의하는 역할> 등을 정상적으로 수행할 수 없게 되며, 결국, 음/전 변환 소자(10)의 음/전 변환 품질은 크게 낮아질 수밖에 없게 된다.Of course, under this problem, when the overall size (scale) of the back chamber BC is greatly reduced, the back chamber BC is thus given a function of <the role of sound tube> and <the
따라서, 본 발명의 목적은 <커버 플레이트 형성의 기저 모체가 되는 희생층을 저온에서 생성/제거가 용이한 폴리머 계열의 물질로 변경하는 조치>, <커버 플레이트의 형성절차를 저온에서 공정진행이 가능한 전기도금 절차로 변경하는 조치>, <커버 플레이트의 일부에 진동판과 커버 플레이트의 점착을 차단하기 위한 점착차단 딤플(Dimple)을 추가 설치하는 조치>, <커버 플레이트 및 기판의 접촉 계면에, 절연성 강화를 위한 절연층을 추가 배치하는 조치>, <백 챔버를 Deep-RIE(Deep Reactive Ion Etching), 비 등방성 식각 등의 이중 공정을 통해 형성하는 조치> 등을 탄력적으로 응용 구현하고, 이를 통해, 음/전 변환 소자 및 신호처리 칩의 원-스텝 제조 프로세스화, 커버 플레이트 및 진동판의 점착에 따른 문제점발생 차단, 기생용량의 발생량 감소, 백 챔버의 규모 극대화 등을 효과적으로 현실화시킴으로써, 생산업체 측에서, 음/전 변환 소자 및 신호처리 칩의 이원화된 제조환경에 따른 피해, 커버 플레이트 및 진동판의 점착에 따른 피해, 기생용량의 발생량 증가에 따른 피해, 백 챔버의 규모 축소에 따른 피해 등을 손쉽게 회피할 수 있도록 가이드 하는데 있다.Therefore, an object of the present invention is to <measure to change the sacrificial layer, which is the base matrix of the cover plate formation, to a polymer-based material that is easy to generate / remove at low temperatures>, and to allow the process of forming the cover plate to be processed at low temperatures. Measures to change to electroplating procedure>, <Addition of adhesive barrier dimples to block adhesion of the diaphragm and cover plate to part of cover plate>, <Insulation reinforcement at contact interface between cover plate and board Additional arrangement of insulation layer>, <action of forming back chamber through deep process such as Deep-Reactive Ion Etching (Deep-RIE), anisotropic etching>, etc. One-step manufacturing process of all conversion devices and signal processing chips, problem prevention due to adhesion of cover plate and diaphragm, reduction of parasitic capacity, back chamber size By effectively realizing conversations, on the producer side, damages due to the dual manufacturing environment of negative / electric conversion elements and signal processing chips, damages due to adhesion of cover plates and diaphragms, damages caused by increased generation of parasitic capacity, and The guide is to help avoid damage caused by the reduction of the size of the chamber.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다. Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 백 챔버가 정의된 기판 과, 상기 백 챔버가 커버되도록 상기 기판 상에 형성된 진동판과, 상기 백 챔버에 대응되는 상기 진동판의 부양영역(Suspending area) 상에 형성된 가변전극과, 음향 홀 및 에어 갭을 정의하면서, 상기 가변전극이 커버되도록 상기 진동판 상에 형성되어, 상기 가변전극에 상응하는 고정전극으로 작용하는 커버 플레이트를 포함하며, 상기 커버 플레이트는 폴리머 계열의 희생층(Sacrificial layer)을 활용한 전기도금 방식(Electroplating process)에 의하여 형성되는 것을 특징으로 하는 음/전 변환 소자를 개시한다.In order to achieve the above object, in the present invention, a back chamber is defined, a diaphragm formed on the substrate so that the back chamber is covered, and a suspending area of the diaphragm corresponding to the back chamber. And a cover plate formed on the diaphragm so as to cover the variable electrode while defining the formed variable electrode, the acoustic hole, and the air gap, and serving as a fixed electrode corresponding to the variable electrode, wherein the cover plate is polymer-based. Disclosed is a negative / electric conversion element formed by an electroplating process using a sacrificial layer.
또한, 본 발명의 다른 측면에서는 기판의 전면에 진동판을 형성하는 단계와, 상기 진동판 상에 가변전극을 형성하는 단계와, 상기 기판의 후면에 백 챔버를 정의·형성하는 단계와, 상기 진동판의 커버 플레이트 형성예정영역 상에 폴리머 계열의 희생층(Sacrificial layer)을 형성하는 단계와, 상기 희생층을 포함하는 진동판 상에 시드층(Seed layer)을 형성하는 단계와, 상기 시드층의 상부에 음향 홀, 점착차단 딤플 및 커버 플레이트를 정의하기 위한 패턴 마스크를 형성하는 단계와, 상기 패턴 마스크를 도금 차단체로 활용하면서, 상기 시드층을 토대로 하는 전기도금 공정을 진행하여, 상기 음향 홀 및 점착차단 딤플을 구비하면서, 상기 희생층을 감싸는 커버 플레이트를 형성하는 단계와, 상기 패턴 마스크를 제거시킨 다음, 상기 시드층을 선택적으로 제거시켜, 상기 음향 홀을 개방하고, 상기 음향 홀을 통해, 상기 희생층을 제거시켜, 상기 커버 플레이트의 내부에 에어 갭을 정의하는 단계를 포함하는 것을 특징으로 하는 음/전 변환 소자의 제조방법을 개시한다.In another aspect of the invention, forming a diaphragm on the front of the substrate, forming a variable electrode on the diaphragm, defining and forming a back chamber on the back of the substrate, the cover of the diaphragm Forming a sacrificial layer of a polymer series on a region to be formed of a plate, forming a seed layer on a diaphragm including the sacrificial layer, and forming an acoustic hole on the seed layer And forming a pattern mask for defining an adhesive blocking dimple and a cover plate, and using the pattern mask as a plating blocker, and performing an electroplating process based on the seed layer to form the acoustic hole and the adhesive blocking dimple. Forming a cover plate surrounding the sacrificial layer, removing the pattern mask, and then selectively removing the seed layer And opening the acoustic hole, and removing the sacrificial layer through the acoustic hole to define an air gap in the cover plate. It starts.
본 발명에서는 <커버 플레이트 형성의 기저 모체가 되는 희생층을 저온에서 생성/제거가 용이한 폴리머 계열의 물질로 변경하는 조치>, <커버 플레이트의 형성절차를 저온에서 공정진행이 가능한 전기도금 절차로 변경하는 조치>, <커버 플레이트의 일부에 진동판과 커버 플레이트의 점착을 차단하기 위한 점착차단 딤플(Dimple)을 추가 설치하는 조치>, <커버 플레이트 및 기판의 접촉 계면에, 절연성 강화를 위한 절연층을 추가 배치하는 조치>, <백 챔버를 Deep-RIE(Deep Reactive Ion Etching), 비 등방성 식각 등의 이중 공정을 통해 형성하는 조치> 등을 탄력적으로 응용 구현하기 때문에, 본 발명의 실시 체제 하에서, 생산업체 측에서는 음/전 변환 소자 및 신호처리 칩의 원-스텝 제조 프로세스화, 커버 플레이트 및 진동판의 점착에 따른 문제점발생 차단, 기생용량의 발생량 감소, 백 챔버의 규모 극대화 등을 자연스럽게 현실화시킬 수 있게 되며, 결국, 음/전 변환 소자 및 신호처리 칩의 이원화된 제조환경에 따른 피해, 커버 플레이트 및 진동판의 점착에 따른 피해, 기생용량의 발생량 증가에 따른 피해, 백 챔버의 규모 축소에 따른 피해 등을 손쉽게 회피할 수 있게 된다.In the present invention, the <measurement of changing the sacrificial layer, which is the base matrix of the cover plate formation, to a polymer-based material which is easy to generate / remove at low temperatures>, and <the process of forming the cover plate is an electroplating procedure capable of proceeding at low temperatures. Action to change>, <Addition of adhesive blocking dimple to block adhesion of the diaphragm and cover plate to part of cover plate>, <Insulation layer for strengthening insulation at contact interface between cover plate and board In the embodiment of the present invention, the present invention provides a method of additionally arranging an additional structure>, and <a method of forming a back chamber through a dual process such as Deep Reactive Ion Etching (RIE) and anisotropic etching>. Manufacturer's one-step manufacturing process of negative / electric conversion element and signal processing chip, blocking problem caused by adhesion of cover plate and diaphragm, parasitic use It is possible to realize the reduction of the amount of generation and the maximization of the size of the back chamber, and finally, the damage caused by the dual manufacturing environment of the negative / electric conversion element and the signal processing chip, the damage caused by the adhesion of the cover plate and the diaphragm, and the parasitic capacity. Damage due to the increase in the amount of, the damage due to the scale of the back chamber can be easily avoided.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 음/전 변환 소자 및 그 제조방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the negative / electric conversion element and its manufacturing method according to the present invention.
도 2에 도시된 바와 같이, 본 발명에 따른 음/전 변환 소자, 예컨대, MEMS형(Micro-ElectroMechanical System type) 음/전 변환 소자(100)는 백 챔버(BC)가 커버되도록 기판(101) 상에 형성된 진동판(102)과, 백 챔버(BC)에 대응되는 진동 판(102)의 부양영역(Suspending area) 상에 형성된 가변전극(103)과, 진동판(102)을 커버한 상태로, 음향 홀(106) 및 에어 갭(AG)을 구비/형성하면서, 앞의 가변전극(103)에 상응하는 고정전극으로 작용하는 커버 플레이트(105)와, 진동판(102), 커버 플레이트(105) 등을 지지하면서, 백 챔버(BC)를 형성/정의하여, 진동판(102) 및 가변전극(103)을 백 챔버(BC) 상에 부유(Suspending)시키는 기판(101) 등이 유기적으로 조합된 구성을 취하게 된다. 이 경우, 후술하는 바와 같이, 커버 플레이트(105)는 희생층(120:도 3h~ 도 3o 참조)을 기저 모체로 활용하여, 일련의 형성절차를 겪게 된다. As shown in FIG. 2, the negative / pre-electric
이러한 구성 하에서, 외부의 음향이 커버 플레이트(105)에 형성된 음향 홀(106)을 통해 유입되고, 이 음향이 에어 갭(AG)을 거쳐 흐르게 되는 경우, 진동판(102)은 해당 음향에 기인한 음압에 의해 일정 크기의 압축을 받게 되어, 백 챔버(BC) 방향으로 신속하게 진동하는 동작을 일으키게 되며, 결국, 이러한 진동판(102) 측 진동동작 하에서, 진동판(102)의 저부에 배치되어 있던 백 챔버(BC) 측으로는 일정 크기의 압력이 빠르게 가해지게 된다. Under such a configuration, when external sound is introduced through the
물론, 백 챔버(BC)는 음/전 변환 소자(10)가 설치된 회로 기판(도시 안됨)과의 조합 하에, <외부와 폐쇄된 일련의 닫힌 공간>을 이루고 있기 때문에, 앞의 음향에 기인한 음압이 가해지게 되면, 백 챔버(BC) 측에서는 자체 내부압력 변화를 일으켜, 진동판(102) 측으로, 앞의 음압에 반하는 일정 크기의 반발력을 빠르게 가할 수 있게 되며, 결국, 이 상황에서, 진동판(102) 역시 백 챔버(BC) 측의 반발력에 의해 되 튕겨져 나와, 커버 플레이트(105) 방향으로 진동하는 동작을 신속하게 취할 수 있게 된다.Of course, since the back chamber BC forms a series of closed spaces, which are closed to the outside, in combination with a circuit board (not shown) provided with the negative /
결과적으로, 이러한 메커니즘의 반복적인 진행 하에서, <고정전극으로 작용하는 커버 플레이트(105)> 및 <진동판(102) 상에 형성된 가변전극(103)> 사이의 전위는 음향에 대응되어 신속하게 변화하는 결과를 보이게 되며, 결국, 이 상황 하에서, 진동판(102) 상에 형성된 가변전극(103) 측에서는 음향 홀(106)을 통해 유입된 음향을 전기적인 신호로 신속하게 변환·생성할 수 있게 된다.As a result, under repeated processes of this mechanism, the potential between the
추후, 이렇게 변환·생성된 전기적인 신호는 가변전극(103)과 전기적으로 연결되어 있는 전극로드(104) 및 이 전극로드와 전기적으로 연결된 전극패드(109)를 거쳐, 신호처리 칩 측으로 빠르게 전달되는 절차를 겪게 된다. Subsequently, the electrical signal thus converted and generated is quickly transmitted to the signal processing chip through an
이 경우, 신호처리 칩, 예컨대, CMOS 칩은 음/전 변환 소자(100)와 동일 회로 기판 내에 조합 배치된 상태로, 하나의 독립된 패키지를 이루면서, 와이어 등의 전기연결수단(물론, 이러한 전기연결수단의 종류 및 구성은 상황에 따라 다양한 변형을 이룰 수 있다) 및 앞의 전극패드(109)를 매개로, 음/전 변환 소자(100)의 커버 플레이트(105), 진동판(012) 등과 일련의 전기적인 연결관계를 형성하게 되며, 이 상황에서, <음/전 변환 소자(100) 측으로 동작전원을 공급하는 역할>, <음/전 변환 소자(100)에 의해 변환·생성된 전기적인 신호를 후속 처리한 후, 후속 처리 완료된 전기적인 신호를 음/전 변환 소자(100)가 소속된 전자기기 측으로 전달하는 역할> 등을 다채롭게 수행하게 된다.In this case, the signal processing chip, for example, the CMOS chip, is arranged in the same circuit board as the negative /
물론, 앞서 언급한 바와 같이, 이러한 신호처리 칩은 음/전 변환 소자(100)와 동일 회로 기판 내에서, 하나의 독립된 패키지를 이루며 조합 배치되기 때문에, 이 음/전 변환 소자(100)와 신호처리 칩을 해당 회로 기판 내에서 원-스텝 프로세스(One-step process)로 한꺼번에 제조할 수 있게 된다면, 생산업체 측에서는 패키징 공정을 위시한 전체적인 제조공정의 간략화로 인하여, 예컨대, 공정비용이 크게 줄어드는 이점, 공정효율이 대폭 상승되는 이점 등을 매우 효과적으로 향유할 수 있게 됨은 물론, 신호처리 칩을 음/전 변환 소자(100) 내에 통합할 수 있게 됨으로써, 패키지의 크기가 비약적으로 축소되는 탁월한 효과를 융통성 있게 향유할 수 있게 되고, 나아가, 신호처리 칩 및 음/전 변환 소자(100)의 단일통합을 통해, <와이어 등과 같은 불필요한 전기연결수단>을 손쉽게 제거시킬 수 있게 됨으로써, 소자의 전체적인 성능이 대폭 향상되는 탁월한 효과 또한 융통성 있게 향유할 수 있게 된다.Of course, as mentioned above, since the signal processing chip is arranged in a single independent package in the same circuit board as the negative /
이러한 민감한 상황에서, 본 발명에서는 <커버 플레이트(105) 형성의 기저 모체가 되는 희생층(120:도 3h~ 도 3o 참조)의 재질을 저온(예를 들어, 상온~120℃ 정도)에서도 생성/제거가 용이한 폴리머 계열의 물질, 예를 들어, 포토레지스트(Photoresist), 파랄린(Paralyne), PSG(PhosphoSilicate Glass) 등으로 변경하는 조치>를 강구함과 아울러, <커버 플레이트(105)의 형성절차를 저온(예를 들어, 상온~100℃ 정도)에서도 공정진행이 가능한 전기도금 절차(Electroplating process)로 변경하는 조치>를 융통성 있게 강구하게 된다.In such a sensitive situation, in the present invention, the material of the sacrificial layer 120 (see FIGS. 3H to 3O) serving as a base matrix for forming the
물론, 이처럼, 희생층(120)의 재질, 커버 플레이트(105)의 형성방식 등이 획기적으로 개선되어, 저온환경(예를 들어, 상온~120℃ 정도)에서의 공정진행이 가능해지는 경우, 음/전 변환 소자(100)와 신호처리 칩을 동일 회로 기판 내에서 원-스 텝 프로세스로 동반 제조하는 절차가 진행되더라도, 회로 기판 상에 조합 배치되어 있던 신호처리 칩은 열 충격에 의해 손상되는 등의 피해를 손쉽게 회피할 수 있게 되며, 결국, 생산업체 측에서는 <음/전 변환 소자(100) 및 신호처리 칩의 원-스텝 제조 프로세스화>을 자연스럽게 현실화시킬 수 있게 됨으로써, 패키징 공정을 위시한 전체적인 제조공정을 간략화 시킬 수 있게 되고, 그 결과, 예컨대, 공정비용이 크게 줄어드는 이점, 공정효율이 대폭 상승되는 이점 등을 매우 효과적으로 향유할 수 있게 된다.Of course, when the material of the
당연히, 이러한 본 발명에 따른 <음/전 변환 소자(100) 및 신호처리 칩의 원-스텝 제조 프로세스화> 상황 하에서, 생산업체 측에서는 별다른 문제점 없이 신호처리 칩을 음/전 변환 소자(100) 내에 통합할 수 있게 됨으로써, 패키지의 크기가 비약적으로 축소되는 탁월한 효과 또한 융통성 있게 향유할 수 있게 되며, 이와 함께, 신호처리 칩 및 음/전 변환 소자(100)의 단일통합을 통해, <와이어 등과 같은 불필요한 전기연결수단>을 손쉽게 제거시킬 수 있게 됨으로써, 소자의 전체적인 성능이 대폭 향상되는 탁월한 효과 역시 융통성 있게 추가 향유할 수 있게 된다.Naturally, under the situation of <one-step manufacturing process of the audio /
결국, 이러한 본 발명의 구현환경 하에서, 소비자(음/전 변환 소자(10)를 구매/소비하는 소비자, 음/전 변환 소자(10)가 내장된 전자기기를 구매/소비하는 소비자 포함) 측에서는 제품가격이 저렴해지고, 제품성능이 향상되며, 나아가, 제품크기가 줄어드는 등의 효과를 용이하게 향유할 수 있게 된다.As a result, under the implementation environment of the present invention, the consumer (including the consumer who purchases / consumes the negative /
한편, 본 발명에 따른 음/전 변환 소자(100) 체제 하에서, 상술한 바와 같이, 외부의 음향이 커버 플레이트(105)에 형성된 음향 홀(106)을 통해 유입되고, 이 음향이 에어 갭(AG)을 거쳐 흐르게 되는 경우, 진동판(102)은 해당 음향에 기인한 음압에 의해 일정 크기의 압축을 받게 됨으로써, 결국, 백 챔버(BC) 방향으로 신속하게 진동하는 동작을 일으키게 된다. On the other hand, under the system of the sound /
물론, 이러한 상황 하에서, 상술한 바와 같이, 통상, 진동 동작을 좀더 원활하게 취할 수 있는 진동판일수록 좀더 우수한 품질의 진동판으로 평가받을 수 있기 때문에, 진동판(102)의 두께를 좀더 박막화 하는 것이 여러 면에서 유리할 수 있게 된다. Of course, in such a situation, as described above, in general, since a diaphragm capable of smoothly performing a vibration operation can be evaluated as a diaphragm of better quality, it is possible in many aspects to thinner the thickness of the
하지만, 만약, 진동판(102)의 두께를 지나치게 박막화 하게 되면, 생산업체 측에서는 커버 플레이트(105) 및 기판(101)이 상호 접촉되는 부위 A에서, 전체적인 절연두께가 대폭 축소됨으로써, 큰 값의 기생용량이 불가피하게 발생되는 피해를 피할 수 없게 된다.However, if the thickness of the
이러한 민감한 상황에서, 도 2에 도시된 바와 같이, 본 발명에서는 진동판(102)의 부양영역(즉, 백 챔버(BC) 형성영역)을 제외한 진동판(102)의 상부에 기생용량의 발생량 감소를 유도하기 위한 기생용량 감소유도 절연층(108), 예를 들어, SiO2층을 추가 형성하는 조치를 강구하게 된다.In this sensitive situation, as shown in FIG. 2, the present invention induces a reduction in the amount of parasitic capacitance generated on the upper portion of the
물론, 이러한 기생용량 감소유도 절연층(108), 예를 들어, SiO2층의 추가 형성·배치 상황 하에서, 커버 플레이트(105) 및 기판(101) 사이의 절연두께는 <진동판(102)만이 단독 형성되어 있던 경우>에 비하여, 크게 증가할 수 있게 되며, 결국, 커버 플레이트(105) 및 기판(101)이 상호 접촉되는 부위 A에서 발생하는 기생 용량의 발생량은 종래에 비하여 크게 줄어들 수 있게 된다.Of course, under the additional formation and arrangement of the parasitic capacitance-inducing insulating
당연히, 이러한 본 발명의 구현환경 하에서, 생산업체 측에서는 진동판(102)의 두께를 자유롭게 박막화시켜, <진동판(102)에게 부여된 진동체로써의 기능>을 크게 향상시킬 수 있으면서도, 기생용량 감소유도 절연층(108) 및 진동판(102)의 조합을 활용하여, 커버 플레이트(105) 및 기판(101) 사이의 절연두께도 안정적으로 유지시킬 수 있게 되며, 결국, 음/전 변환 소자(100)의 전체적인 음/전 변환 품질을 자연스럽게 극대화시킬 수 있게 된다.As a matter of course, under the implementation environment of the present invention, the producer side can freely thin the thickness of the
이때, 도 2에 도시된 바와 같이, 본 발명의 기생용량 감소유도 절연층(108)은 진동판(102)의 전체 영역 중, 진동에 민감한 영역, 즉, <진동판(102)의 부양영역(즉, 백 챔버(BC) 형성영역)>을 제외하고, 그 외 나머지 일부 영역만을 부분적으로 점유하는 구조를 취함으로써, 자신의 형성 상황 하에서도, 진동판(102)이 본래 주어진 진동체로써의 기능을 아무런 문제점 없이 정상적으로 수행할 수 있도록 가이드 하게 된다.At this time, as shown in Figure 2, the parasitic capacitance reducing
한편, 이러한 본 발명의 음/전 변환 소자(100) 체제 하에서, 진동판(102)은 자신의 강성에 비하여, 상대적으로 큰 면적을 유지하면서, 백 챔버(BC)를 기저로 하여, 공중에 부양되어 있는 구조를 형성하고 있기 때문에, 표면력이라는 변수에 매우 민감한 반응을 보일 수밖에 없게 되며, 그 결과, 만약, 음/전 변환 소자(100)의 제조/사용 도중에 습한 환경이 조성되거나, 음/전 변환 소자(100)의 동작 도중에 과전류 발생 등의 가혹한 환경이 조성되는 경우, 자신에게 정해진 본래 위치를 지키지 못하고, 커버 플레이트(105) 측으로 붙어 점착되는 심각한 불량을 일으키게 된다.On the other hand, under the structure of the negative /
이러한 민감한 상황에서, 도 2에 도시된 바와 같이, 본 발명에서는 커버 플레이트(103)의 음향 홀(106) 주변에 커버 플레이트(105) 측으로부터 진동판(102) 측으로 돌출된 구조를 취하는 점착차단 딤플(107:Dimples)을 추가 형성하는 조치를 강구하게 된다(참고로, 후술하는 바와 같이, 본 발명의 체제 하에서, 점착차단 딤플(107)은 별도의 자체 형성절차 없이, 커버 플레이트(105)의 형성을 위한 전기도금 공정의 진행 시, 이 커버 플레이트(105)와 동시에 형성되는 절차를 효과적으로 겪게 된다).In such a sensitive situation, as shown in FIG. 2, in the present invention, an adhesive barrier dimple having a structure protruding from the
물론, 이처럼, 커버 플레이트(105)의 음향 홀(106) 주변에 커버 플레이트(105) 측으로부터 진동판(102) 측으로 돌출된 구조를 취하는 점착차단 딤플(107)이 추가 형성된 상황 하에서, 음/전 변환 소자(100)의 제조/사용에 기인하여 습한 환경이 조성되거나, 음/전 변환 소자(100)의 동작에 기인하여 과전류 발생 환경이 조성되고, 이에 따라, 진동판(102)이 커버 플레이트(105) 측으로 점착 되려 하더라도, 해당 진동판(102)은 자신 쪽으로 돌출·형성된 점착차단 딤플(107)의 방해에 의하여, 강한 저지를 받을 수밖에 없게 되며, 결국, 이러한 본 발명에 따른 점착현상 저지환경 하에서, 생산업체 측에서는 <진동판(102) 및 커버 플레이트(105)의 점착에 기인하여, 진동판(12) 상에 형성되어 있던 가변전극(15)이 고정전극으로 작용하는 커버 플레이트(13)와 접촉되고, 이에 따라, 불필요한 전기적인 쇼트가 발생하는 등의 각종 문제점>을 손쉽게 피할 수 있게 됨으로써, 음/전 변환 소자(100)의 음/전 변환 능력이 크게 향상되는 이점을 효과적으로 향유할 수 있게 된다.Of course, in the situation where the adhesive blocking
이때, 도 2에 도시된 바와 같이, 본 발명에서는 점착차단 딤플(107)에 상응하는 가변전극(103) 상에 다수의 접촉방지 홀(103a)을 추가 형성하는 조치를 별도로 강구하게 된다.In this case, as shown in FIG. 2, in the present invention, measures for additionally forming a plurality of
물론, 이러한 접촉방지 홀(103a)이 추가 형성되는 상황 하에서, 점착차단 딤플(107) 측에서는 진동판(102)의 접착현상을 저지하는 국면이 조성되더라도, 가변전극(103)과의 불필요한 전기적 접촉 없이, 접촉방지 홀(103a) 상에 위치하여, 상술한 점착현상 저지기능을 정상적으로 수행할 수 있게 되며, 결국, 생산업체 측에서는 점착차단 딤플(107) 및 가변전극(103)의 불필요한 전기접촉에 따른 피해를 손쉽게 피할 수 있게 된다. Of course, under such a situation that the
이하, 상술한 구성을 취하는 본 발명에 따른 음/전 변환 소자(100)의 순차적인 제조방법을 구체적으로 살펴보기로 한다.Hereinafter, a sequential manufacturing method of the sound /
먼저, 도 3a에 도시된 바와 같이, 본 발명에서는 기판(101)의 전면 및 후면을 타겟으로 일련의 LPCVD 공정, PECVD 공정 등을 진행시켜, 기판(101)의 전면 및 후면에 예컨대, 실리콘나이트라이드(예, Si3N4) 재질을 가지는 진동판(102) 및 기판 버퍼층(102a)을 900Å~1100Å의 두께로 형성하는 절차를 진행하게 된다.First, as shown in FIG. 3A, in the present invention, a series of LPCVD processes, PECVD processes, and the like are performed using the front and rear surfaces of the
이어, 도 3b에 도시된 바와 같이, 본 발명에서는 기판(101)의 전면에 형성된 진동판(102)을 타겟으로 일련의 스퍼터링 증착공정을 진행시켜, 진동판(102)의 상부에 Cr/Au 재질을 가지는 가변전극 원료층(103b)을 400Å~600Å의 두께로 형성하는 절차를 진행하게 된다.Subsequently, as shown in FIG. 3B, in the present invention, a series of sputtering deposition processes are performed on the
그 다음에, 도 3c에 도시된 바와 같이, 본 발명에서는 진동판(102)의 상부에 형성된 가변전극 원료층(103b)을 타겟으로 사진식각공정 등과 같은 일련의 패터닝 공정을 진행시켜, 진동판(102)의 상부에 가변전극(103) 및 이 가변전극(103)과 전기적으로 연결된 전극로드(104: Electrode rod), 그리고, 가변전극(103)의 사이사이에 위치한 일련의 접촉방지 홀(103a)을 형성하는 절차를 진행하게 된다(접촉방지 홀(103a)의 상세 기능은 앞의 설명 참조). Next, as shown in FIG. 3C, in the present invention, a series of patterning processes, such as a photolithography process, are performed on the variable
이 경우, 전극로드(104)는 추후 형성되는 전극패드(109)와 전기적인 연결관계를 형성하면서, 가변전극(103)을 앞서 언급한 신호처리 칩과 전기적으로 연결하는 역할을 수행하게 된다(도 2 참조).In this case, the
이렇게 하여, 기판(101)의 전면에, 진동판(102), 가변전극(103), 전극로드(104), 접촉방지 홀(103a) 등의 구성요소들이 형성 완료되면, 도 3d에 도시된 바와 같이, 본 발명에서는 기판(101)의 후면에 형성된 기판 버퍼층(102a)을 타겟으로 일련의 건식식각 공정(예컨대, RIE 공정)을 진행시켜, 기판 버퍼층(102a)을 일부 제거한 다음, 남아 있는 기판 버퍼층(102a)을 마스크로 일련의 Deep-RIE(Deep Reactive Ion Etching) 공정을 진행시켜, 기판(101)의 후면에 백 챔버(BC)를 일차 식각·형성하는 절차를 진행하게 된다. 물론, 이 경우, 앞서 언급한 기판 버퍼층(102a)의 식각공정은 Deep-RIE(Deep Reactive Ion Etching)와 동시에 진행될 수 있다.In this manner, when components such as the
이러한 절차에 따라, 기판(101)의 후면에 백 챔버(BC)가 일차 식각·형성 완료되면, 도 3e에 도시된 바와 같이, 본 발명에서는 진동판(102), 가변전극(103), 전극로드(104), 접촉방지 홀(103a) 등을 포함하는 기판(101)의 전면을 타겟으로 일련의 PECVD 공정을 진행시켜, 가변전극(103), 전극로드(104), 접촉방지 홀(103a) 등을 포함하는 진동판(102)의 상부에 예를 들어, SiO2 재질을 가지는 절연 소스층(108a)을 0.9㎛~1.1㎛ 정도의 두께로 형성하는 절차를 진행하게 된다.According to this procedure, when the back chamber BC is first etched and formed on the rear surface of the
이어, 본 발명에서는 도 3f에 도시된 바와 같이, 사진식각공정 등과 같은 일련의 패터닝 공정을 통해, <커버 플레이트(105)의 형성예정영역> 및 <전극로드 컨택 홀(108b)>이 노출되도록 절연 소스층(108)을 선택적으로 패터닝하여, <가변전극(103)이 형성된 진동판(102) 측 부양영역> 및 <전극로드 컨택 홀(108b)>을 제외한 진동판(102)의 상부에 <기생용량의 발생량 감소를 유도하기 위한 기생용량 감소유도 절연층(108)>을 추가 형성하는 절차를 진행하게 된다(이러한 기생용량 감소유도 절연층(108)의 상세기능은 앞의 설명 참조).In the present invention, as shown in Figure 3f, through a series of patterning process, such as a photolithography process, the <insulation area to be formed of the
그 다음에, 본 발명에서는 도 3g에 도시된 바와 같이, 기생용량 감소유도 절연층(108), 진동판(102), 가변전극(103), 전극로드(104), 접촉방지 홀(103a) 등을 포함하는 기판(101)의 전면을 타겟으로 일련의 막 코팅 공정(Layer coating process)을 진행시켜, 가변전극(103), 진동판(102), 기생용량 감소유도 절연층(108) 등의 상부에 폴리머 계열의 물질, 예를 들어, 포토레지스트(Photoresist), 파랄린(Paralyne), PSG(PhosphoSilicate Glass) 등으로 이루어진 희생층 원료막(120a)을 2.2㎛~2.8㎛ 정도의 두께로 형성하는 절차를 진행하게 된다. Next, in the present invention, as shown in FIG. 3G, the parasitic capacitance reducing
이어, 본 발명에서는 해당 희생층 원료막(120a)을 90℃~100℃의 온도에서 약 85초~95초 동안 소프트 베이크(Soft bake)한 다음에, 사진식각공정 등과 같은 일련의 패터닝 공정을 진행하여, 도 3h에 도시된 바와 같이, 희생층 원료막(120a)의 일부를 선택적으로 제거시키고, 이를 통해, 가변전극(103)이 형성된 진동판(102) 측 부양영역 상부에 포토레지스트(Photoresist), 파랄린(Paralyne), PSG(PhosphoSilicate Glass) 등과 같은 폴리머 계열의 물질로 이루어진 희생막(120)을 형성/정의하는 절차를 진행함과 아울러, 이 희생막(120)의 상부에 가변전극(103)의 접촉방지 홀(103)에 상응하는 점착차단 딤플 예정영역(120b)을 형성/정의하는 절차를 진행하게 된다. 이 경우, 앞의 <점착차단 딤플 예정영역(120b)>은 상술한 패터닝 공정의 진행 시, 노광량의 간단한 조절만으로도 희생막(120)과 동시에 형성되는 절차를 자연스럽게 겪을 수 있게 된다.Next, in the present invention, the sacrificial layer
이렇게 하여, 희생막(120), 점착차단 딤플 예정영역(120b) 등이 형성/정의 완료되면, 본 발명에서는 해당 희생막(120), 점착차단 딤플 예정영역(120b) 등을 대상으로 하여, 일련의 하드 베이크 공정(Hard bake process)을 110℃~120℃의 온도에서 약 25분~35분 동안 후속 진행하고, 이를 통해, 희생막(120)의 형성절차를 마무리하게 된다.In this way, when the
물론, 상술한 희생막(120) 형성절차에서, 모든 공정온도가 저온(예를 들어, 상온~120℃ 정도)을 유지할 수 있는 이유는 희생막(120)의 재질을 이루는 포토레지스트(Photoresist), 파랄린(Paralyne), PSG(PhosphoSilicate Glass) 등이 <저온(예를 들어, 상온~120℃ 정도)에서도, 타버리거나 변성이 일어나, 생성/제거가 용이한 특징>을 지니고 있었기 때문이며, 당연히, 이러한 저온조건의 절차진행 상황 하에서, 회로 기판 상에 미리 배치되어 있던 신호처리 칩은 열 충격에 의한 손상을 손쉽게 회피할 수 있게 된다.Of course, in the above-described
상술한 절차를 통하여, <가변전극(103)이 형성된 진동판(102) 측 부양영역> 상부에 희생막(120), 점착차단 딤플 예정영역(120b) 등이 형성 완료되면, 본 발명에서는 도 3i에 도시된 바와 같이, 기판(101)의 전면에 형성된 기생용량 감소유도 절연층(108), 희생막(120), 점착차단 딤플 예정영역(120b) 등을 타겟으로 일련의 스퍼터링 공정을 진행시켜, 각 구성요소들의 전면에 Cr/Au 재질을 가지는 시드층(109a)을 1200Å~1500Å의 두께로 형성하는 절차를 진행하게 된다. 이 경우, 시드층(109a)은 후술하는 <커버 플레이트(105)를 형성하기 위한 전기도금 공정>의 진행 시, 전하가 이동하는 경로로 작용하게 된다. Through the above-described procedure, when the
이어, 본 발명에서는 도 3j에 도시된 바와 같이, 시드층(109a)을 타겟으로 일련의 막 코팅 공정, 사진식각공정 등을 순차적으로 진행시켜, 시드층(109a)의 상부에 음향 홀(106), 점착차단 딤플(107) 및 커버 플레이트(105)를 정의하기 위한 패턴 마스크(200)를 형성하는 절차를 진행하게 된다. 이 경우, 패턴 마스크(200)는 예컨대, 포토레지스트 재질을 가진다.Subsequently, as shown in FIG. 3J, the
이렇게 하여, 시드층(109a)의 상부에 음향 홀(106), 점착차단 딤플(107) 및 커버 플레이트(105)를 정의하기 위한 패턴 마스크(200)가 형성 완료되면, 본 발명에서는 도 3k에 도시된 바와 같이, 앞의 패턴 마스크(200)를 도금 차단체로 활용하면서, 시드층(109a)을 토대로 하는 전기도금 공정(Electroplating process), 예컨 대, 니켈 전기도금 공정을 2.3㎛~2.7㎛ 정도의 두께로 진행시켜, 음향 홀(106) 및 점착차단 딤플(107)을 구비하면서, 희생층(120)을 자신의 기저 모체로 감싸는 니켈 재질의 커버 플레이트(105)를 형성하는 절차를 진행하게 된다. In this way, when the
이때, 상술한 바와 같이, 희생막(120)의 상부에는 <가변전극(103)의 접촉방지 홀(103a)에 상응하는 점착차단 딤플 예정영역(120b)>이 미리 형성되어 있었기 때문에, 점착차단 딤플(107)은 별도의 자체 형성절차 없이도, 커버 플레이트(105)의 형성을 위한 전기도금 공정 진행 시, 해당 커버 플레이트(105)와 동시에 형성되는 절차를 효과적으로 겪게 된다.At this time, as described above, since the <adhesive blocking dimple predetermined
물론, 앞서 언급한 바와 같이, 전기도금 공정은 저온(예를 들어, 상온~100℃ 정도)에서도 공정진행이 가능하기 때문에, 본 발명의 구현환경 하에서, 회로 기판 상에 미리 배치되어 있던 신호처리 칩은 열 충격에 의한 손상을 손쉽게 회피할 수 있게 된다.Of course, as mentioned above, since the electroplating process can proceed at low temperatures (eg, room temperature to about 100 ° C.), under the implementation environment of the present invention, the signal processing chip previously disposed on the circuit board Silver can easily avoid damage due to thermal shock.
한편, 상술한 절차를 통해, 음향 홀(106) 및 점착차단 딤플(107)을 구비하면서, 희생층(120)을 자신의 기저 모체로 감싸는 커버 플레이트(105)가 형성 완료되면, 본 발명에서는 도 3l에 도시된 바와 같이, 일련의 노광공정을 진행시켜, 패턴 마스크(200)를 모두 제거하고, 이를 통해, 커버 플레이트(105) 및 시드층(109a)을 노출시키는 절차를 진행하게 된다. On the other hand, through the above-described procedure, while having the
이어, 본 발명에서는 도 3m에 도시된 바와 같이, 노출 완료된 커버 플레이트(105) 및 시드층(109a)을 타겟으로 일련의 막 코팅 공정, 사진식각공정 등을 순차적으로 진행시켜, 커버 플레이트(105) 및 시드층(109a)의 상부에 해당 시드 층(109a)을 선택적으로 패터닝 하기 위한 패턴 마스크(201)를 형성하는 절차를 진행하게 된다. 이 경우에도, 패턴 마스크(201)는 예컨대, 포토레지스트 재질을 가진다.Subsequently, in the present invention, as shown in FIG. 3M, a series of film coating processes, photolithography processes, and the like are sequentially performed on the exposed
이렇게 하여, 커버 플레이트(105) 및 시드층(109a)의 상부에 해당 시드층(109a)을 선택적으로 패터닝 하기 위한 패턴 마스크(201)가 형성 완료되면, 본 발명에서는 도 3n에 도시된 바와 같이, 앞의 패턴 마스크(201)를 식각 마스크로 활용하면서, 일련의 패터닝 공정을 진행시켜, 시드층(109a)의 일부를 제거하고, 이를 통해, 커버 플레이트(105)에 소속된 음향 홀(106)을 개방함과 아울러, 전극로드(104)와 전기적인 연결관계를 형성하는 전극패드(109)를 선택적으로 정의하는 절차를 진행하게 된다. 이 경우, 앞서 언급한 바와 같이, 전극패드(109)는 가변전극(103)과 전기적인 연결관계를 형성하고 있는 전극로드(104)와 전기적인 연결관계를 구성하면서, 가변전극(103)을 상술한 신호처리 칩과 전기적으로 연결하는 역할을 수행하게 된다(도 2 참조).In this manner, when the
이처럼, 본 발명에서는 전극패드(109)를 시드층(109a)을 활용하여 일괄 제조하기 때문에, 본 발명의 구현환경 하에서, 생산업체 측에서는 <전극패드(109)를 별도로 제작할 때 발생할 수 있는 각종 시간적/비용적 문제점>을 손쉽게 벗어날 수 있게 된다. As described above, in the present invention, since the
한편, 상술한 절차를 통해, 커버 플레이트(105)에 소속된 음향 홀(106)이 개방 완료되고, 이와 함께, 전극패드(109)가 선택적으로 정의 완료되면, 본 발명에서는 도 3o에 도시된 바와 같이, 백 챔버(BC)가 일차 정의된 기판(101)의 후면을 타 겟으로, 일련의 비 등방성 습식 식각 공정(이 경우, 식각액으로는 예컨대, KOH가 사용될 수 있다)을 추가 진행시켜, 진동판(102) 및 가변전극(103)을 부양시키는 구조를 정의하는 완성된 형태의 백 챔버(BC)를 최종 식각·형성하는 절차를 진행하게 된다. 이 경우, 기판(101)의 전면에 형성된 패턴 마스크(201)는 앞의 전극패드(109)를 보호하는 일련의 보호체로써 작용하게 된다.Meanwhile, when the
위에 언급한 바와 같이, 종래의 경우, 별다른 조치 없이, KOH 등의 식각액을 활용한 일련의 비등방성 식각공정을 단 한차례 진행하여, 백 챔버를 형성하였기 때문에, 백 챔버의 전체적인 프로파일은 기판을 이루는 실리콘의 결정 방향에 따라, 일정 각도를 이루며 안쪽으로 기울어지는 문제점을 불가피하게 겪을 수밖에 없었으며, 결국, 그 영향으로 인하여, 백 챔버의 전체적인 사이즈(규모) 및 그 위에 형성된 진동판의 유효 진동면적은 프로파일의 기울어진 정도만큼 대폭 축소될 수밖에 없었다.As mentioned above, in the conventional case, since a series of anisotropic etching processes using an etchant such as KOH was performed once without any action, the back chamber was formed, so that the overall profile of the back chamber is the silicon forming the substrate. According to the direction of the determination of, inevitably suffered the problem of inclining inward at a certain angle, after all, the overall size (scale) of the back chamber and the effective vibration area of the diaphragm formed thereon is due to the influence of It was inevitably reduced by the degree of inclination.
그러나, 상술한 바와 같이, 본 발명에서는 일련의 Deep-RIE(Deep Reactive Ion Etching) 공정을 선 진행시켜, 기판의 후면에 도 3o에 점선으로 표시한 바와 같은 백 챔버(BC)를 일차적으로 식각·형성한 다음에, 이 백 챔버(BC)가 일차 정의된 기판(101)의 후면을 타겟으로, 일련의 비 등방성 습식 식각 공정을 추가 진행시켜, 완성된 형태의 백 챔버(BC)를 식각·형성하기 때문에, 최종 확정된 백 챔버(BC)는 <도 3o에 화살표로 표시된 이원화된 결정방향의 식각절차>를 자연스럽게 추가로 겪어, 결국, 자신의 규모를 최대의 크기로 실질 확장시킬 수 있게 된다.However, as described above, in the present invention, a series of deep reactive ion etching (Deep-RIE) processes are preliminarily performed, and the back chamber BC as shown by the dotted line in FIG. After the formation, the back chamber BC is further subjected to a series of anisotropic wet etching processes targeting the rear surface of the
물론, 이러한 본 발명의 구현환경 하에서, 백 챔버(BC)의 규모가 최대의 크 기로 실질 확장되는 경우, 그 위의 공간에 부양 형성된 진동판(102)의 유효 진동면적 역시, 그에 비례하여, 대폭 확장될 수 있게 되며, 결국, 백 챔버(BC)는 자신에게 주어진 <소리 통으로써의 역할>, <진동판(102)의 유효 진동면적을 극대화시켜 정의하는 역할> 등을 정상적으로 수행할 수 있게 된다.Of course, under the implementation environment of the present invention, when the size of the back chamber BC is substantially expanded to the maximum size, the effective vibration area of the
한편, 상술한 절차를 통해, 진동판(120) 및 가변전극(103)을 부양시키는 구조를 정의하는 완성된 형태의 백 챔버(BC)가 식각·형성 완료되면, 본 발명에서는 도 3p에 도시된 바와 같이, 일련의 드라이 에싱 공정(Dry ashing process)을 진행시켜, 앞의 패턴 마스크(201) 및 <커버 플레이트(105)의 기저 모체로 작용하였던 희생층(120)>을 제거시키는 절차를 진행하게 된다(물론, 이러한 드라이 에싱 공정은 통상의 습식 식각공정에 비하여, 진동판(102)의 점착불량을 미리 방지하는 우수한 효과를 제공한다).On the other hand, through the above-described procedure, when the completed back chamber BC, which defines a structure for supporting the
물론, 이와 같은 드라이 에싱 공정의 절차진행 하에서, 커버 플레이트(105)의 하부에 배치되어 있던 희생층(120)은 커버 플레이트(105) 측 음향 홀(106)을 통해 빠져나가면서 신속하게 제거되는 절차를 겪게 되며, 결국, 희생층(120)이 점유하고 있던 커버 플레이트(105)의 내부에는 일련의 에어 갭(AG)이 안정적으로 정의될 수 있게 된다.Of course, under such a dry ashing process, the
이때, 커버 플레이트(105)에 형성된 음향 홀(106)은 상술한 바와 같이, 희생층(120)이 빠져나가 제거되는 일련의 통로로 작용하기 때문에, 이 음향 홀(106)의 전체적인 점유면적(즉, 커버 플레이트(105)의 상부를 점유하는 면적)은 희생층(120)의 제거절차에 있어, 중요한 펙터로 작용하게 된다. At this time, since the
물론, 이러한 음향 홀(106)의 점유면적이 커지면, 희생층(120)의 제거절차에는 유리하게 작용하겠지만, 이 경우, 음/전 변환 소자(100)의 전체적인 감도가 저하되는 또 다른 문제점이 발생할 수도 있다.Of course, if the occupied area of the
이를 다양하게 고려하여, 본 발명에서는 음향 홀(106)의 전체적인 점유면적(즉, 커버 플레이트(105)의 상부를 점유하는 면적)을 가변전극(103)이 차지하는 면적의 25%~60% 정도로 조절함으로써, 음향 홀(106)이 음/전 변환 소자(100)의 감도에는 악영향을 주지 않으면서도, 희생층(120)의 제거절차에 적절히 기여할 수 있도록 유도하게 된다.In consideration of this variously, in the present invention, the overall occupation area of the acoustic hole 106 (that is, the area occupying the upper portion of the cover plate 105) is adjusted to about 25% to 60% of the area occupied by the
한편, 도 4에 도시된 바와 같이, 본 발명의 다른 실시예에서는 진동판(102)의 상부가 아니라, 부양영역(즉, 백 챔버(BC) 형성영역)을 제외한 진동판(102)의 하부에 기생용량의 발생량 감소를 유도하기 위한 기생용량 감소유도 절연층(108), 예를 들어, SiO2층을 미리 형성하는 또 다른 조치를 추가로 강구하게 된다.On the other hand, as shown in Figure 4, in another embodiment of the present invention, the parasitic capacitance in the lower portion of the
물론, 이러한 기생용량 감소유도 절연층(108), 예를 들어, SiO2층의 하부 배치 상황 하에서도, 커버 플레이트(105) 및 기판(101) 사이의 절연두께는 <진동판(102)만이 단독 형성되어 있는 경우>에 비하여, 크게 증가할 수 있게 되며, 결국, 커버 플레이트(105) 및 기판(101)이 상호 접촉되는 부위 A에서 발생하는 기생용량의 발생량은 종래에 비하여 크게 줄어들 수 있게 된다.Of course, even under such a disposition of the parasitic capacitance-inducing insulating
당연히, 이러한 본 발명의 다른 구현환경 하에서도, 생산업체 측에서는 진동판(102)의 두께를 자유롭게 박막화시켜, <진동판(102)에게 부여된 진동체로써의 기 능>을 크게 향상시킬 수 있으면서도, 기생용량 감소유도 절연층(108) 및 진동판(102)의 조합을 활용하여, 커버 플레이트(105) 및 기판(101) 사이의 절연두께도 안정적으로 유지시킬 수 있게 되며, 결국, 음/전 변환 소자(100)의 전체적인 음/전 변환 품질을 자연스럽게 극대화시킬 수 있게 된다.As a matter of course, even under such a different implementation environment of the present invention, the production side can freely thin the thickness of the
이러한 구조를 위하여, 본 발명에서는 앞의 진동판(102)이 형성되기 이전에, 기판(101)의 전면을 타겟으로 일련의 PECVD 공정을 미리 진행시켜, 기판(101)의 상부에 예를 들어, SiO2 재질을 가지는 절연 소스층을 0.9㎛~1.1㎛ 정도의 두께로 형성한 다음, 사진식각공정 등과 같은 일련의 패터닝 공정을 통해, 기생용량 감소유도 절연층(108)을 사전 형성하는 절차를 진행하게 된다(이러한 절차진행은 앞의 설명을 참조하여 충분히 이해될 수 있으므로 편의 상, 이에 대한 세부도면은 생략하기로 함).For this structure, in the present invention, before the preceding
한편, 도 5에 도시된 바와 같이, 본 발명의 또 다른 실시예에서는 커버 플레이트(105)에 상응하는 기판(101) 내에 해당 기판(101)의 자체저항을 국부적으로 증가시켜, 기생용량의 발생량 감소를 유도하기 위한 이온도핑층(130)을 추가로 주입 형성하는 조치를 추가로 강구하게 된다.On the other hand, as shown in Figure 5, in another embodiment of the present invention locally increases the self-resistance of the
물론, 이러한 이온도핑층(130)의 추가 형성·배치 상황 하에서, 해당 영역에서의 기판(101)의 자체저항은 크게 증가할 수 있게 되며, 결국, 커버 플레이트(105) 및 기판(101)이 상호 접촉되는 부위 A에서 발생하는 기생용량의 발생량은 종래에 비하여 크게 줄어들 수 있게 된다.Of course, under such an additional formation and placement of the ion doped
당연히, 이러한 본 발명의 다른 구현환경 하에서도, 생산업체 측에서는 진동판(102)의 두께를 자유롭게 박막화시켜, <진동판(102)에게 부여된 진동체로써의 기능>을 크게 향상시킬 수 있으면서도, 이온도핑층(130)을 활용하여, 기생용량의 발생량을 안정적으로 관리할 수 있게 되며, 결국, 음/전 변환 소자(100)의 전체적인 음/전 변환 품질을 자연스럽게 극대화시킬 수 있게 된다.As a matter of course, even under such an implementation environment of the present invention, the producer side can freely thin the thickness of the
이러한 구조를 위하여, 본 발명에서는 앞의 진동판(102)이 형성되기 이전에 기판(101)의 전면을 타겟으로 일련의 이온주입공정을 미리 진행시켜, 커버 플레이트(105) 및 기판(101)의 상호 접촉이 예상되는 부위에 이온도핑층(130)을 사전 형성하는 절차를 진행하게 된다.For this structure, in the present invention, a series of ion implantation processes are performed in advance on the front surface of the
물론, 상술한 각 실시예 하에서도, 본 발명에서는 <커버 플레이트(105) 형성의 기저 모체가 되는 희생층(120)을 저온에서 생성/제거가 용이한 폴리머 계열의 물질로 변경하는 조치>, <커버 플레이트(105)의 형성절차를 저온에서 공정진행이 가능한 전기도금 절차로 변경하는 조치>, <커버 플레이트(105)의 일부에 진동판(102)과 커버 플레이트(105)의 점착을 차단하기 위한 점착차단 딤플(107:Dimple)을 추가 설치하는 조치>, <백 챔버(BC)를 Deep-RIE(Deep Reactive Ion Etching), 비 등방성 식각 등의 이중 공정을 통해 형성하는 조치> 등을 탄력적으로 응용 구현하기 때문에, 생산업체 측에서는 음/전 변환 소자(100) 및 신호처리 칩의 원-스텝 제조 프로세스화, 커버 플레이트(105) 및 진동판(102)의 점착에 따른 문제점발생 차단, 백 챔버(BC)의 규모 극대화 등을 자연스럽게 현실화시킬 수 있게 된다. Of course, under each of the above-described embodiments, in the present invention, the " measurement for changing the
상술한 본 발명은 음/전 변환 소자(100)를 필요로 하는 다양한 유형의 전자/ 전기 기기에서 전반적으로 유용한 효과를 나타낸다. The present invention described above exhibits an overall useful effect in various types of electronic / electrical devices requiring the sound /
그리고, 앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.And, in the foregoing, specific embodiments of the present invention have been described and illustrated, but it is obvious that the present invention may be variously modified and implemented by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.
도 1은 종래의 기술에 따른 음/전 변환 소자를 도시한 예시도.1 is an exemplary view showing a sound / electric conversion element according to the prior art.
도 2는 본 발명에 따른 음/전 변환 소자를 도시한 예시도.2 is an exemplary view showing a sound / electric conversion element according to the present invention.
도 3a 내지 도 3p는 본 발명에 따른 음/전 변환 소자의 제조방법을 순차적으로 도시한 공정순서도.3a to 3p are process flow charts sequentially showing a method of manufacturing a negative / electric conversion element according to the present invention.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 음/전 변환 소자를 도시한 예시도.4 and 5 are exemplary diagrams showing a sound / electric conversion element according to another embodiment of the present invention.
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080092137A KR100970894B1 (en) | 2008-09-19 | 2008-09-19 | Acoustic-signal/electric-signal converting device and method for fabricating the same |
PCT/KR2009/005321 WO2010032982A2 (en) | 2008-09-19 | 2009-09-18 | Acoustic signal/electric signal conversion device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080092137A KR100970894B1 (en) | 2008-09-19 | 2008-09-19 | Acoustic-signal/electric-signal converting device and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100033129A true KR20100033129A (en) | 2010-03-29 |
KR100970894B1 KR100970894B1 (en) | 2010-07-20 |
Family
ID=42040019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080092137A KR100970894B1 (en) | 2008-09-19 | 2008-09-19 | Acoustic-signal/electric-signal converting device and method for fabricating the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100970894B1 (en) |
WO (1) | WO2010032982A2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2753099A4 (en) * | 2011-08-30 | 2015-04-29 | Omron Tateisi Electronics Co | Acoustic sensor and method for manufacturing same |
KR101657651B1 (en) * | 2015-08-31 | 2016-09-19 | 주식회사 비에스이센서스 | Mems microphone package having extension back chamber and manufacturing method thereof |
KR101692717B1 (en) * | 2015-12-01 | 2017-01-04 | 주식회사 비에스이센서스 | Capacitive mems microphone and method of making the same |
WO2021147646A1 (en) * | 2020-01-22 | 2021-07-29 | 中芯集成电路(宁波)有限公司 | Film piezoelectric acoustic wave filter and manufacturing method therefor |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104076529B (en) * | 2014-05-13 | 2016-04-27 | 冠研(上海)专利技术有限公司 | Be configured with the intelligent glasses of microphone or microphone array |
KR102322257B1 (en) * | 2017-05-11 | 2021-11-04 | 현대자동차 주식회사 | Microphone and manufacturing method thereof |
CN108987293B (en) * | 2018-06-11 | 2020-06-09 | 华天科技(昆山)电子有限公司 | Wafer-level packaging method for integrating chip with cover plate with complex three-dimensional structure |
CN213694149U (en) * | 2020-12-18 | 2021-07-13 | 青岛歌尔智能传感器有限公司 | MEMS chip, MEMS microphone and electronic equipment |
CN112672243A (en) * | 2020-12-29 | 2021-04-16 | 瑞声声学科技(深圳)有限公司 | Microphone and method for manufacturing the same |
CN114826185B (en) * | 2022-05-23 | 2023-03-10 | 河北时硕微芯科技有限公司 | Surface acoustic wave filter packaging method and structure |
CN116982758A (en) * | 2023-09-26 | 2023-11-03 | 苏州敏芯微电子技术股份有限公司 | Airflow sensor and airflow sensor packaging structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100306262B1 (en) * | 1999-09-20 | 2001-11-02 | 이중국 | An electric charge charging method and an electric charge charging equipment of diaphragm for condenser microphone |
KR100506820B1 (en) * | 2002-12-31 | 2005-08-10 | 전자부품연구원 | Method for manufacturing acoustic transducer |
JP2008035159A (en) | 2006-07-28 | 2008-02-14 | Star Micronics Co Ltd | Electret capacitor microphone |
KR100740463B1 (en) | 2006-09-09 | 2007-07-18 | 주식회사 비에스이 | Silicone condenser microphone |
-
2008
- 2008-09-19 KR KR1020080092137A patent/KR100970894B1/en not_active IP Right Cessation
-
2009
- 2009-09-18 WO PCT/KR2009/005321 patent/WO2010032982A2/en active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2753099A4 (en) * | 2011-08-30 | 2015-04-29 | Omron Tateisi Electronics Co | Acoustic sensor and method for manufacturing same |
KR101657651B1 (en) * | 2015-08-31 | 2016-09-19 | 주식회사 비에스이센서스 | Mems microphone package having extension back chamber and manufacturing method thereof |
KR101692717B1 (en) * | 2015-12-01 | 2017-01-04 | 주식회사 비에스이센서스 | Capacitive mems microphone and method of making the same |
WO2021147646A1 (en) * | 2020-01-22 | 2021-07-29 | 中芯集成电路(宁波)有限公司 | Film piezoelectric acoustic wave filter and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
WO2010032982A2 (en) | 2010-03-25 |
KR100970894B1 (en) | 2010-07-20 |
WO2010032982A3 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100970894B1 (en) | Acoustic-signal/electric-signal converting device and method for fabricating the same | |
KR101955791B1 (en) | System and method for a comb-drive mems device | |
US9809444B2 (en) | System and method for a differential comb drive MEMS | |
US9266716B2 (en) | MEMS acoustic transducer with silicon nitride backplate and silicon sacrificial layer | |
US8643129B2 (en) | MEMS device | |
JP6793208B2 (en) | MEMS microphone and its preparation method | |
CN101208990B (en) | Micromachined microphone and multisensor and method for producing same | |
JP2008148283A (en) | Condenser microphone having flexure hinge diaphragm, and method of manufacturing the same | |
US7902615B2 (en) | Micromechanical structure for receiving and/or generating acoustic signals, method for producing a micromechanical structure, and use of a micromechanical structure | |
CN106241727A (en) | Semiconductor structure and manufacture method thereof | |
TW200826717A (en) | Electrostatic pressure transducer and manufacturing method therefor | |
JP2012080165A (en) | Capacitor microphone array chip | |
KR20170121957A (en) | MEMS microphone and method of manufacturing the same | |
KR100901777B1 (en) | The structure and Manufacturing Process of a Condenser Microphone With a Flexure Hinge Diaphragm | |
CN101854578B (en) | Miniature microphone manufacturing method based on Si-Si bonding process | |
EP2969911A1 (en) | Mems acoustic transducer with silicon nitride backplate and silicon sacrificial layer | |
CN103297907A (en) | Capacitive mini-type microphone and manufacturing method thereof | |
JP5215871B2 (en) | Capacitor microphone diaphragm support device | |
TWI448165B (en) | Microphone device and method for manufacturing the same | |
KR101657652B1 (en) | Capacitive mems microphone and method of making the same | |
JP2007309892A (en) | Capacitance-type sensor | |
US20230234837A1 (en) | Mems microphone with an anchor | |
TWI480222B (en) | Microelectromechanical system diaphragm and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |