KR20100033040A - Manufacturing method for nitride-layer of semiconductor device - Google Patents
Manufacturing method for nitride-layer of semiconductor device Download PDFInfo
- Publication number
- KR20100033040A KR20100033040A KR1020080091999A KR20080091999A KR20100033040A KR 20100033040 A KR20100033040 A KR 20100033040A KR 1020080091999 A KR1020080091999 A KR 1020080091999A KR 20080091999 A KR20080091999 A KR 20080091999A KR 20100033040 A KR20100033040 A KR 20100033040A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- semiconductor substrate
- semiconductor device
- plasma energy
- reaction chamber
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000007789 gas Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 238000006467 substitution reaction Methods 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 24
- 230000002209 hydrophobic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자의 질화막 형성 방법에 관한 것이다.The present invention relates to a method of forming a nitride film of a semiconductor device.
반도체 소자가 고집적화 됨에 따라 소자 제조 공정에서 발생되는 미세 오염원이 수율에 미치는 영향이 증가하고 있다. 현재 소자 제조 공정에서 미세 오염원 제거에 보편적으로 사용 하는 방식은 물을 이용한 습식 세정 방법이다. 이 습식 세정의 경우, 습식 세정이 적용 되는 표면의 조건에 따라 물반점(water mark)이 발생한다. 반도체 소자 제조 공정은 반도체 소자 기판에 따라 다양한 성질의 필름(film)을 증착하거나 식각하여 이루어진다. 사용하는 필름은 크게 산화막 계열과 질화막 계열로 구분한다. 산화막 계열의 필름은 친수성(Hydrophile:극성을 띄는 분자) 물질이고, 질화막 계열의 필름은 소수성(Hydrophobe:무극성 분자) 물질이다. As semiconductor devices are highly integrated, the effect of micropollutants generated in device manufacturing processes on yield is increasing. Currently, the method commonly used to remove micro-contaminants in the device manufacturing process is a wet cleaning method using water. In the case of this wet cleaning, water marks occur depending on the conditions of the surface to which the wet cleaning is applied. The semiconductor device manufacturing process is performed by depositing or etching films of various properties depending on the semiconductor device substrate. The films used are largely divided into oxide film series and nitride film series. The oxide film is a hydrophilic (Hydrophile) molecule, the nitride film is a hydrophobic (Hydrophobe: non-polar molecule) material.
질화막 계열의 필름은 소수성 성질을 가지고 있어 습식 세정이 진행 될 경우, 물반점(water mark)이 발생한다. 물반점 발생과정은 아래와 같다. Nitride-based films have hydrophobic properties, and water marks occur when wet cleaning is performed. The process of water spot generation is as follows.
질화막 계열의 필름이 안착된 공정 챔버에서 대기 중의 산소(O2)가 습식 세정 시 사용 되는 물(H2O)에 용해된다. 산소가 용해된 물(H2O)이 반도체 기판 위로 이동하여 H2O3가 된다. 반도체 기판의 표면이 실리콘 절연막 일 경우 실리콘(Si)의 수소결합이 깨지고, 실리콘(Si)과 H2O3이 결합하여 이물질(H2Si03)이 생성된다. Atmospheric oxygen (O 2 ) is dissolved in water (H 2 O) used for wet cleaning in a process chamber in which a nitride film-based film is placed. Oxygen dissolved water (H 2 O) is moved over the semiconductor substrate to become H 2 O 3 . When the surface of the semiconductor substrate is a silicon insulating film, hydrogen bonding of silicon (Si) is broken, and silicon (Si) and H 2 O 3 are bonded to generate foreign matter (H 2 Si0 3 ).
이후, 건식(dry)공정에 의해 반도체 기판에서 물이 증발되며, 이 때, 반도체 기판의 일부에 높은 농도의 규산(silicicacid)을 갖는 물방울이 남을 수 있다. 이러한 물방울은 소자의 일정부위에 얼룩모양의 물반점(water mark)을 생성시킨다. 이렇게 생성된 물반점은 열화 되기 쉽고 강도가 낮기 때문에 반도체 기판 상에 남아 있을 경우, 반도체 소자에 인가되는 동작전압을 차단하여 소자의 동작을 방해한다. 이로 인해 반도체 소자가 오작동 하여 반도체 수율이 저하되게 된다.Thereafter, water is evaporated from the semiconductor substrate by a dry process, and at this time, water droplets having a high concentration of silicic acid may remain on a portion of the semiconductor substrate. Such water droplets create speckled water marks on certain portions of the device. Since the water spots thus generated are easily deteriorated and the strength is low, when they remain on the semiconductor substrate, the water spots interrupt the operation of the device by blocking the operating voltage applied to the semiconductor device. This causes the semiconductor device to malfunction and the semiconductor yield is lowered.
본 발명은 상기와 같은 종래기술의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 소수성 계열의 질화막이 형성된 반도체 기판의 습식 세정시 질화막 상에 생성되는 물반점(water mark)을 제거하기 위한 반도체 소자의 질화막 형성 방법을 제공하는데 있다.The present invention is to overcome the problems of the prior art as described above, an object of the present invention is to remove the water marks (water mark) generated on the nitride film during the wet cleaning of the semiconductor substrate on which the hydrophobic nitride film is formed The present invention provides a method for forming a nitride film.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 질화막 형성 방법은 반도체 기판 위에 질화막을 증착하는 질화막 증착 단계와, 상기 반도체 기판을 반응 챔버에 넣고, 상기 질화막 표면의 수소결합을 제거하고 치환반응을 일어나게 하도록 플라즈마 에너지 및 가스를 상기 반응 챔버에 공급 하는 플라즈마 에너지 및 가스 공급 단계와, 상기 질화막이 형성된 반도체 기판을 세정하는 세정 단계로 이루어질 수 있다.In order to achieve the above object, a method of forming a nitride film of a semiconductor device according to the present invention includes a nitride film deposition step of depositing a nitride film on a semiconductor substrate, placing the semiconductor substrate in a reaction chamber, removing a hydrogen bond on the surface of the nitride film, and performing a substitution reaction. The plasma energy and gas supply step of supplying the plasma energy and gas to the reaction chamber to generate a, and the cleaning step of cleaning the semiconductor substrate on which the nitride film is formed.
상기 플라즈마 에너지 및 가스 공급 단계는 상기 가스를 해리하고 상기 질화막 표면의 반응이 일어나도록 하기 위해 상기 반응 챔버에 400~600W(Watt)의 플라즈마 에너지를 공급할 수 있다.The plasma energy and gas supplying step may supply 400-600 W (Watt) of plasma energy to the reaction chamber to dissociate the gas and cause a reaction of the surface of the nitride film.
상기 플라즈마 에너지 및 가스 공급 단계는 상기 질화막 표면에 치환 반응을 일어나게 하도록 상기 반응 챔버에 산소 및 질소를 공급할 수 있다.The plasma energy and gas supply step may supply oxygen and nitrogen to the reaction chamber to cause a substitution reaction on the surface of the nitride film.
상기 세정 단계 후 상기 반도체 기판을 850℃~1150℃ 조건에서 어닐링 할 수 있다After the cleaning step, the semiconductor substrate may be annealed at 850 ° C to 1150 ° C.
상술한 바와 같이, 질화막이 형성된 반도체 기판의 세정 전에 플라즈마 에너지 및 가스를 이용하여 질화막을 형성한다. 이에 따라, 본 발명에 따른 반도체 소자의 질화막 형성 방법은 세정 전에 일어나는 수소 결합을 방지하여 질화막 표면에 물반점의 생성을 방지할 수 있다. 따라서 물반점으로 인한 반도체 소자의 오작동을 방지할 수 있다.As described above, the nitride film is formed by using plasma energy and gas before cleaning the semiconductor substrate on which the nitride film is formed. Accordingly, the method of forming the nitride film of the semiconductor device according to the present invention can prevent the hydrogen bonding occurring before cleaning to prevent the generation of water spots on the surface of the nitride film. Therefore, malfunction of the semiconductor device due to water spots can be prevented.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도 1을 참조하면, 본 발명에 따른 반도체 소자의 질화막 형성 방법을 도시한 순서도 이다.1, a flowchart illustrating a method of forming a nitride film of a semiconductor device according to the present invention.
도 1을 참조하면, 본 발명에 따른 반도체 소자의 질화막 형성 단계는 반도체 기판 상부에 질화막을 증착하는 질화막 증착 단계(S1), 상기 질화막 표면의 수소결합을 제거하고 치환 반응을 위해 플라즈마 에너지 및 가스를 공급 하는 플라즈마 에너지 및 가스 공급 단계(S2), 상기 반도체 기판을 세정하는 세정 단계(S3), 상기 반도체 기판을 어닐링 하는 어닐링 단계(S4)를 포함한다.Referring to FIG. 1, in the nitride film forming step of the semiconductor device according to the present invention, the nitride film deposition step (S1) of depositing a nitride film on a semiconductor substrate, removes hydrogen bonds from the surface of the nitride film, and removes plasma energy and gas for a substitution reaction. A plasma energy and gas supply step (S2) to supply, a cleaning step (S3) for cleaning the semiconductor substrate, an annealing step (S4) for annealing the semiconductor substrate.
도 2a내지 도 2d는 반도체 소자의 질화막 형성 방법을 설명하기 위한 단면도이다. 2A to 2D are cross-sectional views illustrating a method of forming a nitride film of a semiconductor device.
먼저 도 2a를 참조하면, 상기 질화막 증착 단계(S1)에서는 반도체 기판(110)위에 질화막(120)을 형성한다. 상기 반도체 기판(110)위에 증착되는 필름(film)의 종류로는 산화막 계열(미도시) 및 상기 질화막(120) 계열 등이 있다. 산화막 계열의 필름은 친수성(Hydrophile:극성을 띄는 분자) 물질이고, 상기 질화막(120) 계열의 필름은 소수성(Hydrophobe:무극성 분자) 물질이다. 상기 반도체 기판(110) 위에 증착되는 필름으로 사용되는 상기 질화막(120)은 식각 선택비와, 유전율이 높아 PML(광변조재층 부재)층, MIM(Metal Insulator Metal)층 등에 주로 사용되고 있다. First, referring to FIG. 2A, in the nitride film deposition step S1, the
상기 질화막(120)은 화학기상증착방법(CVD:Chemical Vapor Deposition)으로 형성될 수 있으며, 예컨대 저압화학기상증착(LP CVD:Low Pressure CVD) 방법 또는 플라즈마 화학기상증착(PE CVD:Plasma Enhanced CVD) 방법으로 형성될 수 있다. 상기 질화막(120)은 이후 화학 기계적 연마(CMP:Chemlcal Mechanical Polishing)를 통해서 평탄화 될 수 있다. The
도 2b를 참조하면, 상기 플라즈마 에너지 및 가스 공급 단계(S2)에서는 상기 반도체 기판(110)이 안착된 반응 챔버에서 상기 질화막(120) 표면의 수소결합을 제거하고 치환반응을 위해 플라즈마 에너지 및 가스를 공급한다. 플라즈마 에너지는 이온화된 기체로, 양이온, 음이온, 전자, 원자, 분자 및 화학적으로 매우 활성이 강하다. 또한, 열적으로 보통의 기체와는 매우 다른 성질을 갖기 때문에 물질의 제4의 상태라 하기도 한다. Referring to FIG. 2B, in the plasma energy and gas supplying step (S2), hydrogen bonds on the surface of the
즉, 플라즈마 에너지는 이온화된 기체를 포함하고 있기 때문에 전기장 혹은 자기장을 가하여 질화막(120) 표면상에서 화학반응을 일으킬 수 있다. That is, since the plasma energy contains the ionized gas, the plasma energy may be subjected to an electric or magnetic field to cause a chemical reaction on the surface of the
상기 공정 과정에서 가스 공급 시 상기 질화막(120) 표면의 해리와 반응이 일어 날 수 있게 플라즈마 에너지를 공급한다. 또한 상기 질화막(120) 표면에서 수소와 치환반응을 잘 수행하기 위해 산소(O2) 및 질소(N2)를 반응 챔버에 공급한다.When the gas is supplied in the process, plasma energy is supplied to dissociate and react with the surface of the
상기 플라즈마 에너지를 공급하는 경우, 반응 챔버에 플라즈마 에너지를 바람직하게 400~600W(Watt)로 공급한다. 상기 플라즈마 에너지를 400W 미만으로 공급하는 경우에는 플라즈마 에너지가 불균일하게 분포되어 상기 질화막(120)이 불균일한 두께로 형성된다. 또한 상기 플라즈마 에너지를 600W 초과로 공급하는 경우에는 600W 초과의 주파로 인해 반응 챔버 내 변조된 플라즈마 에너지가 형성된다.In the case of supplying the plasma energy, the plasma energy is preferably supplied to the reaction chamber at 400 to 600 W (Watt). When the plasma energy is supplied to less than 400W, the plasma energy is unevenly distributed so that the
이와 같은 방법으로 수소결합이 제거된 상기 질화막(120) 계열의 소수성 물질 표면에 해리된 O 및 N 이온이 결합을 한다. 상기와 같은 공정으로 인해, 이후 반도체 기판(110)을 습식 세정 시 대기 중의 산소(O2)가 용해된 물(H20)과 질화막 표면이 반응하지 않게 되어 물반점(water mark)이 생성되지 않는다. In this manner, O and N ions dissociated to the surface of the hydrophobic material of the
도 2c를 참조하면, 상기 세정 단계(S3)에서는 상기 반도체 기판(110)이 안착 된 반응 챔버에서 반도체 기판(110)을 세정한다. 세정공정은 약액처리공정, 린스공정 및 건조공정 순으로 진행한다. 약액처리공정 후에는 상기 반도체 기판(110)의 질화막(120)상에 잔류하는 화학물질을 제거하기 위해서 탈 이온수(deionized water)를 이용해 린스공정을 실시한다. 상기 린스공정 후, 반도체 기판(110)에 잔존하는 물(H2O)을 건조시키기 위해 상기 반도체 기판(110)을 스핀드라이(spin dry)장비를 이용하여 건조(dry)공정을 실시한다.Referring to FIG. 2C, in the cleaning step S3, the
도 2d를 참조하면, 상기 어닐링 단계(S4)에서는 상기 질화막(120a) 내부 조직을 고르게 하기 위해 반도체 기판(110)을 어닐링을 한다. 이때, 상기 어닐링은 바람직하게 급속열처리 공정(RTP:Rapid Thermal Processing)을 이용할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 상기 급속열처리 공정은 고온으로 단시간동안 어닐링 하여 질화막(120a)이 원하지 않는 깊이까지 확산되는 부작용을 줄일 수 있다. Referring to FIG. 2D, in the annealing step S4, the
상기 급속열처리 공정의 온도는 850℃~1150℃조건에서 실시할 수 있다. 상기와 같은 공정 온도의 설정이유는 850℃ 미만으로 진행하는 경우, 상기 질화막(120a)의 내부 조직이 고르게 형성되지 않기 때문이다. 또한 상기 급속열처리 공정의 온도를 1150℃ 초과하여 진행하는 경우, 적정온도 초과로 인해 반도체 소자 기판에 영향을 주기 때문이다. The temperature of the rapid heat treatment process may be carried out at 850 ℃ ~ 1150 ℃ conditions. The reason why the process temperature is set as described above is because internal structure of the
도 3a 및 도 3b는 종래 기술에 의한 반도체 소자의 질화막과 본 발명에 따른 반도체 소자의 질화막을 비교 설명하기 위한 평면도이다.3A and 3B are plan views illustrating a nitride film of a semiconductor device according to the prior art and a nitride film of a semiconductor device according to the present invention.
먼저 도 3a를 참조하면, 종래 기술에 의하여 반도체 소자의 질화막 계열의 소수성 물질 표면에 물반점(water mark)이 생성되었다.First, referring to FIG. 3A, water marks are formed on the surface of a hydrophobic material based on a nitride film of a semiconductor device according to the related art.
반면 도 3b를 참조하면, 본 발명에 따른 반도체 소자의 질화막 형성 시 소수성 물질 표면에 수소와의 결합을 제거함으로써, 물반점(water mark)이 생성되지 않았다.On the other hand, referring to Figure 3b, by removing the bond with the hydrogen on the surface of the hydrophobic material when forming the nitride film of the semiconductor device according to the present invention, no water mark (water mark) was generated.
본 발명에 따른 반도체 소자의 질화막 형성 방법은 본 발명에 따른 반도체 소자의 질화막 형성 방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구 범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.The method of forming a nitride film of a semiconductor device according to the present invention is just one embodiment for carrying out the method of forming a nitride film of a semiconductor device according to the present invention, and the present invention is not limited to the above-described embodiment, and the following claims As claimed in the present invention without departing from the gist of the present invention, any person having ordinary knowledge in the field of the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.
도 1은 본 발명에 따른 반도체 소자의 질화막 형성 방법을 도시한 순서도이다.1 is a flowchart illustrating a method of forming a nitride film of a semiconductor device according to the present invention.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 질화막 형성 방법을 설명하기 위한 단면도이다.2A to 2D are cross-sectional views illustrating a method of forming a nitride film of a semiconductor device according to the present invention.
도 3a 및 도 3b는 종래 기술에 의한 반도체 소자의 질화막과 본 발명에 따른 반도체 소자의 질화막을 비교 설명하기 위한 평면도이다.3A and 3B are plan views illustrating a nitride film of a semiconductor device according to the prior art and a nitride film of a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings
110:반도체 기판 120:질화막 110: semiconductor substrate 120: nitride film
120a:어닐링 후의 질화막120a: nitride film after annealing
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091999A KR101017758B1 (en) | 2008-09-19 | 2008-09-19 | Manufacturing method for nitride-layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091999A KR101017758B1 (en) | 2008-09-19 | 2008-09-19 | Manufacturing method for nitride-layer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100033040A true KR20100033040A (en) | 2010-03-29 |
| KR101017758B1 KR101017758B1 (en) | 2011-02-28 |
Family
ID=42182068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080091999A KR101017758B1 (en) | 2008-09-19 | 2008-09-19 | Manufacturing method for nitride-layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101017758B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620158B1 (en) | 2002-12-30 | 2006-09-01 | 동부일렉트로닉스 주식회사 | Method for making contact in semiconductor device |
| KR20050064265A (en) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | Method of patterning insulating layer for semiconductor device |
| JP2005302892A (en) | 2004-04-08 | 2005-10-27 | Toshiba Corp | Semiconductor device and its manufacturing method |
| KR20070072693A (en) * | 2006-01-02 | 2007-07-05 | 주식회사 하이닉스반도체 | Manufacturing method of semiconductor device |
-
2008
- 2008-09-19 KR KR1020080091999A patent/KR101017758B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101017758B1 (en) | 2011-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI765861B (en) | Methods and apparatus for in-situ cleaning of copper surfaces and deposition and removal of self-assembled monolayers | |
| US8951913B2 (en) | Method for removing native oxide and associated residue from a substrate | |
| KR100469127B1 (en) | Method of forming barrier layer of semiconductor device | |
| TW201300567A (en) | Dielectric recovery of plasma damaged low-k films by UV-assisted photochemical deposition | |
| JP4716370B2 (en) | Low dielectric constant film damage repair method and semiconductor manufacturing apparatus | |
| KR20040033309A (en) | Method of plasma treatment | |
| CN108511332B (en) | Method for directly bonding semiconductor substrates | |
| KR101017758B1 (en) | Manufacturing method for nitride-layer of semiconductor device | |
| CN100517600C (en) | Method for forming medium layer | |
| US8541307B2 (en) | Treatment method for reducing particles in dual damascene silicon nitride process | |
| KR101134909B1 (en) | Dry etch method for silicon oxide | |
| KR101132568B1 (en) | Method for forming patterns without fume | |
| KR102140722B1 (en) | Dry clean apparatus and method using atmospheric plasma and steam | |
| KR102179717B1 (en) | Dry cleaning apparatus using plasma and steam | |
| WO2006025164A1 (en) | Method for manufacturing semiconductor device | |
| US20130095665A1 (en) | Systems and methods for processing substrates | |
| TWI751326B (en) | Self-aligned via process flow | |
| WO2009123049A1 (en) | Method for depositing high stress thin film and method for fabricating semiconductor integrated circuit device | |
| KR100256818B1 (en) | Semiconductor element isolation layer manufacturing method | |
| KR100616187B1 (en) | Method of forming a dielectric layer in a semiconductor device | |
| US20170294345A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| KR101300998B1 (en) | Substrate processing system | |
| KR20100119208A (en) | Method for treating substrates | |
| KR101311277B1 (en) | Substrate processing system | |
| KR20040060545A (en) | pad aluminum structure of semiconductor device and its processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |