KR20100032346A

KR20100032346A - 송신 다이버시티를 지원하는 장치 및 방법

Info

Publication number: KR20100032346A
Application number: KR1020090087664A
Authority: KR
Inventors: 장지앤종; 남영한
Original assignee: 삼성전자주식회사
Priority date: 2008-09-17
Filing date: 2009-09-16
Publication date: 2010-03-25
Also published as: US20100067512A1; WO2010032953A3; WO2010032953A2

Abstract

본 발명은 송신 다이버시티를 지원하는 장치 및 방법을 제공한다.

본 발명은, 다수의 심볼 셋들을 쌍을 이루는 셋으로 구성하는 페어링 디바이스(pairing device)를 포함한다. 상기 쌍을 이루는 셋들은 다수의 레이어들에 매팽된다. 상기 레이어들은 적어도 두 개의 쌍을 가지는 두 개의 프리코딩된 스트림들로 프리코딩되고, 상기 프리코딩된 스트림들은 적어도 두 개의 안테나 포트들에 매핑된다. 또한, 다수의 복조 레퍼런스 신호들은 적어도 두 개의 안테나 포트들을 위한 리소스 요소들을 통해 전송되며, 제 1 복조 레퍼런스 신호들은 제 1 안테나 포트들의 쌍의 리소스 요소들을 통해 전송되고, 제 2 복조 레퍼런스 신호들은 제 2 안테나 포트들의 리소스 요소들을 통해 전송되는 것을 특징으로 한다.

페어링 디바이스(pairing device), 송신 다이버시티 프리코더(Alamouti방식), 공간 시간 블록 코드(Space Time Block Code), 공간 주파수 블록 코드(Space Frequency Block Code), 리소스 요소 매퍼

Description

송신 다이버시티를 지원하는 장치 및 방법{APPARATUS AND METHOD FOR TRANSMIT DIVERSITY SCHEMES}

본 발명은 무선 통신 네트워크에 관한 것으로, 특히 무선 통신 네트워크를 위한 업링크 송신 다이버시티를 제공하는 장치 및 방법에 관한 것이다.

무선 통신 기술이 발달함에 따라, 현재의 통신들은 더 높은 데이터 레이트들 및 시스템 성능을 요구한다.

다중-요소 안테나(multiple-element antenna, 이하 'MEA' 라 칭함)시스템들로 알려진 다중 입력/다중 출력(Multiple input, multiple output, 이하 'MIMO' 라 칭함)안테나 시스템들은, 송신기와 수신기 양쪽에서의 공간 또는 안테나 다이버시티, 또는 다른 경우로 송수신기의 안테나 다이버시티를 이용하여 할당된 무선 주파수(RF) 채널 대역폭들을 위한 보다 효과적인 스펙트럼 효율성을 제공한다.

이러한 MIMO 시스템에서, 복수의 데이터 스트림들 각각은, 프리코딩되기 전에, 각각 개별적으로 매핑 및 변조되고 상이한 물리 안테나들 또는 효율적인 안테나 스킴이 적용된 후, 전송된다.

이에, 컴바인된 데이터 스트림들은 수신기의 다중 안테나들에서 수신된다. 상기 수신기에서, 각 데이터 스트림은 상기 컴바인된 신호로부터 분리되어 추출되는데, 이러한 과정은, 일반적으로 최소제곱평균오차(minimum mean squared error, 이하 'MMSE' 라 칭함), 또는 MMSE - 연속 간섭 제거(successive interference cancellation, 이하 'SIC' 라 칭함)알고리즘을 사용하여 수행된다.

따라서, 더 높은 데이터 레이트들 및 시스템 성능을 만족하기 위한 다이버시티 방안이 필요한 실정이다. 특히, 차세대 이동통신시스템을 위한 구체적인 송신 방안 및 다수의 안테나들로부터 전송되는 컴바이닝된 데이터를 수신하는 구체적인 수신 방안이 필요한 실정이다.

본 발명은 무선 통신 시스템에서 송신 다이버시티를 제공하는 장치 및 방법을 제공한다.

또한, 본 발명은, 다수의 안테나 포트들을 이용하여 업링크 송신 다이버시티를 제공하는 장치 및 방법을 제공한다.

또한, 본 발명은, 2 개 또는 4개의 안테나 포트들을 통해 쌍을 이루는 심볼 셋들을 전송하는 장치 및 방법을 제공한다.

또한, 본 발명은, 심볼 셋 들을 쌍을 이루는 셋 들로 구성하여 다수의 안테나 포트들을 통해 전송하는 장치 및 방법을 제공한다.

또한, 본 발명은, 쌍을 이루는 심볼 셋을 정해진 규칙에 따라 안테나 포트들에 매핑하는 장치 및 방법을 제공한다.

본 발명은 무선 통신 네트워크에서 송신 다이버시티 전송들이 가능한 가입자 단말을 제공한다. 상기 가입자 단말은 페어링 디바이스(pairing device)를 포함하며, 상기 페어 디바이스는, 다수의 심볼 셋을 다수의 쌍을 이루는 셋 들로 구성하도록 구현되며, 이에 제 1 심볼 셋과 제 2 심볼 셋을 하나의 쌍을 이루는 셋으로 구성한다. 상기 가입자 단말은 레이어 매퍼를 포함하며, 상기 레이어 매퍼는 다수의 쌍을 이루는 셋 들을 다수의 레이어들에 매핑하도록 구현된다. 또한, 가입자 단말은 상기 다수의 레이어들을 적어도 두 개의 쌍을 가지는 프리코딩된 스트림으로 프리코딩하도록 구현되는 전송 다이버시티 프리코더를 포함한다. 게다가, 가입자 단말은 상기 프리코딩된 스트림들의 각 쌍을 적어도 두 개의 안테나 포트들에 매핑하도록 구현된 리소스 요소 매퍼를 포함한다.

또한, 본 발명은 무선 통신 네트워크에서 송신 다이버시티 전송들이 가능한 가입자 단말을 제공한다. 상기 가입자 단말은 듀얼 캐리어 송신기를 포함하며, 상기 듀얼 캐리어 송신기는 변조 디바이스, 프리코딩 다비이스, 및 페어링 디바이스를 포함한다. 상기 페어링 디바이스는, 다수의 심볼들의 셋들을 적어도 하나 이상의 페어링된 셋으로 구성하도록 구현되며, 이때, 제 1 심볼 셋과 제 2 심볼 셋을 상기 적어도 하나의 페어링된 셋으로 구성한다. 또한 상기 듀얼 캐리어 송신기는, 다수의 페어링된 셋들을 다수의 레이어들에 매핑하도록 구현하는 레이어 매퍼와, 다수의 레이어들을 두 개의 프리코딩된 스트림들을 가지는 적어도 두 개 이상의 쌍들로 프리코딩하도록 구현되는 송신 다이버시티 프리코더와, 상기 프리코딩된 스트 림들 각각을 적어도 두 개의 안테나 포트들에 매핑하도록 구현되는 리소스 요소 매퍼를 포함한다.

또한, 본 발명은 무선 통신 네트워크에서 복조 레퍼런스 신호들을 전송하는 송신 다이버시티 방법을 제공한다. 상기 방법은, 적어도 두 개의 안테나 포트들을 위한 다수의 리소스 요소들의 할당을 통해 다수의 복조 레퍼런스 신호들을 전송하는 과정과, 제 1 복조 레퍼런스 신호들은 안테나 포트들의 제 1 쌍의 리소스 요소들 부분을 통해 전송되고, 제 2 복조 레퍼런스 신호들은 안테나 포트들의 제 2 쌍의 리소스 요소들 부분을 통해 전송하는 과정을 포함한다.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.

다수의 안테나들을 통해 서로 다른 데이터를 송신 및 수신함으로써, 특정송신기/수신기에서의 다른 채널로 인한 간섭을 미리 방지하는 데이터 전송을 지원하는 장점을 가진다. 또한, 적어도 두 개의 안테나 포트들을 통해 다수의 복조 레퍼런스 신호들을 전송함에 따라, 고속으로 보다 많은 데이터의 전송을 지원하는 장점을 제공한다. 따라서, 차세대 이동통신시스템에서 데이터 전송을 위한 시스템 성능 및 전송에 따른 시스템 효율(capacity)을 향상시키는 장점을 가진다.

이하 첨부된 도면을 참조하여 본 발명을 구성하는 장치 및 동작 방법을 본 발명의 실시 예를 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 바람직한 실시 예를 상세히 설명한다.

이하 본 발명의 상세한 설명에서, 3GPP 차세대 이동통신 시스템(LTE) 용어인 "node B" 는 "기지국" 을 칭하는 다른 용어이다. 또한, LTE 용어인 사용자 단말(user equipment 또는 UE)은 가입자 단말을 칭하는 다른 용어이다.

도 1 은 본 발명의 일 실시 예에 따라 데이터 스트림들을 디코딩하는 무선 네트워크 100 을 도시한 도면이다.

도 1 을 참조하면, 무선 네트워크 100 은 기지국 101, 기지국 102, 기지국 103 을 포함한다. 기지국 101 은 기지국 102 및 기지국 103 과 통신한다. 또한, 기지국 101 은 인터넷, 독점 인터넷 프로토콜 네트워크(proprietary IP network), 여타 다른 데이터 네트워크등과 같은 인터넷 프로토콜 네트워크 130 와 통신한다.

기지국 102 는, 기지국 102 의 커버리지 영역 102 내의 복수의 제 1 가입자 단말들에게 기지국 101 을 통해 네트워크 130 으로 무선 브로드밴드 접속을 제공한다. 상기 복수의 제 1 가입자 단말들은, SS, 111, SS112, SS113, SS114, SS115, SS 116 을 포함한다. 가입자 단말(SS)은 여타 무선 통신 디바이스가 될 수 있으며, 일 예로, 한정되지 않는 범위 내에서 모바일 폰, 모바일 PDA, 이동국(MS)등이 존재할 수 있다. 일 예로, SS111 는 소규모 사업자(small business, SB), SS112 는 대기업(enterprise, E), SS113 는 WiFi 핫 스팟(HS), SS114 는 제 1 레지던스, 또는 SS115 는 제 2 레지던스에 위치될 수 있으며, 그리고 SS116 는 모바일(M) 디바이스일 수 있다.

기지국 103 은, 기지국 103 의 커버리지 영역 120 내의 복수의 제 2 가입자 단말들에게, 기지국 101 을 통해 네트워크 130 로 무선 브로드밴드 접속을 제공한다. 상기 복수의 제 2 가입자 단말들은, 가입자 단말 115 와 가입자 단말 116 을 포함한다.

일 예로, 기지국 102 및 기지국 103 은 기지국 101 을 통해 간접적으로 연결되는 대신에, 일 예로, 광 섬유, DSL, 케이블 또는 T1/E1 선 등과 같은, 유선 브로드밴드 연결을 수단으로 하여, 직접적으로 인터넷에, 연결될 수 있다. 다른 실시 예들로, 기지국 101 은 소수의 또는 그 이상의 기지국들과 통신을 할 수 있다.

한편, 도 1 은 6 개의 가입자 단말들이 존재하는 것을 도시하나, 무선 네트워크 100 은 그 이상의 가입자 단말들에게 무선 브로드밴드 접속을 제공할 수 있다.

가입자 단말 115 및 가입자 단말 116 은 커버리지 영역 120 과 커버리지 영역 125 양측의 경계 지역에 위치하여 있다. 가입자 단말 115 및 가입자 단말 116, 각각은, 기지국 102 및 기지국 103 양쪽과 통신을 수행하며, 핸드오프 모드로 동작 할 수도 있다.

일 실시 예에 따라, 기지국 101 내지 103, 각각은, 가입자 단말들 111 내지 116 과 IEEE-802.16 무선 대도시 영역 네트워크 표준을 이용하여 통신을 수행할 수 있다. 다른 실시 예에 따라, HIPERMAN 무선 대도시 영역 네트워크 표준과 같은 상이한 무선 프로토콜이 적용되어 통신을 수행할 수 있다.

기지국 101 은 무선 백홀(backhaul)을 위해 사용되는 기술에 근거하여 직접적인 송수신선이 연결되거나 또는 송수신선이 연결되지 않은 기지국 102 및 기지국 103 을 통해 통신할 수 있다. 기지국 102 및 기지국 103, 각각은, OFDM/OFDMA 기술을 이용하여 송수신선이 연결되지 않은 가입자 단말들 111 내지 116 과 통신할 수 있다.

기지국 102 는 대기업과 관련된 가입자 단말 112 에게 T1 레벨 서비스를 그리고, 소규모 비즈니스와 관련된 가입자 단말 111 에게 부분적인 T1 레벨 서비스를 제공할 수 있다. 기지국 102 는 공항, 카페, 호텔, 대학 캠퍼스내에 위치할 수 있는 WiFi 핫 스팟과 관련된 가입자 단말 113 을 위하여, 무선 백홀을 제공할 수 있다. 기지국 102 는 가입자 단말 114, 115 및 116 에게 디지털 가입자 유선(digital subscriber line, DSL) 레벨 서비스를 제공할 수 있다.

가입자 단말들 111 내지 116 은 음성, 데이터, 비디오, 비디오 통신회의 및 여타 다른 브로드밴드 서비스들을 접속하기 위하여, 네트워크 130 로 브로드밴드 접속을 사용할 수 있다. 다른 실시 예로, 적어도 하나 이상의 가입자 단말 111 내지 116 들은 WiFi WLAN 의 액세스 포인트(AP)와 연결될 수 있다. 가입자 단말 116 은 무선 가능 랩탑 컴퓨터, 개인 휴대 단말기(PDA), 노트북, 소형 통신 디바이스(handheld device), 다른 무선 가능 디바이스 등을 포함하는 모바일 디바이스들 중 하나일 수 있다. 한편, 가입자 단말들 114 및 115 는, 일 예로, 무선 가능 개인 컴퓨터, 랩탑 컴퓨터, 게이트 웨이, 다른 디바이스 등이 될 수 있다.

여기서, 점선은 본 발명의 일 예에 따른 커버리지 영역들 120 및 125 의 개략적인 면적을 도시한다. 기지국들과 관련된 커버리지 영역들, 일 예로 120 및 125 는, 자연적 및 인공적 장애물과 관련되어 무선 환경의 변수 및 기지국 구현에 따라, 불규칙적인 모양들을 포함하여, 다른 형태의 커버리지 영역들을 포함할 수 있다.

또한, 기지국들과 관련된 상기 커버리지 영역들은, 시간이 지남에 따라 기지국/가입자 단말들의 전송 전력 레벨들, 기상 조건들, 및 다른 요소들에 따라 일정하지 않을 수 있으며, 동적(확장, 축소, 또는 형태 변화)일 수 있다. 본 발명에서, 기지국들 커버리지 영역들의 반경은, 일 예로, 기지국 102 및 기지국 103 의 커버리지 영역들 120 및 125 은, 기지국들로부터 적어도 2km 이하부터 50km 까지의 범위 안에서 확장될 수 있다.

이미 공지된 바와 같이, 기지국, 일 예로, 기지국 101, 102 또는 103 은 상기 커버리지 영역내의 다수의 섹터들을 지원하기 위하여 방향성 안테나들을 사용할 수 있다. 도 1 을 참조하면, 기지국들 102 및 103, 각각은, 커버리지 영역들 120 및 125 의 중앙에 근접하여 도시된다. 다른 실시 예에서 방향성 안테나들의 사용은 일 예로, 콘 모양 또는 배 모양 커버리지 영역의 포인트인 커버리지 영역의 경계에 근접한 기지국에 위치할 수 있다.

기지국 101 로부터 네트워크 130 로의 연결은, 일 예로, 광선 섬유, 중앙 오피스 또는 인터넷 접속 포인트로 여타 다른 회사 내에 위치한 서버들로의 브로드밴드 연결을 포함할 수 있다. 서버들은 인터넷 프로토콜 기반의 통신들을 위한 인터넷 게이트 웨이 및 음성 기반의 통신들을 위한 공중 스위치 전화 네트워크 게이트 웨이로의 통신을 제공할 수 있다.

인터넷 프로토콜을 통한 음성 서비스인 VoIP(voice-over-IP)형태의 음성 기반의 통신들의 경우, 트래픽은 PSTN 게이트 웨이 대신에 인터넷 게이트 웨이를 통해 직접적으로 전송될 수 있다. 한편, 도 1 에서는 서버들, 게이트 웨이, 공중 스위치 전화 네트워크 게이트 웨이를 도시하지 않는다. 다른 실시 예로, 상이한 네트워크 노드들 및 장비들에 의한 네트워크 130 로의 연결이 제공될 수 있다.

본 발명의 상세한 설명의 실시 예에 따라, 하나 이상의 기지국 101 내지 103 및 하나 이상의 기지국들 111 내지 116 은, MMSE-SIC 알고리즘을 사용하여 다수의 송신 안테나들로부터 컴바이닝된 데이터 스트림인 수신된 다수의 데이터 스트림들을 디코딩할 수 있는 수신기를 포함한다.

하기에서 보다 구체적으로 설명하면, 상기 수신기는, 상기 데이터 스트림 각각의 신호 관련 특성들에 근거하여 순환되는 각 데이터 스트림을 위한 디코딩 예측 메트릭스에 따라 상기 데이터 스트림들을 위한 디코딩 순서를 결정하도록 동작할 수 있다. 그러므로, 일반적으로, 상기 수신기는 가장 강한 신호의 데이터 스트림을 우선적으로 하여, 다음 세기의 데이터 스트림을 순차적으로 디코딩할 수 있다. 그 결과, 상기 수신기의 디코딩 성능은, 랜덤 또는 모든 가능한 디코딩 순서들을 검색하여 최적의 순서를 확인하는 수신기에서의 복잡도가 없는 미리 결정된 순서에 따른 스트림들을 디코딩하는 수신기와 비교하여 증가한다.

도 2a 는 직교 주파수 분할 다중 접속(OFDMA) 송신 경로에 대한 상위 레벨 다이어그램을 도시한 도면이고, 도 2b 는 직교 주파수 분할 다중 접속(OFDMA) 수신 경로에 대한 상위 레벨 다이어그램을 도시한 도면이다.

도 2a 와 도 2b 를 참조하면, 순방향 링크인 경우에 OFDMA 송신 경로는 기지국(BS) 102 에서 구현되고 OFDMA 수신 경로는 가입자 단말(SS) 116 에서 구현 가능하다. 한편, 역방향 링크인 경우에 OFDMA 수신 경로는 기지국(BS) 102 에서 구현되고 OFDMA 송신 경로는 가입자 단말(SS) 116 에 의해 구현될 수도 있다.

순방향 링크를 일 예로 하는 경우, BS 102 의 송신 경로는 채널 코딩 및 변조 블록 205, 직렬/병렬(S-to-P)블록 210, N 사이즈의 역고속푸리에변환(IFFT)블록 215, 병렬/직렬(P-to-S)블록 220, 순환 프리픽스 삽입 블록 225, 업 컨버터(UC) 230 을 포함한다. 반면에 SS 116 의 수신 경로는, 다운 컨버터(DC) 255, 순환 프리픽스 제거 블록 260, 직렬/병렬(S-to-P) 265, N 사이즈의 고속푸리에변환(FFT)블록 270, 병렬/직렬(P-to-S)블록 275, 채널 코딩 및 변조 블록 280 을 포함한다.

이하, 도 2a 및 2b 에서 각각의 구성은, 하드웨어 또는 소프트웨어와 하드웨어의 복합체로 구현 가능하며 또는 적어도 몇 개의 구성들은 소프트웨어로 구현될 수 있다. 특히, 본 발명의 상세한 설명에 도시된 FFT 블록 및 IFFT 블록은 구현 가능한 소프트웨어 알고리즘들로 구현될 수 있으며, 여기서, 상기 사이즈 N 의 값은 상기 적용되는 소프트웨어 알고리즘에 의해 특정된 구현 방식에 따라 변경될 수 있다.

게다가, 본 발명의 상세한 설명에서 일 실시 예로써, 도시된 고속푸리에변환 및 역고속푸리에변환은, 본 발명의 청구범위를 한정하지 않는 형태로 구현되어야 할 것이다. 본 발명에서 다른 실시 예로써, 고속푸리에 기능 및 역고속푸리에 기능은, 불연속 푸리에변환(Discrete Fourier Transform, DFT) 기능 및 역불연속푸리에변환(Inverse Discrete Fourier Transform, IDFT)으로 각각으로 용이하게 대체 가능할 수 있다. 상기 DFT 및 IDFT 기능을 위한 사이즈 N 변수의 값은 정수(즉, 1, 2, 3, 4, 등)이고, 반면에 FFT 및 IFFT 기능을 위한 N 변수의 값은 2 배의 값(즉, 1, 2, 4, 8, 16, 등)이다.

BS 102 에서 송신 경로를 살펴보면, 채널 코딩 및 변조 블록 205 은 정보 비트들의 셋을 수신하여, 코딩(일 예로, 터보 코딩)을 적용한 후, 상기 입력 비트들을 변조(일 예로, QPSK, QAM)하여, 주파수 도메인 변조 심볼들의 시퀀스로 생성한다. 직렬/병렬 블록 210 은 상기 직렬 변조된 심볼들을 변환(역 다중화)하여 데이터로 병렬화하며, N 병렬 심볼 스트림들을 생성한다. 여기서, N 은 BS 102 및 SS 116 에서 사용되는 IFFT/FFT 의 사이즈이다. 이에, 사이즈 N IFFT 블록 215 은 상기 N 병렬 심볼 스트림들에 대하여 IFFT 동작을 수행한 후, 시간-도메인 출력 신호들을 생성한다. 병렬/직렬 블록 220 은 사이즈 N 의 IFFT 블록 215 로부터 상기 병렬 시간 도메인 출력 심볼들을 변환(즉, 다중화)하여 직렬 시간 도메인 신호를 출력한다. 이에, 순환 프리픽스 삽입 블록 225 는 상기 시간 도메인 신호에 순환 프 리픽스를 삽입한다. 마지막으로, 업 컨버터 230 은 상기 순환 프리픽스 블록 225 의 출력을 무선 채널을 통한 전송을 위해 RF 주파수로 변조(즉, 업 컨버터)한다. 상기 신호는 RF 주파수로 변환하기 전에 기저대역으로 필터링될 수도 있다.

한편, SS 116 에서의 수신 경로를 살펴보면, 상기 전송된 RF 신호는 무선 채널을 경유한 후에 SS 116 에 도착하고, BS 102 에서 수행된 동작들의 역 동작들이 수행된다. 다운 컨버터 255 는 상기 수신된 신호를 기저대역 신호로 다운 컨버팅 변환하고, 순환 프리픽스 제거 블록 260 은 순환 프리픽스를 제거하여 직렬 시간 도메인 기저대역 신호를 생성한다. 직렬/병렬 블록 265 는 시간 도메인 기저대역 신호를 변환하여 시간 도메인 신호들을 병렬로 출력한다. 이에, 사이즈 N FFT 블록 270 은 FFT 알고리즘을 수행한 후, N 병렬 주파수 도메인 신호들을 생성한다. 병렬/직렬 블록 275 는 상기 병렬 주파수 도메인 신호들을 변조된 데이터 심볼들의 시퀀스로 변환한다. 채널 디코딩 및 복조 블록 280 은 변조한 후, 변조된 심볼들을 디코딩하여 오리지널 입력 데이터 스트림으로 복원한다.

기지국 101 내지 103, 각각은, 가입자 단말들 111 내지 116 로의 다운링크 전송과 유사하게 전송 경로를 구현할 수 있고, 가입자 단말들 111 내지 116 로부터의 업링크 수신과 유사하게 수신 경로를 구현할 수 있다. 유사하게, 가입자 단말들 111 내지 116, 각각은, 기지국들 101 내지 103 로 업링크 전송을 위한 구조에 대응하여 전송 경로를 구현할 수 있고, 기지국들 101 내지 103 로부터 다운링크 수신을 위한 구조에 대응하여 수신 경로를 구현할 수 있다.

본 발명의 상세한 설명은 일 예로, 기지국 구현에 관련된 정보를 가입자 단 말들로 송수신하는 방법 및 장치을 제공한다. 보다 구체적으로, 본 발명의 상세한 설명은, 기지국 안테나 구현을 가입자 단말들로 중계하는 방법 및 장치를 설명한다. 상기 정보는 여러 방법들을 통해 구현될 수 있고, 이는 안테나 구성을 QPSK 성상도(일 예로, n QAM 신호, 여기서, n 은 2^x 이다)로 대체하는 방안 및 에러 정정 데이터(일 예로, 순환 리던던시 체크(CRC) 데이터)로 대체하는 방안을 포함한다. 안테나 정보를 QPSK 성상도 또는 에러 정정 데이터로 인코딩함으로써, 기지국들 101 내지 103 은, 각기 구별된 송신 안테나 구현을 가지지 않는 기지국 (101 내지 103) 안테나 구현을 운송할 수 있다. 이러한 시스템들 및 방법들은, 기지국 (101 내지 103)과 다수의 가입자 단말들간의 신뢰성 있는 통신을 보장하는 반면에 오버헤드의 감소를 허용한다.

개시된 몇몇의 실시 예들에서, 데이터는 QAM 을 사용하여 전송된다. QAM 은 두 개의 캐리어 웨이브들의 크기를 변조하여 데이터를 운송하는 변조 방식이다. 상기 두 개의 웨이브들은 직각 위상 캐리어로써 참조되고, 일반적으로 상호간에 90 도의 위상을 가지고 출력된다. QAM 은 2^x 포인트들로 구성된 성상도로 나타낼 수 있고, 여기서, x 는 1 보다 큰 값이다.

이하 논의되는 본 발명의 일 예들에서, 상기 성상도는 4 포인트 성상도들(4-QAM)을 예로 설명할 것이다. 4-QAM 성상도에서 2 차원 그래프는 상기 2 차원 그래프의 각 4 분면에서 1 포인트로 도시된다. 한편, 상기 성상도로 상이한 포인트들의 수를 가지는 다른 변조 방식이 사용될 수 있으며, 이러한 개량은 본 발명의 청구범 위를 한정하지 않는 형태에서 자명한 것임을 명확하게 인지해야 할 것이다. 상기 기지국들 101 내지 103 의 구현과 관련 있는 적어도 4 이상의 포인트 추가 정보(일 예, 레퍼런스 파워 신호)를 가지는 성상도는, 본 발명에서 설명된 시스템들 및 방법들과 관련하여 송수신되어야 할 것이다.

기지국들 101 내지 103 내의 송신기는 실제 데이터를 전송하기 전에 다수의 기능들을 수행될 수 있다. 4-QAM 을 예를 들어, QAM 변조 심볼들은 직렬/병렬 변환되고, 역고속푸리에변환(IFFT)로 입력된다. 상기 IFFT 의 출력으로, N 시간 도메인 샘플들이 획득된다. 이하 본 발명의 일 실시 예들에서, N 은 OFDM 시스템에서 사용되는 IFFT/고속푸리에변환(FFT) 사이즈로 참조될 것이다. IFFT 후에 신호는 병렬/직렬 변환되고, 상기 신호 시퀀스에 순환 프리픽스가 추가된다. 출력되는 샘플들의 시퀀스는 OFDM 심볼로서 참조된다.

가입자 단말내의 수신기에서, 상기 설명한 과정들은 역으로 동작하며, 첫 번째로 순환 프리픽스가 제거된다. 그리고 나서, FFT 로 입력되기 전에, 상기 신호는 직렬/병렬 변환된다. 상기 FFT 의 출력은 병렬/직렬 변환되고, 그리고, 그 결과인 QAM 변조 심볼들은 QAM 복조기로 입력된다.

OFDM 시스템에서 전체 대역은 서브캐리어들로 불리는 협대역 주파수 단위들로 분할된다. 서브캐리어들의 수는 상기 시스템에서 사용되는 FFT/IFFT 사이즈 N 과 동일하다. 일반적으로, 데이터를 위해 사용되는 서브 캐리어들의 수는 N 보다 작은데, 이는 주파수 스펙트럼 경계의 몇몇 서브 캐리어들이 가이드 서브캐리어들로써 할당되기 때문이다. 일반적으로, 가이드 서브커리어들을 통해 정보가 전송되 지는 않는다.

도 3a 는 본 발명의 일 실시 예에 따른 LTE 다운링크(DL) 물리 채널 300 의 처리 과정을 상세히 도시한 것이다.

도 3a 를 참조하면, 물리 채널 300 은 다수의 스크램블러 블록들 305(305a, 305b), 다수의 변조 매퍼 블록들 310(310a, 310b), 레이어 매퍼 315, 프리코딩 블록 320(이하 '프리코딩' ), 다수의 리소스 요소 매퍼들 325(325a, 325b), 그리고, 다수의 OFDM 신호 발생 블록들 330(330a, 330b)을 포함할 수 있다. 도 3a 에 도시된 다운링크 물리 채널 300 은 하나의 물리 채널을 도시하나, 적어도 하나 이상의 물리 채널로 적용될 수 있다. 또한, 비록 도시된 일 예에 따라 도 3a 는 305,310,325 및 330 에 대하여 두 개의 셋 들을 구성하여, 두 개의 안테나 포트들 340(340a-340b)을 통한 전송을 위해 두 개의 스트림들 335a-335b 로 생성되는 것을 도시하나, 물리 채널 300 은 생성될 스트림들 335 의 다른 적용 가능한 수에 근거하여, 다른 적용 가능한 수의 셋들을 가지는 305, 310, 325 및 330 블록들을 포함할 수도 있다.

다운링크 물리 채널 300 은 각 코드워드 345 의 코드된 비트들을 스크램블링하여 다운링크 물리 채널 300 을 통해 전송하도록 동작할 수 있다. 다수의 스크램블러 블록들 305 는 ＜수학식 1＞에 따라 각 코드워드 305a-305b 을 스크램블링하도록 동작할 수 있다.

상기 ＜수학식 1＞에서,

은 코드워드 q 를 위한 비트들의 블록이고,

은 코드워드 q 의 비트들의 수이고, c ^q (i) 는 스크램블링 시퀀스이다.

상기 다운링크(DL) 물리 채널 300 에서, 상기 스크램블링된 비트들에 대하여 변조를 수행하도록 동작할 수 있다. 다수의 변조 블록들 310(310a-310b)은 스크램블링 비트들

의 블록을 변조한다. 상기 스크램블링 비트들

은, 물리 다운링크 공유 채널(PDSCH) 및 물리 멀티캐스트 채널(PMCH) 각각을 위하여, 직교 위상 천이 변조(QPSK), 16QAM(sixteen quadrature amplitude modulation), 64QAM(sixty-four quadrature amplitude modulation)을 포함하는 변조 방식 중에서 하나의 방식를 이용하여 변조된다. 다수의 변조 블록들 310(310a-310b)에 의한 상기 스크램블링된 비트들의 변조는, 복소수의 값을 가지는 변조 심볼들

의 블록으로 출력된다.

다운링크(DL) 물리 채널 300 에서, 상기 변조 심볼들에 대하여 레이어 매핑을 수행하도록 동작할 수 있다. 레이어 매퍼 315 는 복소수의 값을 가지는 변조 심볼들

을 하나 또는 그 이상의 레이어들로 매핑한다. 코드워 드 q 을 위한 복소수의 값을 가지는 변조 심볼들

은, 적어도 하나 이상의 레이어들, x(i)로 매핑되며, 이는 아래의 ＜수학식 2＞에 의해 정의된다.

상기 ＜수학식 2＞에서,

이고, υ 는 레이어들의 수이고,

은 각 레이어 당 변조 심볼들의 수이다.

송신 다이버시티를 위하여, 상기 레이어 매핑 315 은 ＜표 1＞에 따라 수행될 수 있다. 아래의 ＜표 1＞은, 송신 다이버시티를 위한 코드워드와 레이어 매핑간의 관계를 나타낸다.

상기 ＜표 1＞는, 일 예로 코드워드가 하나인 경우를 도시한 것이다. 여기서, 레이어의 수, υ 는, 다운링크 물리 채널 300 의 전송을 위해 사용되는 안테나 포트들 p 의 수와 동일하다.

그 후, 프리코딩 320 에서 하나 또는 그 이상의 레이어들에 대한 프리코딩이 수행된다. 프리코딩 320 은 다중 레이어 빔포밍을 사용하는데, 이는 다중 수신 안테나 시스템에서 처리 성능을 최대화하기 위함이다. 복수개의 신호들인 다중 스트림들은, 각각의 안테나에서 독립적이고 고유한 가중치를 가지는 송신 안테나를 제거함으로써, 링크 처리율이 최대인 수신기의 출력을 제공한다.

다중-코드워드 MIMO 을 위한 프리코딩 알고리즘들은, 선형 및 비선형 프리코딩 타입들로 서브-분할되어 설명가능하며, 선형 프리코딩 근사는, 비선형 프리코딩 접근에 비하여 보다 낮은 복잡도를 가지는 유사한 처리 성능을 제공한다. 선형 프리코딩은, 단위 프리코딩(unitary) 및 제로 강제(Zero Forcing, 이하 'ZF' 라 칭함) 프리코딩을 포함한다. 한편, 비선형 프리코딩은 복잡도를 고려할 때, 최적의 성능을 제공하는 장점을 가진다. 비선형 프리코딩은 더티 페이퍼 코딩(Dirty Paper Coding, 이하 ' DPC' 라 칭함)의 개념에 근거하여 설계된 것으로써, 송신 신호에 대하여 최적의 프리코딩이 적용된다면, 무선 리소스들의 손실없이 송신기의 간섭이 추출될 수 있음을 개시한다.

송신 다이버시티를 위한 프리코딩 320 은 송신 다이버시티를 위한 레이어 매핑 315 와 조합하여 사용될 수 있다. 프리코딩 320 은, 2 개 또는 4 개의 안테나 포트들의 사용으로 정의될 수 있다.

일 예로, 2 개의 안테나 포트들(P _∈{0,1})을 위한 프리코딩 동작의 출력은 아래의 ＜수학식 3＞ 및 ＜수학식 4＞에 의해 정의될 수 있다.

여기서,

일 때,

인 경우이다.

또한, 4 개의 안테나 포트들(P _∈{0,1,2,3})을 위한 프리코딩 동작의 출력은 아래의 ＜수학식 5＞및 ＜수학식 6＞에 의해 정의된다.

여기서,

일 때,

인 경우이다.

프리코딩된 리소스 요소들은, 리소스 요소 매퍼 325(325a, 325b)에 의해 매핑된다. 다운 링크 물리 채널 300 의 전송을 위해 사용되는 안테나 포트들 340 각각을 위해, 복소수 값을 가지는 심볼들의 블록

은 순차적으로 매핑된다. 상기 매핑 시퀀스는, 물리 컨트롤 포맷 지시자 채널(PCFICH), 물리 하이브리드 자동 재전송 지시자 채널(PHICH), 프라이머리 브로드캐스트 채널(PBCH), 동기 신호들 또는 레퍼런스 신호들의 전송을 위해 사용되지 않고 전송을 위해 할당된 가상 리소스 블록들에 대응하는 물리 리소스 블록내의 리소스 요소 (k, l)에 y ^(p) (0)를, 매핑하면서 시작된다. 여타 목적들을 위해 예약되지 않은 안테 나 포트(p)에 대한 리소스 요소들(k, l)의 매핑은, 하나의 서브 프레임내에서 첫 번째 슬롯을 시작으로 하여, 할당된 물리 리소스 블록들을 통해 인덱스 k 을 첫 번째로 하고, 그 다음에 인덱스 1 에 대한 오름차순의 순서로 매핑할 수 있다.

도 3b 는 본 발명의 일 예에 따른 LTE 업링크 물리 채널 350 의 처리 과정을 상세히 도시한 것이다.

도 3b 를 참조하면, 기본적인 송신 방식으로 단일 캐리어 주파수 분할 다중 접속(SC-FDMA)이 적용된다. 업링크 물리 채널 350 은 스크램블링 블록 355, 변조 매퍼 360, 트랜스폼 프리코더 365, 리소스 요소 매퍼 370, 그리고, SC-FDMA 신호 생성 블록 375 을 포함한다.

도 3b 에 도시된 업링크 물리 채널 350 에 대한 일 예는 하나의 물리 채널을 도시하나, 적어도 하나 이상의 업링크 물리 채널들이 적용될 수 있다. 비록 도시된 일 예에서, 하나의 구성 355, 360, 365, 370 그리고 375 을 도시하여, 전송을 위한 하나의 스트림들 380 을 생성하는 것을 도시하나, 업링크 물리 채널 350 은 생성될 스트림들 380 의 다른 적용 가능한 수에 근거하여 다른 적용 가능한 수의 셋 들인 355,360,365,370 및 375 를 포함할 수 있다. 상기 구성들은 구현 가능한 하드웨어, 및 소프트웨어와 구현 가능한 하드웨어의 복합체로 구현 가능하며, 또한, 3A 및 3B 내의 몇몇의 구성들은 소프트웨어로 구현될 수도 있다.

스크램블링 블록 355 는 코딩된 비트들을 스크램블링하여 업링크 물리 채널 350 을 통해 전송하도록 동작할 수 있다. 또한 업링크 물리 채널 350 은, 상기 스크램블링 비트들에 대한 변조를 수행하도록 동작할 수 있다. 변조 블록 360 은 상 기 스크램블링된 비트들

의 블록을 변조한다. 상기 스크램블링된 비트들

은, 물리 다운링크 공유 채널(PDSCH) 및 물리 멀티캐스트 채널(PMCH) 각각을 위한, QPSK, 16QAM, 64QAM 을 포함하는 변조 방식 중 하나를 이용하여 변조된다. 상기 다수의 변조 블록들 310 에 의한 상기 스크램블링된 비트들의 변조는, 복소수의 값을 가지는 변조 심볼들

의 블록으로 출력된다.

그 후, 업링크 물리 채널 350 은 복소수의 값을 가지는 변조 심볼들 d(0),...,d(M _symb-1) 블록에 대하여 트랜스폼 프리코딩을 수행하도록 동작할 수 있다. 상기 트랜스폼 프리코더 365 는 상기 복소수의 값을 가지는 변조 심볼들, d(0),...,d(M _symb-1) 을,

셋들로 분할한다. 각각의 셋은 하나의 SC-FDMA 심볼에 대응한다. 트랜스폼 프리코더 365 는 ＜수학식 7＞을 적용하여 트랜스폼 프리코딩을 수행한다.

트랜스폼 프리코더 365 는 상기 ＜수학식 7＞을 사용하여 복소수의 값을 가지는 심볼들 z(0),...,z(M _symb-1) 블록을 생성한다. 상기 ＜수학식 7＞에서, 변수는

이고,

는 리소스 블록에서 일정 주기 동안에 PUSCH 의 대역폭을 의미한다. 상기

는 아래의 ＜수학식 8＞과 같이 실행된다.

상기 ＜수학식 8＞에서, α₂, α₃, 및 α₅ 은, 0 또는 0 보다 큰 정수의 셋이다.

리소스 요소 매퍼 370 은 상기 복소수의 값을 가지는 심볼들 z(0),...,z(M _symb-1) 을 매핑한다. 상기 리소스 요소 매퍼 370 은 크기 스케일링 팩터 β _PUSCH 를 가지고 상기 복소수의 값을 가지는 심볼들 z(0),...,z(M _symb-1) 을 다중화 한다. 리소스 요소 매퍼 370 은, 복소수 값을 가지는 심볼들 z(0),...,z(M _symb-1) 을 z(0)을 시작으로 하여, 순차적으로, PUSCH 의 전송을 위해 할당된 물리 리소스 블록들에 매핑한다. 전송을 위해 할당된 물리 리소스 블록들에 대응하는 그리고, 레퍼런스 신호들의 전송을 위해 사용되지 않은 리소스 요소들(k, l)로의 매핑은, 하나의 서브 프레임내에서 첫 번째 슬롯을 시작으로 하며, 인덱스 k 를 첫 번째로 인덱스 1 의 오름차순일 수 있다.

도 3c 는 본 발명의 일 실시 예에 따른 업링크 리소스 격자 구조 390 을 도시한 것이다.

도 3c 를 참조하면, 각 슬롯 392 내의 전송되는 신호는,

서브캐리어 들 394 와

SC-FDMA 심볼들 396 의 리소스 격자로 도시될 수 있다. 업링크 리소스 격자 390 내의 각 요소들은 리소스 요소 398 로써 참조되는데, 각 리소스 요소 398 는, 하나의 슬롯에서 인덱스 쌍 (k, l)으로 고유하게 정의되며, 여기서,

이고,

은 주파수 및 시간 도멘인의 인덱스들이다. 리소스 요소(k, l) 398 은, 복소수의 값 α _k _, _l 으로 대응한다. 하나의 슬롯내에서 물리 채널 또는 물리 신호 슬롯의 전송을 위해 사용되지 않은 리소스 요소들 398 에 대응하는 α _k _, _l 의 값은 제로(0)로 설정된다.

도 3d 는 본 발명의 일 실시 예에 따른 LTE 에서의 업링크 서브프레임 구조를 도시한 도면이다.

우선, LTE 시스템에서 업링크 서브프레임은 두 개의 타임 슬롯들로 구성된다. 호핑 구현에 따라, 하나의 서브프레임에서 상기 두 개의 슬롯은 동일한 서브캐리어들을 셋을 통해 존재하거나 또는 존재하지 않을 수도 있다. 타임 슬롯은 일반적인 순환 프리픽스(CP) 슬롯 및 확장된 CP 슬롯내에서 상이한 수의 SC-FDMA 심볼들로 구성된다. 일반적으로 CP 슬롯은 7 SC-FDMA 심볼들로 구성되며, 반면에 확장된 CP 슬롯은 6 SC-FDMA 심볼들로 구성된다. 하나의 슬롯은 하나의 심볼내에서 복조 레퍼런스 신호들(DM-RS)을 가진다. 한편, 사운딩 레퍼런스 신호(SRS)가 전송되는 경우, 하나의 서브프레임내의 제 2 타임 슬롯에서 하나의 SC-FDMA 심볼은, DM-RS 에 추가적으로 SRS 을 위하여 예약된다.

도 3d 에 도시된 바와 같이, SRS 의 존재 및 일반/확장 CP 에 따른 업링크 서브프레임 구조를 위한 구조는 4 가지 상이한 조합들로 제공될 수 있다. 레퍼런스 심볼들을 제외한 타임 슬롯에서 데이터 심볼들의 수는 그 구현에 따라 짝수 또는 홀수가 될 수 있다.

일 예로, 도 3d-(a)에 도시된 바와 같이, SRS 가 없는 일반 CP 의 구현에서, 데이터 심볼의 수는 슬롯 0 및 1 모두를 위해 6 이다.

한편, 도 3d-(d)에 도시된 바와 같이, SRS 를 가지는 확장 CP 의 구현에서, 슬롯 0 을 위한 데이터 심볼의 수 5 이고, 슬롯 1 을 위한 데이터 심볼의 수는 4 이다.

여기서, 레퍼런스 신호 시퀀스,

는, ＜수학식 9＞에 따라 기본 시퀀스

의 순환 쉬프트 α 에 의해 정의된다.

상기 ＜수학식 9＞에서,

는 레퍼런스 신호 시퀀스의 길이이고,

이다.

다중 레퍼런스 신호 시퀀스들은, α 의 상이한 값들을 통한 단일 기본 시퀀스로부터 정의된다. 기본 시퀀스들

은 그룹들로 분할되고, 여기서, u _∈{0,1,...,29}은 그룹 수이고, v 는 상기 그룹내의 기본 시퀀스 수이다.

따라서, 각 그룹은, 1≤m≤5 ,

각 길이의 하나의 기본 시퀀스 ( v=0 )를 포함하고,

,

각 길이의 두 개의 기본 시퀀스 ( v=0,1 )를 포함한다.

한편, PUSCH 을 위한 복조 레퍼런스 신호 시퀀스는 ＜수학식 10＞과 같이 정의된다.

여기서, m=0,1 이고,

이고,

이다. 여기서, 하나의 슬롯내의 순환 쉬프트 α 는 ＜수학식 11＞에 의해 정의된다.

상기 ＜수학식 11＞에서, n _cs는 아래의 ＜수학식 12＞에 의해 정의된다.

여기서,

는 브로드캐스트되는 값이고,

은 업링크 스케줄링 할당에 포함되며, n _PRS 는, 3GPP TS 36211 V8.3.0 의 섹션 7.2 에 정의된 의사 난수 시퀀스 c(i) 에 의해 주어지고, c(i) 는 셀 전용을 위해 적용된 것이다.

여기서, 상기

의 값들은 아래의 ＜표 2＞와 같이 제공될 수 있다. ＜ 표 2＞는 DCI 포맷 0 에서의 순환 쉬프트 필드와

간의 매핑 관계를 나타낸다.

한편, 의사 난수 시퀀스 생성기는 ＜수학식 13＞를 이용하여 각 라디오 프레임의 시작에서 초기화된다.

도 4 는 본 발명의 일 실시 예에 따른 3A 의 레이어 매퍼 315 및 프리코더 320 을 상세히 도시한 도면이다. 특히 송신기에서 2 개의 송신 안테나들이 사용되는 경우를 설명한다.

도 4 를 참조하면, 2 레이어 송신 다이버시티(TxD) 프리코딩 방식으로 Alamouti 방식이 적용되는 것을 도시한다. 이때, 프리코더의 출력은 ＜수학식 14＞ 와 같이 정의된다.

상기 ＜수학식 14＞에서, ()^*는 복소수 쌍이고, 이는 ＜수학식 15＞와 같이 정의 가능하다.

상기 ＜수학식 15＞에서, Alamouti 방식에 따른 프리코딩된 신호 매트리스는, ＜수학식 16＞에 의해 도시된 바와 같이, X_Alamouti(i)로 정의된다.

상기 Alamouti 방식을 위한 수신기 알고리즘은, 수신된 신호의 직교 구조를 이용하여 효율적으로 디자인될 수 있다.

일 예로, 하나의 수신 안테나를 가지는 수신기를 위한 송신 (Tx) 안테나 (Tx 레이어) P 와 수신 안테나 간의 채널 게인들은,

인 경우에 h ⁽ ^p ⁾(i) 에 의해 나타내고, 상기 수신된 신호와 상기 송신된 신호간의 관계를 위한 매트릭스는 ＜수학식 17a＞, ＜수학식 17b＞ 및 ＜수학식 18＞에 의해 정의된다.

상기 ＜수학식 17a＞ 및 ＜수학식 17b＞에서, r(2i) 및 r(2i+1)는 수신된 신호들이고, (2i) 및 n(2i+1)은 해당 리소스 요소의 수신된 잡음들이다. 일 예로 h ⁽⁰⁾(2i)=h ⁽⁰⁾(2i+1) 및 h ⁽¹⁾(2i)=h ⁽¹⁾(2i+1) 이면, ＜수학식 17a＞ 및 ＜수학식 17b＞은, x ⁽⁰⁾(i) 및

의 검출을 이용하여 아래의 ＜수학식 18＞로 쓰여질 수 있다.

여기서, x ⁽⁰⁾(i) 를 검출하기 위하여,

이 ＜수학식 11＞의 양측에 곱해진다면, ＜수학식 11＞의 매트릭스의 세로 열들이 상호간에 직교하기 때문에, x ⁽⁰⁾(i) 의 성분은 제로(0)로 만들어 진다. 따라서, x ⁽⁰⁾(i) 을 위한 간섭 프리 검출이 수행된다. 이에,

가 상기 ＜수학식 11＞의 양측에 곱해진다.

따라서, 각 심볼은 두 개의 채널 게인들을 통해 통과되고, 다이버시티는 심볼들의 각 쌍을 통해 수행된다. 정보 스트림이 안테나들(공간) 및 상이한 리소스 요소들(시간 또는 주파수)을 통해 전송되고, 이러한 방식들은 Alamouti 코드 공간 시간 블록 코드(Space Time Block Code) 및 공간 주파수 블록 코드(Space Frequency Block Code)등이 참조된다.

도 5 는 본 발명의 일 실시 예에 따른 도 3 의 레이어 매퍼 315 및 프리코더 320 의 다른 예를 상세히 도시한 것이다. 일 예로, 송신기에서 4 송신 안테나들이 사용되는 경우, 송신 다이버시티 기법으로 SFBC-FSTD (FSTD: 주파수 스위치 전송 다이버시티), SFBC-PSD (PSD: 위상-쉬프트 다이버시티), 유사-직교 SFBC (QO-SFBC), SFBC-CDD (CDD: 순환 지연 다이버시티) 및 평균 SFBC/FSTD 방식 등이 사용될 수 있다. 여기서, SFBC-FSTD 는, 블록 대각선 기법으로 4 송신 안테나들 및 4 서브 캐리어들을 통한 Alamouti SFBC 을 이용하여 TxD 를 수행하는 방식이다.

즉, 도 5 는 차세대 통신 시스템인 LTE 에서의 4-레이어 TxD 를 위한 구조를 설명한 것으로, 도 5 를 참조하면, 프리코더 320 은 4-레이어 TxD(4-TxD) SFBC-SFTD 프리코더를 일 예로 한다.

상기 SFBC-FSTD 을 위한 Tx 안테나들(가로열) 및 서브캐리어들(세로열)을 통 한 프리코딩된 신호 매트릭스는 ＜수학식 19＞에 의해 정의된다.

도 6 는 본 발명의 일 실시 예에 따라 SC-FDMA 프리코더 600 을 이용한 Alamouti STBC 을 상세히 도시한 것이다.

도 6 을 참조하면, SC-FDMA 시스템들내에서 2-TxD 을 위해 Alamouti SFBC 및 STBC 이 고려된 경우이다.

일 예로, Alamouti STBC 을 사용하는 실시 예에서, 2 개의 인접한 SC-FDMA 심볼들 605(s1, s2, s3, s4)과, SC-FDMA 심볼들 610(s1' , s2' , s3' , s4' )은 쌍이 되고, 이는 도 6 에 도시된 바와 같다.

상기 2 개의 SC-FDMA 심볼들 605(s1, s2, s3, s4)과, 610(s1' , s2' , s3' , s4' )은, Alamouti SFBC 및 STBC 프리코더 600 에 의해 정해진 규칙에 따라 다수의 안테나 포트(일 에로, 안테나 1 및 안테나 2)들을 위해 프리코딩되어 출력된다. 이하 도 7 을 참조하여 4-TxD 방식을 설명하고자 한다.

도 7 은 본 발명의 일 실시 예에 따른 4-TxD 방식을 위한 송신 구조를 도시한 것이다.

도 7 을 참조하면, 4-TxD 방식들 700(이하, 송신기 또는 송신기 구조)을 위한 송신기는, 스크램블링 블록 705 및 변조 매퍼 710 을 포함한다. 스크램블링 블록 705 및 변조 매퍼 710 은 도 3b 의 각각에 언급한 바와 같은, 동일한 구조의 스크램블링 블록 355 및 변조 매퍼 360 의 기능을 포함할 수 있다.

여기서, 송신기는 트랜스폼 디코더 715, SC-FDMA 심볼 페어링 블록 720(이하 '페어링 블록' ), 레이어 매퍼 725, 넌-페어링들을 위한 TxD 프리코더 730(이하 '넌-페어드 프리코더' ), 페어링들을 위한 TxD 프리코더 735(이하 '페어드 프리코더' ), 넌-페어링들을 위한 다수의 리소스 요소 매퍼들 740(이하 '넌-페어 리소스 요소 매퍼들), 페어링들을 위한 다수의 리소스 요소 매퍼들 745(이하 '페어 리소스 요소 매퍼들) 및 다수의 SC-FDMA 신호 발생 블록 750 을 포함한다. 도 7 에 도시된 송신기의 구조 700 은 일 예로, 두 개의 안테나 포트들을 통해 송신을 위한 두 개의 스트림 755a-755b 로 생성하는 것을 도시하나, 생성될 스트림들 755 의 수를 참조하여 상기 송신기 740, 745 및 750 의 요소 셋 들이 구성될 수 있다. 게다가 넌-페어드 프리코더 730 및 페어드 프리코더 735 는 구별된 요소로써 도시하나, 상기 넌-페어드 프리코더 730 및 페어드 프리코더 735 의 동작은 본 발명의 청구범위를 벗어나지 않는 범위내에서 단일 구성으로 구현되거나, 또는 다수의 구성들로 구현 가능하다.

스크램블링 블록 705 는 입력으로 비트들의 블록을 수신한다. 상기 비트들의 블록은 채널 인코더에 의해 인코딩되거나, 또는 상기 채널 인코더에 의해 인코딩되지 않은 비트들일 수 있다. 스크램블링 블록 705 는 전송할 입력된 비트들의 블록 을 스크램블링한다.

변조 매퍼 710 는 입력으로 상기 스크램블링된 비트들의 블록을 수신한다. 상기 변조 매퍼 710 은 상기 스크램블링된 비트들의 블록을 변조한다. 변조 매퍼 710 은 블록 심볼들 d(l·M _sc+i) 을 생성하며, 여기서, l=0,...,M _SC-FDMA-1 이고, i=0,...,M _sc-1 이다. M _SC-FDMA 는 데이터 전송을 위해 사용되는 타임 슬롯내의 SC-FDMA 심볼들의 수이고, M _sc 은 심볼 블록의 전송을 위해 UE(일 예로, SS 116)에 할당된 서브 캐리어들의 수이다. 여기서, 심볼 블록내의 심볼들의 총 수와 관련하여 도 8 을 인용하고자 한다.

도 8 은 본 발명의 실시 예들에 따라 DFT 프리코더 715 로 입력되는 심볼들의 블록의 일 부분을 도시한 도면으로, 도 8 을 참조하면, 하나의 심볼 블록내의 심볼들의 총 수, M _symb 는, SC-FDMA 심볼들의 수( M _SC-FDMA )와 상기 서브캐리어의 수( M _sc )로 정의되며, 이는 M _sc·M _SC-FDMA 와 같다.

도 9 는 본 발명의 실시 예들에 따라 쌍을 이루는 심볼들을 위한 송신기 구조를 상세히 도시한 도면이다.

도 9 를 참조하면, 트랜스폼 디코더(이하, 'DFT' 라 칭함) 715 의 입력은 상기 변조 매퍼 710 에 의해 생성되는 출력으로, d(l·M _sc+i) 다.

상기 DFT 715 는 입력 심볼들 d(l·M _sc+i) 을 다중 셋들, M _SC-FDMA=M _symb/M _sc 셋 들로 분할한다. 각각의 셋은 UE 의 현재 전송을 위해 할당된 서브캐리어들의 수, M _sc 에 의해 구성된다. 여기서, 각 셋은 하나의 SC-FDMA 심볼에 대응한다. 상기 DFT 715 은 ＜수학식 20＞을 이용하여 각 셋에 대한 DFT 동작을 수행함으로써, 각 셋을 주파수 도메인으로 변환한다.

상기 ＜수학식 20＞에서, k=0,...,M _sc-1 이고, l=0,...,M _symb/M _sc-1 이다.

송신기 700 은 페어링 블록 720 에서 SC-FDMA 심볼들을 쌍으로 구현된다. 페어링 블록 720 은 DFT 715 의 출력을 수신한다. 페어링 동작은 도 10 에서 설명한다.

도 10 은 본 발명의 실시 예들에 따라 페어링 동작 100 을 도시한 도면이다.

도 10 을 참조하면, 페어링 블록 720 은 입력 셋 들 z _l (k) , l=0,...,M _SC-FDMA-1 , k=0,...,M _sc-1 의 서브 셋을 쌍(1000)으로 구성하고, 쌍이 되지 않은 남겨진 서브 셋(unpaired sets)은 남겨둔다. 상기 페어링 블록 720 에 의해 구성되는 쌍들의 수는 M _pairs 로 정의된다. 여기서, 페어링 n 은 두 개의 입력 셋 들

및

로 구성되며, 여기서, n=0,...,M _pairs-1 이고, k=0,...,M _sc-1 이다.

한편, 쌍을 이루지 않은 셋 들의 수는 M _no-pairs 라 칭한다. 여기서, 쌍을 이루 지 않는 셋 들은

로 정해지며, n=0,...,M _no-pairs-1 이다.

상기 심볼들의 수 M _symb 는 ＜수학식 21＞에 도시된 바와 같이, M _pairs , M _no-pairs 및 M _sc 의 관계를 가진다.

일 예로, 데이터 SC-FDMA 심볼들의 수가 짝수인 경우, 페어링 블록 720 은 두 개의 인접한 셋 들을 쌍으로 구성되고, 이에 모든 셋들이 쌍을 이룬다.

이 때,

및

이고, n=0,...,M _SC-FDMA/2-1 이다. 상기 쌍을 이루는 쌍들의 수는 M _pairs=M _SC-FDMA/2 이고, 쌍을 이루지 못한 짝없는 쌍들의 수는 M _no-pairs=0 이다.

한편, 일 예로, 데이터 SC-FDMA 심볼들의 수가 홀수인 경우, 페어링 블록 720 은 가장 오른쪽의 셋에 대하여 쌍을 구성하지 않는다(일 예로, 가장 오른쪽의 셋은 짝이 없다고 가정한다). 이 때,

및

이고, n=0,...,(M _SC-FDMA-1)/2-1 인 경우이며,

이다. 그러므로, 쌍을 이루는 쌍들의 수는 M _pairs=(M _SC-FDMA-1)/2 이고, 쌍을 이루지 못한 짝없는 쌍들의 수는 M _no-pairs=1 이다.

또한, 다른 실시 예로, 데이터 SC-FDMA 심볼들의 수가 홀수인 경우, 상기 페 어링 블록 720 은 가장 왼쪽의 셋에 대하여 쌍을 구성하지 않는다(일 예로, 가장 왼쪽의 셋은 짝이 없다고 가정한다). 이 때,

이며, n=0,...,(M _SC-FDMA-1)/2-1 인 경우,

및

상기 페어링 동작 후에, 송신기 700 은 레이어 매퍼 720 을 사용하여 짝을 이룬 셋 들에 대하여 레이어 매핑을 수행하도록 동작할 수 있다. 레이어 매퍼 725 는 상기 페어링 블록 720 으로부터 상기 쌍을 이루는 셋 들을 수신한다.

도 11 은 본 발명의 실시 예들에 따른 레이어 매퍼 동작 1100 을 도시한 도면이다.

도 11 을 참조하면, 상기 레이어 매퍼 725 는 쌍을 이루는 셋 들(1105, 1110)을 동일한 사이즈를 가지는 M _sc/2 4 개의 그룹들로 분할한다. 상기 레이어 매퍼 725 는 모든 쌍들에 대하여 동일한 방식을 적용하여 분할을 수행한다. 이어서, 레이어 매퍼 725 는 각 그룹내의 심볼들을 각 레이어 출력 x ⁽⁰⁾(i) 1130, x ⁽¹⁾(i) 1140, x ⁽²⁾(i) 1150 및 x ⁽³⁾(i) 1160 으로 매핑하는데, 이때, i=0,...,M _pairs M _sc/2-1 이다.

도 12 는 본 발명의 실시 예에 따른 탑-다운 분산 레이어 매핑 방안 1200 을 도시한 것이다.

도 12 를 참조하면, 레이어 매퍼 725 는 쌍을 가지는 셋 1205, 1210 을 레이어(레이어 0 내지 레이어 3)에 매핑하기 위하여 탑-다운 분산 방안을 사용한다.

상기 레이어 매퍼 725 는 각 쌍을 이루는 셋 1205, 1210 의 왼쪽부터 레이어 "0" 1230 및 레이어 "1" 1240 그리고, 각 쌍을 이루는 셋 1205, 1210 의 오른쪽부터 레이어 "2" 1250 및 레이어 "3" 1260 을 매핑한다.

일 예로, 레이어 매퍼 725 는 쌍을 가지는 셋 1205 의 왼쪽의 탑 절반을 1205a 을 레이어 "0" 1230 으로 매핑하고, 쌍을 가지는 셋 1210 의 왼쪽의 탑 절반을 1205a 을 레이어 "0" 1230 으로 매핑한다. 또한, 레이어 매퍼 725 는 쌍을 가지는 셋 1205 의 왼쪽의 바닥 절반을 1205b 을 레이어 "0" 1240 으로 매핑하고 쌍을 가지는 셋 1210 의 왼쪽의 바닥 절반을 1210b 을 레이어 "1" 1240 으로 매핑한다.

레이어 매퍼 725 는 쌍을 가지는 각 셋 1205, 1210 의 오른쪽부터, 레이어 "2" 1250 및 레이어 "3" 1260 으로 매핑한다. 즉, 상기 레이어 매퍼 725 는 쌍을 이루는 셋 1205 의 오른쪽의 탑 절반 1205c 를 레이어 "2" 1250 으로 매핑하고, 쌍을 가지는 셋 1210 의 오른쪽의 탑 절반인 1210c 를 레이어 "2" 1250 으로 매핑한다. 또한, 상기 레이어 매퍼 725 는 쌍을 가지는 셋 1205 의 오른쪽의 바닥 절반을 1205d 을 레이어 "3" 1250 으로 매핑하고, 상기 레이어 매퍼 725 는 쌍을 가지는 셋 1210 의 왼쪽의 바닥 절반을 1210d 를 레이어 "3" 1260 으로 매핑한다.

상기 레이어 매퍼 725 는 요소들

, k=0,...,M _sc/2-1 , n=0,...,M _pairs- 1 을 레이어 "0" 1230 에 매핑한다. 상기 레이어 매퍼 725 는 요소들

, k=M _sc/2,...,M _sc-1 , n=0,...,M _pairs-1 을 레이어 "1" 1240 에 매핑한다. 상기 레이어 매퍼 725 는 요소들

, k=0,...,M _sc/2-1 , n=0,...,M _pairs-1 을 레이어 "2" 1250 에 매핑한다. 상기 레이어 매퍼 725 는 요소들

, k=M _sc/2,...,M _sc-1 , n=0,...,M _pairs-1 을 레이어 "3" 1260 에 매핑한다.

여기서, 각 레이어에서 매핑은 서브캐리어 인덱스 k 의 오름차순 순서이고, 쌍 인덱스 n 은 하기의 ＜수학식 22＞ 및 ＜수학식 23＞에 의해 정의된다.

상기 ＜수학식 22＞ 및 ＜수학식 23＞에서, k=0,...,M _sc/2-1 이고, n=0,...,M _pairs-1 이다.

도 13 는 본 발명의 실시 예에 따른 짝-홀 분산 레이어 매핑 방안 1300 을 도시한 것이다.

도 13 을 참조하면, 레이어 매퍼 725 는 쌍을 가지는 셋 1205, 1210 을 레이어(레이어 0 내지 레이어 3)에 매핑하기 위하여 짝-홀 분산 방안을 사용한다.

상기 레이어 매퍼 725 는 각 쌍 1305, 1310 의 왼쪽의 짝수 위치(일 예로, 상기 쌍을 이루는 셋 1205, 1210 의 바닥부터 짝수 번째 요소)을 레이어 "0" 1330 에 매핑하고, 각 쌍 1305, 1310 의 왼쪽의 홀수 위치(일 예로, 상기 쌍을 이루는 셋 1205, 1210 의 바닥부터 홀수 번째 요소)을 레이어 "1" 1340 에 매핑한다.

또한, 상기 레이어 매퍼 725 는 각 쌍 1305, 1310 의 오른쪽 짝수 위치(일 예로, 상기 쌍을 이루는 셋 1205, 1210 의 바닥부터 짝수 번째 요소)을 레이어 "2" 1350 에 매핑하고, 각 쌍 1305, 1310 의 오른쪽의 홀수 위치(일 예로, 상기 쌍을 이루는 셋 1205, 1210 의 바닥부터 홀수 번째 요소)을 레이어 "3" 1360 에 매핑한다.

즉, 상기 레이어 매퍼 725 는 리소스 요소들

, k=0,2,...,M _sc-2 , n=0,...,M _pairs-1 을 레이어 "0" 1330 에 매핑하고 리소스 요소들

, k=1,3,...,M _sc-1 , n=0,...,M _pairs-1 을 레이어 "1" 1340 에 매핑한다. 상기 레이어 매퍼 725 는 요소들

, k=0,2,...,M _sc-2 , n=0,...,M _pairs-1 을 레이어 "2" 1350 에 매핑한다. 상기 레이어 매퍼 725 는

, k=1,3,...,M _sc-1 , n=0,...,M _pairs-1 을 레이어 "3" 1360 에 매핑한다.

여기서, 각 레이어에서 매핑은, 서브캐리어 인덱스 k 의 오름차순이고, 쌍 인덱스 n 은 ＜수학식 24＞ 및 ＜수학식 25＞에 의해 정의된다.

상기 ＜수학식 24＞, ＜수학식 25＞ 및 ＜수학식 26＞에서, k=0,...,M _sc/2-1 이고, n=0,...,M _pairs-1 이다.

상기 레이어 매퍼 725 의 출력은 페어드 프리코더 735 의 입력으로 연결된다. 상기 페어드 프리코더 735 는 상기 레이어 매퍼 725 의 출력, 일 예로, i=0,...,M _pairs M _sc/2-1 인 경우에 x ⁽⁰⁾(i) , x ⁽¹⁾(i) , x ⁽²⁾(i) 및 x ⁽³⁾(i) 을 수신한다.

상기 페어드 프리코더 735 는 4-Tx Alamouti STBC-FSTD 프리코딩에 따라 프리코딩된 출력들을 생성하도록 상기 입력들( x ⁽⁰⁾(i) , x ⁽¹⁾(i) , x ⁽²⁾(i) 및 x ⁽³⁾(i) )에 대한 조합을 생성한다. 상기 프리코딩된 출력들은 y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 이다. 이에, 프리코딩된 출력들 각각은 안테나 포트들 "0" , "1" , "2" 및 "3" 으로 매핑될 것이다. 이 때, 상기 각 출력의 길이는, 쌍을 이루는 쌍들의 수와 서브캐리어들을 곱한 것에 대하여 두 배 또는 i=0,...,2M _sc M _pairs-1 이다.

도 14 는 본 발명의 실시 예에 따른 탑-다운 분산 TxD 프리코딩 방안 1400 을 도시한 도면이다.

도 14 를 참조하면, 페어드 프리코더 735 는 탑-다운 분산 TxD 프리코딩 방안 1400 을 레이어 매핑된 리소스 요소들(일 예로, 레이어 매퍼 725 의 출력들)에 적용한다.

안테나 포트들 "0" 1405 및 "2" 1410 의 탑 반쪽 서브캐리어들을 위하여, 상기 페어드 프리코더 735 는 Alamouti STBC 에 따라 레이어 "0" 1430 및 레이어 "2" 1450 요소들을 프리코딩하고, 안테나 포트들 "0" 1405 및 "2" 1410 의 바닥 반쪽 서브캐리어들을 제로(0)로 셋팅한다.

또한, 안테나 포트들 "1" 1415 및 "3" 1420 의 바닥 반쪽 서브캐리어들을 위하여, 상기 페어드 프리코더 735 는 Alamouti STBC 에 따라 레이어 "1" 1440 및 레이어 "3" 1460 요소들을 프리코딩하고, 안테나 포트들 "1" 1415 및 "3" 1420 의 탑 반쪽 서브캐리어들을 제로(0)로 셋팅한다.

일 예로, 상기 페어드 프리코더 735 의 출력들은 ＜수학식 27＞, ＜수학식 28＞, ＜수학식 29＞ 및 ＜수학식 30＞에 의해 정의된다.

상기 ＜수학식 27＞ 내지 ＜수학식 30＞에서, n=0,...,2M _pairs-1 이다.

도 15 는 본 발명의 실시 예에 따른 짝-홀 분산 TxD 프리코딩 방안 1500 을 도시한 것이다.

도 15 를 참조하면, 페어드 프리코더 735 는 레이어 매핑된리소스 요소들(일 예로, 레이어 매퍼 725 의 출력들)을 프리코딩하기 위하여, 짝-홀 분산 TxD 프리코딩 방안 1500 을 사용한다.

안테나 포트들 "0" 1505 및 "2" 1510 의 짝수 번째 서브캐리어들을 위하여, 상기 페어드 프리코더 735 는 Alamouti STBC 에 따라 레이어 "0" 1530 및 레이어 "2" 1550 요소들을 프리코딩하고, 안테나 포트들 "0" 1505 및 "2" 1510 의 홀수 번 째 서브캐리어들을 모두 제로(0)으로 셋팅한다.

또한, 안테나 포트들 "1" 1515 및 "3" 1520 의 짝수 번째 서브캐리어들을 위하여, 상기 페어드 프리코더 735 는 Alamouti STBC 에 따라 레이어 "1" 1540 및 레이어 "3" 1560 요소들을 프리코딩하고, 안테나 포트들 "1" 1515 및 "3" 1520 의 홀수 번째 서브캐리어들을 제로(0)로 셋팅한다.

일 예로, 상기 페어드 프리코더 735 의 출력들은 ＜수학식 31＞, ＜수학식 32＞, ＜수학식 33＞, 및 ＜수학식 34＞에 의해 정의된다.

상기 ＜수학식 31＞ 내지 ＜수학식 34＞에서, n=0,...,2M _pairs-1 이고, k=0,...,M _sc-1 이다.

한편, 넌-페어드 프리코더 730 은 상기 페어링 블록 720 의 출력과 연결된다. 상기 도 7 내지 도 9 에서 페어링 블록 720 은 입력 서브 셋을 쌍으로 구성하고, 짝을 이루지 않은 남겨진 서브셋을 남겨둔다. 이때, 쌍이 되지 않는 셋은 상기 넌-페어드 프리코더 730 으로 전송된다.

상기 넌-페어드 프리코더 730 는 입력으로 상기 페어링 블록 720 의 쌍을 이루지 못한 출력들을 수신한다. 즉,

, n=0,...,M _no-pairs-1 을 수신한다. 상기 넌 페어드 프리코더 730 은 상기 쌍을 이루지 않은 프리코딩된 출력을 생성하기 위하여 입력들의 조합을 생성한다. 상기 프리코딩된 출력은 y' ⁽⁰⁾(i) , y' ⁽¹⁾(i) , y' ⁽²⁾(i) 및 y' ⁽³⁾(i) 로 정의되며, 여기서, 각 출력의 길이는 쌍을 이루지 못한 쌍의 수와 서브캐리어들의 수를 곱한 것이며, 이때, i=0,...,M _no-pairs M _sc-1 이다.

도 16a 및 16b 는 본 발명의 실시 예들에 따라 짝이 없는 TxD 프리코딩 방안 1600 을 도시한 것이다.

도 16a-(a)에 도시된 바와 같이, 넌-페어드 프리코더 730 은 반복 TxD 프리코딩 방안 1605 을 가지고 탑-다운 분산을 사용하여, 상기 짝 없는 셋들(일 예로, 페이링 블록 720 로부터 출력된 짝없는 심볼들)을 프리코딩한다.

즉, 상기 넌-페어드 프리코더 730 은 입력의 첫 번째 반쪽, 일 예로, 각 n=0,...,M _no-pairs-1 인 경우,

, k=0,...,M _sc/2-1 를 두 개의 프리코더 출력들의 탑 반쪽 서브캐리어들로 매핑한다. 추가적으로, 상기 넌-페어드 프리코더 730 은 상기 입력의 나머지 반쪽, 일 예로, 각 n=0,...,M _no-pairs-1 인 경우

, k=M _sc/2,...,M _sc-1 를 두 개의 프리코더 출력들의 바닥 반쪽 서브캐리어들로 매핑한다. 상기 매핑은 서브캐리어 인덱스 k 의 오름차순으로, 그리고 n 으로 수행된다. 각 프리코더 출력에서 상기 서브캐리어들은, 상기 입력 신호가 매핑되지 않은, 제로들로 채워진다. 일 예로, TxD 프리코딩 출력은 ＜수학식 35＞ 및 ＜수학식 36＞로 정의된다.

상기 ＜수학식 35＞ 및 ＜수학식 36＞에서, n=0,...,M _no-pairs-1 이다.

도 16a-(b)에 도시된 바와 같이, 넌-페어드 프리코더 730 은 싱글 안테나 전송 TxD 프리코딩 방안 1610 을 가지고 탑-다운 분산을 사용하여 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력된 짝없는 심볼들)을 프리코딩한다.

즉, 상기 넌-페어드 프리코더 730 은 상기 입력의 첫 번째 반쪽, 일 예로, n=0,...,M _no-pairs-1 인 경우,

, k=0,...,M _sc/2-1 를 하나의 프리코더 출력들의 상기 탑 반쪽 서브캐리어들로 매핑한다. 추가적으로, 상기 넌-페어드 프리코더 730 은 상기 입력의 나머지 반쪽, 일 예로, 각 n=0,...,M _no-pairs-1 을 위한

, k=M _sc/2,...,M _sc-1 를 다른 프리코더 출력의 바닥 반쪽 서브캐리어들로 매핑한다. 상기 매핑은 서브캐리어 인덱스 k 의 오름차순의 순서로, 그리고 나서 n 으로 수행된다. 상기 다른 프리코더 출력들을 위해, 제로 신호들이 매핑된다. 상기 입력 신호가 매핑되지 않은, 각 프리코더 출력의 서브캐리어들은, 상기 제로들로 채워진다. 일 예로, TxD 프리코딩 출력들은 ＜수학식 37＞, ＜수학식 38＞, ＜수학식 39＞ 및 ＜수학식 40＞으로 정의된다.

상기 ＜수학식 37＞ 내지 ＜수학식 40＞에서, n=0,...,M _no-pairs-1 이다.

도 16a-(c)에 도시된 바와 같이, 넌-페어드 프리코더 730 은 짝없는 C TxD 프리코딩 방안 1615 을 사용하여 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력되는 짝없는 심볼들)을 프리코딩한다.

상기 넌-페어드 프리코더 730 은, 입력

의 각 1/4 (each quarter) 을 (이 때 각 n=0,...,M _no-pairs-1 이고 k=0,...,M _sc-1 이다.) 서브캐리어 인덱스 k 그리고 n 으로의 오름차순의 순서를 가지고 프리코더 출력의 상기 해당하는 1/4 서브캐리어들로 매핑한다. 각 프리코더 출력에서 서브캐리어들은, 상기 입력 신호가 매핑되지 않은, 제로(0)들로 채워진다.

일 예로, 상기 TxD 프리코딩 출력들은 ＜수학식 41＞, ＜수학식 42＞, ＜수학식 43＞, 및 ＜수학식 44＞로 정의된다.

상기 ＜수학식 41＞ 내지 ＜수학식 44＞에서, n=0,...,M _no-pairs-1 이다.

도 16a-(d) 및/또는 도 16b-(g)에 도시된 바와 같이, 넌-페어드 프리코더 730 은 짝없는 D TxD 프리코딩 방안 1620(및 1635)을 사용하여 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력된 짝없는 심볼들)을 프리코딩한다.

상기 넌-페어드 프리코더 730 은 상기 입력 신호의 첫 번째 짝수 번째 위치의 요소들, 일 예로, n=0,...,M _no-pairs-1 인 경우,

, k=2,4,...,M _sc/2-2 를, 프리코더 출력의 해당 서브캐리어들로 매핑한다. 추가적으로, 상기 넌-페어드 프리코더 730 은 상기 입력 신호의 첫 번째의 홀수 번째 위치의 요소들, 일 예로, 각 n=0,...,M _no-pairs-1 을 위한

, k=1,3,...,M _sc/2-1 를, 다른 프리코더 출력의 해당 서브캐리어들로 매핑한다. 각 n=0,...,M _no-pairs-1 을 위한 나머지 반쪽의 짝수 및 홀수 번째 요소들은 다른 프리코더 출력들의 해당 서브캐리어들로 구별되어 매핑된다. 각 프리코더 출력의 서브캐리어들은, 상기 입력 신호가 매핑되지 않은, 제로들로 채워진다. 일 예로, TxD 프리코딩 출력들은 ＜수학식 45＞, ＜수학식 46＞, ＜수학식 47＞, 및 ＜수학식 48＞로 정의된다.

상기 ＜수학식 45＞ 내지 ＜수학식 48＞에서, n=0,...,M _no-pairs-1 이다.

한편, 도 16b-(g)의 TxD 프리코더들의 출력들은 ＜수학식 49＞, ＜수학식 50＞, ＜수학식 51＞, 및 ＜수학식 52＞로 정의된다.

상기 ＜수학식 49＞내지 ＜수학식 52＞에서, n=0,...,M _no-pairs-1 이다.

도 16b-(e)에 도시된 바와 같이, 상기 넌-페어드 프리코더 730 은 반복 TxD 프리코딩 방안 1625 을 적용한 짝-홀 분산 방식을 이용하여 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력되는 짝없는 심볼들)을 프리코딩한다.

상기 넌-페어드 프리코더 730 은 상기 입력 신호의 짝수 번째 위치의 요소들, 각 n=0,...,M _no-pairs-1 을 위한

, k=2,4,...,M _sc-2 을, 두 개의 프리코더 출력들의 해당 서브캐리어들로 매핑한다. 추가적으로, 상기 넌-페어드 프리코더 730 은 상기 입력 신호의 첫 번째 홀수 번째 위치의 요소들, 일 예로, 각 n=0,...,M _{no- pairs}-1 을 위한

, k=1,3,...,M _sc-1 를 다른 두 개의 프리코더 출력들의 해당 서브캐리어들로 매핑한다. 각 프리코더 출력의 서브캐리어들, 입력 신호는 매핑되지 않은, 제로(0)들로 채워진다. 일 예로, 상기 TxD 프리코딩 출력들은 ＜수학식 53＞ 및 ＜수학식 54＞로 정의된다.

상기 ＜수학식 53＞ 및 ＜수학식 54＞에서, n=0,...,M _no-pairs-1 이다.

도 16b-(f)에 도시된 바와 같이, 넌-페이드 프리코더 730 은 단일 안테나 전송 TxD 프리코딩 방안 1630 을 짝-홀 분산을 짝이 없는 쌍들에 적용하여 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력되는 짝없는 심볼들)을 프리코딩한다.

상기 넌-페어드 프리코더 730 은 상기 입력 신호의 짝수 번째 위치의 요소들, 일 예로, n=0,...,M _no-pairs-1 을 위한

, k=2,4,...,M _sc-2 를 하나의 프리코더 출력의 해당 서브캐리어들로 매핑한다. 추가적으로, 상기 넌-페어드 프리코더 730 은 상기 입력 신호의 첫 번째 반쪽의 홀수 번째 위치의 요소들, 일 예로, 각 n=0,...,M _no-pairs-1 을

, k=1,3,...,M _sc-1 를 다른 프리코더 출력의 해당 서브캐리어들로 매핑한다. 상기 남아있는 두 개의 프리코더 출력들은 제로가 된다. 각 프리코더 출력에서의 서브캐리어들은, 입력 신호가 매핑되지 않은, 제로(0)들로 채워진다. 일 예로, 상기 TxD 프리코딩 출력들은 ＜수학식 55＞, ＜수학식 56＞, ＜수학식 57＞ 및 ＜수학식 58＞로 정의된다.

상기 ＜수학식 55＞ 내지 ＜수학식 58＞에서, n=0,...,M _no-pairs-1 이다.

도 16b-(h)에 도시된 바와 같이, 넌-페어드 프리코더 730 은 H TxD 프리코딩 방안 1640 을 이용하여 쌍이 없는 짝들을 상기 짝없는 셋들(일 예로, 페이링 블록 720 로부터 출력된 짝없는 심볼들)로 프리코딩한다.

상기 넌-페어드 프리코더 730 은 상기 입력 신호의 시작을 k=0,1,2,3 로 하여, 각 네 개의 위치의 요소들을 각 k 을 위한 4 개의 각각의 프리코더 출력의 해당 서브캐리어들에 매핑한다. 일 예로, 상기 TxD 프리코딩 출력은 ＜수학식 59＞, ＜수학식 60＞에 의해 정해진다.

상기 ＜수학식 59＞ 및, ＜수학식 60＞에서, n=0,...,M _no-pairs-1 이고, k=0,...,M _sc-1 이다.

상기 페어 리소스 요소 매퍼들 745 는, y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 중에서 하나를 수신하고, 상기 입력 심볼들을 물리적인 시간-주파수 격자에 매핑한다. 유사하게, 상기 넌-페어 리소스 요소 매퍼들 740 은, y' ⁽⁰⁾(i) , y' ⁽¹⁾(i) , y' ⁽²⁾(i) 및 y' ⁽³⁾(i) 중에서 하나를 수신하고, 상기 입력 심볼들을 물리 시간-주파수 격자에 매핑한다.

상기 페어 리소스 요소 매퍼들 745 의 입력들 y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 각각은, 안테나 포트들 755 의 할당된 리소스 요소들 각각(일 예로, 안테나 포트 "0" , " 1" , " 2" , " 3" , 각각으로)으로 매핑된다. 이 때, 상기 입력은, 할당된 리소스들의 0 인덱스들을 시작으로, 서브캐리어 인덱스의 오름차순으로, SC-FDMA 심볼 인덱스의 오름차순으로, 매핑된다.

상기 넌-페어 리소스 요소 매퍼들 740 의 입력들 y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 각각은, 안테나 포트들 755 의 할당된 리소스 요소들 각각(일 예로, 안테나 포트 "0" , " 1" , " 2" , " 3" , 각각으로)으로 매핑된다. 상기 입력들은 , 상기 쌍들을 위한 매핑의 마지막 인덱스들을 시작으로, 서브캐리어 인덱스의 오름차순으로, SC-FDMA 심볼 인덱스의 오름차순으로 매핑된다.

다른 실시 예들에서, 상기 넌-페어 리소스 요소 매퍼들 740 의 입력들 y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 각각은, 안테나 포트들 755 의 할당된 리소스 요소들(일 예로, 안테나 포트 "0" , " 1" , " 2" , " 3" , 각각으로)에 매핑된다. 상기 입력들은 할당된 리소스들의 제로 인덱스들로부터 시작되는 서브캐리어 인덱스들의 오름차순으로 매핑된다.

그리고, 상기 페어 리소스 요소 매퍼들 745 의 입력들 y ⁽⁰⁾(i) , y ⁽¹⁾(i) , y ⁽²⁾(i) 및 y ⁽³⁾(i) 각각은, 안테나 포트들 755 의 할당된 리소스 요소들 각각(일 예로, 안테나 포트 "0" , " 1" , " 2" , " 3" , 각각으로) 에 매핑된다. 상기 입력들 은 서브캐리어 인덱스의 오름차순으로, 그리고, SC-FDMA 심볼 인덱스의 오름차순으로, 상기 짝이 없는 쌍들을 위한 매핑의 마지막 인덱스들을 시작으로, 매핑된다.

마지막으로, 각 SC-FDMA 신호 발생기 750 은 해당 리소스 요소 매퍼 740 및 745 의 출력에 대하여 역고속푸리에 변환(IFFT)을 적용함으로써, SC-FDMA 신호를 생성한다. 상기 각 SC-FDMA 신호 발생기 750 의 출력은 물리적인 안테나 755(750a-750n)를 통해 무선상으로 전송된다.

듀얼 캐리어들을 가지고 SC-FDMA 을 적용한 업링크에서의 4-TxD 방안(4-TxD schemes in UL adopting SC-FDMA with explicit dual carriers)

도 17 은 본 발명의 일 실시 예에 따른 듀얼 캐리어 1700(이하 ' 듀얼 캐리어 송신기' 라 칭함)을 가지는 SC-FDMA 업링크에서의 4-TxD 을 위한 송신기 구조를 도시한 것이다.

도 17 을 참조하면, SC-FDMA 업링크에서의 4-TxD 을 위한 송신기는 두 개의 DFT 블록들을 사용하며, 4-Tx Alamouti STBC-FSTD 방식을 근거로 하여 4-TxD 동작한다.

상기 듀얼 캐리어 송신기 1700 은 스크램블링 블록 1705 및 변조 매퍼 1710 을 포함한다. 스크램블링 블록 1705 및 변조 매퍼 1710 은 도 3b 에 각각 도시된 바와 같은, 스크램블링 블록 355 및 변조 매퍼 360 과 같은 기능을 포함하여 동일하게 구현될 수 있다.

더욱이, 송신기는 분산기 1712 를 구비하며, 제 1 트랜스폼 디코더 1715a, 제 2 트랜스폼 디코더 1715b, 제 1 SC-FDMA 심볼 페어링 블록 1720a(이하 '제 1 페 어링 블록' ), 제 2 SC-FDMA 심볼 페어링 블록 1720b(이하 '제 2 페어링 블록' ), 한 쌍의 레이어 매퍼들 1725a 및 1725b, 짝을 이루지 못한 쌍들을 위한 TxD 프리코더 1730(이하 '넌-페어드 프리코더' ), 짝을 이루는 쌍들을 위한 TxD 프리코더 1735(이하 '페어드 프리코더' ), 짝을 이루지 못하는 쌍들을 위한 다수의 리소스 요소 매퍼들 1740(이하 '넌-페어 리소스 요소 매퍼들), 짝을 이루는 쌍들을 위한 다수의 리소스 요소 매퍼들 1745(이하 '페어 리소스 요소 매퍼들) 및 다수의 SC-FDMA 신호 발생 블록들 1750 을 포함한다. 도 17 에 도시된 듀얼 캐리어 송신기 1700 에 대한 일 예는 하나 이상의 물리 채널에 적용 가능하다.

비록 도시된 일 예는 두 개의 레이어 매퍼 1725a 및 1725 를 구비하는 것을 설명하나, 제 1 레이어 매퍼 1725a 및 제 2 레이어 매퍼 1725b 의 동작은 단일 구성으로 구현될 수 있으며, 본 발명의 청구범위를 벗어나지 않는 범위 내에서 다중 구성들로 구현될 수 있다. 게다가 비록 도시된 일 예가 구성 1740, 1745 및 1750 에 대한 두 개의 셋 들을 안테나 포트들에 의한 송신을 위한 두 개의 스트림들 1755a-1755b 로 생성하는 것을 도시하나, 생성될 스트림들 1755 의 적합한 수를 참조하여 상기 송신기 1740, 1745 및 1750 의 적합한 요소 셋이 구성될 수 있다.

또한, 넌-페어드 프리코더 1730 및 페어링 프리코더 1735 는 본 발명의 일 예에 따라 구별된 요소로써 도시한다. 그러나, 넌-페어드 프리코더 1730 및 페어링 프리코더 1735 의 동작은 본 발명의 청구범위를 벗어나지 않는 범위 내에서 단일 구성으로 구현가능하다. 그리고, 도 17 에 도시된 적어도 몇몇 구성들은 소프트웨어로 구현 가능하며, 반면에 다른 구성들은 구현 가능한 하드웨어 또는 소프트웨어 와 하드웨어의 복합체로 구현될 수 있다.

스크램블링 블록 1705 은 입력으로 비트들의 블록을 수신한다. 상기 비트들의 블록은 채널 인코더에 의해 인코딩 되거나 또는 인코딩되지 않은 비트들 일 수 있다. 상기 스크램블링 블록 1705 는 전송할 비트들의 블록을 스크램블링한다.

상기 변조 매퍼 1710 은 입력으로 상기 스크램블링된 비트들의 블록을 수신한다 상기 듀얼 캐리어 송신기 1700 은 상기 스크램블링된 비트들에 대하여 변조를 수행할 수 있으며, 이에 상기 변조 매퍼 1710 은 상기 스크램블링된 비트들의 블록을 변조한다.

상기 변조 매퍼 1710 은 블록 심볼들 d(l·M _sc+i) 을 생성하며, 여기서, l=0,...,M _SC-FDMA-1 이고, i=0,...,M _sc-1 이다. 이 때, M _SC-FDMA 는 데이터 전송을 위해 사용되는 타임 슬롯내의 SC-FDMA 심볼들의 수이고, M _sc 은 상기 심볼 블록의 전송을 위해 SS 116 에 할당된 서브캐리어들의 수이다. M _sc 는 4 의 배수이다. 상기 심볼 블록내의 심볼들의 총 수, M _symb 는, SC-FDMA 심볼들의 수와 상기 서브캐리어의 수 또는 M _sc·M _SC-FDMA 에 의해 정해진다.

상기 변조 매퍼 1710 의 출력은 분산기 1712 에 의해 분산된다. 상기 변조 심볼들은 동일한 크기의 두 개의 블록들, M _symb/2=M _SC-FDMA M _sc/2 심볼들로 분할된다. 여기서, 각 심볼들의 블록은 d(l·M _sc/2+i) , i=0,...,M _sc/2-1 , l=0,...,M _SC-FDMA-1 로 나타낸다. 상기 분산기 1712 는 제 1 블록의 심볼들을 제 1 트랜스폼 DFT 1715a 로 전송하고, 제 2 블록의 심볼들을 제 2 트랜스폼 DFT 1715b 로 전송한다. 이하 각 분산되어 입력되는 심볼들에 대한 트랜스폼 DFT 의 동작을 구체적으로 설명하고자 한다.

이와 관련하여 도 18 은 본 발명의 실시 예에 따른 하나의 스트림 심볼들을 위한 듀얼 캐리어 송신기 구조들을 상세히 도시한 도면이다.

도 18 을 참조하면, 분산되어 입력되는 심볼들의 각 블록은 각각 구별되어 DFT 블록 1715 으로 입력된다. 여기서, 상기 트랜스폼 프리코딩(또는 DFT, 1715; 1715a, 1715b)는 각 블록들에 대하여 구별되어 동작하는데, 상기 두 개의 블록들을 위한 순차적인 처리가 수행된다.

상기 제 1 및 제 2 페어링 블록들 1720a 및 1720b 는, 도 7 내지 10 각각에 도시된 바와 같은 페어링 블록 720(일 예로, 묵시적인 듀얼 캐리어들의 경우와 같이)과 같이, 동일하거나 또는 유사한 방법으로 동작한다.

여기서, 상기 제 1 및 제 2 페어링 블록들 1720a 및 1720b 각각에 구현되는 짝을 가지는 쌍들의 수는, M _pairs 로 명시된다. 쌍 n 은 두 개의 입력 셋 들

및

로 구성되고, 여기서, n=0,...,M _pairs-1 이고, k=0,...,M _sc/2-1 이다. 쌍을 이루지 않는 셋 들의 수는 M _no-pairs 로 명시되고, 쌍을 이루지 않는 셋 들은

이고, n=0,...,M _no-pairs-1 이다.

짝을 가지고 쌍들이 구성되기 때문에, 상기 쌍들은 각각의 페어링 블록 1720(일 예로, 제 1 레이어 매퍼 1725a 는 제 1 페어링 블록 1702a 로부터 쌍을 수신하고, 제 2 레이어 매퍼 1725b 는 제 2 페어링 블록 1702b 로부터 쌍을 수신한다)로부터 각각의 레이어 매퍼 1725 로 입력된다.

상기 제 1 레이어에서는, 하나의 쌍 내에서 제 1 반쪽 요소들이 매핑되고, 상기 제 2 레이어에서는, 하나의 쌍 내에서 제 2 반쪽 요소들이 매핑된다. 여기서, 매핑은, n=0,...,M _pairs-1 이고, k=0,...,M _sc/2-1 인 경우에,

이고,

이다.

상기 두 개의 구별된 레이어 매퍼 1725(일 예로, 제 1 및 제 2 레이어 매퍼들 1725a 및 1725b)에 의해 생성되는 4 레이어들은 페어드 프리코더 1735 로 입력된다. 여기서, 상기 페어드 프리코더 1735 는 도 7 내지 10 각각에 도시된 페어드 프리코더 735 와 같이 동일하거나 또는 유사한 방법으로 동작한다.

즉, 상기 넌 페어드 프리코더 1730 은 각각의 페어링 블록들에 의해 생성된 두 개의 입력들에 대하여 첫 번째 조합을 수행한다. 여기서, n=0,...,M _no-pairs-1 이고 k=0,...,M _sc-1 인 경우, 신호

를 구성한다. 예를 들어, n=0,...,M _no-pairs-1 및 k=0,...,M _sc/2-1 인 경우, 신호

및

을 가지고 탑 및 바닥 방안에 따라 도 17 의 페어링 블록들에 의해 생성되는 쌍을 이루지 않은 심볼들을 명시하는

는, ＜수학식 61＞과 같이 정의된다.

상기 ＜수학식 61＞에서 n=0,...,M _no-pairs-1 이다.

상기 입력

을 가지는, 상기 넌-페어드 프리코더 1730 은 도 7 내지 10 각각(일 예로, 묵시적인 듀얼 캐리어들의 경우)에 도시된 넌-페어드 프리코더 730 과 동일하거나 유사한 방식으로 동작한다.

상기 리소스 요소 매퍼들 1740 은 도 7 내지 도 16 (일 예로, 함축적인 듀얼 캐리어들의 경우)의 각각에 도시한 리소스 요소 매퍼들 740 과 동일한 유사한 방식으로 동작한다. 상기 SC-FDMA 신호 발생기 블록들 1750 도, 도 7 내지 도 16 (일 예로, 함축적인 듀얼 캐리어들의 경우)의 각각에 언급한 SC-FDMA 신호 발생기 블록 750 과 동일한 유사한 방식으로 동작한다.

4 송신 안테나 시스템에서의 레퍼런스 신호들의 복조(Demodulation reference signals in the 4 transmit-antenna system)

4 송신 안테나 송신기들에 의해 전송되는 수신된 신호들의 복조를 위하여, 각 송신 안테나 및 수신 안테나간의 채널들은 전용 파일럿들을 사용하여 각각 측정된다. UE 에서의 레퍼런스 신호들의 각각 측정을 위하여, 레퍼런스 신호들은 직교 차수를 통해 전송된다.

도 19 는 본 발명의 일 예에 따른 DM-RS 매핑 방안을 도시한 것이다.

도 19 를 참조하면, 제 1 방안은 DM-RS 을 위하여 두 개의 DM-RS CS 들 및 하나의 SC-FDMA 심볼을 할당하는 것이다. 상기 두 개의 레퍼런스 시퀀스들은 4 개의 안테나 포트들로 구성된다. 상기 ＜수학식 12＞에 정의된 바와 같이, 상이한 순환 쉬프트(CS)가 할당되고, ＜수학식 9＞에 정의된 바와 같이 두 개의 레퍼런스 시퀀스들 각각은, 상기 레퍼런스 신호들은 상호간에 서로 직교한다.

여기서, 두 개의 DM-RS CS 인덱스들은

및

로 명시되고, 상기 해당 CS 들은 α ₀ 및 α ₁로 명시된다. 따라서, 기지국 102 는 상기 두 개의 CSs 에 관한 정보를 포함하는 컨트롤 메시지를 SS 116 로 전송한다.

일 실시 예로, DM-RS 지시정보 A 가 명시되는 경우, 기지국 102 는 스케줄링 그랜트(또는 다운링크 컨트롤 정보(DCI) 0 포맷)를 가지고 SS 116 에게 상이한 DM-RS CS 인덱스들

및

을 전송함으로써, 상기 스케줄링된 SS 116 에게 CS 들을 명확하게 알린다. 이때, 기지국 102 는, 상기 지시정보 A 를 위하여 DCI 포맷 "0" 의 존재 여부를 나타내기 위하여 제 2 CS 필드를 추가하고, 두 개의(2) CS 필드들을 가지는 새로운 DCI 포맷을 생성할 수 있다.

또한 다른 실시 예로, DM-RS 지시정보가 B 로 명시되는 경우, 기지국 102 는 스케줄링 그랜트를 가지는 SS 116 에게 오직 하나의 DM-RS CS 인덱스

을 전송함으로써, 스케줄링된 SS 116 에게 CS 들을 명확하게 알린다. 이때, 기지국 102 는, 상기 지시정보 B 를 위하여 DCI 포맷 "0" 의 존재를 나타내기 위한 필드가 사용될 수 있다. 한편, SS 116 에서,

및

간의 관계를 통해

을 획득한다. 일 예로, 상기

및

간의 관계는 ＜수학식 62＞에 의해 정의된다.

상기 두 개의 레퍼런스 시퀀스들은, 두 개의 DM-RS CS 인덱스들

및

을 가지고 구성된다. 여기서, 각 시퀀스들의 길이는 할당된 서브캐리어들의 수의 반, M _sc/2 과 동일하다.

상기

및

을 가지고 ＜수학식 12＞를 적용하면, 두 개의 CS 들, α ₀ 및 α ₁이 획득된다. 그리고, 두 개의 레퍼런스 시퀀스들은 ＜수학식 63＞ 및 ＜수학식 64＞에 의해 정의된다.

상기 두 개의 물리 안테나 포트들을 위한 DM-RS 시퀀스들은, 상기 레퍼런스 신호 시퀀스들 중 하나에 의해 구성된다. 다른 두 개의 물리 안테나 포트들을 위한 레퍼런스 신호 시퀀스들은 다른 레퍼런스 시퀀스에 의해 구성된다.

일 실시 예로, DM-RS 시퀀스 구성 A 에 명시되는 경우로 두 개의 RS 시퀀스 들을 가지고 탑-다운 분산을 적용하는 경우, 상기 두 개의 레퍼런스 신호 시퀀스들은 각각의 안테나 포트들 "0" 및 "2" 을 위한 시퀀스들에 대한 각 SC-FDMA 심볼의 제 1 반쪽 요소들에 매핑된다. 또한, 두 개의 레퍼런스 신호 시퀀스들은 각각의 안테나 포트들 "1" 및 "3" 을 위한 시퀀스들에 대한 각 SC-FDMA 심볼의 나머지 반쪽 요소들에 매핑된다.

이 때, 안테나 포트 P 를 위한 복조 레퍼런스 신호 시퀀스는, p=0,1,2,3 인 경우, r _p (·)로 명시되며, ＜수학식 65＞, ＜수학식 66＞, ＜수학식 67＞ 및 ＜수학식 68＞에 의해 정의된다.

상기 ＜수학식 65＞ 내지 ＜수학식 68＞에서, m=0,1 는 슬롯 인덱스이다. 이러한 매핑은 도 19-(a)에 도시된 바와 같다.

다른 일 예로, DM-RS 시퀀스 구성 B 에 명시되는 경우로 두 개의 RS 시퀀스들을 가지고 홀-짝 분산을 적용하는 경우, 두 개의 레퍼런스 신호 시퀀스들은, 각각의 안테나 포트들 "0" 및 "2" 을 위한 시퀀스들에 대한 각 SC-FDMA 심볼의 짝수 번째 요소들에 매핑된다. 또한, 두 개의 레퍼런스 신호 시퀀스들은, 각각의 안테나 포트들 "1" 및 "3" 을 위한 시퀀스들에 대한 각 SC-FDMA 심볼의 홀수 번째 요소들에 매핑된다.

이 때, 안테나 포트 P 를 위한 복조 레퍼런스 신호 시퀀스는, p=0,1,2,3 인 경우에, r _p (·)로 명시되며, ＜수학식 69＞, ＜수학식 70＞, ＜수학식 71＞, 및 ＜수학식 72＞에 의해 정의된다.

상기 ＜수학식 69＞ 내지 ＜수학식 72＞에서, m=0,1 는 슬롯 인덱스이고, n=0,...,M _sc-1 이다. 이러한 매핑은 도 19-(b)에 도시된 바와 같다.

상기 시퀀스 r _p (·)는, 크기 스케일링 팩터 β 을 가지고 곱해지며, r _p (0)을 시작으로 시퀀스순으로 DM-RS 전송을 위해 할당된 안테나 포트 p을 위한 물리 리소스들의 셋에 매핑될 수 있다. 업링크 전송에서, SS 116 은 LTE UE 와, 동일하거나 또는 유사한 방식에 따라 레퍼런스 시퀀스들들을 매핑할 수 있다.

제 2 방안은, DM-RS 을 위하여 두 개의 DM-RS CS 들과 두 개의 SC-FDMA 심볼들을 할당하는 것이다. 상기 두 개의 레퍼런스 시퀀스들은 4 개의 안테나 포트들로 구성된다. 상기 ＜수학식 12＞에 정의된 상이한 순환 쉬프트(CS)들은, ＜수학식 9＞에 정의된 두 개의 레퍼런스 시퀀스들 각각에 할당되고, 상기 두 개의 레퍼런스 시퀀스들은 상호간에 서로 직교한다. 여기서, 두 개의 DM-RS CS 인덱스들은

및

로 명시되고, 상기 해당 CSs 는 α ₀ 및 α ₁이다.

상기 두 개의 DM-RS 들은 상기 언급한 제 1 방안을 위한 동일하거나 또는 유사한 방식에 따라 SS 116 로 전송된다. 상기 두 개의 SC-FDMA 심볼들이 DM-RS 을 위해 예약된다. 이 때, DM-RS SC-FDMA 심볼들의 위치는 순환 프리픽스의 길이에 의존된다.

일 실시 예로, 하나의 타임 슬롯에서 세 번째 및 네 번째 SC-FDMA 심볼들(또는 SC-FDMA 심볼들 "2" 및 "3" , 상기 인덱스가 "0" 부터 시작될 때)이 상기 DM-RS 을 위해 할당된다. 또는 다른 실시 예로, 하나의 타임 슬롯에서 두 번째 및 세 번째 SC-FDMA 심볼들(또는 SC-FDMA 심볼들 "1" 및 "2" , 상기 인덱스가 "0" 부터 시작될 때)이 상기 DM-RS 을 위해 할당된다.

두 개의 레퍼런스 시퀀스들은, 두 개의 DM-RS CS 인덱스들

및

로 구성되며, 여기서, 각 시퀀스들의 길이는 할당된 서브캐리어들의 수 또는 M _sc 과 동일하다.

상기

및

를 ＜수학식 12＞를 적용하는 경우, 상기 두 개의 CS 들 α ₀ 및 α ₁ 가 획득된다. 상기 두 개의 레퍼런스 시퀀스들은 ＜수학식 73＞ 및 ＜수학식 74＞에 의해 정의된다.

한편, 안테나 포트들을 위한 레퍼런스 신호 시퀀스들의 구성과 관련하여 설명하고자 한다. 두 개의 물리 안테나 포트들을 위한 DM-RS 시퀀스들이, 레퍼런스 신호 시퀀스들 중 하나에 의해 구성되고, 추가적으로 다른 두 개의 물리 안테나들 을 위한 레퍼런스 신호 시퀀스들이 다른 레퍼런스 시퀀스들에 의해 구성된다. 이 때, 안테나 포트들은 짝으로 구성된다.

하나의 쌍이, DM-RS 을 위해 할당된 하나의 SC-FDMA 심볼내의 서브캐리어들에 매핑된다. 반면에, 다른 쌍이 DM-RS 을 위해 할당된 다른 SC-FDMA 심볼내의 서브캐리어들에 매핑된다.

일 실시 예로, 제 1 및 제 3 안테나 포트들을 위한 상기 DM-RS 시퀀스들(또는 안테나 포트들 "0" 및 "2" , 상기 인덱스가 "0" 부터 시작될 때)이 하나의 레퍼런스 신호 시퀀스로 구성된다. 또한, 제 2 및 제 4 안테나 포트들을 위한 상기 DM-RS 시퀀스들(또는 안테나 포트들 "1" 및 "3" , 상기 인덱스가 "0" 부터 시작될 때)이 부가적인 하나의 레퍼런스 신호 시퀀스로 구성된다.

이 때, 상기 안테나 포트 p을 위한 복조 레퍼런스 신호 시퀀스는, p=0,1,2,3 일 때, r _p (·)로 명시되고, ＜수학식 75＞, ＜수학식 76＞, ＜수학식 77＞ 및 ＜수학식 78＞에 의해 정의된다.

상기 ＜수학식 75＞ 내지 ＜수학식 78＞에서, m=0,1 은 슬롯 인덱스이다.

다른 실시 예로, 제 1 안테나 포트 및 제 2 안테나 포트를 위한 상기 DM-RS 시퀀스들(또는 안테나 포트들 "0" 및 "1" , 인덱스가 "0" 부터 시작될 때)이 레퍼런스 신호 시퀀스들의 하나로 구성된다. 추가적으로, 제 3 안테나 포트 및 제 4 안테나 포트를 위한 상기 DM-RS 시퀀스들(또는 안테나 포트들 "2" 및 "3" , 인덱스가 "0" 부터 시작될 때)이 다른 레퍼런스 신호 시퀀스로 구성된다.

이 때, 안테나 포트 p을 위한 복조 레퍼런스 신호 시퀀스는, p=0,1,2,3 일 때, r _p (·)로 명시되고, ＜수학식 79＞, ＜수학식 80＞, ＜수학식 81＞ 및 ＜수학식 82＞ 의해 정의된다.

상기 ＜수학식 79＞ 내지 ＜수학식 82＞에서, m=0,1 는 슬롯 인덱스이다.

도 20 은 본 발명의 일 실시 예에 따른 다른 DM-RS 매핑 방안을 도시한 것이다.

도 20 을 참조하면, 네 개의 안테나 포트들을 위한 네 개의 DM-RS 시퀀스들은, 짝을 이루어 두 개의 쌍을 형성한다. 각 쌍은 상기 DM-RS 을 위해 할당된 SC-FDMA 심볼들 각각에 매핑된다. 쌍을 구성하는 일 예들은 도 20 에 도시된 바와 같다.

도 20-(a)에서, 안테나 포트들 "0" 및 "1" (그리고, "2" 및 "3" )은 쌍을 형성하고, DM-RS 을 위한 SC-FDMA 심볼에 매핑된다. 여기서, 안테나 포트들 "0" 및 "1" (그리고, "2" 및 "3" )에서 DM-RS 시퀀스들은 각각 구별되어 상이한 DM-RS CS 들에 의해 형성된다.

도 20-(b)에서, 안테나 포트들 "0" 및 "2" (그리고, "1" 및 "3" )은 쌍을 형성하고, DM-RS 을 위한 SC-FDMA 심볼에 매핑된다. 여기서, 안테나 포트들 "0" 및 "2" (그리고, "1" 및 "3" )에서 DM-RS 시퀀스들은 각각 구별되어 상이한 DM-RS CS 들에 의해 형성된다.

일 예로, 시퀀스 r _p (·) 은 크기 스케일링 팩터 β 을 가지고 곱해질 수 있다. 그리고, p=0,1,2,3 인 경우에 r _p (·)은 r _p (0) 을 시작하는 시퀀스 순으로 DM-RS 전송을 위해 할당된 안테나 포트p을 위한 제 1 DM-RS SC-FDMA 심볼내의 서브캐리어들의 셋으로 매핑될 수 있다. 추가적으로, p=0,1,2,3 인 경우에 r _p (·)은 r _p (0) 을 시작하는 시퀀스 순으로 DM-RS 전송을 위해 할당된 안테나 포트p을 위한 제 2 DM-RS SC-FDMA 심볼내의 서브캐리어들의 셋으로 매핑될 수 있다. 이러한 매핑은 도 20-(a)에 도시된 바와 같으며, 여기서, 상기 서브 프레임내의 리소스 요소들의 매핑은 상기 제 1 서브캐리어 인덱스의 오름차순 순서이고, n 은 슬롯 수이다.

한편, 다른 예로, 시퀀스 r _p (·) 은 크기 스케일링 팩터 β 을 가지고 곱해질 수 있다. 그리고, p=0,2 인 경우에 r _p (·)은 r _p (0) 을 시작하는 시퀀스 순으로 DM-RS 전송을 위해 할당된 안테나 포트p을 위한 제 1 DM-RS SC-FDMA 심볼내의 서브캐리어들의 셋으로 매핑될 수 있다. 추가적으로, p=1,3 인 경우에 r _p (·)은 r _p (0) 을 시작하는 시퀀스 순으로 DM-RS 전송을 위해 할당된 안테나 포트p을 위한 제 2 DM-RS SC-FDMA 심볼내의 서브캐리어들의 셋으로 매핑될 수 있다. 이러한 매핑은 도 20-(b)에 도시된 바와 같으며, 상기 서브 프레임내의 리소스 요소들의 매핑은, 상기 제 1 서브캐리어 인덱스의 오름차순 순서이고, n 은 슬롯 수이다.

제 3 방안은 네 개의 DM-RS CS 들과 상기 DM-RS 을 위해 하나의 SC-FDMA 심볼을 할당하는 것이다.

상기 제 3 방안에서, 네 개의 레퍼런스 시퀀스들은 네 개의 안테나 포트들을 위해 구성된다. 상기 ＜수학식 12＞에 정의된 상이한 순환 쉬프트(CS)들은, ＜수학식 19＞에 정의된 두 개의 레퍼런스 시퀀스들 각각에 할당되고, 이에 두 개의 레퍼런스 시퀀스들은 상호간에 직교한다.

여기서, 네 개의 DM-RS CS 인덱스들은

,

및

로 명시되고, 해당 CS 들은 α ₀, α ₁, α ₂ 및 α ₃ 로 명시된다. 상기 네 개의 DM-RS CS 들은 도 19 의 각각에 언급된 제 1 방안과 동일하거나 또는 유사한 방식에 따라 SS 116 으로 전송된다. 즉, 기지국 102 에 의해 SS 116 로 통지한다.

일 실시 예로, 기지국 102 는 네 개의 상이한 DM-RS CS 인덱스들을 스케줄링 그랜트를 가지는 SS 116 에 전송함으로써, 상기 CS 들을 스케줄링된 SS 116 에 명시적으로 통지한다. 상기 구체적인 지시정보를 위하여, 기지국 102 는 세 개의 추가적인 CS 필드들을 존재 DCI 포맷 "0" 에 추가하거나, 네 개의 CS 필드들을 가지는 새로운 DCI 포맷을 생성할 수 있다.

다른 실시 예로, 기지국 102 는 오직 하나의 DM-RS CS 인덱스,

을 스케줄링 그랜트를 가지는 SS 116 에 전송함으로써, 상기 CS 들을 스케줄링된 SS 116 에게 명확하게 통지한다. 상기 구체적인 지시정보를 위하여, DCI 포맷 "0" 의 존재가 사용될 수 있다.

한편, SS 116 에서,

,

및

간의 관계를 통해

,

및

가 획득된다. 일 예로, 상기

,

및

의 관계는, ＜수학식 83＞, ＜수학식 84＞, 및 ＜수학식 85＞에 의해 정의된다.

상기 수학식들을 통해 레퍼런스 신호 시퀀스들이 생성될 수 있고, 상기 네 개의 레퍼런스 시퀀들은, 네 개의 DM-RS CS 인덱스들,

,

및

들로 구성되고, 각 시퀀스들의 길이는 할당된 서브캐리어들의 수 또는 M _sc 와 동일하다.

상기 DM-RS CS 인덱스를 상기 ＜수학식 12＞에 적용하면, 네 개의 CSs 들 α₀, α₁, α₂ 및 α₃이 획득된다. 상기 네 개의 레퍼런스 시퀀들은 ＜수학식 86＞, ＜수학식 87＞, ＜수학식 88＞ 및 ＜수학식 89＞에 의해 정의된다.

한편, 안테나 포트들을 위한 레퍼런스 신호 시퀀스들의 구조과 관련하여설명하고자 한다. 상기 네 개의 레퍼런스 신호 시퀀들은, 네 개의 안테나 포트들을 위한 DM-RS 시퀀스들을 구성하기 위해 사용된다. 일 예로, 안테나 포트 p 를 위한 상기 DM-RS 시퀀스는, p=0,1,2,3 인 경우에 r _p (·)로 명시되고, ＜수학식 90＞, ＜수학식 91＞, ＜수학식 92＞, 및 ＜수학식 93＞에 의해 구성된다.

상기 ＜수학식 90＞내지 ＜수학식 93＞에서, m=0,1 는 슬롯 인덱스이다.

상기 시퀀스 r _p (·)는 크기 스케일링 팩터 β 와 곱해지고, DM-RS 전송을 위해 할당된 안테나 포트 p를 위한 물리 리소스들의 셋에 r _p (0)을 시작으로 순차적으로 매핑된다. 상기 서브 프레임내에서 리소스 요소들의 매핑은 첫 번째 서브캐리어 인덱스로 그 다음에 슬롯 번호의 오름차순으로 한다.

제 4 방안은 하나의 DM-RS 및 상기 DM-RS 을 위한 하나의 SC-FDMA 심볼을 할당하는 것이다.

상기 제 4 방안에서, 하나의 레퍼런스 시퀀스는 네 개의 안테나 포트들을 위해 구성된다. 하나의 CS 는 레퍼런스 시퀀스에 할당된다. 상기 DM-RS CS 인덱스는

로 명시된다. 네 개의 안테나 포트들을 위한 네 개의 레퍼런스 신호들은 FDM 방식에 따라 구별된다. 기지국 102 는 상기 CS 를 포함하는 컨트롤 메시지를 SS 116 로 전송한다. 이러한 과정은 기지국에 의해 DCI 포맷 "0" 가 있는 LTE 에서의 메시지를 SS 116 로 전송하여 구현될 수 있다.

상기 레퍼런스 신호 시퀀스들의 생성과 관련하여, 상기 레퍼런스 신호 시퀀스는 DM-RS CS 인덱스,

을 가지고 구성된다. 여기서, 시퀀스의 길이는 할당된 서브캐리어들의 수의 1/4(quarter) 또는 M _sc/4 과 동일하다. 상기

를 ＜수학식 12＞에 적용하면, CS α 가 획득된다. 상기 레퍼런스 시퀀스는 ＜수학식 94＞에 의해 구성된다.

한편, 4 개의 안테나 포트들을 위한 레퍼런스 신호 시퀀스들의 구조에 대하여 설명한다. 기 레퍼런스 신호 시퀀스들에 의한 상기 4 개의 안테나 포트들을 위한 레퍼런스 신호 시퀀스들이 구성되며, 이에 레퍼런스 시퀀스는 FDM 방식에 따라 네 개의 안테나 포트들 각각의 리소스 요소들에 매핑된다.

도 21 은 본 발명의 실시 예들에 따라 DM-RS 매핑의 다른 실시 예를 도시한다.

도 21 에 따라 안테나 포트를 위한, 레퍼런스 시퀀스가 서브캐리어 인덱스의 오름차순 순서, 슬롯 인덱스에 따라 주파수 리소스들의 1/4(quarter)에 매핑된다. 일 예로, 안테나 포트들을 위한 레퍼런스 신호 시퀀스들은 ＜수학식 95＞,＜수학식 96＞, ＜수학식 97＞ 및 ＜수학식 98＞에 정의된다.

＜수학식 95＞ 내지 ＜수학식 98＞에서, m=0,1 은 슬롯 인덱스이다. 상기 리소스에 의한 안테나 포트들에 할당된 주파수 리소스들은 도 21-(a)에 도시된 바와 같다.

다른 실시 예로, 안테나 포트들을 위한 레퍼런스 신호 시퀀스들은 주파수 리소스들의 하기의 셋 들 중에서 하나에 매핑된다.

1) 주파수 리소스들의 첫 번째 반쪽의 짝수 번째 리소스들;

2) 주파수 리소스들의 첫 번째 반쪽의 홀수 번째 리소스들;

3) 주파수 리소스들의 나머지 반쪽의 짝수 번째 리소스들 및 주파수 리소스들의 나머지 반쪽의 리소스들의 홀수 번째 리소스들.

일 예로, 상기 TxD 프리코더들의 출력 1730, 1735 는 ＜수학식 99＞, ＜수학식 100＞, ＜수학식 101＞ 및 ＜수학식 102＞에 의해 정의된다.

상기 ＜수학식 99＞ 내지 ＜수학식 102＞에서, m=0,1 은 슬롯 인덱스이 n=0,...,M _sc-1 이다. 상기 리소스에 의해 안테나 포트들에 할당된 주파수 리소스들은 도 21-(b)에 도시된 바와 같다.

또 다른 일 예로, 상기 TxD 프리코더 1730, 1735 의 출력은 ＜수학식 103＞, ＜수학식 104＞, ＜수학식 105＞ 및 ＜수학식 106＞에 의해 정의된다.

상기 ＜수학식 103＞ 내지 ＜수학식 106＞에서, m=0,1 은 슬롯 인덱스이고 n=0,...,M _sc-1 이다. 상기 리소스에 의해 안테나 포트들에 할당된 주파수 리소스들은 도 21-(c)에 도시된 바와 같다.

또 다른 일 예로, 레퍼런스 신호 시퀀스는 서브캐리어 인덱스들 k=0,1,2,3 중 하나로부터 매 4 번째 위치의 주파수 리소스들의 셋에 매핑된다.

일 예로, 상기 TxD 프리코더 1730, 1735 의 출력은 ＜수학식 107＞, ＜수학식 108＞, ＜수학식 108＞ 및 ＜수학식 109＞에 의해 정의된다.

상기 ＜수학식 107＞ 내지 ＜수학식 110＞에서, m=0,1 은 슬롯 인덱스이고 n=0,...,M _sc-1 이다. 상기 리소스에 의해 안테나 포트들에 할당된 주파수 리소스들은 도 21-(d)에 도시된 바와 같다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 갖춘 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청범위뿐만 아니라 이 특허청범위와 균등한 것들에 의해 정해져야 한다.

도 1 은 본 발명의 일 실시 예에 따라 데이터 스트림을 디코딩하는 직교 주파수 분할 다중화 방식(OFDMA) 무선 통신 시스템을 도시한 도면;

도 2a 는 본 발명의 일 실시 예에 따른 OFDMA 송신기의 상위 레벨 다이어그램을 도시한 도면;

도 2b 는 본 발명의 일 실시 예에 따른 OFDMA 수신기의 상위 레벨 다이어그램을 도시한 도면;

도 3a 는 본 발명의 일 실시 예에 따른 LTE 다운링크(DL) 물리 채널의 처리 과정을 상세히 도시한 도면;

도 3b 는 본 발명의 일 실시 예에 따른 LTE 업링크(UL) 물리 채널의 처리 과정을 상세히 도시한 도면;

도 3c 는 본 발명의 일 실시 예에 따른 업링크 리소스 격자 구조를 도시한 도면;

도 3d 는 본 발명의 일 실시 예에 따른 LTE 에서의 업링크 서브프레임 구조들을 도시한 도면;

도 4 는 본 발명의 일 실시 예에 따른 도 3A 에 도시된 레이어 매퍼 및 프리코더를 상세히 도시한 도면;

도 5 는 본 발명의 다른 일 실시 예에 따른 도 3A 에 도시된 다른 레이어 매퍼 및 프리코더를 상세히 도시한 도면;

도 6 은 본 발명의 일 실시 예에 따른 Alamouti STBC SC-FDMA 프리코더를 상 세히 도시한 도면;

도 7 은 본 발명의 일 실시 예에 따른 4 TxD 방식의 송신기 구조를 도시한 도면;

도 8 은 본 발명의 일 실시 예에 따른 DFT 프리코더로 입력되는 심볼들의 블록 구조를 도시한 도면;

도 9 는 본 발명의 일 실시 예에 따른 쌍을 이루는 심볼들을 위한 송신기 구조를 상세히 도시한 도면;

도 10 은 본 발명의 일 실시 예에 따른 페어링 동작을 도시한 도면;

도 11 은 본 발명의 일 실시 예에 따른 레이어 매핑 동작 도시한 도면;

도 12 는 본 발명의 일 실시 예에 따른 탑-다운 분산 레이어 매핑 방식을 도시한 도면;

도 13 은 본 발명의 일 실시 예에 따른 짝-홀 분산 레이어 매핑 방식을 도시한 도면;

도 14 는 본 발명의 일 실시 예에 따른 탑-다운 TxD 프리코딩 방식을 도시한 도면;

도 15 는 본 발명의 일 실시 예에 따른 짝-홀 TxD 프리코딩 방식을 도시한 도면;

도 16a 및 16b 는 본 발명의 일 실시 예에 따른 넌-페어드(non-paired) TxD 프리코딩 방식들을 도시한 도면;

도 17 은 본 발명의 일 실시 예에 따라 듀얼 캐리어들을 통해 SC-FDMA UL 에 서 4TxD 방식을 제공하는 송신기의 구조를 도시한 도면;

도 18 은 본 발명의 일 실시 예에 따라 하나의 스트림 심볼들을 위한 듀얼 캐리어 송신기의 구조를 상세히 도시한 도면;

도 19 는 본 발명의 일 실시 예에 따른 DM-RS 매핑 방식을 도시한 도면;

도 20 은 본 발명의 다른 실시 예에 따른 DM-RS 매핑 방식을 도시한 도면;

도 21은 본 발명의 또 다른 실시 예에 따른 DM-RS 매핑 방식을 도시한 도면.

Claims

무선 통신 네트워크에서 송신 다이버시티를 수행하는 가입자 단말에 있어서,

다수의 심볼 셋들을 짝을 지어 다수의 쌍을 이루는 셋들로 구성하는 페어링 디바이스와;

상기 다수의 쌍을 이루는 셋들을 다수의 레이어들에 매핑하는 레이어 매퍼와;

상기 다수의 레이어들을 적어도 두 개의 쌍을 가지는 두 개의 프리코딩된 스트림들로 프리코딩하는 송신 다이버시티 프리코더와;

상기 프리코딩된 스트림들 각각의 쌍을 적어도 두 개 이상의 안테나 포트들에 매핑하는 리소스 요소 매퍼를 포함하며,

여기서, 상기 페어링 디바이스는 제1심볼 셋과 제2심볼 셋을 하나의 쌍을 이루는 셋으로 구성함을 특징으로 하는 가입자 단말.
제 1항에 있어서, 상기 리소스 요소 매퍼는,

탑-다운 분산 방식 또는 짝-홀 분산 방식 중에서 적어도 하나의 방식을 사용함을 특징으로 하는 가입자 단말.
제 2항에 있어서, 상기 송신 다이버시티 프리코더는,

공간 시간 블록 코딩을 이용하여 상기 다수의 레이어들 중에서 적어도 하나 를 프리코딩함을 특징으로 하는 가입자 단말.
제 1항에 있어서,

복조 레퍼런스 신호들의 전송을 위하여 정해진 방식에 따라 제 1 복조 레퍼런스 신호들을 할당된 리소스 요소들의 특정 부분에 매핑하고, 제 2 복조 레퍼런스 신호들을 상기 할당된 리소스 요소들의 다른 특정 부분에 매핑하는, 신호 생성기를 더 포함함을 특징으로 하는 가입자 단말.
제 4항에 있어서, 상기 신호 생성기는, 적어도

탑-다운 분산 방식에 따라 상기 제 1 복조 레퍼런스 신호들을 탑 반쪽 서브캐리어 리소스 요소 셋에 할당하고, 상기 제 2 복조 레퍼런스 신호들을 바닥 반쪽 서브캐리어 리소스 요소 셋에 할당하며; 또는

짝-홀 분산 방식에 따라 상기 제 1 복조 레퍼런스 신호들을 짝수 반쪽 서브캐리어 리소스 요소 셋에 할당하고, 상기 제 2 복조 레퍼런스 신호들을 홀수 반쪽 서브캐리어 리소스 요소 셋에 할당함을 특징으로 하는 가입자 단말.
제 4항에 있어서, 상기 신호 생성기는,

상기 제 1 복조 레퍼런스 신호들 및 제 2 복조 레퍼런스 신호들을 코드 분할 다중화를 통해 상기 리소스 요소들의 셋 내에서 다중화함을 특징으로 하는 가입자 단말.
제 4항에 있어서,

상기 제 1 복조 레퍼런스 신호들은 제 1 심볼을 통해 전송되고,

상기 제 2 복조 레퍼런스 신호들은 제 2 심볼을 통해 전송됨을 특징으로 하는 가입자 단말.
송신 다이버시티를 수행하는 가입자 단말에 있어서,

듀얼 캐리어 송신기를 포함하며; 상기 듀얼 캐리어 송신기는,

변조 디바이스와;

프리코딩 디바이스와;

다수의 심볼들의 셋들을 적어도 하나의 쌍을 이루는 셋으로 구성하는 페어링 디바이스와;상기 다수의 쌍을 이루는 셋들을 다수의 레이어들에 매핑하는 레이어 매퍼와;

상기 다수의 레이어들을 적어도 두 개의 쌍을 가지는 두 개의 프리코딩된 스트림들로 프리코딩하는 송신 다이버시티 프리코더와

상기 프리코딩된 스트림들 각각의 쌍을 적어도 두 개 이상의 안테나 포트들에 매핑하는 리소스 요소 매퍼를 포함하며,

여기서, 상기 페어링 디바이스는 제1심볼 셋과 제2심볼 셋을 하나의 쌍을 이루는 셋으로 구성함을 특징으로 하는 가입자 단말.
제 8항에 있어서, 상기 프리코딩 디바이스는, 제 1 트랜스폼 프리코더 및 제 2 트랜스폼 프리코더를 포함하며;

상기 페어링 디바이스는, 제 1 페어링 블록 및 제 2 페어링 블록을 포함하며;

여기서, 상기 다수의 심볼들의 셋들 중에서 제 1 스트림들은 상기 제 1 트랜스폼 프리코더 및 상기 제1 페어링 블록을 통해 프리코딩되며,

상기 다수의 심볼들의 셋들 중에서 제 2 스트림들은 상기 제 2 트랜스폼 프리코더 및 상기 제 2 페어링 블록을 통해 프리코딩됨을 특징으로 하는 가입자 단말.
제 8항에 있어서, 상기 레이어 매퍼는,

상기 다수의 쌍을 이루는 셋들 중에서 적어도 하나의 쌍을 이루는 셋을 탑-다운 분산 방식 또는 짝-홀 분산 방식 중에서 적어도 하나의 방식을 사용하여 상기 다수의 레이어들에 매핑함을 특징으로 하는 가입자 단말.
제 10항에 있어서, 송신 다이버시티 프리코더는,

공간 시간 블록 코딩을 이용하여 상기 다수의 레이어들 중에서 적어도 하나를 프리코딩함을 특징으로 하는 가입자 단말.
제 8항에 있어서,

복조 레퍼런스 신호들의 전송을 위하여 정해진 방식에 따라 제 1 복조 레퍼런스 신호들을 할당된 리소스 요소들의 특정 부분에 매핑하고, 제 2 복조 레퍼런스 신호들을 상기 할당된 리소스 요소들의 다른 특정 부분에 매핑하는, 신호 생성기를 더 포함함을 특징으로 하는 가입자 단말.
제 12항에 있어서, 상기 신호 생성기는, 적어도

탑-다운 분산 방식에 따라 상기 제 1 복조 레퍼런스 신호들을 탑 반쪽 서브캐리어 리소스 요소 셋에 할당하고, 상기 제 2 복조 레퍼런스 신호들을 바닥 반쪽 서브캐리어 리소스 요소 셋에 할당하며; 또는

짝-홀 분산 방식에 따라 상기 제 1 복조 레퍼런스 신호들을 짝수 반쪽 서브캐리어 리소스 요소 셋에 할당하고, 상기 제 2 복조 레퍼런스 신호들을 홀수 반쪽 서브캐리어 리소스 요소 셋에 할당함을 특징으로 하는 가입자 단말.
제 12항에 있어서, 상기 신호 생성기는,

상기 제 1 복조 레퍼런스 신호들 및 상기 제 2 복조 레퍼런스 신호들을 코드 분할 다중화를 통해 상기 리소스 요소들의 셋 내에서 다중화함을 특징으로 하는 가입자 단말.
제 12항에 있어서,

상기 제 1 복조 레퍼런스 신호들은 제 1 심볼을 통해 전송되고,

상기 제 2 복조 레퍼런스 신호들은 제 2 심볼을 통해 전송됨을 특징으로 하는 가입자 단말.
무선 통신 네트워크에서, 송신 다이버시티를 수행하는 방법에 있어서,

복조 레퍼런스 신호들을 다수의 리소스 요소들에 매핑하는 과정과;

상기 다수의 리소스 요소들에 매핑된 상기 복조 레퍼런스 신호들을 적어도 두 개의 안테나 포트들을 통해 전송하는 과정을 포함하며;

여기서, 상기 복조 레퍼런스 신호들의 전송을 위해 정해진 방식에 따라 제 1 복조 레퍼런스 신호들은 할당된 상기 다수의 리소스 요소들 중에서 특정 부분을 통해 전송되며, 제 2 복조 레퍼런스 신호들은 상기 다수의 리소스 요소들 중에서 다른 특정 부분을 통해 전송됨을 특징으로 하는 송신 다이버시티 방법.
제 16항에 있어서,

상기 제 1 복조 레퍼런스 신호들은 탑-다운 분산 방식에 따라 상기 다수의 리소스 요소들 중에서 탑 반쪽을 통해 전송되며,

상기 제 2 복조 레퍼런스 신호들은 상기 탑-다운 분산 방식에 따라 상기 다수의 리소스 요소들 중에서 바닥 반쪽을 통해 전송됨을 특징으로 하는 송신 다이버시티 방법.
제 16항에 있어서,

상기 제 1 복조 레퍼런스 신호들은 짝-홀 분산 방식에 따라 상기 다수의리소스 요소들 중에서 짝수 반쪽을 통해 전송되며,

상기 제 2 복조 레퍼런스 신호들은 상기 짝-홀 분산 방식에 따라 상기 다수의 리소스 요소들 중에서 홀수 반쪽을 통해 전송됨을 특징으로 하는 송신 다이버시티 방법.
제 16항에 있어서,

상기 제 1 복조 레퍼런스 신호들 및 상기 제 2 복조 레퍼런스 신호들은 코드 분할 다중화를 통해 상기 다수의 리소스 요소들의 셋 내에서 다중화됨을 특징으로 하는 송신 다이버시티 방법.
제 16항에 있어서,

상기 제 1 복조 레퍼런스 신호들은 제 1 심볼을 통해 전송되고,

상기 제 2 복조 레퍼런스 신호들은 제 2 심볼을 통해 전송됨을 특징으로 하는 송신 다이버시티 방법.