KR20100026327A - 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법 - Google Patents

박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100026327A
KR20100026327A KR1020080085298A KR20080085298A KR20100026327A KR 20100026327 A KR20100026327 A KR 20100026327A KR 1020080085298 A KR1020080085298 A KR 1020080085298A KR 20080085298 A KR20080085298 A KR 20080085298A KR 20100026327 A KR20100026327 A KR 20100026327A
Authority
KR
South Korea
Prior art keywords
thin film
manufacturing
memory device
resistive memory
injection step
Prior art date
Application number
KR1020080085298A
Other languages
English (en)
Inventor
도관우
이기정
길덕신
김영대
김진혁
박경웅
이정엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080085298A priority Critical patent/KR20100026327A/ko
Publication of KR20100026327A publication Critical patent/KR20100026327A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법에 관한 것으로서, 본 발명의 저항성 메모리 소자는, 기판; 상기 기판 상의 제1 및 제2 전극; 및 상기 제1 및 제2 전극 사이에 위치하는 저항층을 포함하고, 상기 저항층은 Ni-C-O 박막을 포함하고, 상술한 본 발명에 의한 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법은, 기존의 NiO 박막을 대신할 수 있는 새로운 박막을 제조하고 이 박막을 저항성 메모리 소자에 이용함으로써 메모리 소자 동작시 전력 소모를 감소시키고 동작 속도를 향상시킬 수 있다.
저항성 메모리 소자, ReRAM, 저항층, ALD, NiO 박막, Ni-C-O 박막

Description

박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법{METHOD FOR MANUFACTURING THIN FILM, RESISTIVE MEMORY DEVICE WITH THE THIN FILM AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 박막 제조 방법과, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법에 관한 것이다.
최근 디램(DRAM)과 플래쉬 메모리(flash memory)를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 수행되고 있다.
이러한 차세대 메모리 소자 중 하나는, 비휘발성 ReRAM(Resistive Random Access Memory)과 같이 저항 변화를 이용하는 저항성 메모리 소자이다. 저항성 메모리 소자는 일반적으로 금속 산화물을 이용하는 MIM(Metal-Insulator-Metal) 구조를 가지며, 상하부 전극에 인가되는 바이어스에 따라 저항이 급격히 변화하여 저항이 큰 상태(off state)와 저항이 작은 상태(on state) 사이를 스위칭(switching)하 는 방식으로 메모리 특성을 나타내고 있다.
이와 같은 저항성 메모리 소자의 개발에 있어서 가장 중요한 것은 MIM 구조에서의 절연체인 금속 산화물에 대한 것이다. 현재 다양한 금속 산화물 박막이 연구되고 있으며, 특히 최근에는 저항 변화 특성이 우수한 NiO(nickel oxide) 박막이 이용되고 있다.
그러나, NiO 박막을 이용하는 저항성 메모리 소자에 있어서도 여전히 메모리 소자의 동작시 전력 소모 감소 및 동작 속도 향상이 요구되고 있으며, 이를 위하여 현재 이용되고 있는 NiO 박막의 개선이 필요하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 기존의 NiO 박막을 대신할 수 있는 새로운 박막을 제조하고 이 박막을 저항성 메모리 소자에 이용함으로써 메모리 소자 동작시 전력 소모를 감소시키고 동작 속도를 향상시킬 수 있는 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자는, 기판; 상기 기판 상의 제1 및 제2 전극; 및 상기 제1 및 제2 전극 사이에 위치하는 저항층을 포함하고, 상기 저항층은 Ni-C-O 박막을 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 저항성 메모리 소자의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에 Ni-C-O 박막을 포함하는 저항층을 형성하는 단계; 및 상기 저항층 상에 제2 전극을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 박막 제조 방법은, 기판상에 ALD 방식을 이용하여 Ni-C 박막을 증착하는 단계; 및 상기 Ni-C 박막에 대하여 산화 공정을 수행하여 Ni-C-O 박막을 형성하는 단계를 포함한다.
상술한 본 발명에 의한 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법은, 기존의 NiO 박막을 대신할 수 있는 새로운 박막을 제조하고 이 박막을 저항성 메모리 소자에 이용함으로써 메모리 소자 동작시 전력 소모를 감소시키고 동작 속도를 향상시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 일실시예에 따른 저항성 메모리 소자를 나타내는 단면도이다.
도1에 도시된 바와 같이, 본 발명의 일실시예에 따른 저항성 메모리 소자는, 기판(10) 상의 하부 전극(11), 저항층(12) 및 상부 전극(13)이 적층된 구조를 가지며, 특히 저항층(12)은 기존의 NiO 박막 대신 C(carbon)을 함유하는 NiO 박막을 포함한다. 이하, C을 함유하는 NiO 박막을 'Ni-C-O 박막'이라 표현하기로 한다.
이와 같은 Ni-C-O 박막을 이용하는 저항성 메모리 소자에 있어서, 상기 하부 및 상부 전극(11, 13)에 바이어스 인가시 Ni-C-O 박막 내부의 C이 이동하므로, 결국 인가되는 바이어스를 감소시킬 수 있다. 즉, C의 이동에 의해 저항성 메모리 소자의 동작 전압 및 전류가 감소되므로, 소자 동작시 전력 소모를 감소시키고 동작 속도를 향상시킬 수 있다.
저항층(12)으로 상기 Ni-C-0 박막을 이용하는 것에 더하여, Ni-C-0 박막의 두께는 상대적으로 작은 값(예를 들어, 10nm 이하)을 갖는 것이 바람직하다. 이는 상기 하부 및 상부 전극(11, 13)에 동일한 바이어스가 인가되더라도 저항층(12)의 두께가 감소할수록 저항층(12) 내에 생성되는 전류 통로(current path)가 더 커지기 때문에, 마찬가지로 인가되는 바이어스를 감소시킬 수 있다. 즉, 저항성 메모리 소자의 동작 전압 및 전류가 감소되므로, 소자 동작시 전력 소모를 감소시키고 동작 속도를 향상시킬 수 있다.
상기의 Ni-C-O 박막 형성을 용이하게 하면서 그 두께를 상대적으로 작게 조절하기 위하여, Ni-C-O 박막은 ALD(Atomic Layer Deposition) 방식을 이용하여 형성되는 것이 바람직하다. 이에 대하여는 이하의 도2 및 도3을 참조하여 좀더 상세히 설명하기로 한다.
도2는 본 발명의 일실시예에 따른 Ni-C-O 박막의 제조 방법을 설명하기 위한 단면도이다.
우선, (a)에 도시된 바와 같이, 기판(20) 상에 C을 함유하는 Ni 박막(이하, Ni-C 박막)(21)을 형성한다. 여기서, Ni-C 박막(21)은 ALD 방식에 의하여 증착되며(이에 대하여는 이하의 도3을 참조하여 좀더 상세히 설명하기로 함), 일반적으로 Ni3C 박막이 된다.
이어서, Ni-C-O 박막을 제조하기 위하여 Ni-C 박막(21)을 산화시킨다. 이때, 산화 공정은 두 가지로 수행될 수 있다. 즉, (b-1)에 도시된 바와 같이, O2 열처리(anneal) 공정을 통하여 Ni-C 박막(21)을 산화시키는 방법과, (b-2)에 도시된 바와 같이, O3 처리 또는 O2 플라즈마 처리 공정을 통하여 Ni-C 박막(21)을 산화시키는 방법이 존재한다.
O2 열처리 공정을 통하여 Ni-C 박막(21)을 산화시키는 경우 O2가 박막 깊이까지 확산되기 때문에, (c-1)에 도시된 바와 같이, Ni-C 박막(21) 전부가 산화된 Ni-C-O 박막(22)이 형성된다. 이때, O2 열처리 공정시의 O2의 유량, 열처리 온도, 열처리 시간 및 열처리 방법(예를 들어, 급속 열처리 또는 노(furnace) 열처리) 등에 따라 Ni-C-O 박막(22)의 O 함량을 조절할 수 있다.
반면, O3 처리 또는 O2 플라즈마 처리 공정을 통하여 Ni-C 박막(21)을 산화시키는 경우 Ni-C 박막(21)의 표면이 주로 산화되기 때문에, (c-2)에 도시된 바와 같이, 산화되지 않은 Ni-C 박막(21) 상부에 Ni-C-O 박막(22)이 적층된 구조가 형성된다. 이 경우 O2 열처리 공정을 수행하는 경우에 비하여 더 얇은 두께의 Ni-C-O 박막(22)을 형성할 수 있다. Ni-C-O 박막(22)의 두께는 O3 처리시의 O3의 유량 또는 O3 처리 시간을 조절하거나, O2 플라즈마 처리시의 O2 플라즈마 파워와 O2 플라즈마 처리 시간을 조절함으로써 더욱 정밀하게 조절될 수 있다. 또한, O3 처리 또는 O2 플라즈마 처리 공정을 300~500℃의 온도범위에서 수행함으로써 산화를 더욱 촉진시킬 수도 있다.
도3은 도2의 (a) 과정을 설명하기 위한 도면이다. 전술한 바와 같이, 도2의 (a)는 ALD 방식에 의하여 Ni-C 박막을 증착하는 과정에 대한 것이다.
도3을 참조하면, ALD 방식에 의한 Ni-C 박막 증착 과정은, Ni 전구체 주입 단계(a), 1차 퍼지(purge) 가스 주입 단계(b), 반응 가스 주입 단계(c) 및 2차 퍼지 가스 주입 단계(d)를 1 주기로 하고 이 주기를 반복하여 수행된다. 여기서, 반응 가스를 적절히 조절하면 Ni 전구체의 리간드에 존재하는 C이 Ni 박막 내에 포함되어 Ni-C 박막이 증착되는 것이다.
상기의 과정에서 반응 가스로는 H2 또는 NH3 가스를 이용하는 것이 바람직하고, 퍼지 가스로는 Ar 또는 N2 가스를 이용하는 것이 바람직하다. 또한, Ni 전구체 주입 단계(a)는 Ni 전구체 유량을 50~1000sccm으로 하여 0.1~10초 동안 수행되고, 1차 및 2차 퍼지 가스 주입 단계(b, d)는 퍼지 가스의 유량을 100~2000sccm으로 하여 1~10초 동안 수행되고, 반응 가스 주입 단계(c)는 반응 가스의 유량을 100~2000sccm으로 하여 1~10초 동안 수행되는 것이 바람직하다.
이와 같이 ALD 방식으로 Ni-C 박막을 증착하는 경우, Ni 전구체에 포함된 C를 이용하기 때문에 별도의 추가 공정 없이도 Ni 박막에 C을 용이하게 함유시킬 수 있다. 또한, Ni-C 박막의 두께 자체를 감소시킬 수 있어, Ni-C 박막의 산화로 형성 되는 Ni-C-O 박막의 두께를 감소시킬 수 있는 이점이 있다. 아울러, ALD 방식에 의한 박막은 스텝 커버리지(step coverage) 특성이 우수하기 때문에, 저항성 메모리 소자의 구조에 관계 없이 하부 전극 상에 Ni-C-O 박막을 용이하게 증착할 수 있다.
도4a 내지 도4d는 본 발명의 일실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도4a에 도시된 바와 같이, 요구되는 소정의 하부 구조물이 형성된 기판(40) 상에 하부 전극용 도전막을 형성하고 이를 패터닝하여 하부 전극(41)을 형성한다. 여기서, 하부 전극(41)은 금속막(예를 들어, Pt(platinum))으로 이루어진다.
도4b에 도시된 바와 같이, 하부 전극(41)이 형성된 결과물의 전면에 Ni-C-O 박막을 포함하는 저항층(42)을 형성한다. 여기서, Ni-C-O 박막을 포함하는 저항층(42) 형성 과정은 전술한 도2 및 도3의 공정을 이용하여 수행될 수 있다. 즉, ALD 방식에 의한 Ni-C 박막의 증착 및 이에 대한 산화 공정을 통하여, Ni-C-O 박막으로 이루어지거나 또는 Ni-C 박막 및 Ni-C-O 박막이 적층된 구조를 갖는 저항층(42)이 형성된다. 여기서, ALD 방식에 의한 박막의 스텝 커버리지 특성이 우수함은 전술한 바와 같으며, 그에 따라 저항층(42)은 하부의 프로파일을 따라 형성되게 된다.
도4c에 도시된 바와 같이, 저항층(42) 상에 상부 전극용 도전막(43)을 형성한다. 상부 전극용 도전막(43)은 금속막(예를 들어, Pt)으로 이루어진다.
도4d에 도시된 바와 같이, 상부 전극용 도전막(43) 및 저항층(42)을 선택적 으로 식각함으로써, 하부 전극(41), 저항층 패턴(42a) 및 상부 전극(43a)이 적층된 저항성 메모리 소자를 형성할 수 있다.
이어서, 본 도면에는 도시되지 않았으나, 상하부 전극(41, 43a)에 바이어스를 인가하기 위한 추가적인 배선 형성 공정을 수행한다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 본 발명의 일실시예에 따른 저항성 메모리 소자를 나타내는 단면도.
도2는 본 발명의 일실시예에 따른 Ni-C-O 박막의 제조 방법을 설명하기 위한 단면도.
도3은 도2의 (a) 과정을 설명하기 위한 도면.
도4a 내지 도4d는 본 발명의 일실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판 21 : Ni-C 박막
22 : Ni-C-O 박막

Claims (17)

  1. 기판;
    상기 기판 상의 제1 및 제2 전극; 및
    상기 제1 및 제2 전극 사이에 위치하는 저항층
    을 포함하고,
    상기 저항층은 Ni-C-O 박막을 포함하는
    저항성 메모리 소자.
  2. 제1항에 있어서,
    상기 저항층은, ALD 방식에 의한 Ni-C 박막의 증착 및 산화 공정에 의하여 형성되는
    저항성 메모리 소자.
  3. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 Ni-C-O 박막을 포함하는 저항층을 형성하는 단계; 및
    상기 저항층 상에 제2 전극을 형성하는 단계
    를 포함하는 저항성 메모리 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 저항층 형성 단계는,
    상기 제1 전극 상에 ALD 방식을 이용하여 Ni-C 박막을 증착하는 단계; 및
    상기 Ni-C 박막에 대하여 산화 공정을 수행하는 단계를 포함하는
    저항성 메모리 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 Ni-C 박막 증착 단계는,
    Ni 전구체 주입 단계, 1차 퍼지 가스 주입 단계, 반응 가스 주입 단계 및 2차 퍼지 가스 주입 단계를 1 주기로 하고, 이 주기를 1회 또는 복수회 반복하여 수행되는
    저항성 메모리 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 Ni 전구체 주입 단계는 Ni 전구체 유량을 50~1000sccm으로 하여 0.1~10초 동안 수행되고, 상기 1차 및 2차 퍼지 가스 주입 단계는 퍼지 가스의 유량을 100~2000sccm으로 하여 1~10초 동안 수행되고, 상기 반응 가스 주입 단계는 반응 가스의 유량을 100~2000sccm으로 하여 1~10초 동안 수행되는
    저항성 메모리 소자의 제조 방법.
  7. 제4항에 있어서,
    상기 산화 공정은, O2 열처리 공정에 의하여 수행되는
    저항성 메모리 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 Ni-C-O 박막의 산소 함량은, 상기 O2 열처리 공정에서의 O2 유량, 열처리 온도, 열처리 시간 및 열처리 방법 중 선택되는 하나 이상의 인자에 의하여 조절되는
    저항성 메모리 소자의 제조 방법.
  9. 제4항에 있어서,
    상기 산화 공정은, O3 처리 또는 O2 플라즈마 처리에 의하여 수행되는
    저항성 메모리 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 Ni-C-O 박막의 두께는, O3 처리 공정에서의 O3 유량 또는 O3 처리 시간에 의하여 조절되거나, 상기 O2 플라즈마 처리 공정에서의 O2 플라즈마 파워 또는 O2 플라즈마 처리 시간에 의하여 조절되는
    저항성 메모리 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 산화 공정은, 300~500℃의 온도 범위에서 수행되는
    저항성 메모리 소자의 제조 방법.
  12. 기판상에 ALD 방식을 이용하여 Ni-C 박막을 증착하는 단계; 및
    상기 Ni-C 박막에 대하여 산화 공정을 수행하여 Ni-C-O 박막을 형성하는 단계
    를 포함하는 박막 제조 방법.
  13. 제12항에 있어서,
    상기 Ni-C 박막 증착 단계는,
    Ni 전구체 주입 단계, 1차 퍼지 가스 주입 단계, 반응 가스 주입 단계 및 2차 퍼지 가스 주입 단계를 1 주기로 하고, 이 주기를 1회 또는 복수회 반복하여 수행되는
    박막 제조 방법.
  14. 제12항에 있어서,
    상기 산화 공정은, O2 열처리 공정에 의하여 수행되는
    박막 제조 방법.
  15. 제14항에 있어서,
    상기 Ni-C-O 박막의 산소 함량은, 상기 O2 열처리 공정에서의 O2 유량, 열처리 온도, 열처리 시간 및 열처리 방법 중 선택되는 하나 이상의 인자에 의하여 조절되는
    박막 제조 방법.
  16. 제12항에 있어서,
    상기 산화 공정은, O3 처리 또는 O2 플라즈마 처리에 의하여 수행되는
    박막 제조 방법.
  17. 제16항에 있어서,
    상기 Ni-C-O 박막의 두께는, 상기 O3 처리 공정에서의 O3 유량 또는 O3 처리 시간에 의하여 조절되거나, 상기 O2 플라즈마 처리 공정에서의 O2 플라즈마 파워 또는 O2 플라즈마 처리 시간에 의하여 조절되는
    박막 제조 방법.
KR1020080085298A 2008-08-29 2008-08-29 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법 KR20100026327A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085298A KR20100026327A (ko) 2008-08-29 2008-08-29 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085298A KR20100026327A (ko) 2008-08-29 2008-08-29 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100026327A true KR20100026327A (ko) 2010-03-10

Family

ID=42177684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085298A KR20100026327A (ko) 2008-08-29 2008-08-29 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100026327A (ko)

Similar Documents

Publication Publication Date Title
US9178145B2 (en) Methods for forming resistive switching memory elements
US9761800B2 (en) Method for reducing forming voltage in resistive random access memory
US7678607B2 (en) Methods for forming resistive switching memory elements
US7704789B2 (en) Methods for forming resistive switching memory elements
CN101771131B (zh) 制造电阻式存储器件的方法
KR100622268B1 (ko) ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
US7629198B2 (en) Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US9099178B2 (en) Resistive random access memory with electric-field strengthened layer and manufacturing method thereof
KR101742384B1 (ko) 저항변화 메모리 소자 및 그 제조방법
US7943917B2 (en) Non-volatile memory cell and fabrication method thereof
CN103474572A (zh) 一种基于柔性衬底的具有crs行为的阻变存储器及其制备方法
WO2008097742A1 (en) Methods for forming resistive switching memory elements
KR20100026327A (ko) 박막 제조 방법, 이 박막을 구비하는 저항성 메모리 소자 및 그 제조 방법
KR100794718B1 (ko) 엠아이엠 캐패시터 형성방법
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
KR20100014713A (ko) 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법
CN110537255A (zh) 电阻变化元件的制造方法及电阻变化元件
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
KR101402085B1 (ko) 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법
KR20090116912A (ko) 저항 변화를 이용하는 메모리 소자 및 그 제조 방법
KR20100093354A (ko) 저항 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid