KR20100025429A - Solar cell and method for fabricating the same - Google Patents
Solar cell and method for fabricating the same Download PDFInfo
- Publication number
- KR20100025429A KR20100025429A KR1020080084158A KR20080084158A KR20100025429A KR 20100025429 A KR20100025429 A KR 20100025429A KR 1020080084158 A KR1020080084158 A KR 1020080084158A KR 20080084158 A KR20080084158 A KR 20080084158A KR 20100025429 A KR20100025429 A KR 20100025429A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- electrode
- amorphous semiconductor
- solar cell
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 84
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 40
- 230000005693 optoelectronics Effects 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000007641 inkjet printing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000000976 ink Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- -1 conventional ITO Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
- H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
- H01L31/076—Multiple junction or tandem solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 단위셀 마다의 광전소자가 직렬로 연결되는 태양전지 및 그 제조방법에 관한 것이다.The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell and a method of manufacturing the photoelectric device is connected in series per unit cell.
일반적인 태양전지의 단위셀은 단일 광전소자로 되어 있어서 많은 양의 전력을 생산하기 위해서는 전기적으로 단일 광전소자를 직렬로 연결하여 필요한 전압을 얻거나, 광전소자를 적층시켜서 광전 변환 효율이 양호한 탠덤(tandem) 구조의 태양전지를 형성하였다.The unit cell of a typical solar cell is composed of a single photovoltaic device, in order to produce a large amount of power, a single tandem photoelectric device is connected in series to obtain a required voltage, or a stack of optoelectronic devices has a good tandem with good photoelectric conversion efficiency. To form a solar cell.
하지만, 종래기술의 직렬연결구조는 배선영역까지 상부전극이 연장되어 단위셀 간의 콘택(Contact)이 이루어지기 때문에 상기 상부전극과 광전소자의 측면이 전기적으로 단락(short circuit)되어 불필요한 누설전류가 흐르게 된다. However, in the series connection structure of the prior art, since the upper electrode extends to the wiring region and contacts between the unit cells are made, the side surfaces of the upper electrode and the optoelectronic device are electrically shorted to cause unnecessary leakage current. do.
또한, 이웃하는 단위셀의 하부전극 사이에는 광전소자의 반도체층 중 불순물이 도핑되어 저항이 낮은 N형 또는 P형 반도체층이 형성되어 있으므로 단락현상을 초래할 수도 있어 누설전류로 인해 광전 변환 효율이 저하될 수 있다.In addition, an N-type or P-type semiconductor layer having a low resistance is formed between the lower electrodes of neighboring unit cells because impurities are doped in the semiconductor layer of the optoelectronic device, which may cause a short-circuit phenomenon. Can be.
한편, 단일 광전소자 태양전지의 문제점을 극복하고자 광전소자를 적층한 이중 접합형인 탠덤(tandem) 구조의 태양전지는 동일한 기판 면적에서 보다 많은 양 의 전기를 생산할 수 있어 종래의 단일 접합형 태양전지보다 향상된 광전 변환 효율을 얻을 수 있다는 장점이 있다. On the other hand, in order to overcome the problems of a single photovoltaic solar cell, a double junction tandem structured solar cell in which photovoltaic devices are stacked can generate a larger amount of electricity in the same substrate area. The advantage is that improved photoelectric conversion efficiency can be obtained.
예를 들어, Saitoh 등은 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)을 사용하여 p-i-n형 비정질 실리콘(amorphous Si: a-Si)/미소 결정질 실리콘(microcrystalline Si: μc-Si) 탠덤 구조의 태양전지를 제조하였고, 이때 1cm2 면적에서 초기화 변환 효율은 9.4%, 안정화된 변환 효율은 8.5%이었다. Saitoh et al., For example, used a Plasma Enhanced Chemical Vapor Deposition (PECVD) to form pin-shaped amorphous silicon (a-Si) / microcrystalline Si (μc-Si) tandem structures. A solar cell was manufactured, wherein the initial conversion efficiency was 9.4% and the stabilized conversion efficiency was 8.5% in an area of 1 cm 2 .
그러나, Saitoh 등이 개발한 탠덤 구조의 실리콘 태양전지는 PECVD를 이용하여 미소 결정질 실리콘을 형성할 때 낮은 증착 압력과 높은 증착 파워 조건이 요구되어 증착 시간이 너무 길어지는 등 양산이 어려우며, 복수개의 층간에서 발생하는 반사, 굴절 등으로 하부 층으로 내려갈수록 광전 변환 효율이 떨어지는 한계가 있다.However, the tandem silicon solar cell developed by Saitoh et al. Is difficult to mass-produce such that the deposition time is too long due to the low deposition pressure and high deposition power condition required when forming microcrystalline silicon using PECVD. The lower the lower layer due to reflection, refraction, etc. occurring in the photoelectric conversion efficiency is limited.
더욱이 탠덤 구조는 높이가 단일구조 보다 증가(단차 증가) 하기 때문에 상기에서와 같이 상부전극을 연장하여 직렬 연결하는 구조에서는 단락현상이 더욱 증가되는 문제점이 있다.In addition, the tandem structure has a problem that the short circuit phenomenon is further increased in the structure in which the upper electrode is extended in series as described above because the height is increased (step difference).
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로, 상부전극을 연장시키지 않고도 광전소자를 직렬로 연결할 수 있고, 광전소자를 절연시킬 수 있는 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems of the prior art, to provide a solar cell and a method of manufacturing the same that can connect the photoelectric elements in series without extending the upper electrode, and insulate the photoelectric elements. The purpose is.
또한, 본 발명은 단위셀 간의 하부전극을 절연시킬 수 있는 태양전지 및 그 제조방법을 제공하는데 목적이 있다.In addition, an object of the present invention is to provide a solar cell and a method of manufacturing the same that can insulate the lower electrode between unit cells.
또한, 본 발명은 고품질의 다결정 실리콘을 채용하며 적층된 광전소자마다 서로 다른 파장의 빛을 수광하여, 광전 변환 효율을 향상시킬 수 있는 탠덤구조의 태양전지 및 그 제조방법을 제공하는데 목적이 있다.In addition, an object of the present invention is to provide a tandem solar cell and a method of manufacturing the same, which employs high-quality polycrystalline silicon and receives light having a different wavelength for each stacked photoelectric device, thereby improving photoelectric conversion efficiency.
또한, 본 발명은 보다 단위셀 간의 직렬연결 시 공정을 절감하여 제조비용을 절약할 수 있는 태양전지 및 그 제조방법을 제공하는데 목적이 있다.In addition, an object of the present invention is to provide a solar cell and a method for manufacturing the same, which can reduce the manufacturing cost by reducing the process in series connection between unit cells.
본 발명의 상기 목적은 다수개의 단위셀 영역과 상기 단위셀 영역 사이에 위치하는 다수개의 배선영역을 포함하는 기판; 상기 기판 상의 상기 단위셀 영역 상에 형성되는 하부전극; 상기 기판 상의 상기 배선영역 상에 형성되며 상기 하부전극의 일측과 동일층으로 연결되는 하부연결전극; 상기 하부전극 상에 형성되는 광전소자; 상기 하부연결전극과 대향되며 상기 광전소자의 일측과 동일층으로 연결되는 상기 기판 상의 상기 배선영역 상에 형성되는 더미광전소자; 상기 광전소자와 상기 더미광전소자 상에 형성되는 상부전극; 상기 기판 상의 상기 배선영역 상에 위치하며 상기 더미광전소자 측면에 형성되는 측벽 절연층; 및 상기 측벽 절연층 상에 형성되며 상기 상부전극과 이웃하는 다른 단위셀 영역의 하부연결전극을 전기적으로 연결시키는 전극 연결층; 을 포함하는 것을 특징으로 하는 태양전지에 의해 달성된다.The object of the present invention is a substrate comprising a plurality of unit cell regions and a plurality of wiring regions located between the unit cell regions; A lower electrode formed on the unit cell area on the substrate; A lower connection electrode formed on the wiring area on the substrate and connected to the same layer as one side of the lower electrode; An optoelectronic device formed on the lower electrode; A dummy photoelectric device facing the lower connection electrode and formed on the wiring area on the substrate connected to the same layer as one side of the optoelectronic device; An upper electrode formed on the optoelectronic device and the dummy photoelectric device; A sidewall insulating layer disposed on the wiring area on the substrate and formed on a side of the dummy photoelectric device; An electrode connection layer formed on the sidewall insulating layer and electrically connecting a lower connection electrode of another unit cell region adjacent to the upper electrode; It is achieved by a solar cell comprising a.
상기 광전소자는 제1다결정 반도체층; 상기 제1다결정 반도체층 상에 형성되는 제2 다결정 반도체층; 상기 제2다결정 반도체층 상에 형성되는 제3 다결정 반도체층; 상기 제3 다결정 반도체층 상에 형성되는 제1 비정질 반도체층; 상기 제1 비정질 반도체층 상에 형성되는 제2 비정질 반도체층; 및 상기 제2 비정질 반도체층 상에 형성되는 제3 비정질 반도체층; 을 포함하는 것을 특징으로 하는 태양전지이다.The optoelectronic device includes a first polycrystalline semiconductor layer; A second polycrystalline semiconductor layer formed on the first polycrystalline semiconductor layer; A third polycrystalline semiconductor layer formed on the second polycrystalline semiconductor layer; A first amorphous semiconductor layer formed on the third polycrystalline semiconductor layer; A second amorphous semiconductor layer formed on the first amorphous semiconductor layer; And a third amorphous semiconductor layer formed on the second amorphous semiconductor layer. It is a solar cell comprising a.
또한, 본 발명의 상기 목적은 (a) 단위셀 영역과 배선영역이 형성되는 기판을 제공하는 단계; (b) 상기 기판 상의 상기 단위셀 영역 상에 하부전극을 형성함과 동시에 상기 기판 상의 상기 배선영역 상에 하부연결전극을 형성하는 단계; (c) 상기 하부전극 상에 광전소자를 형성함과 동시에 상기 기판 상의 상기 배선영역 상에 더미광전소자를 형성하고, 상기 광전소자와 상기 더미광전소자 상에 상부전극을 형성하는 단계; 및 (d) 상기 더미광전소자 측면에 측벽 절연층을 형성함과 동시에 상기 측벽 절연층 상에 형성되며 상기 상부전극과 이웃하는 다른 단위셀 영역의 하부연결전극을 전기적으로 연결시키는 전극 연결층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 태양전지의 제조방법에 의해서도 달성된다.In addition, the object of the present invention (a) providing a substrate on which a unit cell region and a wiring region is formed; (b) forming a lower electrode on the wiring region on the substrate while forming a lower electrode on the unit cell region on the substrate; (c) forming a photovoltaic device on the lower electrode and simultaneously forming a dummy photoelectric device on the wiring region on the substrate, and forming an upper electrode on the photoelectric device and the dummy photoelectric device; And (d) forming a sidewall insulating layer on the side of the dummy photoelectric device and forming an electrode connection layer formed on the sidewall insulating layer and electrically connecting the lower connection electrode of another unit cell region adjacent to the upper electrode. Making; It is also achieved by a method of manufacturing a solar cell comprising a.
상기 (c) 단계에서 상기 광전소자를 형성하는 단계는, (a) 상기 하부전극 상 에 하부 제1 비정질 반도체층을 형성하는 단계; (b) 상기 하부 제1 비정질 반도체층 상에 하부 제2 비정질 반도체층을 형성하는 단계; (c) 상기 하부 제2 비정질 반도체층 상에 하부 제3 비정질 반도체층을 형성하는 단계; (d) 상기 하부 제1, 제2, 제3 비정질 반도체층을 제1, 제2, 제3 다결정 반도체층으로 결정화하는 단계; (e) 상기 제3 다결정 반도체층 상에 상부 제1 비정질 반도체층을 형성하는 단계; (f) 상기 상부 제1 비정질 반도체층 상에 상부 제2 비정질 반도체층을 형성하는 단계; 및 (g) 상기 상부 제2 비정질 반도체층 상에 상부 제3 비정질 반도체층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 태양전지의 제조방법이다.The forming of the optoelectronic device in (c) may include: (a) forming a lower first amorphous semiconductor layer on the lower electrode; (b) forming a lower second amorphous semiconductor layer on the lower first amorphous semiconductor layer; (c) forming a lower third amorphous semiconductor layer on the lower second amorphous semiconductor layer; (d) crystallizing the lower first, second, and third amorphous semiconductor layers into first, second, and third polycrystalline semiconductor layers; (e) forming an upper first amorphous semiconductor layer on the third polycrystalline semiconductor layer; (f) forming an upper second amorphous semiconductor layer on the upper first amorphous semiconductor layer; And (g) forming an upper third amorphous semiconductor layer on the upper second amorphous semiconductor layer; It is a method of manufacturing a solar cell comprising a.
본 발명에 따르면, 상부전극을 연장하지 않아 광전소자와의 불필요한 접속을 방지하고, 전극 연결층은 측벽 절연층 상에 형성되어 광전소자의 단락 방지 효과를 얻을 수 있다.According to the present invention, the upper electrode is not extended to prevent unnecessary connection with the optoelectronic device, and the electrode connection layer is formed on the sidewall insulating layer to obtain a short circuit prevention effect of the optoelectronic device.
또한, 본 발명에 따르면, 단위셀 간의 하부전극 사이에도 측벽 절연층이 구비되어 단락현상을 방지할 수 있다.In addition, according to the present invention, a sidewall insulating layer is provided between the lower electrodes between the unit cells, thereby preventing short circuiting.
또한, 본 발명에 따르면, 고품질의 다결정 실리콘을 채용하며 이중으로 적층된 광전소자마다 서로 다른 파장의 빛을 수광하여, 광전 변환 효율을 향상시킬 수도 있다. In addition, according to the present invention, it is possible to improve the photoelectric conversion efficiency by adopting high-quality polycrystalline silicon and receiving light of different wavelengths for each of the photoelectric elements stacked in duplicate.
또한, 본 발명에 따르면, 한번의 잉크젯 프린팅 공정에서 이중노즐을 이용하여 서로 다른 패턴인 측벽 절연층과 전극 연결층을 동시에 형성할 수 있어 공정 시간 및 비용을 절감할 수 있다. 또한, 한번의 공정에서 동시에 서로 다른 패턴이 진행됨으로써 파티클(particle)과 같은 이물 유입으로 인한 불량을 감소시킬 수도 있다.In addition, according to the present invention, it is possible to simultaneously form the sidewall insulating layer and the electrode connection layer, which are different patterns, by using the double nozzle in one inkjet printing process, thereby reducing the process time and cost. In addition, since different patterns are simultaneously processed in one process, defects due to foreign matter inflow, such as particles, may be reduced.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해보다 명확하게 이해될 것이다.Details of the above object, technical configuration and effects according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 1a 내지 도 1e는 본 발명에 따른 태양전지의 제조방법을 나타내는 도면이다.1A to 1E are views illustrating a method of manufacturing a solar cell according to the present invention.
도 2a 및 도 2b는 본 발명에 따른 태양전지의 측벽 절연층(400)과 전극 연결층(500)의 제조방법을 나타내는 도면이다.2A and 2B are views illustrating a method of manufacturing the
먼저, 도 1a를 참조하면, 다수개의 단위셀 영역(a)과 단위셀 영역(a) 사이에 위치하는 다수개의 배선영역(b)을 포함하는 기판(100)을 준비한다. 기판(100)의 재질은 투명 재질 또는 불투명 재질 모두 가능하며, 기판(100)의 소재는 유리, 플라스틱, 실리콘, 금속, SUS(Stainless Steel) 등을 포함할 수 있다.First, referring to FIG. 1A, a
이때, 기판(100)의 표면은 텍스쳐링(texturing) 처리될 수 있다. 텍스쳐링이란 태양전지의 기판 표면에 입사되는 빛의 반사에 의한 광학적 손실에 의해 그 특성이 저하되는 현상을 방지하지 위한 것으로서, 기판의 표면을 거칠게 만드는 것, 즉 기판 표면에 요철 형상의 패턴을 형성하는 것을 말한다. 텍스쳐링으로 기판의 표면이 거칠어지면 표면에서 한번 반사된 빛이 재반사되어 입사된 빛의 반사율을 감소시킴으로써 광 포획량이 증가되어 태양전지의 광전 변환 효율을 향상시킬 수 있다.In this case, the surface of the
또한, 기판(100) 상에는 반사 방지층(미도시)을 추가로 형성할 수 있다. 반사 방지층은 기판(100)을 통하여 입사된 태양광이 실리콘층에 흡수되지 못하고 바로 외부로 반사됨으로써 태양전지의 효율을 저하시키는 현상을 방지하는 역할을 한다. 반사 방지층의 소재는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)일 수 있으나 반드시 이에 한정되지 않는다. 반사 반지층의 형성 방법으로는 저압 화학기상 증착법(Low Pressure Chemical Vapor Deposition; LPCVD) 및 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 등을 포함할 수 있다.In addition, an anti-reflection layer (not shown) may be further formed on the
이어서, 기판(100) 상에는 전도성 재질의 하부전도층(110)을 형성한다. 하부전도층(110)의 소재는 접촉 저항이 낮으면서 고온 공정을 진행하더라도 전기적 특성이 저하되지 않는 몰리브덴(Mo), 텅스텐(W), 몰리텅스텐(MoW) 중 어느 하나이거나 이들의 합금인 것이 바람직하나 반드시 이에 한정되지 않으며 통상적인 전도성 소재인 구리, 알루미늄, 티타늄 등 및 이들의 합금을 포함할 수 있다. 하부전도층(110)의 형성 방법으로는 열 증착법(Thermal Evaporation), 전자빔 증착법(E-beam Evaporation), 스퍼터링(sputtering)과 같은 물리기상 증착법(Physical Vapor Deposition; PVD) 및 LPCVD, PECVD, 금속유기 화학기상 증착법(Metal Organic Chemical Vapor Deposition; MOCVD)과 같은 화학기상 증착법(Chemical Vapor Deposition; CVD)을 포함할 수 있다.Subsequently, a lower
다음으로, 도 1b를 참조하면, 하부전도층(110)을 패터닝하여 일정패턴의 하 부전극층(111)을 형성하는데, 레이저 광원을 이용한 식각방법인 레이저 스크라이빙(laser scribing)을 사용할 수 있다. 이때, 태양전지의 전기적인 구동회로와 등가적으로 설명하기 위해 단위셀 영역(a)에 형성된 하부전극층(111)은 하부전극(112)으로 배선영역(b)에 형성된 하부전극층(111)은 하부연결전극(113)으로 구분하여 설명한다. Next, referring to FIG. 1B, the lower
즉, 하부전극(112)은 이후 형성될 광전소자의 전극 기능을 하며 하부연결전극(113)은 광전소자가 직렬로 연결되는 접속부 기능을 한다.That is, the
따라서, 기판(100) 상의 단위셀 영역(a)에는 하부전극(112)이 형성되고, 이와 동시에 기판(100) 상의 배선영역(b)에는 하부전극(112)의 일측에 동일층으로 연결되는 일정패턴의 하부연결전극(113)이 형성된다.Accordingly, the
한편, 하부전극(112) 상에는 투명전도층인 반사층(미도시)을 추가로 형성할 수도 있다. 즉, 상기 반사층은 하부전극(112)과 후에 형성될 광전소자 사이에 위치한다. 상기 반사층은 하부전극(112)과 전기적으로 연결되면서도 기판(100)의 상측에서 입사되는 태양광을 반사시켜 광전 변환 효율을 향상시킬 수 있다. 반사층은 ZnO에 Al이 소량 첨가된 AZO(ZnO:Al)인 것이 바람직하나 반드시 이에 한정되지 않으며 통상적인 투명 전도성 소재인 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), SnO에 F가 소량 도핑된 FSO(SnO:F) 등을 포함할 수 있다. 반사층의 형성 방법으로는 스퍼터링과 같은 물리기상 증착법 및 LPCVD, PECVD, MOCVD와 같은 화학기상 증착법 등을 포함할 수 있다.Meanwhile, a reflective layer (not shown), which is a transparent conductive layer, may be further formed on the
또한, 하부전극(112)의 표면은 기판(100)의 표면과 마찬가지로 태양전지의 광전 변환 효율을 향상시키기 위하여 상술한 바 있는 텍스쳐링 처리될 수 있다.In addition, the surface of the
다음으로, 도 1c를 참조하면, 기판(100) 상부 전체에 p형과 n형의 반도체층이 적층되거나 또는 p형, i형, n형의 반도체층이 적층될 수 있는데, 실시 예에서는 p형, i형, n형의 반도체층을 순서대로 형성하였으며, 일반적으로 반도체 물질로 사용되는 실리콘을 이용하여 적층된 실리콘층(200)을 형성할 수 있다. 이러한, 실리콘층(200)은 PECVD 또는 LPCVD와 같은 화학기상 증착법으로 할 수 있으며 이후 공정에 의해 광이 수광되어 발생되는 광기전력으로 전력을 생산할 수 있는 광전소자가 된다.Next, referring to FIG. 1C, the p-type and n-type semiconductor layers or the p-type, i-type, and n-type semiconductor layers may be stacked on the entire upper portion of the
이어서, 기판(100) 상부 전면에 상부전도층(310)을 형성한다. 이러한, 상기 상부전도층(310)의 소재는 투명 전도성 재질로 ITO, ZnO, IZO, AZO(ZnO:Al), FSO(SnO:F) 중 어느 하나인 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 상기 상부전도층의 형성 방법으로는 스퍼터링과 같은 물리기상 증착법 및 LPCVD, PECVD, MOCVD와 같은 화학기상 증착법 등을 포함할 수 있다.Subsequently, an upper
다음으로, 도 1d를 참조하면, 상부전도층(310)과 실리콘층(200)을 패터닝하여 일정패턴의 상부전극(300)과 광전변환층(210)를 동시에 형성하는데, 레이저 광원을 이용한 식각방법인 레이저 스크라이빙(laser scribing)을 사용할 수 있다. 이때, 태양전지의 전기적인 구동회로와 등가적으로 설명하기 위해 단위셀 영역(a)에 형성된 광전변환층(210)은 광전소자(220)로 배선영역(b)에 형성된 광전변환층(210)은 더미광전소자(230)로 구분하여 설명한다.Next, referring to FIG. 1D, the upper
즉, 광전소자(220)는 광을 수광하여 전자와 정공이 하부전극(112)과 이후 형 성될 상부전극(300)으로 이동하면서 발생되는 광기전력으로 전력을 생성하며, 더미광전소자(230)는 실질적으로 전력을 생성하지는 않는다.That is, the
따라서, 하부전극(112) 상에 광전소자(220)가 형성되고, 하부연결전극(113) 과 대향되며 광전소자(220)의 일측과 동일층으로 연결되는 기판(100) 상의 배선영역(b) 상에는 더미광전소자(230)가 형성된다. 이와 동시에, 광전소자(220) 와 더미광전소자(230) 상에는 상부전극(300)이 형성된다.Therefore, the
상기에서 설명된 광전소자(220)의 보다 상세한 설명은 도 3a 및 도 3b를 참조한 이하의 상세한 설명에 의해 이해될 것이다.A more detailed description of the
다음으로, 도 1e를 참조하면, 기판(100) 상의 배선영역(a) 상에 위치되며 더미광전소자(230) 측면에 위치하는 측벽 절연층(400)을 형성한다. 또한, 측벽 절연층 (400) 상에 형성되며 상부전극(300)과, 이웃하는 다른 단위셀 영역의 하부연결전극(113)을 전기적으로 연결시키는 전극 연결층(500)도 형성한다.Next, referring to FIG. 1E, the
이때, 측벽 절연층(400)과 전극 연결층(500)은 단일 공정에서 동시에 형성될 수 있는데, 이중노즐로 구성되어 서로 다른 잉크가 분사되는 이중 잉크젯 프린팅 방식을 사용할 수 있다. 측벽 절연층(400)은 공지된 절연성 재질의 잉크를 제한 없이 사용할 수 있는데, 일 예로 실리콘 질화물(SiNx), 실리콘 산화물(SiO2) 중 어느 하나일 수 있다. 전극 연결층(500)은 공지된 전도성 재질의 전도체 잉크를 제한 없이 사용하여 형성될 수 있는데, 일 예로 Ag, 탄소나노튜브(Carbon Nanotube; CNT) 중 어느 하나일 수 있다. In this case, the
따라서, 광전소자(220)와 연결되는 더미광전소자(230)의 측면을 전기적으로 절연시킴과 동시에 이웃하는 다른 광전소자와 전기적으로 직렬로 연결시킬 수 있다.Accordingly, the side surface of the dummy
보다 자세하게는, 도 2 a 및 도 2b를 참조하면, 공정챔버(10) 내에 위치하는 이중노즐(21, 22)은 일정간격(D)과 서로 다른 높이(H)을 가지며 스캔부(30)에 구비된다. More specifically, referring to FIGS. 2A and 2B, the
이중노즐(21, 22)은 일정한 속도로 스캔방향(40)을 따라 기판(100) 상에 서로 다른 재질의 잉크를 분사하는데, 제1 노즐(21)과 제2 노즐(22)의 간격(D)과 높이 차이(H)에 의해서 기판(100) 상에 형성되는 패턴의 위치와 형태가 변화된다. The
즉, 기판(100) 상에 측벽 절연층(400)이 형성되고 측벽 절연층(400)을 덮는 구조로 전극 연결층(500)이 형성되어 두 개의 패턴을 동시에 형성할 수 있게 된다.That is, the
따라서, 하나의 공정에서 두 개의 서로 다른 패턴을 동시에 형성할 수 있으므로 공정 수와 시간을 단축시킬 수 있으며, 하나의 공정챔버(10)에서 동시에 공정이 진행됨으로 측벽 절연층(400)과 전극 연결층(500) 사이에 파티클(particle) 과 같은 이물이 유입되는 것을 방지할 수도 있다.Therefore, since two different patterns can be simultaneously formed in one process, the number of processes and time can be shortened, and the
한편, 잉크젯 프린팅 방식을 이용하여 측벽 절연층(400)과 전극 연결층(500)을 형성한 후에는 측벽 절연층(400)과 전극 연결층(500)을 열 큐어링(thermal curing) 하거나 자외선 큐어링(UV curing)하여 상기 층들 내에 존재하는 용매 등을 제거할 수 있다. 이때, 자외선 큐어링 방식을 사용하는 것이 더 바람직하며, 이를 위해서는 스캔부(30)에 자외선 조사기(미도시)를 포함할 수 있다. 이렇게 되면, 하나의 공정챔버(10) 내에서 측벽 절연층(400)과 전극 연결층(500) 인쇄 및 자외선 큐어링이 동시에 이루어질 수 있다.Meanwhile, after the
한편, 상기에서는 측벽 절연층(400)과 전극 연결층(500)을 동시에 형성하는 것으로 되어 있으나 반드시 이에 한정되는 것은 아니고 측벽 절연층(400)과 전극 연결층(500)을 순차적으로, 즉 측벽 절연층(400)을 먼저 형성하고 일정한 시차를 둔 후에 전극 연결층(500)을 형성할 수도 있다. Meanwhile, in the above, the
이상의 상세한 설명에서 측벽 절연층(400)은 기판(100) 상의 배선영역(b) 상에 형성되는데, 광전소자(220)와 동일층으로 연결된 더미광전소자(230)의 측면과 전극 연결층(500) 사이에 위치함으로써 광전소자(220)가 단락되는 것을 방지하며, 하부전극(112) 간의 누설전류가 발생되는 것도 방지할 수 있다. In the above detailed description, the
또한, 전극 연결층(500)이 이웃하는 단위 셀의 하부연결전극(113)에 연결될 경우에 하부연결전극(113)의 측면을 포함하며 접속함으로써, 접속면적을 증가시켜 보다 양호한 전기적인 신뢰성을 얻을 수도 있다.In addition, when the
도 3a는 본 발명에 의한 광전소자의 상세한 도면이다.Figure 3a is a detailed view of the optoelectronic device according to the present invention.
도 3b는 본 발명에 의한 광전소자의 다른 형태의 상세한 도면이다.3B is a detailed view of another form of the optoelectronic device according to the present invention.
먼저 도 3a를 참조하면, 기판(100) 상의 단위셀 영역(a)에는 하부전극(112)이 형성되고, 상기 하부전극(112) 상에는 도시되지는 않았지만 3층의 비정질 실리콘층을 형성한다. 보다 상세하게 설명하면, 하부전극(112) 상에는 하부 제1 비정질 실리콘층을 형성하고, 이어서 하부 제1 비정질 실리콘층 상에는 하부 제2 비정질 실리콘층을 형성하고, 이어서 하부 제2 비정질 실리콘층 상에는 하부 제3 비정 질 실리콘층을 형성하여 하나의 광전소자를 구성한다. 이때, 하부 제1, 제2, 제3 비정질 실리콘층의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 이용하여 형성할 수 있다.Referring first to FIG. 3A, a
이어서, 하부 제1, 제2, 제3 비정질 실리콘층을 결정화시킨다. 즉, 하부 제1 비정질 실리콘층은 제1 다결정 실리콘층(201)으로, 하부 제2 비정질 실리콘층은 제2 다결정 실리콘층(202)으로, 하부 제3 비정질 실리콘층은 제3 다결정 실리콘층(203)으로 각각 결정화된다.Subsequently, the lower first, second and third amorphous silicon layers are crystallized. That is, the lower first amorphous silicon layer is the first
결국, 하부전극(112) 상에는 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)으로 구성되는 광전소자(220)가 형성된다. 광전소자(220)는 다결정 실리콘층이 적층된 구조로 광이 수광되어 발생되는 광기전력으로 전력을 생산할 수 있는 p형, i형, n형의 다결정 실리콘층이 순서대로 적층된 p-i-n 다이오드의 구조일 수 있다. 여기서 i형은 불순물이 도핑되지 않은 진성(intrinsic) 반도체를 의미한다. n형 또는 p형 도핑은 비정질 실리콘층 형성시에 불순물을 인시츄(in situ) 방식으로 도핑하는 것이 바람직하다. p형 도핑시 불순물로서는 보론(B)을 n형 도핑시 불순물로서는 인(P) 또는 비소(As)를 사용하는 것이 일반적이나, 이에 한정되는 것은 아니며 공지된 기술을 제한 없이 사용할 수 있다.As a result, the
이때, 비정질 실리콘층의 결정화 방법은 SPC(Solid Phase Crystallization), ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), 및 MILC(Metal Induced Lateral Crystallization) 중 어느 하나의 방법을 사용할 수 있다. 상기의 비정질 실리콘 의 결정화 방법은 공지의 기술이므로 이에 대한 상세한 설명은 본 명세서에서는 생략하기로 한다.In this case, the crystallization method of the amorphous silicon layer may be any one of a solid phase crystallization (SPC), an excimer laser annealing (ELA), a sequential lateral solidification (SLS), a metal induced crystallization (MIC), and a metal induced lateral crystallization (MILC). Can be used. Since the amorphous silicon crystallization method is a known technique, a detailed description thereof will be omitted herein.
한편, 상기에서는 하부 제1, 제2, 제3 비정질 실리콘층을 모두 형성한 후에 이들 층을 동시에 결정화시키는 것으로 설명하고 있으나 반드시 이에 한정되는 것은 아니다. 예를 들어, 하나의 하부 비정질 실리콘층마다 결정화 공정을 별도로 진행할 수 있으며, 또한 두개의 하부 비정질 실리콘층은 동시에 결정화 공정을 진행하고 나머지 하나의 하부 비정질 실리콘층은 별도로 결정화 공정을 진행할 수도 있다.In the above description, the lower first, second, and third amorphous silicon layers are all formed, but the crystallization is performed simultaneously. However, the present invention is not limited thereto. For example, the crystallization process may be performed separately for each lower amorphous silicon layer, and the two lower amorphous silicon layers may be simultaneously crystallized, and the other lower amorphous silicon layer may be separately crystallized.
또한, 제1 다결정 실리콘층(201), 제2 다결정 실리콘층(202), 제3 다결정 실리콘층(203)은 다결정 실리콘의 성질을 보다 향상시키기 위하여 결함 제거 공정을 추가로 진행할 수 있다. 본 발명에서는 다결정 실리콘층을 고온 열처리하거나 수소 플라즈마 처리하여 다결정 실리콘층 내에 존재하는 결함(예를 들어, 불순물 및 댕글링 본드 등)을 제거할 수 있다.In addition, the first
다음으로, 도 3b를 참조하면, 광전소자(220)는 두개의 제1, 제2 광전소자(204, 208)의 적층 구조일 수도 있다. 보다 상세하게 설명하면, 도 2a와 동일한 적층구조로 형성한 후 제3 다결정 실리콘층(203) 상에는 광전소자가 더욱 형성되는데, 제3 다결정 실리콘층(203) 상에 상부 제1 비정질 실리콘층(205)을 형성하고, 이어서 상부 제1 비정질 실리콘층(205) 상에는 상부 제2 비정질 실리콘층(206)을 형성하고, 이어서 상부 제2 비정질 실리콘층(206) 상에는 상부 제3 비정질 실리콘층(207)을 형성하여 제2 광전소자(208)가 구성될 수 있다. 이때, 상부 제1, 제2, 제3 비정질 실리콘층(205, 206, 207)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 이용하여 형성할 수 있다.Next, referring to FIG. 3B, the
한편, 도시되어 있지 않지만, 제3 다결정 실리콘층(203) 상에는 투명전도체인 연결층(미도시)이 추가로 형성될 수 있다. 상기 연결층은 제3 다결정 실리콘층(203)과 상부 제1 비정질 반도체층(205)간에 터널 접합(Tunnel Junction)이 이루어지게 하여서 그 결과 태양전지의 보다 양호한 광전 변환 효율을 기대할 수 있게 된다. 이때, 상기 연결층은 ZnO에 Al이 소량 첨가된 AZO(ZnO:Al)인 것이 바람직하나 반드시 이에 한정되지 않으며 통상적인 ITO, ZnO, IZO, FSO(SnO:F) 등과 같은 투명 전도성 소재를 사용할 수 있다.Although not shown, a connection layer (not shown), which is a transparent conductor, may be further formed on the third
이로써, 다결정 실리콘층으로 이루어진 제1 광전소자(204)와 비정질 실리콘층으로 이루어진 제2 광전소자(208)로 구성되는 탠덤 구조의 태양전지를 얻을 수 있다. 이때, 제1 광전소자(204)는 다결정 실리콘층으로 이루어지기 때문에 장파장대 광에 대하여 광전 변환 효율이 양호하고, 제2 광전소자(208)는 비정질 실리콘층으로 이루어지기 때문에 단파장대 광에 대하여 광전 변환 효율이 양호하므로, 본 발명에 따른 탠덤 구조의 태양전지는 다양한 파장대의 광을 흡수할 수 있어서 광전 변환 효율성을 향상시킬 수 있다.As a result, a tandem solar cell composed of a first
또한, 본 발명의 탠덤 구조의 태양전지는 고품질의 다결정 실리콘을 채용함으로써 미소 결정질 실리콘을 채용하는 기존의 탠덤 구조의 태양전지보다 열화 특성이 우수하다는(열화가 잘 진행되지 않는다는) 장점이 있다. 즉, 실리콘의 특성상 비정질 실리콘은 열화 특성이 좋지 못하고, 미소 결정질 실리콘과는 달리 다결 정 실리콘 내에는 비정질 실리콘이 거의 존재하지 않기 때문에, 본 발명의 탠덤구조의 태양전지는 사용함에 따라 특성이 잘 저하되지 않는다. In addition, the tandem structured solar cell of the present invention has an advantage in that deterioration characteristics are superior to that of a conventional tandem structured solar cell employing microcrystalline silicon (by which deterioration does not proceed well) by employing high quality polycrystalline silicon. That is, due to the characteristics of silicon, amorphous silicon has poor deterioration characteristics, and unlike microcrystalline silicon, almost no amorphous silicon is present in polycrystalline silicon, and thus, the tandem structure of the present invention deteriorates well with use. It doesn't work.
본 발명에서 광전소자(220), 즉 제1 및 제2 광전소자(204, 208)의 구조는 바람직하게는 다음과 같이 4가지 배열로 형성할 수 있다. 아래에서 +와 -의 의미는 도핑 농도의 상대적인 차이를 나타내며 +가 -보다 고농도의 도핑 농도를 가짐을 의미한다. 예를 들어, n+가 n-보다 하이 도핑되어 있음을 의미한다. 또한, + 또는 -의 표시가 없는 경우에는 도핑 농도의 특별한 제한이 없음을 의미한다.In the present invention, the structure of the
첫번째로, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 n, i, p이며, 상부 제1, 제2, 제3 비정질 실리콘층(205, 206, 207)은 도전형이 각각 n, i, p일 수 있다. 이때, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 n+, i, p+인 것이 더 바람직하다.First, the first, second, and third polycrystalline silicon layers 201, 202, and 203 have conductivity types n, i, and p, respectively, and the upper first, second, and third amorphous silicon layers 205, 206, 207 may be n, i, or p, respectively. In this case, the first, second, and third polycrystalline silicon layers 201, 202, and 203 may have n +, i, and p + conductivity types, respectively.
두번째로, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 n, n, p이며, 상부 제1, 제2, 제3 비정질 실리콘층(205, 206, 207)은 도전형이 각각 n, i, p일 수 있다. 이때, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 n+, n-, p+인 것이 더 바람직하다.Second, the first, second, and third polycrystalline silicon layers 201, 202, and 203 have conductivity types n, n, and p, respectively, and the upper first, second, and third amorphous silicon layers 205, 206, 207 may be n, i, or p, respectively. In this case, the first, second, and third polycrystalline silicon layers 201, 202, and 203 may have n +, n−, and p + conductivity types, respectively.
세번째로, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각p, i, n이며, 상부 제1, 제2, 제3 비정질 실리콘층(205, 206, 207)은 도전형이 각각 p, i, n일 수 있다. 이때, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 p+, i, n+인 것이 더 바람직하다. Third, the first, second, and third polycrystalline silicon layers 201, 202, and 203 have conductivity types p, i, and n, respectively, and the upper first, second, and third amorphous silicon layers 205, 206, 207 may be p, i and n, respectively. In this case, the first, second, and third polycrystalline silicon layers 201, 202, and 203 are more preferably conductive types p +, i, and n +, respectively.
네번째로, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 p, p, n이며, 상부 제1, 제2, 제3 비정질 실리콘층(205, 206, 207)은 도전형이 각각 p, i, n일 수 있다. 이때, 제1, 제2, 제3 다결정 실리콘층(201, 202, 203)은 도전형이 각각 p+, p-, n+인 것이 더 바람직하다.Fourth, the first, second, and third polycrystalline silicon layers 201, 202, and 203 have p, p, and n conductivity types, respectively, and the upper first, second, and third amorphous silicon layers 205, 206, 207 may be p, i and n, respectively. In this case, the first, second, and third polycrystalline silicon layers 201, 202, and 203 are more preferably conductive types p +, p-, and n +, respectively.
이상의 상세한 설명에서는 제1 및 제2 광전소자(204, 208)로 적층된 탠덤(tandem) 구조를 일 예로 설명하였지만 필요에 따라 광전소자를 이중 이상으로 적층시킬 수도 있으며, p-i-n 형이 아닌 p-n 형을 사용할 수도 있다.In the above detailed description, a tandem structure in which the first and second
이상의 상세한 설명에서는 제1 및 제2 광전소자(200, 300)로 적층된 탠덤(tandem) 구조를 일 예로 설명하였지만 필요에 따라 광전소자를 이중 이상으로 적층시킬 수도 있다.In the above detailed description, a tandem structure in which the first and second
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above embodiments and various modifications made by those skilled in the art without departing from the spirit of the present invention. Modifications and variations are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.
도 1a 내지 도 1e는 본 발명에 따른 태양전지의 제조방법을 나타내는 도면.1a to 1e is a view showing a manufacturing method of a solar cell according to the present invention.
도 2a 및 도 2b는 본 발명에 따른 태양전지의 측벽 절연층(400)과 전극 연결층(500)의 제조방법을 나타내는 도면.2A and 2B illustrate a method of manufacturing the
도 3a는 본 발명에 의한 광전소자의 상세한 도면.Figure 3a is a detailed view of the optoelectronic device according to the present invention.
도 3b는 본 발명에 의한 광전소자의 다른 형태의 상세한 도면.Figure 3b is a detailed view of another form of the optoelectronic device according to the present invention.
<주요 도면 부호에 관한 간단한 설명><Brief description of the major reference numerals>
10: 공정챔버10: process chamber
21: 제1노즐21: first nozzle
22: 제2노즐22: second nozzle
40: 스캔방향40: Scan direction
100: 기판100: substrate
111: 하부전극층111: lower electrode layer
112: 하부전극112: lower electrode
113: 하부연결전극113: lower connection electrode
201: 제1 다결정 실리콘층201: first polycrystalline silicon layer
202: 제2 다결정 실리콘층202: second polycrystalline silicon layer
203: 제3 다결정 실리콘층203: third polycrystalline silicon layer
205: 상부 제1 비정질 실리콘층205: upper first amorphous silicon layer
206: 상부 제2 비정질 실리콘층206: upper second amorphous silicon layer
207: 상부 제3 비정질 실리콘층207: upper third amorphous silicon layer
220: 광전소자220: photoelectric device
230: 더미광전소자230: dummy photoelectric device
300: 상부전극300: upper electrode
400: 측벽 절연층400: sidewall insulation layer
500: 전극 연결층500: electrode connection layer
Claims (23)
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080084158A KR101011228B1 (en) | 2008-08-27 | 2008-08-27 | Solar Cell and Method For Fabricating The Same |
TW098125518A TW201017900A (en) | 2008-08-11 | 2009-07-29 | Solar cell and method for fabricating the same |
PCT/KR2009/004451 WO2010018961A2 (en) | 2008-08-11 | 2009-08-10 | Solar cell and method for manufacturing same |
JP2011522901A JP2011530830A (en) | 2008-08-11 | 2009-08-10 | Solar cell and manufacturing method thereof |
CN2009801312224A CN102119448A (en) | 2008-08-11 | 2009-08-10 | Solar cell and method for manufacturing same |
US13/058,515 US20110139216A1 (en) | 2008-08-11 | 2009-08-10 | Solar cell and method for manufacturing same |
EP09806823A EP2315262A2 (en) | 2008-08-11 | 2009-08-10 | Solar cell and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080084158A KR101011228B1 (en) | 2008-08-27 | 2008-08-27 | Solar Cell and Method For Fabricating The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100025429A true KR20100025429A (en) | 2010-03-09 |
KR101011228B1 KR101011228B1 (en) | 2011-01-26 |
Family
ID=42176984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080084158A KR101011228B1 (en) | 2008-08-11 | 2008-08-27 | Solar Cell and Method For Fabricating The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101011228B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039148B1 (en) * | 2010-03-31 | 2011-06-07 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
KR101039149B1 (en) * | 2010-03-31 | 2011-06-07 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
KR101114345B1 (en) * | 2010-03-24 | 2012-02-14 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
WO2013055008A1 (en) * | 2011-10-11 | 2013-04-18 | Lg Innotek Co., Ltd. | Solar cell and solar cell module |
WO2014021617A1 (en) * | 2012-07-31 | 2014-02-06 | Lg Innotek Co., Ltd. | Solar cell apparatus and method of fabricating the same |
US8962984B2 (en) | 2010-03-24 | 2015-02-24 | Lg Innotek Co., Ltd. | Solar cell apparatus and manufacturing method thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815223B2 (en) * | 1987-04-20 | 1996-02-14 | 三洋電機株式会社 | Photovoltaic device manufacturing method |
JP2986875B2 (en) * | 1990-09-07 | 1999-12-06 | キヤノン株式会社 | Integrated solar cell |
-
2008
- 2008-08-27 KR KR1020080084158A patent/KR101011228B1/en active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101114345B1 (en) * | 2010-03-24 | 2012-02-14 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
US8962984B2 (en) | 2010-03-24 | 2015-02-24 | Lg Innotek Co., Ltd. | Solar cell apparatus and manufacturing method thereof |
KR101039148B1 (en) * | 2010-03-31 | 2011-06-07 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
KR101039149B1 (en) * | 2010-03-31 | 2011-06-07 | 주식회사 티지솔라 | Solar cell and method for fabricating the same |
WO2013055008A1 (en) * | 2011-10-11 | 2013-04-18 | Lg Innotek Co., Ltd. | Solar cell and solar cell module |
WO2014021617A1 (en) * | 2012-07-31 | 2014-02-06 | Lg Innotek Co., Ltd. | Solar cell apparatus and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR101011228B1 (en) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101065752B1 (en) | Solar Cell Module and Method For Fabricating The Same | |
US20110139216A1 (en) | Solar cell and method for manufacturing same | |
WO2009096539A1 (en) | Solar battery element and solar battery element manufacturing method | |
US20130037086A1 (en) | Photovoltaic device | |
JP2003273383A (en) | Solar cell element and manufacturing method therefor | |
US20120000506A1 (en) | Photovoltaic module and method of manufacturing the same | |
KR101011228B1 (en) | Solar Cell and Method For Fabricating The Same | |
WO2010064549A1 (en) | Method for manufacturing thin-film photoelectric conversion device | |
KR101011222B1 (en) | Solar Cell and Method For Fabricating The Same | |
KR101039149B1 (en) | Solar cell and method for fabricating the same | |
KR101047170B1 (en) | Solar cell and manufacturing method | |
KR100972780B1 (en) | Solar Cell And Method For Manufacturing The Same | |
KR101098325B1 (en) | Solar cell and method for fabricating the same | |
KR101065749B1 (en) | Solar cell and method for fabricating the same | |
KR101090780B1 (en) | Solar cell and method for fabricating the same | |
KR101044680B1 (en) | Solar cell and method for fabricating the same | |
KR101114345B1 (en) | Solar cell and method for fabricating the same | |
KR101039148B1 (en) | Solar cell and method for fabricating the same | |
KR101072531B1 (en) | Solar cell and method for fabricating the same | |
KR101542209B1 (en) | Solar cell and method for fabricating the same | |
KR101037124B1 (en) | Solar cell and method for fabricating the same | |
JP4173692B2 (en) | Solar cell element and manufacturing method thereof | |
US20120048358A1 (en) | Solar cell and method for manufacturing the same | |
KR101002700B1 (en) | Solar Cell and Method For Fabricating The Same | |
KR101541773B1 (en) | Solar cell and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150115 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160106 Year of fee payment: 6 |