KR20100016886A - Ceramic probe card and manufacturing method thereof - Google Patents

Ceramic probe card and manufacturing method thereof Download PDF

Info

Publication number
KR20100016886A
KR20100016886A KR1020080076532A KR20080076532A KR20100016886A KR 20100016886 A KR20100016886 A KR 20100016886A KR 1020080076532 A KR1020080076532 A KR 1020080076532A KR 20080076532 A KR20080076532 A KR 20080076532A KR 20100016886 A KR20100016886 A KR 20100016886A
Authority
KR
South Korea
Prior art keywords
ceramic
blocks
probe
ceramic blocks
bonding
Prior art date
Application number
KR1020080076532A
Other languages
Korean (ko)
Other versions
KR100997986B1 (en
Inventor
유원희
장병규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080076532A priority Critical patent/KR100997986B1/en
Publication of KR20100016886A publication Critical patent/KR20100016886A/en
Application granted granted Critical
Publication of KR100997986B1 publication Critical patent/KR100997986B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE: A ceramic probe card and a manufacturing method thereof are provided to improve accuracy of a position of a via electrode by forming a via bonding pad on the via electrode included in a plurality of welded ceramic block and bonding a plurality of ceramic blocks. CONSTITUTION: Ceramic blocks(11, 12, 13, 14, 15) laminated with at least one of ceramic green sheet including the via electrode are prepared. The plurality of ceramic blocks takes the plasticity. A via bonding pad(30) is formed on the via electrode located on one side of the ceramic block which faces each other among the plurality of ceramic blocks. An elasticity junction layer(40) is formed on a portion on which the via bonding pad is not formed among the ceramic block on which the via bonding pad is formed. The plurality of ceramic blocks is welded. A probe pad(50) is formed on the via electrode exposed among the plurality of welded ceramic block.

Description

세라믹 프로브 카드 및 그의 제조 방법 {Ceramic probe card and manufacturing method thereof}Ceramic probe card and manufacturing method thereof

본 발명은 세라믹 프로브 카드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 저온 소성 처리된 복수의 세라믹 블럭을 포함하는 세라믹 프로브 카드 및 그의 제조 방법에 관한 것이다. The present invention relates to a ceramic probe card and a method of manufacturing the same, and more particularly, to a ceramic probe card including a plurality of ceramic blocks subjected to low temperature baking treatment and a method of manufacturing the same.

일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance board), 프로브 카드(Probe card), 척(Chuck) 및 프로버(Prober)를 구비하여, 웨이퍼(Wafer)에 제조된 칩(Chip)들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호(Signal)를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드(Pad)들로 전달하고, 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.A general semiconductor test apparatus includes a tester, a performance board, a probe card, a chuck, and a prober, and includes chips of chips manufactured on a wafer. Test the electrical characteristics. The probe card of the semiconductor test apparatus receives a signal generated by the tester through the performance board and transmits the signal to the pads of the chip in the wafer, and transmits signals output from the pads of the chip through the performance board. Deliver the tester.

종래 프로브 카드는 고온 동시 소성 처리된 세라믹 기판을 이용하였다. 구체적으로, 세라믹 그린시트에 전기 신호 패턴과 비아 전극을 형성하여 적층하고, 고온 소성하는 방법에 의해 제조된 세라믹 기판을 프로브 카드로 이용하였다. 이 경 우, 소성 과정에서 세라믹 그린시트가 수축됨에 따라 비아 전극의 위치가 변경된다. The conventional probe card uses a ceramic substrate subjected to high temperature co-firing. Specifically, a ceramic substrate manufactured by a method of forming and stacking an electrical signal pattern and a via electrode on a ceramic green sheet, and baking at high temperature was used as a probe card. In this case, the position of the via electrode is changed as the ceramic green sheet shrinks during the firing process.

도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 1을 참조하면, 세라믹 프로브 카드의 표층면에 소정 패턴의 프로브 패드(1)를 형성하였다. 하지만, 소성 과정에서 비아 전극(2)의 위치가 변경됨에 따라 프로브 패드(1)와 비아 전극(2)이 접합되지 않는 부분이 발생하여 세라믹 프로드 카드의 제조 수율이 저하된다는 문제점이 있었다. 이 경우, 비아 전극(2)은 0.2~1.2㎜의 직경을 갖는 것으로, 비아 전극(2)의 위치 변경을 고려할 때, 프로브 패드(1)는 최소한 0.4㎜의 직경을 가져야만 프로브 카드의 제조 수율을 10% 정도 구현할 수 있게 되었다. 이에 따라, 프로브 패드(1)의 크기를 감소시켜 고집적화하는 것이 어려웠다. 1 is a view showing a probe pad forming surface of a conventional ceramic probe card. Referring to FIG. 1, a probe pad 1 having a predetermined pattern is formed on a surface layer surface of a ceramic probe card. However, as the position of the via electrode 2 is changed during the firing process, a portion in which the probe pad 1 and the via electrode 2 are not bonded to each other is generated, thereby lowering the manufacturing yield of the ceramic prod card. In this case, the via electrode 2 has a diameter of 0.2 to 1.2 mm, and considering the change of position of the via electrode 2, the probe pad 1 should have a diameter of at least 0.4 mm so as to produce a probe card. Now you can implement about 10%. Accordingly, it was difficult to reduce the size of the probe pad 1 and to integrate it.

이와 같은 문제점을 해결하기 위한 방안으로, 무수축 공법을 이용한 저온 소성 처리한 세라믹 프로브 카드를 제조하였다. 그러나, 무수축 공법을 이용하더라도, 세라믹 프로브 카드를 제조하기 위한 세라믹 그린시트가 1.5㎜ 이상의 두께를 가지는 경우에는 면 방향으로 수축이 발생되어 비아 전극의 위치가 변경된다는 문제점이 있었다.In order to solve such a problem, a low-temperature firing ceramic probe card using a non-shrinkage method was manufactured. However, even when the non-shrinkage method is used, when the ceramic green sheet for manufacturing the ceramic probe card has a thickness of 1.5 mm or more, there is a problem that shrinkage occurs in the plane direction and the position of the via electrode is changed.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 저온 소성 처리된 복수의 세라믹 블럭들에 포함된 비아 전극 상에 비아 접합 패드를 형성하여 복수의 세라믹 블럭들을 접합함으로써, 비아 전극의 위치 정확도를 향상시킬 수 있는 세라믹 프로브 카드 및 그 제조 방법을 제공하기 위한 것이다.The present invention is to solve the above problems, an object of the present invention is to form a via bonding pad on a via electrode included in a plurality of ceramic blocks subjected to low temperature firing to bond a plurality of ceramic blocks, thereby To provide a ceramic probe card and a method of manufacturing the same that can improve the position accuracy of the.

또한, 본 발명의 또 다른 목적은, 복수의 세라믹 블럭들에 형성된 비아 접합 패드 주변에 탄성 접합층을 형성함으로써, 접합시 복수의 세라믹 블럭들 간에 갭(gap)이 형성되는 것을 방지할 수 있는 세라믹 프로브 카드 및 그 제조 방법을 제공하기 위한 것이다. In addition, another object of the present invention, by forming an elastic bonding layer around the via bonding pad formed in the plurality of ceramic blocks, a ceramic that can prevent the formation of a gap (gap) between the plurality of ceramic blocks at the time of bonding It is to provide a probe card and a method of manufacturing the same.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법은, 비아 전극을 포함하는 세라믹 그린시트를 적어도 하나 이상 적층한 세라믹 블럭을 복수 개 마련하는 단계, 상기 복수의 세라믹 블럭을 소성하는 단계, 상기 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계, 상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 어느 일 면에 위치한 비아 전극 상에 비아 접합 패드를 형성하는 단계, 상기 비아 접합 패드가 형성된 세라믹 블럭 중 상기 비아 접합 패드가 형성되지 않은 부분에 탄성 접합층을 형성하는 단계, 상기 복수의 세라믹 블럭을 접합하는 단계, 상기 접합된 복수의 세라믹 블럭 중 최표층에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계 및, 상기 프로브 패드 상에 프로브 탐침을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a ceramic probe card, the method comprising: providing a plurality of ceramic blocks including at least one ceramic green sheet including a via electrode; Firing a ceramic block, matching via electrode positions between the plurality of fired ceramic blocks, and forming a via bonding pad on a via electrode located on one surface of the ceramic block facing each other among the plurality of ceramic blocks Forming an elastic bonding layer on a portion of the ceramic block on which the via bonding pads are not formed, in which the via bonding pads are not formed, bonding the plurality of ceramic blocks, and forming the outermost layer of the bonded ceramic blocks. Forming a probe pad on the via electrode exposed to the substrate; And forming a lobe tip.

이 경우, 상기 복수의 세라믹 블럭을 소성하는 단계는, 상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계, 상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계 및, 상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계를 포함한다. 또한, 상기 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 갖는 것이 바람직하다.In this case, the firing of the plurality of ceramic blocks may include forming a restraint layer on both surfaces of each of the plurality of ceramic blocks that are not baked at the firing temperatures of the plurality of ceramic blocks, and the plurality of ceramics on which the restraint layer is formed. Firing the blocks separately and removing the constraint layer on the calcined plurality of ceramic blocks. In addition, each of the plurality of ceramic blocks preferably has a thickness of 1.5 mm or less.

그리고, 상기 복수의 세라믹 블럭을 접합하는 단계는, 웰딩(welding) 접합 방법, 브레이징(brazing) 접합 방법 및 솔더링(soldering) 접합 방법 중 어느 하나를 이용하여 수행될 수 있다. The joining of the plurality of ceramic blocks may be performed using any one of a welding bonding method, a brazing bonding method, and a soldering bonding method.

본 발명에서, 상기 비아 접합 패드는 Au-Sn을 포함하며, 상기 탄성 접합층은 에폭시 수지를 포함할 수 있다. In the present invention, the via bonding pad includes Au-Sn, and the elastic bonding layer may include an epoxy resin.

한편, 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법은, 비아 전극을 포함하는 세라믹 그린시트를 적어도 하나 이상 포함하는 복수의 세라믹 블럭, 상기 복수의 세라믹 블럭들 사이에 형성되며 서로 마주하는 세라믹 블럭의 비아 전극에 형성된 비아 접합 패드 및 상기 복수의 세라믹 블럭들 사이에 형성되며 상기 비아 접합 패드가 형성되지 않은 부분에 형성된 탄성 접합층을 포함하는 세라믹 기판, 상기 세라믹 기판의 최표층 비아 전극에 접촉하며, 일정 간격으로 형성된 프로브 패드 및, 상기 프로브 패드 상에 형성된 프로브 탐침을 포함한다. On the other hand, the method of manufacturing a ceramic probe card according to an embodiment of the present invention, a plurality of ceramic blocks including at least one ceramic green sheet including a via electrode, formed between the plurality of ceramic blocks and facing each other A ceramic substrate including a via bonding pad formed on a via electrode of a ceramic block and an elastic bonding layer formed between the plurality of ceramic blocks and formed in a portion where the via bonding pad is not formed, the outermost layer via electrode of the ceramic substrate; And contact probe pads formed at regular intervals, and probe probes formed on the probe pads.

이 경우, 상기 세라믹 기판에 포함된 상기 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 가질 수 있다. In this case, each of the ceramic blocks included in the ceramic substrate may have a thickness of 1.5 mm or less.

또한, 상기 비아 접합 패드는 Au-Sn을 포함하며, 상기 탄성 접합층은 에폭시 수지를 포함할 수 있다.In addition, the via bonding pad may include Au—Sn, and the elastic bonding layer may include an epoxy resin.

본 발명에 따르면, 복수의 세라믹 블럭들을 무수축 공법을 이용하여 저온 소성하고, 소성된 복수의 세라믹 블럭들에 포함된 비아 전극 상에 비아 접합 패드를 형성하여 복수의 세라믹 블럭들을 접합하여 세라믹 프로브 카드를 제조한다. 이에 따라, 복수의 세라믹 블럭들에 포함된 비아 전극들의 위치 정확도가 향상되어 프로브 패드의 면적을 감소시킬 수 있게 된다. 또한, 프로브 패드의 면적을 감소시킴에 따라, 프로브 패드들 간의 배치 간격을 감소시켜 고집적화를 달성할 수 있게 된다. According to the present invention, a plurality of ceramic blocks are baked at a low temperature using a non-shrinkage method, and a via bonding pad is formed on a via electrode included in the plurality of fired ceramic blocks to bond the plurality of ceramic blocks to form a ceramic probe card. To prepare. Accordingly, the positional accuracy of the via electrodes included in the plurality of ceramic blocks may be improved to reduce the area of the probe pad. In addition, by reducing the area of the probe pad, it is possible to reduce the spacing between the probe pads to achieve high integration.

또한, 복수의 세라믹 블럭 접합시, 비아 전극 상에 접합 물질을 형성하고 복수의 세라믹 블럭 중 접합 물질이 형성되지 않은 부분에 탄성 물질을 도포함으로써, 접합된 복수의 세라믹 블럭들 간에 갭(gap)이 형성되는 것을 방지할 수 있게 된다. 이에 따라, 복수의 세라믹 블럭들 간의 접합성을 향상시켜 세라믹 프로브 카드의 제품 신뢰성을 향상시킬 수 있게 된다.In addition, when bonding a plurality of ceramic blocks, a gap is formed between the plurality of bonded ceramic blocks by forming a bonding material on the via electrode and applying an elastic material to a portion of the plurality of ceramic blocks where the bonding material is not formed. Formation can be prevented. Accordingly, by improving the bonding between the plurality of ceramic blocks it is possible to improve the product reliability of the ceramic probe card.

이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면이다. 우선, 도 2a에 도시된 바와 같이, 복수의 세라믹 블럭을 마련한다. 구체적으로, 제1 세라믹 블럭(11), 제2 세라믹 블럭(12), 제3 세라믹 블럭(13), 제4 세라믹 블럭(14) 및 제5 세라믹 블럭(15)을 마련한다. 각 세라믹 블럭은 제1 및 제2 세라믹 그린시트를 포함하며, 제1 및 제2 세라믹 그린시트는 비아 전극 및 전기 신호 패턴을 포함한다. 즉, 제1 세라믹 블럭(11)은 제1 및 제2 세라믹 그린시트(11a, 11b), 비아 전극(11c) 및 전기 신호 패턴(11d)를 포함하며, 제2 세라믹 블럭(12)은 제1 및 제2 세라믹 그린시트(12a, 12b), 비아 전극(12c) 및 전기 신호 패턴(12d)를 포함한다. 또한, 제3 세라믹 블럭(13)은 제1 및 제2 세라믹 그린시트(13a, 13b), 비아 전극(13c) 및 전기 신호 패턴(13d)을 포함하며, 제4 세라믹 블럭(14)은 제1 및 제2 세라믹 그린시트(14a, 14b), 비아 전극(14c) 및 전기 신호 패터(14d)를 포함한다. 그리고, 제5 세라믹 블럭(15)은 제1 및 제2 세라믹 그린시트(15a, 15b), 비아 전극(15c) 및 전기 신호 패턴(15d)을 포함한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 각각 1.5㎜ 이하의 두께로 제조될 수 있다. 2A to 2H are views for explaining a method of manufacturing a ceramic probe card according to an embodiment of the present invention. First, as shown in FIG. 2A, a plurality of ceramic blocks is provided. Specifically, the first ceramic block 11, the second ceramic block 12, the third ceramic block 13, the fourth ceramic block 14, and the fifth ceramic block 15 are provided. Each ceramic block includes first and second ceramic green sheets, and the first and second ceramic green sheets include via electrodes and electrical signal patterns. That is, the first ceramic block 11 includes the first and second ceramic green sheets 11a and 11b, the via electrode 11c, and the electrical signal pattern 11d, and the second ceramic block 12 includes the first And second ceramic green sheets 12a and 12b, via electrodes 12c, and an electrical signal pattern 12d. In addition, the third ceramic block 13 may include first and second ceramic green sheets 13a and 13b, a via electrode 13c, and an electrical signal pattern 13d, and the fourth ceramic block 14 may include a first ceramic block 13d. And second ceramic green sheets 14a and 14b, via electrodes 14c, and electrical signal patterns 14d. The fifth ceramic block 15 includes first and second ceramic green sheets 15a and 15b, a via electrode 15c, and an electrical signal pattern 15d. In this case, each of the first to fifth ceramic blocks 11-15 may be manufactured to a thickness of 1.5 mm or less.

도 2a에서는 제1 내지 제5 세라믹 블럭(11-15)이 2개의 그린시트로 구성되는 것으로 도시 및 설명되었으나, 제1 내지 제5 세라믹 블럭(11-15)을 구성하는 그린시트의 수는 3개 또는 그 이상이 될 수도 있다. In FIG. 2A, the first to fifth ceramic blocks 11-15 are illustrated and described as being composed of two green sheets, but the number of the green sheets constituting the first to fifth ceramic blocks 11-15 is 3. May be dogs or more.

한편, 도 2b에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)의 상부면 및 하부면 상에, 상기 제1 내지 제5 세라믹 블럭(11-15)의 소성 온도에서 소결되지 않는 구속층(20a, 20b)을 형성한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)의 소성 온도는 약 700~900℃이며, 구속층(20a, 20b)의 소성 온도는 약 1000℃ 이상인 것이 바람직하다. 이와 같은 조건을 만족하는 물질로는, 알루미나(Al2O3) 및 지르코니아(ZrO2) 등이 있을 수 있다. On the other hand, as shown in Figure 2b, on the upper and lower surfaces of the first to fifth ceramic blocks (11-15), not sintered at the firing temperature of the first to fifth ceramic blocks (11-15). Non-constraining layers 20a, 20b. In this case, the firing temperature of the first to fifth ceramic blocks 11-15 is about 700 to 900 占 폚, and the firing temperature of the restraining layers 20a and 20b is preferably about 1000 占 폚 or more. Examples of the material satisfying such conditions may include alumina (Al 2 O 3 ), zirconia (ZrO 2 ), and the like.

이 후, 구속층(20a, 20b)이 형성된 제1 내지 제5 세라믹 블럭(11-15)을 약 700~900℃의 온도에서 소성한다. 이 경우, 제 1 내지 제5 세라믹 블럭(11-15)은 구속층(20a, 20b)에 의해 면방향 수축이 억제되고, 두께 방향으로 수축이 발생된다. 본 발명의 제1 내지 제5 세라믹 블럭(11-15)은 1.5㎜ 이하의 두께로 제조되기 때문에, 소성 과정에서 수축되더라도 각 세라믹 블럭의 비아 전극 및 전기 신호 패턴의 위치가 크게 변경되지 않는다. 또한, 소성 완료된 제1 내지 제5 세라믹 블럭(11-15)은 소성 과정에서의 두께 방향 수축에 의해 약 1.0mm의 두께를 가질 수 있다.Thereafter, the first to fifth ceramic blocks 11-15 on which the constraint layers 20a and 20b are formed are fired at a temperature of about 700 to 900 ° C. In this case, the shrinkage of the first to fifth ceramic blocks 11-15 is suppressed in the plane direction by the restraint layers 20a and 20b, and shrinkage occurs in the thickness direction. Since the first to fifth ceramic blocks 11-15 of the present invention are manufactured to a thickness of 1.5 mm or less, the positions of the via electrodes and the electrical signal patterns of the respective ceramic blocks are not greatly changed even when they are contracted during the firing process. In addition, the calcined first to fifth ceramic blocks 11-15 may have a thickness of about 1.0 mm due to shrinkage in the thickness direction during the calcining process.

다음, 도 2c에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)의 소성이 완료되면, 구속층(20a, 20b)을 제거한다. 또한, 구속층(20a, 20b)이 제거되면, 제1 내지 제5 세라믹 블럭(11-15)의 표면을 통해 노출되어 있는 비아 전극의 표면 거칠기를 감소시키기 위해 연마를 수행할 수 있다. 그리고, 연마된 비아 전극을 Ni/Au 도금할 수 있다.Next, as shown in FIG. 2C, when the firing of the first to fifth ceramic blocks 11-15 is completed, the restraining layers 20a and 20b are removed. In addition, when the constraint layers 20a and 20b are removed, polishing may be performed to reduce surface roughness of the via electrodes exposed through the surfaces of the first to fifth ceramic blocks 11-15. The polished via electrode can then be Ni / Au plated.

이 후, 제1 내지 제5 세라믹 블럭(11-15)들 간의 비아 전극 위치를 매칭시켜 정렬한다. 구체적으로, 점선으로 표시된 바와 같이, 제1 세라믹 블럭(11)의 비아 전극(11c)에 제2 세라믹 블럭(12)의 비아 전극(12c)을 매칭시키고, 제2 세라믹 블럭(12)의 비아 전극(12c)에 제3 세라믹 블럭(13)의 비아 전극(13c)을 매칭시킨다. 그리고, 제3 세라믹 블럭(13)의 비아 전극(13c)에 제4 세라믹 블럭(14)의 비아 전극(14c)을 매칭시키고, 제4 세라믹 블럭(14)의 비아 전극(14c)에 제5 세라믹 블럭(15)의 비아 전극(15c)을 매칭시킨다. Thereafter, the via electrode positions between the first to fifth ceramic blocks 11-15 are matched and aligned. Specifically, as indicated by the dotted line, the via electrode 12c of the second ceramic block 12 is matched to the via electrode 11c of the first ceramic block 11, and the via electrode of the second ceramic block 12 is matched. The via electrode 13c of the third ceramic block 13 is matched to 12c. The via electrode 14c of the fourth ceramic block 14 is matched to the via electrode 13c of the third ceramic block 13, and the fifth ceramic is connected to the via electrode 14c of the fourth ceramic block 14. The via electrode 15c of the block 15 is matched.

상기와 같은 방법으로, 각 세라믹 블럭 간의 비아 전극 위치를 매칭시켜 정렬한 후, 도 2d에 도시된 바와 같이, 서로 마주하는 세라믹 블럭 중 어느 하나의 세라믹 블럭에 포함된 비아 전극 상에 비아 접합 패드(30)를 형성한다. 구체적으로, 제1 세라믹 블럭(11)과 마주하는 제2 세라믹 블럭(12)의 상부 비아 전극(12c) 상에 비아 접합 패드(30)를 형성하고, 제2 세라믹 블럭(12)과 마주하는 제3 세라믹 블럭(13)의 상부 비아 전극(13c) 상에 비아 접합 패드(30)를 형성할 수 있다. 또한, 제3 세라믹 블럭(13)과 마주하는 제4 세라믹 블럭(14)의 상부 비아 전극(14c) 상에 비아 접합 패드(30)를 형성할 수 있으며, 제4 세라믹 블럭(14)과 마주하는 제5 세라믹 블럭(15)의 상부 비아 전극(15c) 상에 비아 접합 패드(30)를 형성할 수 있다. In the same manner as described above, after matching and aligning via electrode positions between the ceramic blocks, as shown in FIG. 2D, a via bonding pad (on the via electrodes included in any one of the ceramic blocks facing each other) 30). Specifically, the via bonding pads 30 are formed on the upper via electrode 12c of the second ceramic block 12 facing the first ceramic block 11, and the second ceramic block 12 faces the second ceramic block 12. The via bonding pads 30 may be formed on the upper via electrode 13c of the three ceramic blocks 13. In addition, a via bond pad 30 may be formed on the upper via electrode 14c of the fourth ceramic block 14 facing the third ceramic block 13, and may face the fourth ceramic block 14. The via bonding pads 30 may be formed on the upper via electrode 15c of the fifth ceramic block 15.

한편, 비아 접합 패드(30)는 제1 내지 제5 세라믹 블럭(11-15) 접합시, 서로 마주하는 세라믹 블럭들의 비아 전극 부분을 접합시키는 기능을 한다. 이를 위해, 비아 접합 패드(30)는 금속을 포함하는 접합 물질을 솔더 볼 방법 또는 인쇄 방법을 이용하여 비아 전극 상에 도포함으로써 형성될 수 있다. 본 발명에 적용 가능한 접합 물질로는 Au-Sn이 있을 수 있다. 이 경우, Au-Sn은 7:3의 조성비를 가질 수 있다. 또한, 비아 접합 패드(30)는 비아 전극(11c, 12c, 13c, 14c, 15c)의 크기(예 를 들어, 면적)에 따라 높이 또는 면적을 상이하게 조절하여 형성될 수 있다. On the other hand, the via bonding pad 30 functions to bond via electrode portions of the ceramic blocks facing each other when the first to fifth ceramic blocks 11-15 are bonded to each other. To this end, the via bonding pads 30 may be formed by applying a bonding material comprising a metal onto the via electrodes using a solder ball method or a printing method. A bonding material applicable to the present invention may be Au-Sn. In this case, Au-Sn may have a composition ratio of 7: 3. In addition, the via bonding pads 30 may be formed by adjusting height or area differently according to the size (eg, area) of the via electrodes 11c, 12c, 13c, 14c, and 15c.

도 2e에 도시된 바와 같이, 서로 마주하는 세라믹 블럭 중 어느 하나의 세라믹 블럭에 탄성 접합층(40)을 형성한다. 이 경우, 탄성 접합층(40)은 세라믹 블럭 중 비아 접합 패드(30)가 형성되지 않은 위치에 형성될 수 있으며, 비아 접합 패드(30)에 대응되는 높이로 형성될 수 있다. 구체적으로, 제1 세라믹 블럭(11)과 마주하는 제2 세라믹 블럭(12) 중 비아 접합 패드(30)가 형성되지 않은 부분에 탄성 접합층(40)을 형성한다. 또한, 제2 내지 제4 세라믹 블럭(12-14)과 마주하는 각각의 제3 내지 제5 세라믹 블럭(13-15)에서 비아 접합 패드(30)가 형성되지 않은 부분에 탄성 접합층(40)을 형성한다. As shown in FIG. 2E, the elastic bonding layer 40 is formed on any one of the ceramic blocks facing each other. In this case, the elastic bonding layer 40 may be formed at a position where the via bonding pads 30 are not formed in the ceramic block, and may be formed at a height corresponding to the via bonding pads 30. Specifically, the elastic bonding layer 40 is formed in a portion of the second ceramic block 12 facing the first ceramic block 11 where the via bonding pads 30 are not formed. In addition, the elastic bonding layer 40 is formed in a portion where the via bonding pads 30 are not formed in each of the third to fifth ceramic blocks 13-15 facing the second to fourth ceramic blocks 12-14. To form.

이 경우, 탄성 접합층(40)은 제1 내지 제5 세라믹 블럭(11-15)을 접합하는 경우, 비아 접합 패드(30)의 높이에 의해 제1 내지 제5 세라믹 블럭들(11-15) 사이에 갭이 형성되는 것을 방지하기 위한 기능을 한다. 이를 위해, 탄성 접합층(40)은 서로 마주하는 세라믹 블럭들을 접합하고 보호하기 위해 접착성 및 탄성을 가지는 접합 물질을 비아 접합 패드(30)가 형성되지 않은 부분에 인쇄함으로써 형성될 수 있다. 이 경우, 접착성 및 탄성을 모두 가지는 접합 물질로는 에폭시 수지가 있을 수 있다. In this case, when the elastic bonding layer 40 bonds the first to fifth ceramic blocks 11-15, the first to fifth ceramic blocks 11-15 may be formed by the height of the via bonding pad 30. It serves to prevent a gap from forming. To this end, the elastic bonding layer 40 may be formed by printing a bonding material having adhesiveness and elasticity on a portion where the via bonding pad 30 is not formed in order to bond and protect the ceramic blocks facing each other. In this case, the bonding material having both adhesiveness and elasticity may be an epoxy resin.

한편, 탄성 접합층(40)은 세라믹 블럭 상에 비아 접합 패드(30)가 형성되고 난 후, 에폭시 수지를 인쇄하여 형성하는 방법 외에, 도 2f에서와 같이, 제1 내지 제5 세라믹 블럭들(11-15)을 접합한 후에 제1 내지 제5 세라믹 블럭들(11-15) 사이 에 형성된 갭을 통해 접합 물질을 주입하여 형성하는 방법을 이용할 수도 있다. Meanwhile, in addition to the method of printing an epoxy resin after the via bonding pad 30 is formed on the ceramic block, the elastic bonding layer 40 may include the first to fifth ceramic blocks (see FIG. 2F). After bonding 11-15, a method of injecting and forming a bonding material through a gap formed between the first to fifth ceramic blocks 11-15 may be used.

한편, 도 2f에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)를 접합하여 세라믹 기판을 형성한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 비아 접합 패드(30) 및 탄성 접합층(40)에 의해 접착되는 것으로, 웰딩(welding) 접합, 브레이징(brazing) 접합 및 솔더링(soldering) 접합 중 어느 하나의 접합 방법을 통해 이루어질 수 있다. 그러나, 이 중에서도 브레이징 접합 방법을 이용하는 것이 바람직하다. 구체적으로, 웰딩 접합 방법은 복수의 세라믹 블럭 접합 후, 각 세라믹 블럭 및 비아 전극에 변형을 발생시킬 수 있다. 또한, 솔더링 접합 방법은 다른 접합 방법들에 비해 접합 강도가 떨어진다. 따라서, 세라믹 블럭의 접합 과정에서, 세라믹 블럭 및 비아 전극의 손상이 없고, 접합의 고강도, 내고온성, 내부식성 및 세척성이 뛰어난 브레이징 접합 방법을 이용하는 것이 바람직하다. 이 경우, 브레이징 접합 방법은 약 300℃ 내외의 저온에서 이루어질 수 있다. Meanwhile, as shown in FIG. 2F, the first to fifth ceramic blocks 11-15 are bonded to form a ceramic substrate. In this case, the first to fifth ceramic blocks 11-15 are bonded by the via bonding pads 30 and the elastic bonding layer 40, and are welded, brazed and soldered. ) Can be made through any one of the joining method. However, it is preferable to use a brazing joining method among these. Specifically, in the welding bonding method, deformation of the ceramic blocks and the via electrode may be performed after the bonding of the plurality of ceramic blocks. In addition, the soldering joining method is inferior in joining strength to other joining methods. Therefore, in the bonding process of the ceramic block, it is preferable to use a brazing bonding method which is excellent in the strength, high temperature resistance, corrosion resistance, and washability of the bonding without damaging the ceramic block and the via electrode. In this case, the brazing bonding method may be performed at a low temperature of about 300 ° C.

한편, 제1 내지 제5 세라믹 블럭(11-15) 접합시, 비아 접합 패드(30) 및 탄성 접합층(40)은 제2 내지 제5 세라믹 블럭(12-15)의 일 면 상에서 하나의 층을 형성하게 된다. 이에 따라, 제1 내지 제5 세라믹 블럭(11-15) 중 서로 마주하는 면이 전체적으로 접합할 수 있게 되어, 서로 마주하는 세라믹 블럭들 간에 접합 강도가 증가하게 된다. Meanwhile, when bonding the first to fifth ceramic blocks 11-15, the via bonding pad 30 and the elastic bonding layer 40 are formed on one surface of the second to fifth ceramic blocks 12-15. Will form. Accordingly, the surfaces of the first to fifth ceramic blocks 11-15 that face each other may be bonded to each other, thereby increasing the bonding strength between the ceramic blocks that face each other.

또한, 제1 내지 제5 세라믹 블럭(11-15)은 각각 1.5㎜의 두께로 제조되어, 무수축 소성되는 것에 의해 비아 전극의 위치 변형이 감소된다. 이에 따라, 제1 내지 제5 세라믹 블럭(11-15)을 접합하여 형성된 세라믹 기판은 비아 전극의 위치 정 확도가 향상될 수 있게 된다.In addition, the first to fifth ceramic blocks 11-15 are each manufactured to have a thickness of 1.5 mm, so that the deformation of the via electrodes is reduced by non-shrink firing. Accordingly, the ceramic substrate formed by bonding the first to fifth ceramic blocks 11-15 may improve the position accuracy of the via electrode.

이 후, 도 2g에 도시된 바와 같이, 제1 세라믹 블럭(11) 상에 프로브 패드(50)를 형성한다. 이 경우, 비아 전극의 위치 정확도 향상에 따라, 상하 좌우로 일정 패턴을 갖는 복수의 프로브 패드(50)를 형성하는 경우, 프로브 패드(50) 영역 내에 비아 전극이 위치할 수 있게 된다. 이에 따라, 프로브 패드(50)와 비아 전극의 접속 불량을 감소시켜 세라믹 프로브 카드의 제조 수율을 증가시킬 수 있게 된다. Thereafter, as illustrated in FIG. 2G, the probe pad 50 is formed on the first ceramic block 11. In this case, when the plurality of probe pads 50 having a predetermined pattern is formed up, down, left, and right according to the positional accuracy of the via electrode, the via electrode may be positioned in the probe pad 50 area. Accordingly, poor connection between the probe pad 50 and the via electrode can be reduced, thereby increasing the manufacturing yield of the ceramic probe card.

다음, 도 2h에 도시된 바와 같이, 프로브 패드(50) 상에 테스트 탐침(60)을 형성하여 세라믹 프로브 카드(100)를 제조할 수 있게 된다. 이와 같은 방법으로 제조된 세라믹 프로브 카드(100)는 도 2h에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15), 제1 내지 제5 세라믹 블럭(11-15) 사이에 형성된 비아 접합 패드(30) 및 탄성 접합층(40), 제1 세라믹 블럭(11) 상에 위치한 프로브 패드(50) 및 테스트 탐침(60)을 포함하는 형태로 제조된다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15) 각각은 1.5㎜ 이하의 두께를 가지나, 이를 접합하여 형성된 세라믹 프로브 카드(100)는 5㎜ 이상의 두께를 가지게 된다. 이에 따라, 비아 전극의 위치 정확도가 향상되어 프로브 패드와의 접속 불량을 감소시킬 수 있으며, 면적이 넓고 두꺼운 세라믹 프로브 카드(100)를 제조할 수 있게 된다. Next, as illustrated in FIG. 2H, the ceramic probe card 100 may be manufactured by forming the test probe 60 on the probe pad 50. As shown in FIG. 2H, the ceramic probe card 100 manufactured by the method may include vias formed between the first to fifth ceramic blocks 11-15 and the first to fifth ceramic blocks 11 to 15. The bonding pad 30 and the elastic bonding layer 40, the probe pad 50 and the test probe 60 located on the first ceramic block 11 is formed in the form. In this case, each of the first to fifth ceramic blocks 11-15 has a thickness of 1.5 mm or less, but the ceramic probe card 100 formed by joining them has a thickness of 5 mm or more. Accordingly, the positional accuracy of the via electrode can be improved to reduce a poor connection with the probe pad, and the ceramic probe card 100 having a large area and a thickness can be manufactured.

도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 3a는 본 발명에 의해 제조된 세라믹 프로브 카드에 일반적으로 이용되는 프로브 패드를 형성한 도면이다. 도 3a를 참조하면, 세라믹 프로브 카드의 표층(11a)에는 프로브 패드(50)가 형성되어 있으며, 프로브 패드(50) 아래에는 비아 전극(11c)이 형성되어 있다. 이 경우, 비아 전극(11c)은 약 0.2~1.2㎜의 직경을 갖는 것으로, 0.4㎜의 직경을 갖는 프로브 패드(40) 영역 내에 위치한다. 이와 같이, 비아 전극(11c)의 위치 정확도 향상에 따라, 비아 전극(11c)은 프로브 패드(40) 영역을 벗어나지 않게 된다. 따라서, 세라믹 프로브 카드의 제조 수율이 증가된다. 3A and 3B are diagrams illustrating a probe pad forming surface of the ceramic probe card of the present invention. 3A is a view showing a probe pad generally used in the ceramic probe card manufactured by the present invention. Referring to FIG. 3A, a probe pad 50 is formed on the surface layer 11a of the ceramic probe card, and a via electrode 11c is formed under the probe pad 50. In this case, the via electrode 11c has a diameter of about 0.2 to 1.2 mm and is located in the region of the probe pad 40 having a diameter of 0.4 mm. As such, as the positional accuracy of the via electrode 11c is improved, the via electrode 11c does not leave the area of the probe pad 40. Thus, the production yield of the ceramic probe card is increased.

도 3b는 본 발명에 의해 제조된 세라믹 프로브 카드에 고집적도의 프로브 패드를 형성한 도면이다. 도 3b를 참조하면, 세라믹 프로브 카드의 표면에는 프로브 패드(220)가 형성되어 있으며, 도 3a에 도시된 프로브 패드(50)와 비교할 때, 프로브 패드(220)는 그 크기가 감소되었으며, 상하 좌우의 프로브 패드(220)와의 간격이 감소된 것을 알 수 있다. 즉, 프로브 패드(220)가 고집적화된 것을 알 수 있다. 이는, 비아 전극(210)의 위치 정확도 향상에 의한 것으로, 도 3a에 도시된 것보다 작은 크기를 갖는 프로브 패드(220)를 이용하더라도, 비아 전극(210)과 프로브 패드(220)의 접속이 용이해진다. 3B is a view in which a highly integrated probe pad is formed on a ceramic probe card manufactured by the present invention. Referring to FIG. 3B, the probe pad 220 is formed on the surface of the ceramic probe card. Compared with the probe pad 50 shown in FIG. 3A, the probe pad 220 is reduced in size, and is disposed up, down, left, and right. It can be seen that the distance from the probe pad 220 is reduced. That is, it can be seen that the probe pad 220 is highly integrated. This is due to improved positional accuracy of the via electrode 210. Even when the probe pad 220 having a smaller size than that shown in FIG. 3A is used, the via electrode 210 and the probe pad 220 can be easily connected. Become.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the above has been shown and described with respect to preferred embodiments of the invention, the invention is not limited to the specific embodiments described above, it is usually in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications may be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면, 1 is a view showing a probe pad forming surface of a conventional ceramic probe card,

도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면, 그리고, 2A to 2H are views for explaining a method of manufacturing a ceramic probe card according to an embodiment of the present invention, and

도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 3A and 3B are diagrams illustrating a probe pad forming surface of the ceramic probe card of the present invention.

Claims (10)

비아 전극을 포함하는 세라믹 그린시트를 적어도 하나 이상 적층한 세라믹 블럭을 복수 개 마련하는 단계;Providing a plurality of ceramic blocks including at least one ceramic green sheet including via electrodes; 상기 복수의 세라믹 블럭을 소성하는 단계;Firing the plurality of ceramic blocks; 상기 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계; Matching via electrode positions between the fired plurality of ceramic blocks; 상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 어느 일 면에 위치한 비아 전극 상에 비아 접합 패드를 형성하는 단계; Forming a via bond pad on a via electrode positioned on one surface of the ceramic block facing each other among the plurality of ceramic blocks; 상기 비아 접합 패드가 형성된 세라믹 블럭 중 상기 비아 접합 패드가 형성되지 않은 부분에 탄성 접합층을 형성하는 단계; Forming an elastic bonding layer on a portion of the ceramic block on which the via bonding pad is formed, on which the via bonding pad is not formed; 상기 복수의 세라믹 블럭을 접합하는 단계;Bonding the plurality of ceramic blocks; 상기 접합된 복수의 세라믹 블럭 중 최표층에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계; 및, Forming a probe pad on a via electrode exposed to an outermost layer of the plurality of bonded ceramic blocks; And, 상기 프로브 패드 상에 프로브 탐침을 형성하는 단계;를 포함하는 세라믹 프로브 카드의 제조 방법. Forming a probe probe on the probe pad; Method of manufacturing a ceramic probe card comprising. 제1항에 있어서, The method of claim 1, 상기 복수의 세라믹 블럭을 소성하는 단계는, Firing the plurality of ceramic blocks, 상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계;Forming a restraining layer on both sides of each of the plurality of ceramic blocks that is not baked at the firing temperatures of the plurality of ceramic blocks; 상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계; 및,Individually firing a plurality of ceramic blocks on which the constraint layer is formed; And, 상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계;를 포함하는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.Removing the restriction layer on the fired plurality of ceramic blocks. 제1항에 있어서, The method of claim 1, 상기 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 갖는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법. Wherein each of the plurality of ceramic blocks has a thickness of 1.5 mm or less. 제1항에 있어서,The method of claim 1, 상기 복수의 세라믹 블럭을 접합하는 단계는, Joining the plurality of ceramic blocks, 웰딩(welding) 접합 방법, 브레이징(brazing) 접합 방법 및 솔더링(soldering) 접합 방법 중 어느 하나를 이용하여 수행되는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법. A method of manufacturing a ceramic probe card, characterized in that performed using any one of a welding bonding method, a brazing bonding method, and a soldering bonding method. 제1항에 있어서,The method of claim 1, 상기 비아 접합 패드는, Au-Sn을 포함하는 것을 특징으로 하는 세라믹 프로브 카드의 제조 방법.The via bonding pad includes Au-Sn. 제1항에 있어서, The method of claim 1, 상기 탄성 접합층은, 에폭시 수지를 포함하는 것을 특징으로 하는 세라믹 프 로브 카드의 제조 방법.The elastic bonding layer comprises an epoxy resin, the manufacturing method of a ceramic probe card. 비아 전극을 포함하는 세라믹 그린시트를 적어도 하나 이상 포함하는 복수의 세라믹 블럭, 상기 복수의 세라믹 블럭들 사이에 형성되며 서로 마주하는 세라믹 블럭의 비아 전극에 형성된 비아 접합 패드 및 상기 복수의 세라믹 블럭들 사이에 형성되며 상기 비아 접합 패드가 형성되지 않은 부분에 형성된 탄성 접합층을 포함하는 세라믹 기판;A plurality of ceramic blocks including at least one ceramic green sheet including a via electrode, a via bonding pad formed between the plurality of ceramic blocks and via electrodes of the ceramic blocks facing each other, and the plurality of ceramic blocks A ceramic substrate formed on the ceramic substrate, the ceramic substrate including an elastic bonding layer formed on a portion where the via bonding pad is not formed; 상기 세라믹 기판의 최표층 비아 전극에 접촉하며, 일정 간격으로 형성된 프로브 패드; 및,Probe pads contacting the outermost layer via electrodes of the ceramic substrate and formed at regular intervals; And, 상기 프로브 패드 상에 형성된 프로브 탐침;을 포함하는 세라믹 프로브 카드. And a probe probe formed on the probe pad. 제7항에 있어서,The method of claim 7, wherein 상기 세라믹 기판에 포함된 상기 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 갖는 것을 특징으로 하는 세라믹 프로브 카드.And each of the plurality of ceramic blocks included in the ceramic substrate has a thickness of 1.5 mm or less. 제7항에 있어서,The method of claim 7, wherein 상기 비아 접합 패드는, Au-Sn을 포함하는 것을 특징으로 하는 세라믹 프로브 카드.The via bonding pad includes Au-Sn. 제7항에 있어서,The method of claim 7, wherein 상기 탄성 접합층은, 에폭시 수지를 포함하는 것을 특징으로 하는 세라믹 프로브 카드.The elastic bonding layer, the ceramic probe card, characterized in that containing an epoxy resin.
KR1020080076532A 2008-08-05 2008-08-05 Ceramic probe card and manufacturing method thereof KR100997986B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076532A KR100997986B1 (en) 2008-08-05 2008-08-05 Ceramic probe card and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076532A KR100997986B1 (en) 2008-08-05 2008-08-05 Ceramic probe card and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100016886A true KR20100016886A (en) 2010-02-16
KR100997986B1 KR100997986B1 (en) 2010-12-03

Family

ID=42088690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076532A KR100997986B1 (en) 2008-08-05 2008-08-05 Ceramic probe card and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100997986B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102095208B1 (en) * 2018-11-21 2020-03-31 (주)샘씨엔에스 Multi-layer ceramic substrate and method of manufacturing the same for semiconductor test

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034828A (en) * 2006-06-30 2008-02-14 Ngk Spark Plug Co Ltd Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102095208B1 (en) * 2018-11-21 2020-03-31 (주)샘씨엔에스 Multi-layer ceramic substrate and method of manufacturing the same for semiconductor test

Also Published As

Publication number Publication date
KR100997986B1 (en) 2010-12-03

Similar Documents

Publication Publication Date Title
KR101004843B1 (en) Ceramic multi-layer circuit substrate and manufacturing method thereof
US7180315B2 (en) Substrate with patterned conductive layer
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
KR20140086375A (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
US20160313393A1 (en) Multilayer circuit board and tester including the same
KR20130037451A (en) Probe card and manufacturing method threrof
KR101018257B1 (en) Ceramic probe card and manufacturing method thereof
JP2010054496A (en) Probe card and its manufacturing method
KR100596522B1 (en) Method for manufacturing an electronic circuit device and electronic circuit device
KR100997986B1 (en) Ceramic probe card and manufacturing method thereof
JPWO2017057542A1 (en) Laminated wiring board for probe card and probe card having the same
JPWO2017188253A1 (en) Electronic component mounting substrate, electronic device and electronic module
JP6835540B2 (en) Ceramic wiring board, probe board and probe card
KR101046066B1 (en) Manufacturing method of ceramic probe card
KR100946144B1 (en) Method for Manufacturing of Ceramic Probe Board
KR101101574B1 (en) Ceramic substrate and manufacturing method thereof
JP4613410B2 (en) Manufacturing method of ceramic circuit board
JP2002289657A (en) Probe card
JP2955736B2 (en) Multilayer ceramic package for semiconductor device
TWI754537B (en) Space transformer, probe card, and manufacturing methods thereof
JP7237474B2 (en) Ceramic wiring board and probe board
KR100531424B1 (en) substrate for semiconductor package
KR20160140245A (en) Probe Substrate and Manufacturing Method Thereof
JPH0761871A (en) Structure for joining external metal terminal to ceramic substrate
JP4549156B2 (en) Multiple wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9