KR20100013570A - Manufacturing method for semi-polished wafer and evaluation method using the same - Google Patents

Manufacturing method for semi-polished wafer and evaluation method using the same Download PDF

Info

Publication number
KR20100013570A
KR20100013570A KR1020080075149A KR20080075149A KR20100013570A KR 20100013570 A KR20100013570 A KR 20100013570A KR 1020080075149 A KR1020080075149 A KR 1020080075149A KR 20080075149 A KR20080075149 A KR 20080075149A KR 20100013570 A KR20100013570 A KR 20100013570A
Authority
KR
South Korea
Prior art keywords
wafer
mirror
pseudo
semi
manufacturing
Prior art date
Application number
KR1020080075149A
Other languages
Korean (ko)
Inventor
김장섭
김영훈
박태진
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080075149A priority Critical patent/KR20100013570A/en
Publication of KR20100013570A publication Critical patent/KR20100013570A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: A manufacturing method for a semi-polished wafer and an evaluation method using the same are provided to reduce a process time and costs by applying a conventional method to a method of processing semi-polished wafer. CONSTITUTION: In a manufacturing method for a semi-polished wafer and an evaluation method using the same, a semi-polished wafer is proved(S1). A slug wafer is etched by etching solution(S2). A semi-polished wafer is cleaned(S3). The semi-polished wafer is etched by SC-1(standard cleaning 1 solution) and the surface of the wafer is improved(S4). The surface of improved semi-polished wafer is cleaned(S5). The surface defect of the semi-polished wafer is analyzed(S6).

Description

유사경면 웨이퍼의 제조방법 및 이를 이용한 결정결함 분석방법{MANUFACTURING METHOD FOR SEMI-POLISHED WAFER AND EVALUATION METHOD USING THE SAME}MANUFACTURING METHOD FOR SEMI-POLISHED WAFER AND EVALUATION METHOD USING THE SAME

본 발명은 유사경면 웨이퍼의 제조방법 및 이를 이용한 결정결함 분석방법 에 관한 것으로서, 보다 자세히는 경면 웨이퍼가 아닌, 반가공 상태인 비경면 웨이퍼를 결정결함 분석을 위한 유사경면 웨이퍼를 제공하는 방법에 관한 것이며, 또한, 본 발명은 유사경면 웨이퍼를 결정결함을 분석하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a pseudo-mirror wafer and a crystal defect analysis method using the same, and more particularly, to a method for providing a pseudo-mirror wafer for crystal defect analysis of a non-mirror wafer in a semi-processed state, rather than a mirror wafer. The present invention also relates to a method for analyzing crystal defects of pseudomirror wafers.

반도체 웨이퍼의 품질은 결정성장 등 웨이퍼 생산의 전공정을 통하여 얼마나 결함이 발생하는가에 좌우되며, 이러한 결함중에서 실리콘 잉곳성장 중 발생하는 결정결함(crystal defect)에 의하여 크게 좌우된다.The quality of a semiconductor wafer depends on how much defects occur through the entire process of wafer production, such as crystal growth, and greatly depends on crystal defects occurring during silicon ingot growth.

간단히 웨이퍼의 생산공정을 설명하면, 웨이퍼는 쿼차이드(Quartzite) 등의 원료물질을 다단계의 정제과정을 통하여 다결정 실리콘으로 형성시킨 후, 초크랄스키(Czochralski; CZ)법 등의 방법을 사용하여 단결정 잉곳(ingot)으로 결정성장시킨다. 이어서, 단결정 잉곳이 성장후에는, 일련의 복잡한 형상화공정과 폴리싱 공정등을 수행하여 반도체 소자의 제조에 적당한 웨이퍼를 형성한다. Briefly describing the production process of the wafer, the wafer is formed of polycrystalline silicon through a multi-step purification process such as quartzite, and then using a method such as Czochralski (CZ) method. Crystal growth is carried out in a single crystal ingot. Subsequently, after the growth of the single crystal ingot, a series of complex shaping steps, polishing steps, and the like are performed to form a wafer suitable for manufacturing a semiconductor device.

이러한 제작과정 중에서, 먼지 등의 외부 오염원(contamination)은 식각 또는 세정공정에 의하여 쉽게 제거되지만, 성장된 단결정내에 존재하는 D-디펙트, 산소석출물, 적층결함, 금속석출물 등의 결정결함(crystal defect)은 주로 단결정 성장과정 중에 발생하는 것으로서 세정공정에 의해서 제거되지 않는다.In this manufacturing process, external contamination such as dust is easily removed by an etching or cleaning process, but crystal defects such as D-defects, oxygen precipitates, lamination defects, and metal precipitates present in the grown single crystals. ) Is mainly generated during single crystal growth and is not removed by the cleaning process.

특히, 웨이퍼의 표면결함(surface defect)으로서 마이크로피드(micropit)로 알려진 COP(Crystal Oriented Particle)나 디-디펙트(D-Defect)는 종래의 일반적인 세정공정에 의해 제거되지 않으며, 웨이퍼의 제작과정에서 그 발생을 억제시켜야 한다. 이러한 COP나 디-디펙트는 반도체 웨이퍼상에 소자를 구현하는 과정에서도 계속 영향을 미침으로써 소자의 수율이나 신뢰성을 저하시키는 요인이 된다.In particular, crystal oriented particles (COPs) or de-defects (COPs), known as micropits as surface defects of wafers, are not removed by conventional cleaning processes. Should suppress its occurrence. Such COP or de-defect continues to influence the process of implementing a device on a semiconductor wafer, thereby degrading device yield and reliability.

따라서, 웨이퍼상에 소자를 구현하기 전에, 이들 결함의 정확한 분포, 밀도 및 모폴로지를 확인하는 것은 소자의 수율관리 측면에서 매우 중요한 이슈가 되고 있다.Therefore, confirming the correct distribution, density and morphology of these defects before implementing the device on the wafer has become a very important issue in terms of device yield management.

종래에는 베어(bare) 웨이퍼의 표면 결정결함을 분석하기 위하여 게이트 산화물의 양호도(GOI: gate oxide integrity, 이하, GOI라 한다), 구리 데코레이션, SC-1(standard cleaning 1 solution) 세정법 등이 활용되고 있다.Conventionally, gate oxide integrity (GOI), copper decoration, and SC-1 (standard cleaning 1 solution) cleaning method are used to analyze surface crystal defects of bare wafers. It is becoming.

상세하게는, 상기 GOI 방법은, 검출 대상 웨이퍼 상에 일정 두께의 산화막을 포함한 MOS(metal-oxide-silicon) 구조를 형성하고, 상기 대상 웨이퍼에 전압을 인가하였을 때, 다른 부분에 비해 갑자기 전류의 세기가 증가하는(즉, 항복되는) 위치를 검출하여 매핑(mapping)하는 방법이다. 여기서, 상기 결과 맵 상에서 상기 대상 웨이퍼에서 결정 결함 위치를 확인할 수 있다.In detail, the GOI method forms a metal-oxide-silicon (MOS) structure including an oxide film having a predetermined thickness on a wafer to be detected, and when a voltage is applied to the wafer, the current suddenly becomes lower than that of other parts. It is a method of detecting and mapping the position where the intensity increases (ie, yielding). Here, the position of the crystal defect in the target wafer can be confirmed on the result map.

그러나, 상기 GOI 방법의 경우, 결함 검출을 하기 위해 MOS 구조를 형성해야 하는데 따른 비용과 시간이 증가하는 문제점이 있다. 또한, 결정 결함 이외의 다른 오염원이나 원인에 의해 항복 현상(breakdown)이 일어날 수 있어서, 상기 GOI 결과 맵 상에서 결정 결함과 다른 원인에 의한 것을 구분하기가 어려운 문제점이 있다. 또한, 상기 결과 맵 상에서 나타난 위치에 대해 정확한 위치를 찾기 위해서는 다른 검사 장비를 이용해야 한다는 문제점이 있다.However, in the GOI method, there is a problem in that the cost and time required to form a MOS structure in order to detect a defect increase. In addition, breakdown may occur due to contamination sources or causes other than crystal defects, which makes it difficult to distinguish between crystal defects and other causes on the GOI result map. In addition, there is a problem that other inspection equipment must be used to find the exact position with respect to the position indicated on the result map.

상기 구리 데코레이션(Cu decoration) 방법 또는 DSOD(direct surface oxide defect) 방법은 대상 웨이퍼 상에 열산화막을 형성하고, 구리 이온이 용해되어 있는 전해액 속에 상기 대상 웨이퍼를 침지시키고 전압을 인가하여 상기 대상 웨이퍼 상에 구리 이온을 석출하는 방법이다. 상기 대상 웨이퍼의 결정 결함 위치에 구리 이온이 석출되므로 육안으로 상기 대상 웨이퍼의 결함의 모폴로지와 분포를 확인할 수 있다.The copper decoration method or direct surface oxide defect (DSOD) method forms a thermal oxide film on a target wafer, immerses the target wafer in an electrolyte in which copper ions are dissolved, and applies a voltage to the target wafer. It is a method of depositing copper ions. Since copper ions are deposited at crystal defect positions of the target wafer, the morphology and distribution of defects of the target wafer can be visually confirmed.

그러나, 상기 구리 데코레이션 방법의 경우, 상기 대상 웨이퍼 상에 열산화막을 형성해야 하므로, 시간이 증가하는 문제점이 있다. 또한, 석출된 구리 이온의 크기가 육안으로 관찰하기에 충분히 크지 않은 경우, 다른 결함 검출 장비를 이용하여 결함의 분포와 모폴로지를 확인해야 하는 번거로움이 있다. 특히, 상기 대상 웨이퍼 상에 형성된 열산화막의 두께가 균일하지 않거나, 너무 얇거나 두꺼운 경우, 실제 결함이 아닌 위치에도 구리 이온이 석출될 수 있어서, 검출 결과의 정확성과 신뢰도가 저하될 뿐만 아니라, 웨이퍼 표면의 상태(particle, scratch, pit)에 의해 노이즈 성분이 결정 결함으로 오인되는 문제점이 있다.However, in the copper decoration method, since a thermal oxide film must be formed on the target wafer, there is a problem in that time is increased. In addition, when the size of the deposited copper ions is not large enough to be visually observed, it is troublesome to check the distribution and morphology of the defect using other defect detection equipment. In particular, when the thickness of the thermal oxide film formed on the target wafer is not uniform or too thin or too thick, copper ions may be precipitated even at positions which are not actual defects, thereby reducing the accuracy and reliability of the detection result, as well as the wafer. There is a problem that the noise component is mistaken as a crystal defect due to the surface (particle, scratch, pit).

이보다 더 큰 문제로는, 구리 데코레이션 방법의 경우, 폴리싱 공정을 거친 경면 웨이퍼를 사용하여야 하기 때문에, 웨이퍼의 제조과정의 최종단계인 폴리싱과 최종 세정을 거친 이후에 평가가 되는 문제점이 있다.The larger problem is that in the case of the copper decoration method, since the mirrored wafer must be used after the polishing process, it is evaluated after the polishing and the final cleaning, which are the final stages of the wafer manufacturing process.

상기 SC-1 세정법은 대상 웨이퍼를 SC-1 용액으로 처리함으로써, 상기 대상 웨이퍼의 결정 결함을 식각하여 그 크기를 확장시키고 관찰하는 방법이나, 구리 데코레이션과 같이 파티클 검출기를 사용해야 하기 때문에 폴리싱 이후의 경면 웨이퍼에서 평가가 되므로, 제조과정에서 평가할 수 없다는 문제점이 있다. 덧붙여서, 상기 SC-1 세정법의 경우, 상기 대상 웨이퍼를 SC-1 용액으로 처리할 때, 상기 결정 결함의 크기를 확대시키는 데 따른 비용과 시간이 소요된다. 또한, 상기 SC-1 처리 후 광학 현미경 등을 통해서 관찰하게 되는데, 상기 대상 웨이퍼에 대해 국소적으로 결함을 검출하게 되므로, 결정 결함의 분포와 밀도를 정확히 파악하기가 어려운 문제점이 있다. 더불어, 결정 결함을 검출하는 데 많은 시간이 소요되며, 검출 결과가 작업자에 대한 의존성이 커서 결함 검출 결과의 정확성과 신뢰도가 저하되는 문제점이 있다.In the SC-1 cleaning method, the target wafer is treated with the SC-1 solution to etch the crystal defects of the target wafer to expand and observe the size of the crystal defects, or the mirror surface after polishing because a particle detector must be used, such as copper decoration. Since it is evaluated on the wafer, there is a problem that cannot be evaluated in the manufacturing process. In addition, in the case of the SC-1 cleaning method, when the target wafer is treated with the SC-1 solution, cost and time are required to enlarge the size of the crystal defect. In addition, after the SC-1 treatment, it is observed through an optical microscope. Since defects are detected locally on the target wafer, it is difficult to accurately determine the distribution and density of crystal defects. In addition, it takes a long time to detect a crystal defect, there is a problem that the accuracy and reliability of the defect detection result is lowered because the detection result is dependent on the operator.

따라서, 슬러그(slug), 즉 비경면상태의 웨이퍼에서 구리 데코레이션 혹은 SC-1 세정법 등을 이용하여 결정결함을 분석할 수 있는 방법에 대한 연구가 시급한 실정이라 하겠다.Therefore, it is urgent to study how to analyze crystal defects in slugs, that is, non-mirror wafers, using copper decoration or SC-1 cleaning.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 반가공상태인 비경면 웨이퍼를 결정결함 분석을 위한 유사경면 웨이퍼를 제공하는 방법을 제시하는 것을 목적으로 한다.An object of the present invention is to provide a method for providing a pseudo-mirror wafer for crystal defect analysis of a non-mirror wafer in a semi-processed state.

또한, 유사경면 웨이퍼를 이용하여, 기존 경면가공 후의 분석법을 유사경면 웨이퍼상에 적용함으로써, 경면가공까지의 공정 시간과 비용을 단축할 수 있는 결정결함 분석방법을 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a crystal defect analysis method that can reduce the processing time and cost up to mirror processing by applying an existing method after mirror processing to a mirror mirror wafer using a mirror mirror wafer.

또한, 레이져 등을 이용한 표면결함 분석장치를 사용하지 않고, 저가이면서도 비교적 정확한 결정결함 분석방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a low cost and relatively accurate crystal defect analysis method without using a surface defect analysis apparatus using a laser or the like.

상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 본 발명의 유사경면 웨이퍼의 제조방법은 비경면 상태의 웨이퍼(slug wafer)를 제공하는 단계, 상기 웨이퍼를 식각액으로 식각하여 유사 경면 웨이퍼를 형성하는 단계, 및 상기 유사경면 웨이퍼를 SC-1으로 식각하여 표면을 개선하는 단계를 포함한다.According to embodiments of the present invention for achieving the above object of the present invention, the method for manufacturing a pseudo-mirror wafer of the present invention comprises the steps of providing a wafer in a non-mirror state, by etching the wafer with an etchant Forming a pseudo-mirror wafer, and etching the pseudo-mirror wafer with SC-1 to improve the surface.

상기 식각액은 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액인 것이 좋으며, 상기 SC-1은 NH4OH, H2O2, H2O가 1:1:5의 비율로 구성된 것이 바람직하다. 상기 유사경면 웨이퍼를 형성한 후에 세정하는 단계를 더 포함하거나, 상기 표면을 개선하는 단계 후에 세정하는 단계를 더 포함할 수 있다. 아울러, 상기 표면을 개선하 는 단계는 60 내지 75도에서 30분 이상 실시하는 것이 바람직하다.The etchant is preferably a mixture of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH), the SC-1 is NH 4 OH, H 2 O 2 , H 2 O of 1: 1: 5 It is preferred to consist of ratios. The method may further include the step of cleaning after forming the pseudo-mirror wafer, or the step of cleaning after the step of improving the surface. In addition, the step of improving the surface is preferably carried out for 30 minutes or more at 60 to 75 degrees.

본 발명에 따른 웨이퍼의 결정결함 분석방법은 비경면 상태의 웨이퍼(slug wafer)를 제공하는 단계, 상기 웨이퍼를 식각액으로 식각하여 유사 경면 웨이퍼를 형성하는 단계, 상기 유사경면 웨이퍼를 SC-1으로 식각하여 표면을 개선하는 단계, 및 상기 유사경면 웨이퍼의 표면결함을 분석하는 단계를 포함한다.According to the present invention, there is provided a method for analyzing defects in a wafer, the method comprising: providing a wafer in a non-mirror state, etching the wafer with an etchant to form a pseudo-mirror wafer, and etching the pseudo-mirror wafer with SC-1 Thereby improving the surface, and analyzing the surface defects of the pseudomirror wafer.

이에 따라, 이러한 유사경면 웨이퍼 상의 평가는, 비경면 웨이퍼 상에서의 결함분석을 통해 경면 가공까지의 고가의 경면 가공 장비의 공정비용과 공정 소요시간을 단축할 수 있는 이점이 있으며, 레이저 등을 이용한 표면결함 분석장치를 사용하지 않고 결정결함 측정이 가능한 효과가 있다.Accordingly, the evaluation on the mirror-like wafer has the advantage of reducing the process cost and the time required for expensive mirror processing equipment until mirror processing through defect analysis on non-mirror wafers, and using a surface such as a laser. It is possible to measure crystal defects without using a defect analyzer.

본 발명에 따르면, 반가공상태인 비경면 웨이퍼를 결정결함 분석을 위한 유사경면 웨이퍼를 제공하는 방법을 제시하는 효과가 있다.According to the present invention, there is an effect of providing a method for providing a pseudo-mirror wafer for the crystal defect analysis of the semi-finished non-mirror wafer.

또한, 유사경면 웨이퍼를 이용하여, 기존 경면가공 후의 분석법을 유사경면 웨이퍼상에 적용함으로써, 경면가공까지의 공정 시간과 비용을 단축할 수 있는 효과가 있다.In addition, by using a conventional mirror surface wafer, by applying an existing method after mirror processing on the mirror surface wafer, there is an effect that can reduce the process time and cost to mirror processing.

또한, 레이져 등을 이용한 표면결함 분석장치를 사용하지 않고, 저가이면서도 비교적 정확한 결정결함 분석방법을 제공하는 효과가 있다.In addition, there is an effect of providing a low cost and relatively accurate crystal defect analysis method without using a surface defect analysis apparatus using a laser or the like.

첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 또한 본 발명 은 반도체 웨이퍼를 실시예로 들고 있으나, 이에 한정되는 것은 아니며 솔라셀 등 유사한 기술분야에도 적용될 수 있음을 분명히 한다.Although the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, the present invention is not limited or restricted by the embodiments. In addition, the present invention has a semiconductor wafer as an embodiment, but is not limited to this, it is apparent that the present invention can be applied to similar technical fields such as solar cells.

도 1은 본 발명에 따른 결정결함 분석방법을 도시한 순서도이다. 이에 따라, 설명하기로 한다.1 is a flowchart illustrating a method for analyzing defects according to the present invention. Accordingly, it will be described.

먼저, 비경면 웨이퍼(slug wafer)를 제공한다(S1). 슬라이싱(slicing), 랩핑(lapping), 글라인딩(grinding) 가공 중의 비경면 웨이퍼를 준비한다. DSOD(Direct Surface Oxide Decoration)법을 이용한 결함평가를 위해서는 글라인딩 후의 비경면 웨이퍼가 바람직하다.First, a non-mirror wafer (slug wafer) is provided (S1). A non-mirror wafer is prepared during slicing, lapping, grinding. The non-mirror wafer after grinding is preferable for defect evaluation using the DSOD (Direct Surface Oxide Decoration) method.

다음, 비경면 웨이퍼를 식각액으로 식각한다(S2). 본 실시예에서는 식각액으로 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액을 사용하였지만, 이에 한정되는 것은 아니다. 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액을 이용하여 30분간 식각을 실시한다. 이때, 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액의 역할은 비경면 웨이퍼를 유사 경면화로 가공하는 과정이다. 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액의 함량은 각 9.8%, 19.6%, 43%의 혼합액을 사용하였으며, 혼합액의 비율과 식각 시간 및 두께는 환경조건에 따라 달라질 수 있다. 본 실시예에서는 유사경면 최적의 두께 및 식각하고자 하는 비경면 웨이퍼의 투입수량에 의한 반응차를 고려하여 30분정도 식각을 수행하는 것으로 하였다.Next, the non-mirror wafer is etched with an etchant (S2). In the present embodiment, a mixed solution of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH) was used as an etching solution, but is not limited thereto. Etch for 30 minutes using a mixture of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH). At this time, the role of the mixed solution of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH) is to process the non-mirror wafer to pseudo mirroring. The mixed solution of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH) was used as 9.8%, 19.6%, and 43% of the mixed solution, respectively. Can vary. In this embodiment, the etching is performed for about 30 minutes in consideration of the optimum thickness of the pseudo mirror surface and the reaction difference caused by the amount of the non-mirror wafer to be etched.

도 2는 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액으로 식각한 이후의 웨이퍼 표면을 확대 도시한 것이며, 도 3은 파장별 PSD(Power Spectral Density)를 도시한 것이다. 여기서 알 수 있는 바와 같이, 경면화를 이룰 수 있으나, 표면조도는 넓은 영역대에서 큰 굴곡을 가지고 있는 것을 확인할 수 있다. 다만, 작은 영역대에서는 경면 웨이퍼와 유사함을 확인할 수 있다.FIG. 2 is an enlarged view of a wafer surface after etching with a mixture of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH), and FIG. 3 shows Power Spectral Density (PSD) by wavelength. . As can be seen here, it is possible to achieve a mirror surface, it can be seen that the surface roughness has a large curvature in a wide area. However, it can be confirmed that similar to the mirror wafer in the small area band.

다음, 불산(HF)-질산(HNO3)-초산(CH3COOH), 불산 용액으로 자연산화막의 반복 식각 혹은 열산화 후 산화막 식각이 이용될 수 있다(S3). 더불어서, 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액의 식각 후에는 세정이 필요에 따라 실시될 수 있으나, 본 실시예 에서는 별도의 세정을 하지는 않았다.Next, hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH) and hydrofluoric acid solution may be used to repeatedly etch or oxidize the oxide film after thermal oxidation (S3). In addition, after etching of the mixed solution of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH) may be carried out as needed, but in the present embodiment did not separately wash.

다음, 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액으로 유사 경면화 가공 후의 표면 거칠기와 얼룩을 개선하기 위하여, SC-1 식각을 실시한다(S4). 이는 식각액의 증기(Fume) 혹은 식각액에서 대상 시편을 꺼내는 동안 시편에 잔존하여 흘러내리는 식각액에 의한 데미지층을 완화시키기 위하여 식각액에서 린스(초순수 DI)액에 반송되는 시간을 최소화 하여야 하는 것이 바람직하며 SC-1 식각은 유사 경면화 웨이퍼의 표면 거칠기와 요망하는 식각 두께에 따라 조성을 바꿀 수 있으나, NH4OH, H2O2, H2O가 1:1:5의 비율이 적당하며, 식각 반응 조절을 위해 온도와 시간을 달리 할 수 있으나, 60 내지 75도가 적당하다.Next, in order to improve the surface roughness and stain after the pseudo-mirror treatment with a mixture of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH), SC-1 etching is performed (S4). It is desirable to minimize the time taken from the etchant to the rinse (ultra pure DI) solution in order to alleviate the damage layer caused by the etchant remaining on the specimen while removing the target specimen from the etchant fume or the etchant. -1 etch can change the composition according to the surface roughness of the pseudo-mirror wafer and the desired etching thickness, but the ratio of NH 4 OH, H 2 O 2 , H 2 O is 1: 1: 5, and the etching reaction is controlled. The temperature and time may be different for this, but 60 to 75 degrees is suitable.

다음, SC-1 식각이 종료된 후에는 세정을 실시할 수 있다(S5).Next, after the etching of the SC-1 is completed, washing may be performed (S5).

다음, 경면 웨이퍼와 같은 방식으로 결정결함 분석을 실시한다(S6). 구리 데코레이션 혹은 DSOD(Direct Surface Oxide Decoration)법을 이용하여 분석을 수행하게 되며, 그 방법은 경면 웨이퍼를 분석하는 방법과 동일하므로, 자세한 설명은 생략한다.Next, crystal defect analysis is performed in the same manner as a mirror surface wafer (S6). Analysis is performed using copper decoration or direct surface oxide decoration (DSOD) method, and the method is the same as that of analyzing a mirror wafer, and thus detailed description thereof will be omitted.

경면 웨이퍼(polished wafer)에서 결정 결함을 평가한 MAGICS 결과를 도 4에 도시하였으며, 도 5는 본 발명에 따른 유사경면 웨이퍼를 제작한 후에 구리 데코레이션법으로 평가된 결과를 도시한 것이다. 이에서 알 수 있는 바와 같이, 기존에는 경면가공 후의 분석법을 반가공 상태인 비경면 웨이퍼 상태에서 유사경면 웨이퍼를 제작한 후에 결정결함 분석을 가능하게 하는 효과가 있다.The MAGICS result of evaluating crystal defects in a mirrored wafer is shown in FIG. 4, and FIG. 5 shows the result of evaluation by a copper decoration method after fabricating a pseudomirror wafer according to the present invention. As can be seen from this, conventionally, the analysis method after mirror processing has an effect of enabling crystal defect analysis after preparing a mirror surface wafer in a non-mirror wafer state in a semi-processed state.

또한, 본 발명은 유사경면 웨이퍼를 제작하는 방법을 제공하는데, 이는 전술한 바와 같이, 불산-질산-초산 혼합액을 이용하여 식각하고, SC-1 식각을 통해 구현된다. 이러한 유사경면 웨이퍼 상의 평가는, 비경면 웨이퍼 상에서의 결함분석을 통해 경면 가공까지의 고가의 경면 가공 장비의 공정비용과 공정 소요시간을 단축할 수 있는 이점이 있으며, 레이저 등을 이용한 표면결함 분석장치를 사용하지 않고 결정결함 측정이 가능한 효과가 있다.In addition, the present invention provides a method for manufacturing a pseudo-mirror wafer, which is etched using a hydrofluoric acid-nitric acid-acetic acid mixture as described above, and is implemented through SC-1 etching. The evaluation on the mirror-like wafer has the advantage of reducing the process cost and processing time of expensive mirror processing equipment until mirror processing through defect analysis on non-mirror wafers, and surface defect analysis apparatus using a laser or the like. It is possible to measure crystal defects without using.

도 6및 7, 8은 본 발명과 종래의 기술을 비교하여 도시한 것이다. 도 6 및 7은 웨이퍼 표면의 프로파일을 확대하여 도시한 것으로서, 도 6은 양면연삭(double side grinding)한 웨이퍼로서, 종래 기술에 따른 웨이퍼라 할 수 있고, 도 7은 본 발명에 따른 유사경면 방법으로 제작된 웨이퍼이이다. 이를 이용하여 보다 자세한 분석을 위하여 도 8을 검토해보면, 여기서, 'bright etch'라 함은 본 발명에 따른 유사경면 방법으로 제작된 웨이퍼이며, 'DSG'는 양면연삭(double side grinding)한 웨이퍼로서, 종래 기술에 따른 웨이퍼라 할 수 있다. 그래프의 좌측은 높낮이의 실효값(Root mean square)을 10-10m 단위로 표시한 것이고, 그래프의 우측은 Rpv(peak to valley) 10-10m 값을 단위로 표시한 것이다. 도 8에서 도시된 바와 같이, 모두 양호하게 개선된 것을 알 수 있다.6 and 7, 8 show a comparison between the present invention and the prior art. 6 and 7 are enlarged views of the profile of the wafer surface, Figure 6 is a double side grinding (double side grinding), the wafer according to the prior art, Figure 7 is a mirror mirror method according to the present invention The wafer is made by. Referring to Figure 8 for a more detailed analysis using this, here, 'bright etch' is a wafer manufactured by a pseudo mirror method according to the present invention, 'DSG' is a double side grinding wafer (double side grinding) It may be referred to as a wafer according to the prior art. The left side of the graph displays the root mean square in units of 10-10 m, and the right side of the graph displays the units of Rpv (peak to valley) 10 -10 m. As shown in FIG. 8, it can be seen that all is well improved.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1은 본 발명에 따른 결정결함 분석방법을 도시한 순서도이다.1 is a flowchart illustrating a method for analyzing defects according to the present invention.

도 2는 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액으로 식각한 이후의 웨이퍼 표면을 확대 도시한 것이다.2 is an enlarged view of the wafer surface after etching with a mixture of hydrofluoric acid (HF) -nitric acid (HNO 3 ) -acetic acid (CH 3 COOH).

도 3은 파장별 PSD(Power Spectral Density)를 도시한 것이다.3 illustrates power spectral density (PSD) for each wavelength.

도 4는 경면 웨이퍼(polished wafer)에서 결정 결함을 평가한 MAGICS 결과이다.4 is a MAGICS result of evaluating crystal defects in a mirrored wafer.

도 5는 본 발명에 따른 유사경면 웨이퍼를 제작한 후에 구리 데코레이션법으로 평가된 결과를 도시한 것이다.Figure 5 shows the results evaluated by the copper decoration method after fabricating a pseudo-mirror wafer according to the present invention.

도 6은 양면연삭(double side grinding)한 웨이퍼로서, 종래 기술에 따른 웨이퍼이다.Figure 6 is a double side grinding wafer, which is a wafer according to the prior art.

도 7은 본 발명에 따른 유사경면 방법으로 제작된 웨이퍼이이다.Figure 7 is a wafer manufactured by the pseudomirror method according to the present invention.

도 8은 도 6및 도 7의 결과를 비교한 것이다.FIG. 8 compares the results of FIGS. 6 and 7.

Claims (13)

비경면 상태의 웨이퍼(slug wafer)를 제공하는 단계;Providing a wafer in a non-mirror state; 상기 웨이퍼를 식각액으로 식각하여 유사 경면 웨이퍼를 형성하는 단계; 및Etching the wafer with an etchant to form a pseudo-mirror wafer; And 상기 유사경면 웨이퍼를 SC-1으로 식각하여 표면을 개선하는 단계;Etching the pseudomirror wafer with SC-1 to improve a surface; 를 포함하는 유사경면 웨이퍼의 제조방법.Method for producing a mirror-like wafer comprising a. 제1항에 있어서,The method of claim 1, 상기 식각액은 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액인 것을 특징으로 하는 유사경면 웨이퍼의 제조방법.The etching solution is a method of manufacturing a mirror surface wafer, characterized in that a mixture of hydrofluoric acid (HF)-nitric acid (HNO 3 )-acetic acid (CH 3 COOH). 제1항에 있어서,The method of claim 1, 상기 유사경면 웨이퍼를 형성한 후에 세정하는 단계를 더 포함하는 것을 특징으로 하는 유사경면 웨이퍼의 제조방법.The method of manufacturing a pseudo-mirror wafer, characterized in that it further comprises the step of cleaning the mirror after forming the mirror. 제1항에 있어서,The method of claim 1, 상기 SC-1은 NH4OH, H2O2, H2O가 1:1:5의 비율로 구성된 것을 특징으로 하는 유사경면 웨이퍼의 제조방법.The SC-1 is a NH 4 OH, H 2 O 2 , H 2 O is a manufacturing method of a pseudo-mirror wafer, characterized in that the ratio of 1: 1: 5. 제4항에 있어서,The method of claim 4, wherein 상기 표면을 개선하는 단계는 60 내지 75도에서 30분 이상 실시하는 것을 특징으로 하는 유사경면 웨이퍼의 제조방법.The improvement of the surface is a method for manufacturing a mirror mirror wafer, characterized in that carried out for 30 minutes or more at 60 to 75 degrees. 제1항에 있어서,The method of claim 1, 상기 표면을 개선하는 단계 후에 세정하는 단계를 더 포함하는 것을 특징으로 하는 유사경면 웨이퍼의 제조방법.And cleaning after the step of improving the surface. 비경면 상태의 웨이퍼(slug wafer)를 제공하는 단계;Providing a wafer in a non-mirror state; 상기 웨이퍼를 식각액으로 식각하여 유사 경면 웨이퍼를 형성하는 단계; Etching the wafer with an etchant to form a pseudo-mirror wafer; 상기 유사경면 웨이퍼를 SC-1으로 식각하여 표면을 개선하는 단계; 및Etching the pseudomirror wafer with SC-1 to improve a surface; And 상기 유사경면 웨이퍼의 표면결함을 분석하는 단계;Analyzing a surface defect of the pseudo mirror wafer; 를 포함하는 웨이퍼의 결정결함 분석방법.Crystal defect analysis method of the wafer comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 표면결함을 분석하는 단계는 구리 데코레이션법을 이용하여 결정결함을 분석하는 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.The analyzing of the surface defects is a crystal defect analysis method of the wafer, characterized in that for analyzing the crystal defects using a copper decoration method. 제7항에 있어서,The method of claim 7, wherein 상기 식각액은 불산(HF)-질산(HNO3)-초산(CH3COOH)의 혼합액인 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.The etching solution is a crystal defect analysis method of the wafer, characterized in that the mixture of hydrofluoric acid (HF)-nitric acid (HNO 3 )-acetic acid (CH 3 COOH). 제7항에 있어서,The method of claim 7, wherein 상기 유사경면 웨이퍼를 형성한 후에 세정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.The method of claim 1, further comprising the step of cleaning after forming the pseudo-mirror wafer. 제7항에 있어서,The method of claim 7, wherein 상기 SC-1은 NH4OH, H2O2, H2O가 1:1:5의 비율로 구성된 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.SC-1 is a NH 4 OH, H 2 O 2 , H 2 O crystallographic defect analysis method characterized in that consisting of 1: 1: 5. 제11항에 있어서,The method of claim 11, 상기 표면을 개선하는 단계는 60 내지 75도에서 30분이상 실시하는 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.Method for improving the surface crystallographic defects of the wafer, characterized in that carried out for more than 30 minutes at 60 to 75 degrees. 제7항에 있어서,The method of claim 7, wherein 상기 표면을 개선하는 단계 후에 세정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼의 결정결함 분석방법.And cleaning after the step of improving the surface.
KR1020080075149A 2008-07-31 2008-07-31 Manufacturing method for semi-polished wafer and evaluation method using the same KR20100013570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080075149A KR20100013570A (en) 2008-07-31 2008-07-31 Manufacturing method for semi-polished wafer and evaluation method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075149A KR20100013570A (en) 2008-07-31 2008-07-31 Manufacturing method for semi-polished wafer and evaluation method using the same

Publications (1)

Publication Number Publication Date
KR20100013570A true KR20100013570A (en) 2010-02-10

Family

ID=42087550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075149A KR20100013570A (en) 2008-07-31 2008-07-31 Manufacturing method for semi-polished wafer and evaluation method using the same

Country Status (1)

Country Link
KR (1) KR20100013570A (en)

Similar Documents

Publication Publication Date Title
JP5268314B2 (en) Classification method of crystal defect region of single crystal silicon using metal contamination and heat treatment
KR100237829B1 (en) Defect analysing method for wafer
TWI714654B (en) How to determine the defect area
JP2011124354A (en) Inspection method of soi wafer
US7517706B2 (en) Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
US20230118491A1 (en) Method for evaluating of defect area of wafer
JP2000208578A (en) Evaluation method for silicon wafer and silicon wafer
KR20100013570A (en) Manufacturing method for semi-polished wafer and evaluation method using the same
TW201913129A (en) Silicon wafer evaluation method and silicon wafer manufacturing method
KR100384680B1 (en) A Method for detecting micro defects
CN114485522B (en) Method for testing surface damage layer thickness of <100> crystal orientation silicon single crystal grinding sheet
KR20000027700A (en) Method for measuring crystal defect affecting electric characteristics of wafer
KR100501110B1 (en) Analysis method for Micro-defect near suface of silicon wafer
KR0180799B1 (en) Internal defect measuring method of silicon wafer
KR101063068B1 (en) DSOD method with improved wafer surface treatment
KR100783440B1 (en) Method of testing defect of low interstitial oxygen concentration silicon wafer
KR100862312B1 (en) Method for measuring wafer defect in semiconductor device
JP4370812B2 (en) SOI wafer inspection method
JP2864920B2 (en) Silicon wafer quality inspection method
JP2985583B2 (en) Inspection method of damaged layer on mirror-finished surface of silicon wafer and thickness measurement method
JPH10112486A (en) Method of measuring oxide film dielectric strength of semiconductor wafer
JP2003007672A (en) Method of etching silicon semiconductor wafer
JP4370571B2 (en) Annealing wafer evaluation method and quality assurance method
TW202331875A (en) Method for monitoring metal of semiconductor process body
JP2000091172A (en) Silicon wafer, quality evaluation method and control method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application