KR20100005199A - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR20100005199A
KR20100005199A KR1020090132191A KR20090132191A KR20100005199A KR 20100005199 A KR20100005199 A KR 20100005199A KR 1020090132191 A KR1020090132191 A KR 1020090132191A KR 20090132191 A KR20090132191 A KR 20090132191A KR 20100005199 A KR20100005199 A KR 20100005199A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
pixel electrode
liquid crystal
Prior art date
Application number
KR1020090132191A
Other languages
Korean (ko)
Other versions
KR101006454B1 (en
Inventor
김희섭
양영철
홍성규
김종래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090132191A priority Critical patent/KR101006454B1/en
Publication of KR20100005199A publication Critical patent/KR20100005199A/en
Application granted granted Critical
Publication of KR101006454B1 publication Critical patent/KR101006454B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A thin film transistor array panel with a superior visibility is provided to improve the expansion of side and the viewing angle and improve the superior visibility. CONSTITUTION: A gate line(121) is arranged on an insulating substrate. A data line is arranged on the insulating substrate. A thin film transistor is connected to the gate line and data line. A first pixel electrode is connected to the thin film transistor. The first pixel electrode and different voltage is applied in the second pixel electrode. The second thin film transistor is connected to the second pixel electrode. A sustain electrode line(131) includes a plurality of constant electrode.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistor array panels, and more particularly, to thin film transistor array panels for liquid crystal displays.

일반적으로 액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper display panel on which a common electrode and a color filter are formed, and a lower display panel on which a thin film transistor and a pixel electrode are formed. By applying different voltages to the electric field to form an electric field to change the arrangement of the liquid crystal molecules, thereby adjusting the light transmittance through which the image is expressed.

그러나, 이러한 액정 표시 장치에서는 계조간의 휘도가 역전되는 계조 반전이 발생하고, 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 좌우측면에서 열등한 시인성을 나타낸다는 문제점이 있다. 예를 들어, 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 휘도 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인 성이 점점 더 중요시되고 있다.However, in such a liquid crystal display, gray level inversion occurs in which luminance between gray levels is reversed, and a side gamma curve distortion phenomenon occurs in which a gamma curve on a front side and a gamma curve on a side do not coincide, resulting in inferior visibility on left and right sides. Has a problem. For example, the screen tends to appear brighter and the color shifts toward white as the side faces, and in severe cases, the picture may appear clumped because the luminance difference between the bright grays disappears. However, as liquid crystal displays are being used for multimedia in recent years, visibility has become increasingly important as picture viewing and moving picture viewing have increased.

본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 액정 표시 장치를 구현하는 것이다.The technical problem to be achieved by the present invention is to implement a liquid crystal display device excellent in visibility.

상기한 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 위치하는 제1 신호선, 절연 기판 위에 위치하며 상기 제1 신호선과 교차하는 제2 신호선, 제1 신호선 및 상기 제2 신호선과 연결되어 있는 제1 박막 트랜지스터, 제1 박막 트랜지스터와 연결되어 있는 제1 화소 전극, 제1 화소 전극과 서로 다른 전압이 인가되는 제2 화소 전극, 제2 화소 전극과 연결되어 있는 제2 박막 트랜지스터를 포함하고, 제1 화소 전극 또는 상기 제2 화소 전극은 상기 제1 신호선에 대해서 기울어진 절개부를 포함한다.According to an embodiment of the present invention, a thin film transistor array panel includes an insulating substrate, a first signal line positioned on the insulating substrate, a second signal line disposed on the insulating substrate and crossing the first signal line, the first signal line, and the second signal line. A first thin film transistor connected to a signal line, a first pixel electrode connected to a first thin film transistor, a second pixel electrode to which a different voltage is applied from the first pixel electrode, and a second thin film connected to a second pixel electrode And a first pixel electrode or the second pixel electrode includes a cutout portion inclined with respect to the first signal line.

이상과 같은 구성을 통하여 액정 표시 장치의 측면 시인성을 향상시켜 시야각을 확장할 수 있다.Through the above configuration, the side angle of the liquid crystal display device can be improved, and the viewing angle can be extended.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 표시판의 구조에 대하여 설명한다.Next, a structure of a liquid crystal display according to an exemplary embodiment of the present invention and a thin film transistor array panel used therein will be described with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II' 선을 따라 잘라 도시한 단면도이고, 도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도이다.1 is a layout view of a TFT panel for a liquid crystal display according to a first exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. 1, and FIG. 3 is a first diagram of the present invention. A circuit diagram of a liquid crystal display device according to an embodiment.

본 발명의 실시예에 따른 액정 표시 장치는 하부 표시판(박막 트랜지스터 표시판)과 이와 마주보고 있는 상부 표시판(대향 표시판) 및 하부 표시판과 상부 표시판 사이에 주입되어 두 표시판에 대하여 실질적으로 평행하며, 하부 표시판에서 상부 표시판에 이르기까지 순차적으로 비틀려져 배향되어 있는 비틀린 네마틱(twisted nematic) 방식을 액정 분자를 포함하는 액정층으로 이루어진다.The liquid crystal display according to the exemplary embodiment of the present invention is injected between a lower display panel (a thin film transistor display panel) and an upper display panel (opposing display panel) facing the lower display panel and a lower display panel and an upper display panel, and are substantially parallel to the two display panels, and the lower display panel. The twisted nematic method, which is twisted and oriented sequentially from the upper display panel to the upper panel, includes a liquid crystal layer including liquid crystal molecules.

이러한 본 발명의 실시예에 따른 액정 표시 장치에서 제1 실시예에 따른 박막 트랜지스터 먼저, 하부 표시판은 다음과 같은 구성을 가진다.In the liquid crystal display according to the embodiment of the present invention, the thin film transistor according to the first embodiment First, the lower panel has the following configuration.

유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 이중 제1 화소 전극(190a)은 제1 박막 트랜지스터(TFT1)에 연결되어 화상 신호 전압을 인가 받고, 제2 화소 전극(190b)은 전단의 화소 행에 게이트 또는 주사 신호를 전달하는 전단의 게이트선(121)과 유지 전극선(131)에 전기적으로 연결되어 있는 제2 박막 트랜지스터(TFT2)에 연결되어 있으며, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. 이 때, 제1 박막 트랜지스터(TFT1)는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190a)에 인가되는 화상 신호를 온(on)오프(off)한다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있다.First and second pixel electrodes 190a and 190b made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) are formed on the insulating substrate 110 made of a transparent insulating material such as glass. have. The first pixel electrode 190a is connected to the first thin film transistor TFT1 to receive an image signal voltage, and the second pixel electrode 190b is a gate line of a previous stage that transfers a gate or scan signal to a pixel row of the previous stage. The coupling electrode 176 is connected to the second thin film transistor TFT2 electrically connected to the 121 and the storage electrode line 131, and the second pixel electrode 190b is connected to the first pixel electrode 190a. ) Is electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a. In this case, the first thin film transistor TFT1 is connected to the gate line 121 transmitting the scan signal and the data line 171 transmitting the image signal, respectively, and applied to the first pixel electrode 190a according to the scan signal. The image signal is turned on. Here, the first and second pixel electrodes 190a and 190b may not be made of a transparent material in the case of a reflective liquid crystal display.

한편, 도면으로 나타내지 않았지만, 상부 표시판의 구성은 다음과 같다.Although not shown in the drawings, the configuration of the upper panel is as follows.

역시 유리 등의 투명한 절연 물질로 이루어진 절연 기판의 박막 트랜지스터 표시판과 마주하는 면에 화소 사이에 누설되는 빛을 차단하기 위한 블랙 매트릭스와 적, 녹, 청의 색필터 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 화소 전극(190a, 190b)과 전계를 형성하는 공통 전극이 형성되어 있다. 이때, 블랙 매트릭스 또는 색 필터는 박막 트랜지스터 표시판에 형성될 수도 있다.It is also composed of a black matrix for blocking light leakage between pixels on the surface facing the thin film transistor array panel of an insulating substrate made of a transparent insulating material such as glass, and a transparent conductive material such as ITO or IZO. And a common electrode forming an electric field with the pixel electrodes 190a and 190b. In this case, the black matrix or the color filter may be formed on the thin film transistor array panel.

제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 좀 더 상세히 한다.The thin film transistor array panel for the liquid crystal display according to the first embodiment will be described in more detail.

하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다. A plurality of gate lines 121 and storage electrode lines 131 extending mainly in the horizontal direction are formed on the lower insulating substrate 110.

게이트선(121)은 복수의 부분이 아래 위로 확장되어 제1 박막 트랜지스터(TFT1)의 게이트 전극(123a)을 이루고, 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 넓게 확장되어 있다. 이때, 전단의 화소 행에 게이트 또는 주사 신호를 전달하는 게이트선(121)의 일부는 제2 박막 트랜지스터(TFT2)의 게이트 전극(123b)을 이룬다. The gate line 121 has a plurality of portions extending up and down to form the gate electrode 123a of the first thin film transistor TFT1, and one end portion 125 is widely extended for connection with an external circuit. In this case, a part of the gate line 121 that transfers the gate or scan signal to the pixel row of the previous stage forms the gate electrode 123b of the second thin film transistor TFT2.

각 유지 전극선(131)은 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b)을 포함한다. 한 벌의 유지 전극(133a, 133b) 중 두 개의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 화소 영역의 가장자리로 연장되어 있다.Each storage electrode line 131 includes a plurality of storage electrodes 133a and 133b extending therefrom. Two storage electrodes 133a and 133b of the pair of storage electrodes 133a and 133b extend in the vertical direction and extend to the edge of the pixel region.

게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 2에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The gate line 121 and the storage electrode line 131 are made of metal such as Al, Al alloy, Ag, Ag alloy, Cr, Ti, Ta, Mo, or the like. As shown in FIG. 2, the gate line 121 and the storage electrode line 131 of the present embodiment are formed of a single layer, but have a high physical and chemical properties such as Cr, Mo, Ti, Ta, and the like and an Al series having a small specific resistance. It may be made of a double layer including an Ag-based metal layer. In addition, the gate line 121 and the storage electrode line 131 may be made of various metals or conductors.

게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.The sidewalls of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle with respect to the horizontal plane is 30 to 80 °.

게이트선(121)과 유지 전극선(131)의 위에는 질화 규소(SiNx) 등으로 이루어 진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 제1 박막 트랜지스터 드레인 전극(drain electrode)(175a), 복수의 결합 전극(176) 및 복수의 다리부 금속편(under-bridge metal piece)(172)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175a)을 향하여 복수의 분지를 내어 제1 박막 트랜지스터(TFT1)의 소스 전극(source electrode)(173a)을 이룬다. 다리부 금속편(172)은 전단의 게이트선(121) 위에 위치하며, 일부는 연장되어 제2 박막 트랜지스터(TFT2)의 드레인 전극(175b)을 이루며, 전단의 게이트선(121) 상부에는 이를 중심으로 제2 박막 트랜지스터(TFT2)의 드레인 전극(175b) 맞은편에 제2 박막 트랜지스터(TFT2)의 소스 전극(173b)이 형성되어 있다. 복수의 결합 전극(176)은 제1 박막 트랜지스터(TFT1)의 드레인 전극(175a)과 연결되어 있으며, 화소 영역의 가장자리에 배치되어 유지 전극선(131)과 중첩되어 있다.The gate insulating layer 140 includes a plurality of data lines 171, a plurality of first thin film transistor drain electrodes 175a, a plurality of coupling electrodes 176, and a plurality of under-bridge metal pieces. 172 is formed. Each data line 171 extends mainly in the vertical direction, and forms a plurality of branches toward each drain electrode 175a to form a source electrode 173a of the first thin film transistor TFT1. The leg metal piece 172 is positioned on the gate line 121 of the front end, and a part thereof extends to form the drain electrode 175b of the second thin film transistor TFT2. The source electrode 173b of the second thin film transistor TFT2 is formed opposite the drain electrode 175b of the second thin film transistor TFT2. The plurality of coupling electrodes 176 are connected to the drain electrode 175a of the first thin film transistor TFT1, and are disposed at the edge of the pixel region to overlap the storage electrode line 131.

데이터선(171), 드레인 전극(175a, 175b), 결합 전극(176), 소스 전극(173a, 173b) 및 다리부 금속편(172)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.The data line 171, the drain electrodes 175a and 175b, the coupling electrode 176, the source electrodes 173a and 173b, and the leg metal piece 172 are also made of a material such as chromium and aluminum, like the gate line 121. It may be made of a single layer or multiple layers.

데이터선(171) 및 드레인 전극(175a)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)을 향하여 가지를 내어 제1 박막 트랜지스터(TFT1)의 채널부(154)를 이룬다. 또한, 전단의 게이트선(121) 상부에는 제2 박막 트랜지스터(TFT2)의 채널부가 되는 섬형의 반도체(155)가 형성되어 있다.Under the data line 171 and the drain electrode 175a, a plurality of linear semiconductors 151 extending mainly along the data line 171 are vertically formed. Each linear semiconductor 151 made of amorphous silicon branches to the gate electrode 123a, the source electrode 173a, and the drain electrode 175a to form a channel portion 154 of the first thin film transistor TFT1. . In addition, an island type semiconductor 155 serving as a channel portion of the second thin film transistor TFT2 is formed on the gate line 121 at the front end.

반도체(151)와 데이터선(171) 및 드레인 전극(175a) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다. 이러한 저항성 접촉 부재(161)는 소스 전극(173a) 및 드레인 전극(175a) 하부에 위치하는 제1 박막 트랜지스터용 저항성 접촉 부재(163a, 165a)를 포함하며, 제2 박막 트랜지스터(TFT2)의 소스 전극(173b) 및 드레인 전극(175b) 하부에도 제2 박막 트랜지스터용 저항성 접촉 부재(163b, 165b)가 형성되어 있다.A plurality of ohmic contacts 161 are formed between the semiconductor 151 and the data line 171 and the drain electrode 175a to reduce the contact resistance between the two. The ohmic contact 161 is made of amorphous silicon doped with silicide or n-type impurities at a high concentration. The ohmic contact 161 may include ohmic contacts 163a and 165a for the first thin film transistor positioned under the source electrode 173a and the drain electrode 175a, and may be a source electrode of the second thin film transistor TFT2. Resistive contact members 163b and 165b for the second thin film transistor are formed under the first electrode 173b and the drain electrode 175b.

데이터선(171), 드레인 전극(175a, 175b), 결합 전극(176) 및 다리부 금속편(172) 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다.A protective film 180 made of an inorganic insulator such as silicon nitride or an organic insulator such as resin is formed on the data line 171, the drain electrodes 175a and 175b, the coupling electrode 176, and the leg metal piece 172.

보호막(180)에는 드레인 전극(175a, 175b)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(181a, 181b, 183)이 구비되어 있으며, 게이트선(121)의 끝 부분(125)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(182, 184, 185)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다. 또한, 보호막(180)에는 제2 박막 트랜지스터(TFT2)의 소스 전극(173b)을 드러내는 접촉 구멍(186)이 형성되어 있다.The passivation layer 180 includes a plurality of contact holes 181a, 181b, and 183 that expose at least a portion of the drain electrodes 175a and 175b and the end portion 179 of the data line 171, respectively. A plurality of contact holes 182, 184, and 185 exposing a portion 125 of the end portion 125 and the sustain electrode line 131 penetrate the gate insulating layer 140 and the passivation layer 180, respectively. In addition, the passivation layer 180 is provided with a contact hole 186 exposing the source electrode 173b of the second thin film transistor TFT2.

보호막(180) 위에는 복수의 화소 전극(190a, 190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(95, 97) 및 복수의 유지 전극선 연결 다리(storage bridge)(91)가 형성되어 있다. 화소 전극(190a, 190b), 접촉 보조 부재(95, 97) 및 연결 다리(91)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다. A plurality of contact assistants 95 and 97 and a plurality of storage bridge 91 are formed on the passivation layer 180, as well as a plurality of pixel electrodes 190a and 190b. The pixel electrodes 190a and 190b, the contact auxiliary members 95 and 97, and the connection legs 91 may be formed of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), or a light reflection characteristic such as aluminum (Al). This excellent opaque conductor is made.

화소 전극(190a, 190b)은 제1 화소 전극(190a)과 제2 화소 전극(190b)으로 분류되며, 제1 화소 전극(190a)은 접촉 구멍(181a)을 통하여 제1 박막 트랜지스터(TFT1)의 드레인 전극(175a)과 연결되어 있고, 제2 화소 전극(190b)은 접촉 구멍(181b)을 통하여 제2 박막 트랜지스터(TFT2)의 드레인 전극(175b)과 연결되어 있으며, 제2 화소 전극(190b)은 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다.The pixel electrodes 190a and 190b are classified into the first pixel electrode 190a and the second pixel electrode 190b, and the first pixel electrode 190a is formed of the first thin film transistor TFT1 through the contact hole 181a. It is connected to the drain electrode 175a, the second pixel electrode 190b is connected to the drain electrode 175b of the second thin film transistor TFT2 through the contact hole 181b, and the second pixel electrode 190b. Overlaps with the coupling electrode 176. Therefore, the second pixel electrode 190b is electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a.

또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(91)가 형성되어 있다. 유지 배선 연결 다리(91)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(184, 185)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(91)는 접촉 구멍(186)을 통하여 다리부 금속편(172)과 연결되어 있다. 따라서, 전단의 게이트선(121)에 게이트 온(ON) 신호가 입력되어 제2 박막 트랜지스터가 동작하면, 제2 화소 전극(190b)에는 유지 전극선(131)에 인가된 공통 전압 또는 기준 전압 따위가 전달된다. 유지 배선 연결 다리(91)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 전 극선(131)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 보조하기 위하여 형성한다.On the passivation layer 180, a storage wiring connecting leg 91 is formed to connect the two storage electrode lines 131 across the gate line 121 and positioned at both sides thereof. The storage wiring connection leg 91 is in contact with the storage electrode 133a and the storage electrode line 131 through the contact holes 184 and 185 passing through the passivation layer 180 and the gate insulating layer 140. The maintenance wiring connection leg 91 is connected with the leg metal piece 172 through the contact hole 186. Therefore, when the gate-on signal is input to the gate line 121 of the previous stage and the second thin film transistor is operated, the common voltage or the reference voltage applied to the storage electrode line 131 is applied to the second pixel electrode 190b. Delivered. The storage wiring connection leg 91 serves to electrically connect the entire storage electrode line 131 on the lower substrate 110. This holding electrode 131 can be used to repair the defects of the gate line 121 or the data line 171, if necessary, the leg metal piece 172, when irradiating a laser for such repair, the gate line ( It is formed to assist the electrical connection between the 121 and the maintenance wiring connecting leg (91).

접촉 보조 부재(95, 97)는 각각 접촉 구멍(182, 183)을 통하여 게이트선의 끝 부분(125)과 데이터선의 끝 부분(179)에 연결되어 있다.The contact auxiliary members 95 and 97 are connected to the end portion 125 of the gate line and the end portion 179 of the data line through the contact holes 182 and 183, respectively.

이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)은 제1 박막 트랜지스터(TFT1)를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 화소 전극(190b)은 유지 전극선(131)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 높게 된다. 이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 화소 전극을 배치하면 두 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. In the liquid crystal display having the structure, the first pixel electrode 190a receives an image signal voltage through the first thin film transistor TFT1, whereas the second pixel electrode 190b is capacitively coupled with the storage electrode line 131. As a result, the voltage of the second pixel electrode 190b is always higher than the voltage of the first pixel electrode 190a. As such, when two pixel electrodes having different voltages are disposed in one pixel area, the two pixel electrodes compensate for each other to reduce distortion of the gamma curve.

그러면 제2 화소 전극(190b)의 전압이 제1 화소 전극(190a)의 전압보다 높게 유지되는 이유를 도 3을 참고로 하여 설명한다.Next, the reason why the voltage of the second pixel electrode 190b is maintained higher than the voltage of the first pixel electrode 190a will be described with reference to FIG. 3.

도 3에서 CLCA는 제1 화소 전극(190a)과 대향 기판의 공통 전극 사이에서 형성되는 액정 용량을 나타내고, CSTA는 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. CLCB는 제2 화소 전극(190b)과 대향 기판의 공통 전극 사이에서 형성되는 액정 용량을 나타내고, CSTB는 제2 화소 전 극(190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타내고, CCPB는 결합 전극(176)과 제2 화소 전극(190b) 사이에서 형성되는 결합 용량을 나타낸다.In FIG. 3, C LCA represents a liquid crystal capacitor formed between the first pixel electrode 190a and the common electrode of the opposite substrate, and C STA represents a storage capacitor formed between the first pixel electrode 190a and the storage electrode line 131. Indicates. C LCB represents a liquid crystal capacitor formed between the second pixel electrode 190b and the common electrode of the opposite substrate, and C STB represents a storage capacitor formed between the second pixel electrode 190b and the storage electrode line 131. , C CPB represents a coupling capacitance formed between the coupling electrode 176 and the second pixel electrode 190b.

대향 기판의 공통 전극에 인가된 공통 전압 또는 기준 전압에 대한 제1 화소 전극(190a)의 전압을 Va(Vd1)이라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,When the voltage of the first pixel electrode 190a with respect to the common voltage or the reference voltage applied to the common electrode of the opposite substrate is called Va (Vd1), and the voltage of the second pixel electrode 190b is called Vb, the voltage division law By

Figure 112009080916490-PAT00001
Figure 112009080916490-PAT00001

인데, Vb는 앞에서 언급한 각각의 용량을 조절하여 Vb는 Va에 근접하지만 Va에 비하여 항상 크도록 조절할 수 있다. 여기서, C1=CLCA+CSTA, C2=CCPB, C3=CLCB+CSTB이고, 게이트 전극과 소스 전극 사이에서 발생하는 기생 용량은 크기가 매우 작아 고려하지 않았다. Vb can be adjusted to adjust the respective doses mentioned above so that Vb is close to Va but always larger than Va. Here, C 1 = C LCA + C STA , C 2 = C CPB , C 3 = C LCB + C STB, and the parasitic capacitance generated between the gate electrode and the source electrode is not considered small.

이때, 제1 또는 제2 박막 트랜지스터(TFT1, TFT2)의 배치 또는 제1 및 제2 화소 전극(190a, 190b)의 연결은 다양하게 변형될 수 있다. 이에 대하여 제2 내지 제7 실시예로써 설명한다. In this case, the arrangement of the first or second thin film transistors TFT1 and TFT2 or the connection of the first and second pixel electrodes 190a and 190b may be variously modified. This will be described as the second to seventh embodiments.

이하에서는 제1 실시예와 구별되는 특징에 대하여만 설명하고 나머지 동일한 부분에 대하여는 설명을 생략한다. Hereinafter, only the features distinguished from the first embodiment will be described, and the description of the same parts will be omitted.

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 V-V' 선을 따라 잘라 도시한 단면도이고, 도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 회로도이다,4 is a layout view of a TFT panel for a liquid crystal display according to a second exemplary embodiment of the present invention, FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4, and FIG. 6 is a second exemplary embodiment of the present invention. Is a circuit diagram of a liquid crystal display device,

제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서는 제1 실 시예와 동일하게 전단의 게이트선(121)을 통하여 제2 박막 트랜지스터(TFT2)가 구동되지만, 제1 박막 트랜지스터(TFT1)와 게이트 전극(123)을 함께 사용하고 있으며 게이트선(121)을 중심으로 양쪽에 배치되어 있다. 제2 박막 트랜지스터(TFT2)의 소스 전극(173b)은 제1 박막 트랜지스터(TFT1)의 소스 전극(173a)과 함께 데이터선(171)으로부터 연장되어 있으며, 제2 박막 트랜지스터(TFT2)의 드레인 전극(175b)은 게이트 전극(123)을 중심으로 제1 박막 트랜지스터(TFT1)의 소스 전극(175a)에 대하여 반대 방향으로 뻗어 있다.In the thin film transistor array panel for the liquid crystal display according to the second exemplary embodiment, the second thin film transistor TFT2 is driven through the gate line 121 in the previous stage as in the first embodiment, but the first thin film transistor TFT1 and the gate are driven. The electrodes 123 are used together and are disposed on both sides of the gate line 121. The source electrode 173b of the second thin film transistor TFT2 extends from the data line 171 together with the source electrode 173a of the first thin film transistor TFT1, and the drain electrode of the second thin film transistor TFT2. 175b extends in a direction opposite to the source electrode 175a of the first thin film transistor TFT1 with respect to the gate electrode 123.

이러한 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서, 제2 화소 전극(190b)에는 초기에 전단 화소 행의 제1 화소 전극(190a)에 전달되는 화소 전압이 전달되지만, 실제로 해당하는 화소 행의 화소를 구동할 때에는 제1 화소 전극(190a)과 결합 용량으로 연결되어 제1 화소 전극(190a)의 전압 Va(Vd1)에 근접한 Vb가 제2 화소 전극(190b)에 전달된다. 이때, Vb는 전압 분배 법칙에 의하여,In the thin film transistor array panel for the liquid crystal display according to the second exemplary embodiment of the present invention, the pixel voltage which is initially transmitted to the first pixel electrode 190a of the front row of pixels is transferred to the second pixel electrode 190b. When driving pixels of the corresponding pixel row, Vb connected to the first pixel electrode 190a with a coupling capacitance and close to the voltage Va (Vd1) of the first pixel electrode 190a is transferred to the second pixel electrode 190b. . At this time, Vb is based on the voltage division law,

Figure 112009080916490-PAT00002
Figure 112009080916490-PAT00002

인데, Vb는 앞에서 언급한 각각의 용량을 조절하여 Vb는 Va에 비하여 항상 크도록 크기를 조절할 수 있으며, 이를 위해서 이러한 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판은 컬럼(column) 반전 구동을 실시하는 것이 바람직하다. 이때, Vd2는 초기에 제2 박막 트랜지스터(TFT2)가 온 되었을 때 제2 화소 전극(190b)에 전달된 전압이다. In this case, Vb can be adjusted so that Vb is always larger than Va by adjusting the respective capacities mentioned above. To this end, the thin film transistor array panel according to the second embodiment of the present invention performs column inversion driving. It is preferable to carry out. In this case, Vd2 is a voltage transferred to the second pixel electrode 190b when the second thin film transistor TFT2 is initially turned on.

본 발명의 제1 및 제2 실시예에서는 제2 화소 전극(190b)에 전달되는 유효 구동 전압을 조절하는 구조에 대하여 설명하였지만, 제1 화소 전극(190a)에는 데이터선을 통하여 전달하는 구동 전압보다 낮은 전압이 전달되고 제2 화소 전극(190b)에는 구동 전압보다 높은 전압이 전달되도록 박막 트랜지스터 표시판의 구조를 변경할 수도 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.In the first and second embodiments of the present invention, the structure for adjusting the effective driving voltage transmitted to the second pixel electrode 190b has been described. The structure of the TFT panel may be changed such that a low voltage is transmitted and a voltage higher than the driving voltage is transmitted to the second pixel electrode 190b. This will be described in detail with reference to the drawings.

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로도이다.7 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention, and FIG. 8 is a circuit diagram of the liquid crystal display according to the third exemplary embodiment of the present invention.

대부분의 구조는 도 1 및 도 3과 동일하다.Most of the structure is the same as in FIGS. 1 and 3.

하지만, 제1 박막 트랜지스터(TFT1)와 제1 화소 전극(190a)은 보호막(180, 도 2 참조)의 접촉 구멍을 통하여 연결되어 있지 않고, 결합 전극(176)과 중첩되어 제1 박막 트랜지스터(TFT1)와 전자기적으로 결합(용량성 결합)되어 있다.However, the first thin film transistor TFT1 and the first pixel electrode 190a are not connected through the contact hole of the passivation layer 180 (see FIG. 2), and overlap the coupling electrode 176 to overlap the first thin film transistor TFT1. ) Is electromagnetically coupled (capacitively coupled).

이러한 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 구조에서는 제1 화소 전극(190a)에 전달되는 유효 화소 전압(Va)은 데이터선(171)을 통하여 전달되는 전압(Vd1)보다 작다. 왜냐하면, 제1 화소 전극(190a)은 드레인 전극(175a)과 연결되어 있는 결합 전극(176)과 용량성으로 결합되어 있어, 공통 전극 전압에 대한 제1 화소 전극(190a)의 유효 화소 전압을 Va는, 전압 분배 법칙에 의하여,In the structure of the thin film transistor array panel according to the third exemplary embodiment of the present invention, the effective pixel voltage Va transferred to the first pixel electrode 190a is smaller than the voltage Vd1 transferred through the data line 171. Because the first pixel electrode 190a is capacitively coupled to the coupling electrode 176 connected to the drain electrode 175a, the effective pixel voltage of the first pixel electrode 190a with respect to the common electrode voltage is Va. By the law of voltage distribution,

Va=Vd1×[CCPA/(CCPA+CLCB)]Va = Vd1 × [C CPA / (C CPA + C LCB )]

이고, [CCPA/(CCPA+CLCB)]는 항상 1보다 작으므로 Va는 Vd1에 비하여 항상 작 다. 이때, CCPA는 결합 전극(176)과 제1 화소 전극(190a) 사이에서 형성되는 결합 용량을 나타낸다.Since [C CPA / (C CPA + C LCB )] is always less than 1, Va is always smaller than Vd1. In this case, C CPA represents a coupling capacitance formed between the coupling electrode 176 and the first pixel electrode 190a.

여기서, 제2 화소 전극(190b)에 전달되는 유효 구동 전압 Vb는 제1 실시예와 동일하게 결정된다. Here, the effective driving voltage Vb transmitted to the second pixel electrode 190b is determined in the same manner as in the first embodiment.

도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 10은 본 발명의 제4 실시예에 따른 액정 표시 장치의 회로도이다.9 is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention, and FIG. 10 is a circuit diagram of the liquid crystal display according to the fourth exemplary embodiment of the present invention.

대부분의 구조는 도 4 및 도 6과 동일하다.Most of the structure is the same as in FIGS. 4 and 6.

하지만, 제1 및 제2 박막 트랜지스터(TFT1, TFT2)와 제1 및 제2 화소 전극(190a, 190b)의 연결 구조는 도 7 및 도 8과 동일하다.However, the connection structures of the first and second thin film transistors TFT1 and TFT2 and the first and second pixel electrodes 190a and 190b are the same as those of FIGS. 7 and 8.

이때에도, 제1 화소 전극(190a)에 전달되는 유효 구동 전압은 제3 실시예와 같이 데이터선(171)을 통하여 전달되는 화소 전압(Vd1)보다 작으며, 제2 화소 전극(190b)에 전달되는 유효 구동 전압은 제2 실시예와 동일하게 결정된다.In this case, the effective driving voltage transmitted to the first pixel electrode 190a is smaller than the pixel voltage Vd1 transmitted through the data line 171 as in the third embodiment, and transferred to the second pixel electrode 190b. The effective drive voltage to be determined is determined in the same manner as in the second embodiment.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 있는데, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에도 시야각을 넓히기 위한 절개 패턴이나 돌기를 적용할 수 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower display panels, and a method of forming a constant incision pattern or forming protrusions on the pixel electrode and the common electrode that is opposite thereto. There is a cutout pattern or a projection for widening the viewing angle in the thin film transistor array panel according to the exemplary embodiment of the present invention.

절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming an incision pattern, an incision pattern is formed on each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the incision patterns. .

돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The protrusions are formed by forming protrusions on the pixel electrode and the common electrode formed on the upper and lower display panels, respectively, to adjust the lying direction of the liquid crystal molecules using an electric field distorted by the protrusions.

또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.In another method, an incision pattern is formed on the pixel electrode formed on the lower panel, and protrusions are formed on the common electrode formed on the upper panel, so that the liquid crystal lies down using a fringe field formed by the incision pattern and the protrusion. There is a way to form a domain by controlling.

본 발명의 제5 실시예에서는 절개 패턴을 적용한 구조에 구체적으로 설명하기로 한다. In the fifth embodiment of the present invention will be described in detail in the structure to which the incision pattern is applied.

도 11은 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 12는 본 발명의 제5 실시예에 따른 액정 표시 장치용 색 필터 표시판의 배치도이고, 도 13은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고, 도 14는 도 13의 XIV-XIV'선에 대한 단면도이다.FIG. 11 is a layout view of a thin film transistor array panel for a liquid crystal display according to a fifth exemplary embodiment of the present invention, FIG. 12 is a layout view of a color filter display panel for a liquid crystal display according to a fifth exemplary embodiment of the present invention, and FIG. FIG. 14 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention, and FIG. 14 is a cross-sectional view taken along line XIV-XIV ′ of FIG. 13.

본 발명의 제5 실시예에 따른 액정 표시 장치는 하부 표시판과 이와 마주보고 있는 상부 표시판 및 하부 표시판과 상부 표시판 사이에 주입되어 표시판의 면에 대하에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층으로 이루어진다.The liquid crystal display according to the fifth exemplary embodiment of the present invention includes a liquid crystal layer including liquid crystal molecules aligned between a lower display panel, an upper display panel facing the lower display panel, and a lower display panel and an upper display panel, and vertically aligned with respect to a surface of the display panel. Is done.

먼저, 하부 표시판은 다음과 같은 구성을 가진다.First, the lower panel has the following configuration.

유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b)은 제1 실시예에서와 같이 제1 및 제2 박막 트랜지스터(TFT1, TFT2)에 연결되어 있으며, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. 제2 화소 전극(190b)은 절개부(192)를 가진다. 또, 절연 기판(110)의 아래 면에는 하부 편광판(12)이 부착되어 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.The first and second pixel electrodes 190a and 190b made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) may be formed on the insulating substrate 110 made of a transparent insulating material such as glass. As in the exemplary embodiment, the second pixel electrode 190b is connected to the first and second thin film transistors TFT1 and TFT2 and the second pixel electrode 190b overlaps the coupling electrode 176 connected to the first pixel electrode 190a. It is electromagnetically coupled (capacitively coupled) with one pixel electrode 190a. The second pixel electrode 190b has a cutout 192. In addition, the lower polarizing plate 12 is attached to the lower surface of the insulating substrate 110. Here, the first and second pixel electrodes 190a and 190b may not be made of a transparent material in the case of a reflective liquid crystal display device, and in this case, the lower polarizer 12 is also unnecessary.

다음, 상부 표시판의 구성은 다음과 같다.Next, the configuration of the upper panel is as follows.

역시 유리 등의 투명한 절연 물질로 이루어진 절연 기판(210)의 아래 면에 화소 영역 사이에서 누설되는 빛을 차단하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271, 272, 273)가 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)의 가장자리 또는 모서리에서 누설되는 빛을 차단하기 위함이다.The black matrix 220 and the red, green, and blue color filters 230 and ITO or IZO, etc., for blocking light leaking from the pixel areas on the lower surface of the insulating substrate 210 made of a transparent insulating material such as glass, etc. The common electrode 270 is formed of a transparent conductive material. Here, the cutouts 271, 272, and 273 are formed in the common electrode 270. The black matrix 220 may be formed not only in the peripheral portion of the pixel region but also in the portion overlapping the cutouts 271, 272, and 273 of the common electrode 270. This is to block light leaking from the edges or corners of the cutouts 271, 272, and 273.

제1 실시예에 따른 액정 표시 장치에 대하여 좀 더 상세히 한다.The liquid crystal display according to the first embodiment will be described in more detail.

제1 화소 전극(190a)과 제2 화소 전극(190b)을 나누는 경계는 게이트선(121) 에 대하여 45°를 이루는 부분(191, 193)과 수직을 이루는 부분으로 구분되고, 이중 45°를 이루는 두 부분(191, 193)이 수직을 이루는 부분에 비하여 길이가 길다. 또, 45°를 이루는 두 부분(191, 193)은 서로 수직을 이루고 있다. The boundary dividing the first pixel electrode 190a and the second pixel electrode 190b is divided into portions perpendicular to the portions 191 and 193 forming 45 ° with respect to the gate line 121, and forming a 45 ° portion. The length of the two parts 191 and 193 is longer than that of the vertical part. In addition, the two portions 191 and 193 constituting 45 ° are perpendicular to each other.

제2 화소 전극(190b)은 절개부(192)를 가지며, 절개부(192)는 제2 화소 전극(190b)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 확장되어 있다.The second pixel electrode 190b has a cutout 192, and the cutout 192 penetrates from the right side of the second pixel electrode 190b toward the left side, and the inlet is widened.

제1 화소 전극(190a)과 제2 화소 전극(190b)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.Each of the first pixel electrode 190a and the second pixel electrode 190b is substantially a line (parallel with the gate line) that bisects the pixel region defined by the intersection of the gate line 121 and the data line 171. Mirror image symmetry.

상부의 절연 기판(210)에는 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220) 위에는 적, 녹, 청색 색필터(230)가 형성되어 있다. 색필터(230)의 위에는 복수 벌의 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.A black matrix 220 is formed on the upper insulating substrate 210 to prevent light leakage. The red, green, and blue color filters 230 are formed on the black matrix 220. The common electrode 270 having a plurality of cutouts 271, 272, and 273 is formed on the color filter 230. The common electrode 270 is formed of a transparent conductor such as ITO or indium zinc oxide (IZO).

공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)의 경계 중 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)을 가운데에 끼고 있으며 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다. A pair of cutouts 271, 272, and 273 of the common electrode 270 has a portion 191, 193 formed at 45 ° with respect to the gate line 121 among the boundary of the two pixel electrodes 190a and 190b. It includes a diagonal portion parallel to the side and an end portion overlapping the sides of the pixel electrode 190. At this time, the end is classified into a longitudinal end part and a horizontal end part.

이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 한 실시예에 따 른 액정 표시 장치의 기본 구조가 마련된다. When the thin film transistor array panel and the color filter display panel having the above structure are aligned and combined, and a liquid crystal material is injected and vertically aligned therebetween, the basic structure of the liquid crystal display device according to the exemplary embodiment of the present invention is provided.

박막 트랜지스터 표시판과 색필터 표시판을 정렬했을 때 공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)을 각각 복수의 부영역(subarea)으로 구분하는데, 본 실시예에서는 도 3에 도시한 바와 같이 두 화소 전극(190a, 190b)을 각각 4개의 부영역으로 나눈다. 도 3에서 알 수 있는 바와 같이, 각 부영역은 길쭉하게 형성되어 있어서 폭 방향과 길이 방향이 구별된다.When the thin film transistor array panel and the color filter panel are aligned, the cutouts 271, 272, and 273 of the common electrode 270 divide the two pixel electrodes 190a and 190b into a plurality of sub-areas, respectively. In the present embodiment, as illustrated in FIG. 3, the two pixel electrodes 190a and 190b are respectively divided into four sub-regions. As can be seen in FIG. 3, each subregion is elongated to distinguish the width direction from the length direction.

화소 전극(190a, 190b)의 각 부영역과 이에 대응하는 기준 전극(270)의 각 부영역 사이에 있는 액정층(3) 부분을 앞으로는 소영역(subregion)이라고 하며, 이들 소영역은 전계 인가시 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며 앞으로는 소영역(domain)이라고 한다. The portion of the liquid crystal layer 3 between each subregion of the pixel electrodes 190a and 190b and the corresponding subregion of the reference electrode 270 is referred to as a subregion in the future, and these small regions are applied when an electric field is applied. It is classified into four types according to the average major axis direction of the liquid crystal molecules located therein, and is called a small domain in the future.

한편, 제1 내지 제5 실시예에서는 택일적으로 제2 화소 전극(190b)은 하나의 제2 박막 트랜지스터(TFT2)에만 연결되어 있으나, 제2 화소 전극(190b)은 두 개의 박막 트랜지스터에 연결될 수도 있다.Meanwhile, in the first to fifth embodiments, the second pixel electrode 190b is alternatively connected to only one second thin film transistor TFT2, but the second pixel electrode 190b may be connected to two thin film transistors. have.

도 15는 본 발명의 제6 실시예에 따른 액정 표시 장치의 회로도이다.15 is a circuit diagram of a liquid crystal display according to a sixth embodiment of the present invention.

도 15에서 보는 바와 같이, 본 발명의 제6 실시예에 따른 액정 표시 장치에서는 제1 실시예와 같은 연결 구조에 제2 실시예의 제2 박막 트랜지스터(TFT2, 도 6 참조)를 제3 박막 트랜지스터(TFT3)로 추가 연결한 구조이다.As shown in FIG. 15, in the liquid crystal display according to the sixth exemplary embodiment, the second thin film transistor TFT2 (see FIG. 6) of the second exemplary embodiment is connected to the same connection structure as that of the first exemplary embodiment. It is a structure further connected by TFT3).

도 16은 본 발명의 제7 실시예에 따른 액정 표시 장치의 회로도이다.16 is a circuit diagram of a liquid crystal display according to a seventh embodiment of the present invention.

도 16에서 보는 바와 같이, 본 발명의 제7 실시예에 따른 액정 표시 장치에서는 제3 실시예와 같은 연결 구조에 제4 실시예의 제2 박막 트랜지스터(TFT2, 도 10 참조)를 제3 박막 트랜지스터(TFT3)로 추가 연결한 구조이다.As shown in FIG. 16, in the liquid crystal display according to the seventh embodiment of the present invention, the second thin film transistor TFT2 (see FIG. 10) of the fourth embodiment has the same connection structure as that of the third embodiment. It is a structure further connected by TFT3).

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2는 도 1의 II-II' 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1;

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도이고,3 is a circuit diagram of a liquid crystal display according to a first embodiment of the present invention;

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,4 is a layout view of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5는 도 4의 V-V' 선을 따라 잘라 도시한 단면도이고,FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 회로도이고,6 is a circuit diagram of a liquid crystal display according to a second embodiment of the present invention;

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,7 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로도이고,8 is a circuit diagram of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,9 is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 10은 본 발명의 제4 실시예에 따른 액정 표시 장치의 회로도이고,10 is a circuit diagram of a liquid crystal display according to a fourth embodiment of the present invention.

도 11은 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,11 is a layout view of a thin film transistor array panel for a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 12는 본 발명의 제5 실시예에 따른 액정 표시 장치용 색 필터 표시판의 배치도이고,12 is a layout view of a color filter display panel for a liquid crystal display according to a fifth embodiment of the present invention;

도 13은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고,13 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 14는 도 13의 XIV-XIV'선에 대한 단면도이고,FIG. 14 is a cross-sectional view taken along line XIV-XIV ′ of FIG. 13;

도 15는 본 발명의 제6 실시예에 따른 액정 표시 장치의 회로도이고,15 is a circuit diagram of a liquid crystal display according to a sixth embodiment of the present invention.

도 16은 본 발명의 제7 실시예에 따른 액정 표시 장치의 회로도이다.16 is a circuit diagram of a liquid crystal display according to a seventh embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

121 게이트선, 123a, 123b 게이트 전극121 gate line, 123a, 123b gate electrode

131, 133a, 133b 유지 전극, 171 데이터선131, 133a, and 133b sustain electrodes, 171 data lines

173a, 173b 소스 전극, 175a, 175b 드레인 전극173a, 173b source electrode, 175a, 175b drain electrode

190a, 190b 화소 전극, 191, 192, 193 절개부190a, 190b pixel electrodes, 191, 192, 193 incisions

151, 154, 155 비정질 규소층, 270 기준 전극151, 154, 155 amorphous silicon layer, 270 reference electrode

271, 272, 273 절개부271, 272, 273 incisions

Claims (1)

절연 기판,Insulation board, 상기 절연 기판 위에 위치하는 제1 신호선,A first signal line positioned on the insulating substrate, 상기 절연 기판 위에 위치하며 상기 제1 신호선과 교차하는 제2 신호선,A second signal line disposed on the insulating substrate and crossing the first signal line; 상기 제1 신호선 및 상기 제2 신호선과 연결되어 있는 제1 박막 트랜지스터,A first thin film transistor connected to the first signal line and the second signal line, 상기 제1 박막 트랜지스터와 연결되어 있는 제1 화소 전극,A first pixel electrode connected to the first thin film transistor, 상기 제1 화소 전극과 서로 다른 전압이 인가되는 제2 화소 전극,A second pixel electrode to which a voltage different from that of the first pixel electrode is applied; 상기 제2 화소 전극과 연결되어 있는 제2 박막 트랜지스터A second thin film transistor connected to the second pixel electrode 를 포함하고,Including, 상기 제1 화소 전극 또는 상기 제2 화소 전극은 상기 제1 신호선에 대해서 기울어진 절개부를 포함하는 박막 트랜지스터 표시판.The first pixel electrode or the second pixel electrode includes a cutout inclined with respect to the first signal line.
KR1020090132191A 2009-12-28 2009-12-28 Thin film transistor array panel KR101006454B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132191A KR101006454B1 (en) 2009-12-28 2009-12-28 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132191A KR101006454B1 (en) 2009-12-28 2009-12-28 Thin film transistor array panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018787A Division KR100961945B1 (en) 2003-03-26 2003-03-26 Liquid crystal display and panel for the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072027A Division KR101061857B1 (en) 2010-07-26 2010-07-26 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20100005199A true KR20100005199A (en) 2010-01-14
KR101006454B1 KR101006454B1 (en) 2011-01-06

Family

ID=41814644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132191A KR101006454B1 (en) 2009-12-28 2009-12-28 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR101006454B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610739A (en) * 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
KR100354906B1 (en) * 1999-10-01 2002-09-30 삼성전자 주식회사 A wide viewing angle liquid crystal display

Also Published As

Publication number Publication date
KR101006454B1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
KR100961945B1 (en) Liquid crystal display and panel for the same
JP4707980B2 (en) Thin film transistor display panel
JP5232952B2 (en) Liquid crystal display
JP4953416B2 (en) Liquid crystal display
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
JP2005301226A (en) Liquid crystal display and display plate used for the same
KR101122226B1 (en) Liquid crystal display having multi domain and panel for the same
KR20060012761A (en) Thin film transistor array panel and liquid crystal display
KR100925459B1 (en) Liquid crystal display having multi domain and panel for the same
KR20060004746A (en) Thin film transistor array panel and liquid crystal display including the same
KR101133757B1 (en) Liquid crystal display
KR101006454B1 (en) Thin film transistor array panel
KR101061857B1 (en) Liquid crystal display
KR101189280B1 (en) Display device
KR100984346B1 (en) Liquid crystal display having multi domain and panel for the same
KR100925475B1 (en) Thin film transistor array panel and liquid crystal display
KR101230317B1 (en) Liquid crystal display
KR20050078761A (en) Liquid crystal display and panel for the same
KR101337254B1 (en) Crystal display
KR20060038078A (en) Thin film transistor array panel and multi domain liquid crystal display including the same
KR20050078810A (en) Liquid crystal display
KR20050076402A (en) Liquid crystal display and thin film transistor array panel therefor
KR20060020893A (en) Multi-domain thin film transistor array panel
KR20050061137A (en) Liquid crystal display and panel for the same
KR20060020172A (en) Liquid crystal display

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 10