KR20090131413A - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR20090131413A KR20090131413A KR1020080057265A KR20080057265A KR20090131413A KR 20090131413 A KR20090131413 A KR 20090131413A KR 1020080057265 A KR1020080057265 A KR 1020080057265A KR 20080057265 A KR20080057265 A KR 20080057265A KR 20090131413 A KR20090131413 A KR 20090131413A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor device
- poly layer
- silicon substrate
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 3
- 239000011733 molybdenum Substances 0.000 claims abstract description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 239000002907 paramagnetic material Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000006698 induction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 유도전류를 사용하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using an induction current.
현재 반도체 소자는 미세화, 대용량화 및 고집적화를 위해서 반도체 소자의 트랜지스터, 비트라인 및 커패시터 등을 형성한 다음, 각각의 소자를 전기적으로 연결할 수 있는 금속 배선 등과 같은 다층 배선을 형성하기 위한 후속 공정을 필수적으로 요구하고 있다. At present, semiconductor devices are required to form transistors, bit lines, capacitors, etc. of semiconductor devices for miniaturization, high capacity, and high integration, and thereafter, a subsequent process for forming multilayer wirings such as metal wirings to electrically connect the respective devices. I'm asking.
일반적으로, 반도체 소자의 트랜지스터는 게이트전극, 소스, 드레인으로 구성되는 구조를 형성하며, 게이트 전극에 전압을 걸어 채널의 전계에 의하여 전자 또는 정공이 흐르는 관문이 생기게 하는 원리로 소스, 드레인의 전류를 제어한다. 이러한 트랜지스터는 모스 축전기에 의한 전하농도의 변화에 기초를 두고 있다. 두개의 단자(소스와 드레인)은 각각 분리되어 고농도 도핑된 영역에 연결되어 있다. 이런 영역은 P형이나 N형이 될 수 있지만 두개는 반드시 동일한 형태이어야 한다. 고농도 도핑 영역은 일반적으로 도핑 형태에 따라서 '+'로 표시된다. In general, a transistor of a semiconductor device forms a structure consisting of a gate electrode, a source, and a drain, and applies a voltage to the gate electrode to generate a gate through which electrons or holes flow by an electric field of a channel. To control. These transistors are based on the change of charge concentration by MOS capacitors. The two terminals (source and drain) are each separated and connected to a heavily doped region. These regions can be P-type or N-type, but they must be the same type. Highly doped regions are generally marked with a '+' depending on the type of doping.
이와 같은 트랜지스터는 'On', 'Off'의 신호를 이용하여 동작하게 된다. 만 약, 트랜지스터가 N채널 즉 N형트랜지스터라면 소스와 드레인은 'N+' 영역이고 몸체는 'P'영역이다. 양의 게이트-소스 전압이 걸리면 양공 영역의 공핍에 의하여 산화막 아래에 있는 P 영역의 표면에 N채널을 형성한다. 이 채널은 소스와 드레인 사이에 걸쳐있지만 게이트 전압이 소스에서 채널로 전자를 끌어당기기에 충분히 클때만 'On'상태가 되어 그곳을 통하여 전류가 흐른다. 게이트와 소스 사이에 영 또는 음의 전압이 걸리면 채널은 사라지고 'Off' 상태가 되어 소스와 드레인 사이에 전류가 흐르지 않는다. Such a transistor operates using signals of 'on' and 'off'. If the transistor is an N-channel or N-type transistor, the source and drain are in the 'N +' region and the body is in the 'P' region. When a positive gate-source voltage is applied, an N channel is formed on the surface of the P region under the oxide film due to depletion of the positive hole region. This channel spans between the source and the drain, but only turns on when the gate voltage is high enough to attract electrons from the source to the channel, through which current flows. When a zero or negative voltage is applied between the gate and the source, the channel disappears and is 'off' so that no current flows between the source and drain.
하지만, 종래의 반도체 소자의 트랜지스터는 트랜지스터를 구현함에 있어서 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막 형성과, 게이트 산화막, 게이트 전극 및 소스/드레인 형성 등의 어렵고 복잡한 공정을 거쳐야 하는 문제점이 있다. However, the transistor of the conventional semiconductor device has a problem of implementing a transistor to go through a difficult and complicated process, such as forming a device isolation film to separate the device, and gate oxide film, gate electrode and source / drain formation in order to integrate the device .
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 유도전류를 사용하는 반도체 소자의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, in order to solve the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor device using an induction current.
본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판 상에 게이트 산화막을 형성하는 단계와; 상기 산화막 상에 제 1 폴리층을 형성하는 단계와; 상기 제 1 폴리층을 식각하여 상기 실리콘 기판 중앙으로부터 일정거리를 유지하는 4개의 직사각형 형태의 제 2 폴리층을 형성하는 단계와; 상기 제 2 폴리층을 감싸는 측벽 산화막을 형성하는 단계와; 상기 측벽 산화막 사이에 상기 측벽 산화막의 일부를 가리는 금속을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention includes the steps of forming a gate oxide film on a silicon substrate; Forming a first poly layer on the oxide film; Etching the first poly layer to form four rectangular second poly layers each having a predetermined distance from a center of the silicon substrate; Forming a sidewall oxide film surrounding the second poly layer; And forming a metal covering a part of the sidewall oxide film between the sidewall oxide film.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 On, Off 신호의 이용과 함께 유도전류를 이용하여 기억 소자로의 사용에 응용 가능하며, 소자분리막 형성 등의 기타 공정을 거치지 않아도 되는 효과를 가진다. As described above, the method of manufacturing a semiconductor device according to the present invention is applicable to use as a memory device by using an induction current together with the use of on and off signals, and does not have to go through other processes such as forming a device isolation film. Has an effect.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 소자분리막 제조방법에 관하여 상세히 설명하기로 한다.Hereinafter, a device isolation film manufacturing method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이고, 도 2는 도 1b의 단면도이고, 도 3은 도 1d의 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention, FIG. 2 is a cross-sectional view of FIG. 1B, and FIG. 3 is a cross-sectional view of FIG. 1D.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(10) 위에 게이트 산화막(12)을 적층하고, 게이트 산화막(12) 위에 폴리층(14)을 형성한다. 그 다음으로, 폴리층(14) 상에 실리콘 기판(10)의 중앙으로부터 일정거리를 유지하는 4개의 직사각형 형태를 가리는 포토레지스트 패턴(16)을 형성한다. First, as shown in FIG. 1A, a
이후, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 마스크로 이용하여 제 1 폴리층(14)을 선택적으로 식각하여 실리콘 기판(10) 중앙으로부터 일정거리를 유지하는 4개의 직사각형 형태로 형성한다. 이때, 폴리층(14)은 도 2에 도시된 바와 같이, 길이가 직사각형에서 길이가 긴 면부분이 실리콘 기판(10)의 중앙을 향하도록 형성되며, 상하, 좌우로 2개씩 서로 대향하여 4방향으로 형성된다. Thereafter, as shown in FIG. 1B, the
이어서, 도 1c에 도시된 바와 같이, 폴리층(14)을 포함한 실리콘 기판(10) 전면에 산화막을 형성하고, 게이트 산화막(12)을 노출시키는 포토레지스트패턴(미도시)를 이용하여 산화막을 선택적으로 식각하여 폴리층(14)을 감싸는 측벽 산화막(18)을 형성한다. Subsequently, as shown in FIG. 1C, an oxide film is formed over the
그 다음으로, 도 1d에 도시된 바와 같이, 측벽 산화막(18) 사이에 측벽 산화막(18)의 일부를 가리며 폴리층(14)의 높이보다 일정부분 높도록 금속(20)을 형성한다. 이때, 금속(20)은 상자성 물질인 몰리브텐, 크롬을 이용하여 형성된다. Next, as shown in FIG. 1D, the
따라서, 본 발명에 따른 반도체 소자의 제조방법은 전류를 인가함에 있어서도 3에 도시된 바와 같이, 순환하듯이 쌍으로 인가하여 앙페르의 오른손 법칙과 같이 인가된 전류에 의한 자기장의 변화에 따라 금속(20)에 유도전류가 형성된다. 이러한 유도전류를 신호로 이용함으로써 On, Off 신호의 이용과 함께 기억 소자로의 사용에 응용 가능하며, 소자분리막, 게이트전극, 소스 및 드레인 형성 등의 복잡한 공정을 거치지 않아도 되는 효과를 가진다. Accordingly, in the method of manufacturing a semiconductor device according to the present invention, as shown in FIG. 3, when a current is applied, the metal is applied according to the change of the magnetic field due to the applied current by a pair applied like a circulator as the right hand law of Enper. An induced current is formed in 20). By using the induced current as a signal, it can be applied to use as a memory device with the use of the on and off signals, and has the effect of not having to go through complicated processes such as forming a device isolation film, a gate electrode, a source and a drain.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
도 2는 도 1b의 평면도.2 is a plan view of FIG. 1B.
도 3은 도 1d의 평면도.3 is a plan view of FIG. 1D;
< 도면의 주요부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>
10: 실리콘 기판 12: 게이트 산화막10
14: 폴리층 16: 포토레지스트패턴14: polylayer 16: photoresist pattern
18: 측벽 산화막 20: 금속18: sidewall oxide film 20: metal
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080057265A KR20090131413A (en) | 2008-06-18 | 2008-06-18 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080057265A KR20090131413A (en) | 2008-06-18 | 2008-06-18 | Method for fabricating semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090131413A true KR20090131413A (en) | 2009-12-29 |
Family
ID=41690629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080057265A KR20090131413A (en) | 2008-06-18 | 2008-06-18 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090131413A (en) |
-
2008
- 2008-06-18 KR KR1020080057265A patent/KR20090131413A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418480B2 (en) | Semiconductor device capable of high-voltage operation | |
| US20070045675A1 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
| KR101113904B1 (en) | Semiconductor device | |
| KR102449211B1 (en) | Semiconductor devices including field effect transistors | |
| WO2018077239A1 (en) | Display substrate and method for manufacturing same, and display device | |
| US7282770B2 (en) | Semiconductor device and fabrication process thereof | |
| US7915655B2 (en) | Semiconductor device | |
| US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
| TWI715344B (en) | Active device substrate and manufacturing method thereof | |
| JP2012079992A (en) | Semiconductor device | |
| US10665510B2 (en) | Spacer structure and manufacturing method thereof | |
| JP2007194562A (en) | Semiconductor device and its fabrication process | |
| GB2064866A (en) | Field effect semiconductor device | |
| CN115425090A (en) | Thin film transistor and electronic device thereof | |
| KR20090131413A (en) | Method for fabricating semiconductor device | |
| US7928445B2 (en) | Semiconductor MOS transistor device | |
| US8217466B2 (en) | High-speed semiconductor device and method for manufacturing the same | |
| TWI578540B (en) | Thin film transistor and method of manufacturing the same | |
| JPS6119174A (en) | Semiconductor device | |
| TWI804302B (en) | Semiconductor device and manufacturing method thereof | |
| US20230215914A1 (en) | Semiconductor high-voltage device and manufacturing method thereof | |
| US10763357B2 (en) | Semiconductor device | |
| JP4577948B2 (en) | Offset gate field effect transistor | |
| KR100552294B1 (en) | Manufacturing Method Of Liquid Crystal Display | |
| KR100612987B1 (en) | Manufacturing Method of Thin Film Transistor Liquid Crystal Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |