KR20090129710A - Apparatus of amplification and method of controlling bandwidth - Google Patents

Apparatus of amplification and method of controlling bandwidth Download PDF

Info

Publication number
KR20090129710A
KR20090129710A KR1020080055769A KR20080055769A KR20090129710A KR 20090129710 A KR20090129710 A KR 20090129710A KR 1020080055769 A KR1020080055769 A KR 1020080055769A KR 20080055769 A KR20080055769 A KR 20080055769A KR 20090129710 A KR20090129710 A KR 20090129710A
Authority
KR
South Korea
Prior art keywords
capacitor
amplifying
chip
bandwidth
circuit board
Prior art date
Application number
KR1020080055769A
Other languages
Korean (ko)
Other versions
KR100968206B1 (en
Inventor
오원석
박강엽
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080055769A priority Critical patent/KR100968206B1/en
Publication of KR20090129710A publication Critical patent/KR20090129710A/en
Application granted granted Critical
Publication of KR100968206B1 publication Critical patent/KR100968206B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/18—Automatic control in untuned amplifiers
    • H03G5/20—Automatic control in untuned amplifiers having discharge tubes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Abstract

PURPOSE: An apparatus of amplification and method of controlling bandwidth are provided to obtain stable frequency response characteristics. CONSTITUTION: The first control capacitor(120) is included in the circuit board. The LC ladder network(300) couples the first control capacitor. The LC ladder network is bonded through the bonding wire(150) and bonding pad(160) in the circuit board. In the IC chip(130) for amplification, bandwidth is controlled with the LC ladder network. The LC ladder network comprises the input capacitor, and the output capacitor and connection inductor.

Description

증폭 장치 및 그 대역폭 조절 방법{Apparatus of Amplification and Method of Controlling Bandwidth}Amplification Apparatus and its Bandwidth Control Method {Apparatus of Amplification and Method of Controlling Bandwidth}

본 발명은 증폭 장치 및 그 대역폭 조절 방법에 관한 것으로서, 구체적으로는 본딩 패드 및 본딩 와이어를 이용하여 대역폭을 조절할 수 있는 증폭 장치 및 그 대역폭 조절 방법에 관한 것이다.The present invention relates to an amplifying apparatus and a bandwidth adjusting method, and more particularly, to an amplifying apparatus and a bandwidth adjusting method capable of adjusting the bandwidth using a bonding pad and a bonding wire.

최근, 고성능 멀티미디어 데이터 통신에 대한 수요 급증으로 인하여 통신 시스템의 송수신 속도도 수기가 비트급 이상으로 높아지고 있다. 이와 함께, 통신 시스템의 필수구성인 증폭 장치의 동작속도에 대한 관심도 증가하고 있다. Recently, due to the surge in demand for high performance multimedia data communication, the transmission and reception speed of communication systems has also increased to more than a bit. At the same time, interest in the operation speed of the amplifying device, which is an essential component of the communication system, is also increasing.

고속 증폭 장치는 충분한 전압이득, 넓은 대역폭 확보 및 동작의 안정성 및 높은 수율을 필요로 한다.The high speed amplification device requires sufficient voltage gain, wide bandwidth, stable operation and high yield.

일반적으로, 공통소스 증폭 장치(Common-Source Amplifier)에서 전압이득(이하, Av)은 입력노드 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 트랜스컨덕턴스(이하, gm)와 출력노드의 저항성분(이하, Rout)의 곱셈결과로 결정되며, -3dB 대역폭은 Rout과 출력노드의 커패시턴스 성분(이하, Cout)에 의해 결정된다.In general, a voltage gain (hereinafter, referred to as Av) in a common-source amplifier is a transconductance (hereinafter referred to as gm) of an input node MOSFET (hereinafter referred to as gm) and a resistance component of an output node (hereinafter referred to as: Multiplied by Rout, and the -3dB bandwidth is determined by the capacitance component of Rout and the output node (hereafter Cout).

여기서, MOSFET의 Rout이 커질수록 Av는 증가하지만, -3dB 대역폭은 감소하고, MOSFET의 크기가 커질수록 gm이 증가하여 Av가 증가하지만, Cout이 커져 -3dB 대역폭은 감소하는 등 Av와 대역폭은 긴밀한 상관관계를 갖는다.Here, Av increases as the Rout of the MOSFET increases, but the -3dB bandwidth decreases, and as the size of the MOSFET increases, gm increases to increase the Av, but Cout increases to decrease the -3dB bandwidth. Correlate

때문에, 증폭 장치는 Av와 -3dB 대역폭 간의 긴밀한 상관관계로 인해 성능 개선이 어렵다. Because of this, the amplification device is difficult to improve performance due to the close correlation between Av and -3dB bandwidth.

종래의 증폭 장치는 이러한 상관관계를 극복하기 위하여 주증폭단 또는 버퍼에 수동소자인 인덕터와 커패시터를 추가하여 충분한 Av과 대역폭을 확대시키려는 시도를 하였다.In order to overcome this correlation, the conventional amplification apparatus has attempted to increase the sufficient Av and bandwidth by adding an inductor and a capacitor which are passive elements in the main amplifier or buffer.

그런데, 수동 인덕터를 적용하여 증폭 장치의 대역폭을 조절하면, 이득특성이 평탄치 않아 안정성이 떨어지고, 안정성을 보완하고자 버퍼를 추가하면 시스템 비용이 증가하는 문제가 발생한다. 뿐만 아니라, 수동 인덕터는 그 크기가 커 증폭 장치의 구현 면적을 증가시키는 문제를 유발할 수 있다.However, when the bandwidth of the amplifier is adjusted by applying a passive inductor, the gain characteristics are not flat, resulting in a decrease in stability, and adding a buffer to compensate for the stability increases the system cost. In addition, the passive inductor is large in size and may cause a problem of increasing an implementation area of the amplifying device.

또한, 수동 커패시터를 적용하여 증폭 장치의 대역폭을 조절하면, -3dB 대역폭은 향상되나 Av가 낮아져 증폭단을 추가로 필요로 하므로 결국, 시스템의 비용을 증가시키는 문제를 유발한다.In addition, adjusting the bandwidth of the amplifying device by applying a passive capacitor improves the -3dB bandwidth but lowers Av, requiring additional amplification stages, which in turn increases the cost of the system.

본 발명의 목적은 본딩 패드 및 본딩 와이어를 이용하여 대역폭을 조절할 수 있는 증폭 장치 및 그 대역폭 조절 방법을 제공함에 있다.An object of the present invention is to provide an amplification apparatus capable of adjusting the bandwidth by using a bonding pad and a bonding wire, and a bandwidth adjusting method thereof.

본 발명의 다른 목적은 엘씨 래더 네트워크를 이용하여 주파수 응답 특성을 평탄화 할 수 있는 증폭 장치 및 그 대역폭 조절 방법을 제공함에 있다.Another object of the present invention is to provide an amplification apparatus and a bandwidth adjusting method capable of flattening the frequency response characteristics by using an LCD ladder network.

전술한 문제점을 해결하고자, 본 발명의 일면에 따른 증폭 장치는 회로기판; 상기 회로기판 상에 구비된 제1 조절 커패시터; 및 상기 제1 조절 커패시터에 커플링되며, 본딩 와이어 및 본딩 패드를 통해 상기 회로기판 상에 본딩되고, 엘씨 래더(LC ladder) 네트워크를 통해 대역폭이 조절되는 증폭용 IC칩을 포함하되, 상기 엘씨 래더 네트워크는, 상기 제1 조절 커패시터를 포함하는 입력 커패시터와, 상기 본딩 패드에 의한 제1 기생 커패시터를 포함하는 출력 커패시터와, 상기 입력 커패시터와 상기 출력 커패시터를 연결하고, 상기 본딩 와이어의 인덕턴스 성분을 포함하는 연결 인덕터를 포함한다.In order to solve the above problems, an amplifier according to an aspect of the present invention is a circuit board; A first control capacitor provided on the circuit board; And an amplifying IC chip coupled to the first control capacitor, bonded to the circuit board through a bonding wire and a bonding pad, and having an adjustable bandwidth through an LC ladder network. The network includes an input capacitor including the first regulating capacitor, an output capacitor including the first parasitic capacitor by the bonding pad, the input capacitor and the output capacitor, and an inductance component of the bonding wire. It includes a connecting inductor.

본 발명의 다른 면에 따른 증폭 장치의 대역폭 조절 방법은, 내부 커패시터를 포함하는 증폭용 IC칩을 설계하는 단계; 상기 증폭용 IC칩의 본딩 패드와 회로기판을 본딩 와이어로 연결하는 단계; 및 상기 회로기판에 실장되어 상기 증폭용 IC칩과 연결되는 외부 커패시터의 커패시턴스를 조절하여 상기 증폭용 IC칩의 대역폭을 조절하는 단계를 포함하되, 상기 조절하는 단계는 엘씨 래더 네트워크에 의해 상기 대역폭을 조절한다.According to another aspect of the present invention, there is provided a method of controlling a bandwidth of an amplifying apparatus, the method including: designing an amplifying IC chip including an internal capacitor; Connecting a bonding pad and a circuit board of the amplifying IC chip with a bonding wire; And adjusting a bandwidth of the amplifying IC chip by adjusting a capacitance of an external capacitor mounted on the circuit board and connected to the amplifying IC chip, wherein the adjusting is performed by adjusting the bandwidth by an LC ladder network. Adjust.

본 발명에 따르면, 본딩 패드 및 본딩 와이어를 이용한 래더 네트워크 구성하여 광대역에 걸쳐 평탄하고 안정적인 주파수 응답 특성을 제공할 수 있으며, 나아가 증폭 장치의 면적 및 단가를 절감할 수 있는 효과가 있다.According to the present invention, by configuring a ladder network using a bonding pad and a bonding wire, it is possible to provide a flat and stable frequency response characteristic over a wide band, and further, it is possible to reduce the area and cost of the amplifying apparatus.

이하, 본 발명에 따른 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 증폭 장치를 도시한 구성도이며, 도 2는 본 발명의 실시예에 따른 증폭 장치를 도시한 회로도이다.1 is a block diagram showing an amplifier according to an embodiment of the present invention, Figure 2 is a circuit diagram showing an amplifier according to an embodiment of the present invention.

도 1에서 도시된 바와 같이, 본 발명의 실시예에 따른 증폭 장치는 회로기판(110), 제1 조절 커패시터(120) 및 증폭용 IC칩(130)을 포함한다.As shown in FIG. 1, an amplifying apparatus according to an embodiment of the present invention includes a circuit board 110, a first control capacitor 120, and an amplifying IC chip 130.

여기서, 본 발명의 실시예에 따른 증폭 장치는 증폭용 IC칩(130)에 대한 본딩 와이어(150) 및 본딩 패드(160) 등으로 구성된 엘씨 래더(LC ladder) 네트워크(300)를 결합시켜 대역폭을 확대시킬 수 있다. 이하, 증폭 장치의 각 구성요소에 대해 설명한다.Here, the amplifying apparatus according to the embodiment of the present invention combines the LC ladder network (300) consisting of a bonding wire 150 and a bonding pad 160 for the amplification IC chip 130 to increase the bandwidth You can enlarge it. Hereinafter, each component of the amplifier will be described.

회로기판(110)은 적어도 하나의 실장용 패드(111)를 구비하여 적어도 하나의 제1 조절 커패시터(120)를 각각 실장하고, 본 발명의 실시예에 따른 증폭 장치와 통신 시스템과의 입출력 신호의 경로를 제공한다.The circuit board 110 includes at least one mounting pad 111 to mount at least one first control capacitor 120, respectively, and to input / output signals between the amplifying device and the communication system according to an embodiment of the present invention. Provide the path.

제1 조절 커패시터(CSMD)(120)는 회로기판(110) 상의 실장용 패드(111)에 실장되어 증폭용 IC칩(130)의 각 본딩 패드(160)에 연결될 수 있다. 이때, 제1 조절 커패시터(CSMD)(120)는 증폭 장치의 구성에 따라 다수 개 구비될 수 있다.The first control capacitor C SMD 120 may be mounted on the mounting pad 111 on the circuit board 110 and connected to each bonding pad 160 of the amplifying IC chip 130. In this case, a plurality of first adjusting capacitors C SMD 120 may be provided according to the configuration of the amplifying apparatus.

증폭용 IC칩(130)은 도 2에 도시된 바와 같이, 제2 조절 커패시터(CON)(140), 증폭부(M1)(170) 등으로 구성된 IC(Integrated Circuit) 형태의 증폭소자로서 설정된 증폭도에 따라 입력신호(Vin)를 증폭하여 출력한다.As shown in FIG. 2, the amplifying IC chip 130 is an amplifying device in the form of an IC (Integrated Circuit) composed of a second control capacitor (C ON ) 140, an amplifying unit (M 1 ) 170, and the like. Amplifies and outputs the input signal Vin according to the set amplification degree.

제2 조절 커패시터(CON)(140)는 증폭용 IC칩(130) 내부에 구비된 온칩(On-Chip) 커패시터로서, 일반적으로 증폭용 IC칩(130)의 설계시 그 값(Capacitance)이 결정된다.The second control capacitor (C ON ) 140 is an on-chip capacitor provided in the amplifying IC chip 130, and generally has a value when designing the amplifying IC chip 130. Is determined.

증폭부(M1)(170)는 입력신호(Vin)를 증폭하여 출력신호(Vout)를 출력하며, 이러한 증폭부(M1)(170)는 전계 효과 트랜지스터(Field Effect Transistor 이하, FET)일 수 있다. 여기서, 증폭부(M1)(170)의 대역폭은 엘씨 래더 네트워크(300)에 의해 조절될 수 있으며, 엘씨 래더 네트워크(300)는 도 1과 같이 증폭용 IC칩(130)의 각 본딩 패드에 대해 각각 존재할 수 있다. The amplifier M 1 170 amplifies the input signal Vin and outputs an output signal Vout. The amplifier M 1 170 is a field effect transistor (FET). Can be. Here, the bandwidth of the amplifier (M 1 ) 170 may be adjusted by the LC ladder network 300, the LC ladder network 300 is to each bonding pad of the amplification IC chip 130 as shown in FIG. Each may be present.

엘씨 래더 네트워크(300)는 제1 조절 커패시터(CSMD)(120), 본딩 와이어(150), 본딩 패드(160) 및 제2 조절 커패시터(CON)(140) 등으로 구성될 수 있다.이하에서, 도 3을 참고하여 엘씨 래더 네트워크(300)의 세부구성에 대하여 상세히 설명한다. The NC ladder network 300 may include a first regulating capacitor C SMD 120, a bonding wire 150, a bonding pad 160, a second regulating capacitor C ON 140, and the like. In the following, the detailed configuration of the LC ladder network 300 will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 엘씨 래더 네트워크(300)를 설명하기 위한 회로도로서, 도 2에서 증폭용 IC칩(130)으로 인한 기생 커패시터를 고려하여 도시된 등가 회로도이다. FIG. 3 is a circuit diagram for describing the ladder ladder network 300 according to an exemplary embodiment of the present invention. FIG. 2 is an equivalent circuit diagram illustrating a parasitic capacitor caused by the amplifying IC chip 130 in FIG. 2.

도 3에 도시된 바와 같이, 엘씨 래더 네트워크(300)는 입력 커패시터(310)와, 출력 커패시터(COUT)(330)와, 입력 커패시터(310)와 출력 커패시터(COUT)(330)를 연결하고, 본딩 와이어(150)의 인덕턴스 성분을 포함하는 연결 인덕터(LW)(320)를 결합시켜 구현될 수 있다.As shown in FIG. 3, the LC ladder network 300 connects an input capacitor 310, an output capacitor C OUT 330, and an input capacitor 310 and an output capacitor C OUT 330. The coupling inductor L W 320 including the inductance component of the bonding wire 150 may be coupled to each other.

입력 커패시터(310)는 제1 조절 커패시터(CSMD)(120)와 회로기판(110)에 의한 제3 기생 커패시터(미도시)와의 합성 커패시턴스를 갖는다. 여기서, 제2 기생 커패시터(미도시)는 회로기판(110)의 재질에 따라 실장용 패드(111) 등에 발생되는 커패시터일 수 있다.The input capacitor 310 has a combined capacitance between the first regulating capacitor C SMD 120 and a third parasitic capacitor (not shown) by the circuit board 110. Here, the second parasitic capacitor (not shown) may be a capacitor generated in the mounting pad 111 or the like according to the material of the circuit board 110.

출력 커패시터(COUT)(330)는 본딩 패드(160)에 의한 제1 기생 커패시터(미도시), 증폭용 IC칩(130) 내부에 구비된 제2 조절 커패시터(CON)(140), 증폭용 IC칩(130)의 내부에 구비된 트랜지스터의 제2 기생 커패시터(미도시)에 의한 합성 커패시턴스를 갖는다. 여기서, 제2 기생 커패시터(미도시)는 트랜지스터의 게이트와 소스 및 게이트와 드레인간에 기생하는 커패시터이며, 제2 조절 커패시터(CON)(140)는 온칩 커패시터이다.The output capacitor C OUT 330 is a first parasitic capacitor (not shown) by the bonding pad 160, a second control capacitor C ON 140 provided in the amplifying IC chip 130, and amplification. It has a combined capacitance by the second parasitic capacitor (not shown) of the transistor provided in the IC chip 130 for use. Here, the second parasitic capacitor (not shown) is a capacitor parasitic between the gate and the source and the gate and the drain of the transistor, the second control capacitor (C ON ) 140 is an on-chip capacitor.

연결 인덕터(LW)(320)는 입력 커패시터(310)와 출력 커패시터(COUT)(330)를 커플링하는 본딩 와이어(150)에 의한 인덕턴스를 포함한다. 이때, 본딩 와이어(150)의 인덕턴스는 그 재질 및 길이에 따라 값이 달라질 수 있으며 예컨대, 1mm 길이당 0.8 내지 1nH 일 수 있다.The connecting inductor L W 320 includes an inductance by the bonding wire 150 coupling the input capacitor 310 and the output capacitor C OUT 330. In this case, the inductance of the bonding wire 150 may vary depending on the material and the length thereof, and may be, for example, 0.8 to 1 nH per 1 mm length.

본 발명에서는 엘씨 래더 네트워크(300)를 이용하여 영점 주파수를 조절함으로써, 증폭용 IC칩(130)의 대역폭을 확대함은 물론 주파수 응답 특성을 평탄화시킬 수 있다.In the present invention, by adjusting the zero frequency using the LC ladder network 300, it is possible to increase the bandwidth of the amplifying IC chip 130, as well as to flatten the frequency response characteristics.

한편, 회로에는 무수히 많은 영점 주파수와 극점 주파수가 존재하며, 영점 주파수가 발생하면 전압이득이 -20dB로 하강하고, 극점 주파수가 발생하면 전압이득이 +20dB로 상승하는 성질이 있다.On the other hand, there are a myriad of zero and pole frequencies in the circuit. When zero frequency occurs, the voltage gain drops to -20 dB, and when the pole frequency occurs, the voltage gain rises to +20 dB.

본 발명은 이러한 성질을 이용하여 엘씨 래더 네트워크(300)와 증폭용 IC칩(130)을 결합시킴으로써 첫 번째 극점 주파수인 fc(Cut off Frequency)가 발생할 때 영점 주파수가 동시에 발생하도록 하여 대역폭을 확대시키는 것이다.The present invention combines the LC ladder network 300 and the amplification IC chip 130 by using such a property so that the zero frequency occurs simultaneously when the first pole frequency fc (Cut off Frequency) occurs to expand the bandwidth. will be.

도 4는 본 발명의 실시예에 따른 증폭 장치의 주파수 응답 특성을 도시한 그래프이다. 이때, 도 4의 실험에서는 공통게이트 증폭 장치를 사용하였다.4 is a graph showing the frequency response characteristics of the amplifier according to the embodiment of the present invention. In this case, the common gate amplification apparatus was used in the experiment of FIG. 4.

(a)는 단일 증폭 장치의 주파수 응답 특성 그래프이며, (b)은 수동 인덕터를 적용하여 대역폭을 확대한 증폭 장치의 주파수 응답 특성 그래프이며, (c)은 본 발명의 실시예에 따른 증폭 장치의 주파수 응답 특성 그래프이다.(a) is a graph of the frequency response characteristics of a single amplifier, (b) is a graph of the frequency response characteristics of an amplifier with an enlarged bandwidth by applying a passive inductor, (c) is a graph of the amplifier according to an embodiment of the present invention Frequency response characteristic graph.

도 4의 그래프에서, (c)의 본 발명의 실시예에 따른 증폭 장치의 주파수 응 답 특성이 (a)의 단일 증폭 장치 및 (b)의 수동 인덕터를 적용하여 대역폭을 확대한 증폭 장치의 주파수 응답에 비해 광대역에 걸쳐 평탄한 특성을 갖는 것을 해석할 수 있다.In the graph of Fig. 4, the frequency response characteristic of the amplifier according to the embodiment of the present invention of (c) is the frequency of the amplification apparatus in which the bandwidth is increased by applying the single amplifier of (a) and the passive inductor of (b). It can be interpreted that it has a flat characteristic over a wide band compared to the response.

즉, 본 발명에 따른 증폭 장치는 넓은 대역에 걸쳐 평탄한 주파수 응답 특성을 제공하므로 고속 광대역 통신 시스템에 적용하기에 적합할 것임을 유추할 수 있다.In other words, it can be inferred that the amplifying apparatus according to the present invention is suitable for application to a high speed broadband communication system because it provides a flat frequency response characteristic over a wide band.

도 5는 본 발명의 실시예에 따른 증폭 장치의 대역폭 조절 방법을 도시한 흐름도이다. 이하, 도 5를 참조하여 설명한다.5 is a flowchart illustrating a bandwidth adjusting method of an amplifying apparatus according to an embodiment of the present invention. A description with reference to FIG. 5 is as follows.

먼저, 내부 커패시터 즉, 제2 조절 커패시터(CON)(140)를 포함하는 증폭용 IC칩(130)을 설계한다(S510).First, an amplification IC chip 130 including an internal capacitor, that is, a second control capacitor C ON 140 is designed (S510).

이때, 내부 커패시터의 커패시턴스는 증폭용 IC칩(130)의 기생 커패시터 즉, 제2 조절 커패시터(CON)(140)를 고려하여 결정하는 것이 바람직하다.At this time, the capacitance of the internal capacitor is preferably determined in consideration of the parasitic capacitor of the amplifying IC chip 130, that is, the second control capacitor (C ON ) 140.

이어서, 증폭용 IC칩(130)의 본딩 패드(160)와 회로기판(110)을 본딩 와이어(150)로 연결한다(S520).Subsequently, the bonding pad 160 and the circuit board 110 of the amplifying IC chip 130 are connected with the bonding wire 150 (S520).

그리고, 회로기판(110)에 실장되어 증폭용 IC칩(130)과 연결되는 외부 커패시터 즉, 제1 조절 커패시터(CSMD)(120)의 커패시턴스를 조절하여 증폭용 IC칩(130)의 대역폭을 조절한다(S530).In addition, the bandwidth of the amplifying IC chip 130 is adjusted by adjusting the capacitance of an external capacitor, that is, the first control capacitor C SMD 120, mounted on the circuit board 110 and connected to the amplifying IC chip 130. Adjust (S530).

이때, 본 발명에 따른 증폭 장치는 영점 주파수를 조절하여 증폭용 IC칩(130)의 주파수 응답 특성을 평탄화하는 것이다.At this time, the amplifying apparatus according to the present invention is to flatten the frequency response characteristics of the amplifying IC chip 130 by adjusting the zero frequency.

이상, 본 발명의 구성에 대하여 첨부 도면을 참조하여 상세히 설명하였으나, 이는 예시에 불과한 것으로서, 본 발명이 속하는 기술분야에 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 변형과 변경이 가능함은 물론이다. 따라서 본 발명의 보호 범위는 전술한 실시예에 국한되어서는 아니되며 이하의 특허 청구범위의 기재에 의하여 정하여져야 할 것이다.In the above, the configuration of the present invention has been described in detail with reference to the accompanying drawings, which are merely examples, and those skilled in the art to which the present invention pertains various modifications and changes within the scope of the technical idea of the present invention. Of course this is possible. Therefore, the protection scope of the present invention should not be limited to the above-described embodiment, but should be defined by the following claims.

도 1은 본 발명에 따른 증폭 장치를 도시한 구성도. 1 is a block diagram showing an amplifying apparatus according to the present invention.

도 2는 본 발명에 따른 증폭 장치를 도시한 회로도.2 is a circuit diagram showing an amplifying apparatus according to the present invention.

도 3은 본 발명에 따른 엘씨 래더 네트워크(300)를 도시한 회로도.3 is a circuit diagram illustrating an LCD ladder network 300 according to the present invention.

도 4는 본 발명에 따른 증폭 장치의 주파수 응답 특성을 도시한 그래프.Figure 4 is a graph showing the frequency response characteristics of the amplifier according to the present invention.

도 5는 본 발명에 따른 증폭 장치의 대역폭 조절 방법을 도시한 흐름도.5 is a flowchart illustrating a bandwidth adjusting method of an amplifying apparatus according to the present invention.

Claims (10)

회로기판;Circuit board; 상기 회로기판 상에 구비된 제1 조절 커패시터; 및A first control capacitor provided on the circuit board; And 상기 제1 조절 커패시터에 커플링되며, 본딩 와이어 및 본딩 패드를 통해 상기 회로기판 상에 본딩되고, 엘씨 래더(LC ladder) 네트워크를 통해 대역폭이 조절되는 증폭용 IC칩을 포함하되,An amplification IC chip coupled to the first control capacitor, bonded to the circuit board through a bonding wire and a bonding pad, and having an adjustable bandwidth through an LC ladder network; 상기 엘씨 래더 네트워크는,The ladder ladder network, 상기 제1 조절 커패시터를 포함하는 입력 커패시터와,An input capacitor including the first regulating capacitor; 상기 본딩 패드에 의한 제1 기생 커패시터를 포함하는 출력 커패시터와,An output capacitor including a first parasitic capacitor by the bonding pads; 상기 입력 커패시터와 상기 출력 커패시터를 연결하고, 상기 본딩 와이어의 인덕턴스 성분을 포함하는 연결 인덕터를 포함하는 증폭 장치.And a connecting inductor connecting the input capacitor and the output capacitor and including an inductance component of the bonding wire. 제1항에 있어서, 상기 본딩 와이어의 인덕턴스는,The method of claim 1, wherein the inductance of the bonding wire, 1mm 길이당 0.8 내지 1nH 인 증폭 장치.Amplification device 0.8 to 1 nH per 1 mm length. 제1항에 있어서, 상기 증폭용 IC칩이 적어도 하나의 트랜지스터를 포함할 때, The method of claim 1, wherein when the amplifying IC chip includes at least one transistor, 상기 출력 커패시터는 상기 트랜지스터의 게이트와 소스 및 게이트와 드레인간의 제2 기생 커패시터를 더 포함하는 증폭 장치.The output capacitor further comprises a second parasitic capacitor between the gate and the source and the gate and the drain of the transistor. 제3항에 있어서, 상기 엘씨 래더 네트워크는,The method of claim 3, wherein the NC ladder network, 영점 주파수를 조절하여 상기 증폭용 IC칩의 주파수 응답 특성을 평탄화하는 증폭 장치.An amplifying device for smoothing the frequency response characteristics of the amplifying IC chip by adjusting the zero frequency. 제1항에 있어서, 상기 입력 커패시터는,The method of claim 1, wherein the input capacitor, 상기 회로기판에 의한 제3 기생 커패시터를 더 포함하는 증폭 장치.And a third parasitic capacitor by the circuit board. 내부 커패시터를 포함하는 증폭용 IC칩을 설계하는 단계;Designing an amplifying IC chip including an internal capacitor; 상기 증폭용 IC칩의 본딩 패드와 회로기판을 본딩 와이어로 연결하는 단계; 및Connecting a bonding pad and a circuit board of the amplifying IC chip with a bonding wire; And 상기 회로기판에 실장되어 상기 증폭용 IC칩과 연결되는 외부 커패시터의 커패시턴스를 조절하여 상기 증폭용 IC칩의 대역폭을 조절하는 단계를 포함하되,And controlling the bandwidth of the amplifying IC chip by adjusting the capacitance of an external capacitor mounted on the circuit board and connected to the amplifying IC chip. 상기 조절하는 단계는 엘씨 래더 네트워크에 의해 상기 대역폭을 조절하는 증폭 장치의 대역폭 조절 방법.The adjusting step is a bandwidth adjusting method of the amplifying apparatus for adjusting the bandwidth by the LC ladder network. 제6항에 있어서, 상기 엘씨 래더 네트워크는,The method of claim 6, wherein the NC ladder network, 상기 외부 커패시터를 포함하는 입력 커패시터; An input capacitor including the external capacitor; 상기 본딩 패드에 의한 제1 기생 커패시터를 포함하는 출력 커패시터; 및An output capacitor comprising a first parasitic capacitor by the bonding pads; And 상기 입력 커패시터와 상기 출력 커패시터를 연결하고, 상기 본딩 와이어의 인덕턴스 성분을 포함하는 연결 인덕터를 포함하는 증폭 장치의 대역폭 조절 방법.And a connection inductor connecting the input capacitor and the output capacitor and including an inductance component of the bonding wire. 제7항에 있어서, 상기 본딩 와이어의 인덕턴스는,The method of claim 7, wherein the inductance of the bonding wire, 1mm 길이당 0.8 내지 1nH 인 증폭 장치의 대역폭 조절 방법.Bandwidth adjustment method of amplifying device of 0.8 to 1nH per 1mm length. 제6항에 있어서, 상기 설계하는 단계에서,The method of claim 6, wherein in the designing step, 상기 내부 커패시터는 상기 증폭용 IC칩의 기생 커패시터를 고려하여 결정되는 증폭 장치의 대역폭 조절 방법.And the internal capacitor is determined in consideration of the parasitic capacitor of the amplifying IC chip. 제6항에 있어서, 상기 조절하는 단계는,The method of claim 6, wherein the adjusting step, 영점 주파수를 조절하여 상기 증폭용 IC칩의 주파수 응답 특성을 평탄화하는 단계Flattening the frequency response characteristics of the amplifying IC chip by adjusting the zero frequency 를 포함하는 증폭 장치의 대역폭 조절 방법.Bandwidth control method of the amplifying device comprising a.
KR1020080055769A 2008-06-13 2008-06-13 Apparatus of Amplification and Method of Controlling Bandwidth KR100968206B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055769A KR100968206B1 (en) 2008-06-13 2008-06-13 Apparatus of Amplification and Method of Controlling Bandwidth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055769A KR100968206B1 (en) 2008-06-13 2008-06-13 Apparatus of Amplification and Method of Controlling Bandwidth

Publications (2)

Publication Number Publication Date
KR20090129710A true KR20090129710A (en) 2009-12-17
KR100968206B1 KR100968206B1 (en) 2010-07-06

Family

ID=41689608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055769A KR100968206B1 (en) 2008-06-13 2008-06-13 Apparatus of Amplification and Method of Controlling Bandwidth

Country Status (1)

Country Link
KR (1) KR100968206B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806415B1 (en) 2013-02-15 2014-08-12 International Business Machines Corporation Integrated circuit pad modeling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514080A (en) * 1991-06-28 1993-01-22 Mitsubishi Electric Corp Field effect transistor amplifier
JPH0766659A (en) * 1993-08-23 1995-03-10 Mitsubishi Electric Corp Microwave amplifier
US6636119B2 (en) * 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
JP2002217660A (en) 2001-01-17 2002-08-02 Hitachi Kokusai Electric Inc Variable gain amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806415B1 (en) 2013-02-15 2014-08-12 International Business Machines Corporation Integrated circuit pad modeling

Also Published As

Publication number Publication date
KR100968206B1 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
JP5009500B2 (en) Method for improving linearity in RF power devices and RF power transistor devices
US7202749B2 (en) AC coupling technique for improved noise performance and simple biasing
US9467106B2 (en) Wideband bias circuits and methods
JP2008205794A (en) Semiconductor integrated circuit device and high frequency power amplification module
US9825603B2 (en) Active drain terminated distributed amplifier
US9866181B2 (en) Power amplification circuit and transmitter
US8040188B2 (en) Low noise cascode amplifier
WO2007049391A1 (en) Distribution type amplifier and integrated circuit
CN113672016B (en) Power supply suppression circuit, chip and communication terminal
KR100968206B1 (en) Apparatus of Amplification and Method of Controlling Bandwidth
US20150270816A1 (en) Performance of off-chip connection for power amplifier
US7248118B2 (en) Radio frequency power amplifier module
JP2004304330A (en) Frequency characteristics-variable amplifier circuit and semiconductor integrated circuit device
WO2022143085A1 (en) Input impedance matching network and radio frequency front-end module
CN110417355B (en) Integrated high-resistance wire doherty amplifier
JP2011254338A (en) Semiconductor device
KR100251007B1 (en) Driving amplifier and for rf transceiving part and design method thereof
JP6377305B2 (en) amplifier
US6914488B2 (en) Broadband amplification apparatus for bandwidth expansion
CN218734206U (en) Gain-adjustable low-noise amplifier
US9531334B1 (en) Broadband circuit for an active device
US9257946B2 (en) Amplifier circuits
KR101060937B1 (en) Push-Pull Broadband Power Amplifiers
KR100906244B1 (en) Rf amplifier and method amplifing using thereof
KR20100040513A (en) Bais applying circuit in rfic power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 9