KR100906244B1 - Rf amplifier and method amplifing using thereof - Google Patents
Rf amplifier and method amplifing using thereof Download PDFInfo
- Publication number
- KR100906244B1 KR100906244B1 KR1020070086353A KR20070086353A KR100906244B1 KR 100906244 B1 KR100906244 B1 KR 100906244B1 KR 1020070086353 A KR1020070086353 A KR 1020070086353A KR 20070086353 A KR20070086353 A KR 20070086353A KR 100906244 B1 KR100906244 B1 KR 100906244B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- amplifying
- feedback
- transconductance
- gain
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
Abstract
본 발명은 고속 입력되는 신호를 수신하여 1차 증폭하는 저이득, 광대역 특성의 제1 증폭부와, 상기 제1 증폭부의 출력신호의 이득을 높이고 DC 레벨을 저감시키는 제2 증폭부와,상기 제2 증폭부의 출력을 입력받아 내부의 궤환 트랜스컨덕턴스를 거쳐 제2 증폭부의 입력으로 부궤환시키는 능동부궤환부와, 상기 제1 증폭부 출력단의 기생 커패시턴스를 보상하는 NIC부를 포함하는 것을 특징으로 하는 광대역 증폭기 및 방법을 제공한다.According to an aspect of the present invention, there is provided a low-gain, wide-bandwidth first amplifying unit for receiving a high-speed input signal and amplifying the first signal, a second amplifying unit for increasing a gain of an output signal of the first amplifying unit and reducing a DC level; A wideband including an active part feedback part receiving the output of the second amplification part and a negative feedback part through an internal feedback transconductance to an input of the second amplification part, and a NIC part for compensating parasitic capacitance of the first amplifying part output terminal; An amplifier and method are provided.
본 발명에 의하면, 안정적이고 비용효과적인 방법으로 광대역 RF 증폭기의 구현을 가능하게 한다. 즉, 본 발명은 고속 대용량 데이터 통신시스템을 위한 송수신칩셋에 광범위하게 적용될 수 있다.According to the present invention, it is possible to implement a wideband RF amplifier in a stable and cost effective manner. That is, the present invention can be widely applied to a transmission / reception chip set for a high speed mass data communication system.
증폭기, 능동부궤환, NIC, 통신 Amplifier, Active Feedback, NIC, Communication
Description
본 발명은 고속 대용량 통신시스템에 적용될 수 있는 광대역 증폭기 및 증폭방법에 관한 것으로서, 구체적으로는 대역폭을 현저히 향상시키는 동시에 전압이득도 향상시킬 수 있고 안전한 동작 성능을 발휘할 수 있는 증폭기 및 증폭방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wideband amplifier and amplification method that can be applied to a high speed large capacity communication system. More specifically, the present invention relates to an amplifier and amplification method capable of significantly improving bandwidth and improving voltage gain and exhibiting safe operation performance. .
최근 고성능 멀티미디어 데이터 통신에 대한 수요의 급격한 증가로 인해 통신시스템내의 송수신 속도는 수 기가비트급이상으로 증가하고 있다. 이로 인해 모든 송수신칩셋에 필수적인 요소인 증폭기의 동작속도에 대한 관심도 높아지고 있다. Recently, due to the rapid increase in the demand for high performance multimedia data communication, the transmission and reception speed in the communication system is increasing to more than several gigabits. This raises interest in the operational speed of amplifiers, which are essential for all transceiver chipsets.
일반적인 종래의 증폭기에서는 큰 용량의 수동소자(인덕터, 커패시터)를 이용하여 증폭기의 대역폭을 늘림으로써 칩셋의 면적을 크게 증가시키는 단점이 있었다. In general, conventional amplifiers have a disadvantage of greatly increasing the area of the chipset by increasing the bandwidth of the amplifier by using a large-capacity passive elements (inductors, capacitors).
고성능 송수신 칩셋에 사용되는 증폭기는 최적의 입출력 임피던스 조건과 충분한 전압이득을 얻기 위해 여러 단으로 구성되는 것이 보통이다. 종래의 광대역증폭기는 수동소자인 인덕터를 주증폭단 또는 버퍼에 이용하여 빠른 속도를 갖는 입력신호를 속도의 절감 없이 충분히 증폭하여 출력으로 내보낸다. 일반적인 공통 소스 (Common-source) 방식의 증폭기에서 전압이득(Av)은 입력되는 MOSFET의 트랜스컨덕턴스(gm)와 출력노드에서 보이는 저항성분(Rout)의 곱으로 정해진다. 또한 이 증폭기의 -3dB 대역폭은 주로 출력노드의 총 저항성분(Rout)과 커패시턴스성분(Cout)에 의해 결정된다. Amplifiers used in high-performance transceiver chipsets typically consist of multiple stages to achieve optimal input and output impedance conditions and sufficient voltage gain. Conventional broadband amplifier uses a passive inductor in the main amplifier stage or a buffer to sufficiently amplify the input signal with a high speed without reducing the speed to output to the output. In a common common-source amplifier, the voltage gain (Av) is determined by the product of the transconductance (gm) of the input MOSFET and the resistance component (Rout) seen at the output node. Also, the -3dB bandwidth of the amplifier is mainly determined by the total resistance component (Rout) and capacitance component (Cout) of the output node.
이 때 전압이득은 저항성분이 클수록 증가하며 -3dB 대역폭은 저항성분이 클수록 감소한다. 또한 MOSFET의 크기가 클수록 gm이 증가하여 전압이득이 증가하지만 Cout이 커져서 -3dB 대역폭은 감소한다. 위와 같이 일반적인 공통 소스 증폭기는 전압이득과 대역폭간의 심각한 상관관계가 있어서 두가지 성능을 모두 만족하기가 쉽지 않다. 따라서 이러한 상관관계를 극복하기 위해 종래기술에서는 수동 인덕터를 추가하여 충분한 전압이득과 대역폭을 확보하였다.At this time, the voltage gain increases as the resistance increases, and the -3dB bandwidth decreases as the resistance increases. Larger MOSFETs also increase gm, increasing voltage gain, but larger Cout, which reduces the -3dB bandwidth. As mentioned above, a common common source amplifier has a severe correlation between voltage gain and bandwidth, so it is difficult to satisfy both performances. Therefore, in order to overcome such a correlation, a conventional inductor is added to secure sufficient voltage gain and bandwidth.
예컨대, 국내특허출원 제10-2002-38866호에는 광대역 증폭기의 대역폭 확장회로가 개시되어 있다. For example, Korean Patent Application No. 10-2002-38866 discloses a bandwidth expansion circuit of a broadband amplifier.
도 1을 참조하여 개략적으로 설명하면, 위 선행문헌에 개시된 종래 기술의 구성은 광대역증폭기를 구현하기 위해 일반적으로 사용된 증폭 회로의 버퍼단에 버퍼 인덕터(ㄹ)가 추가된 구성이다. Briefly described with reference to FIG. 1, the prior art disclosed in the above-mentioned prior art is a configuration in which a buffer inductor (d) is added to a buffer stage of an amplifier circuit generally used to implement a wideband amplifier.
즉, 버퍼(ㄴ)를 구성하는 트랜지스터의 에미터 단에 버퍼 인덕터(ㄹ)를 연결하는 구조를 가지고 있다. 그 이전의 광대역 증폭기 구조에 비하여 버퍼(ㄴ)를 구성하는 트랜지스터의 에미터가 접지단과 연결되기 이전에 버퍼 인덕터(ㄹ)를 거치는 차이점을 가지고 있다. That is, it has a structure of connecting the buffer inductor (r) to the emitter terminal of the transistor constituting the buffer (b). Compared with the previous broadband amplifier structure, the emitter of the transistor constituting the buffer (b) has a difference of passing through the buffer inductor (d) before being connected to the ground terminal.
한편, 버퍼 인덕터(ㄹ)의 인덕턴스는 주어진 회로에서 이득증가 효과를 시뮬 레이션을 통해 확인후 가장 대역폭증가에 효과적인 값을 찾아 배치해야하는 한다고 기재되어 있다.On the other hand, the inductance of the buffer inductor (d) is described to simulate the gain increase effect in a given circuit and to find and locate the most effective value to increase the bandwidth.
그런데, 고성능 광대역 증폭기의 제작은 요구되는 조건(전압이득, -3dB 대역폭)을 만족하는 것을 물론 다수의 칩제작이 일반적이므로 안정성 및 경제성 확보가 중요한데, 전술한 종래기술과 같이 수동 인덕터를 이용하여 대역폭을 확장하는 기술은 칩제작시 큰 면적소모로 인해 칩제작 비용을 크게 증가시키는 단점을 가지고 있다. However, the fabrication of a high performance broadband amplifier is required to satisfy the required conditions (voltage gain, -3dB bandwidth), as well as to manufacture a large number of chips, so it is important to secure stability and economic feasibility. The technology to expand the chip has the disadvantage of greatly increasing the chip manufacturing cost due to the large area consumption during chip manufacturing.
또한 인덕터를 사용한 기술은 필연적으로 이득특성이 평탄하지 않은 단점을 가지고 있기 때문에 안정성 면에서 문제점을 가지고 있고, 이에 따른 추가 버퍼 등에 대한 요구로 인해 전체시스템의 비용 증가를 초래한다.In addition, the technology using the inductor has a problem in terms of stability because the gain characteristics are inevitably uneven, which leads to an increase in the cost of the entire system due to the need for an additional buffer.
전술한 문제점을 해결하기 위하여, 본 발명은 수동 소자를 이용하지 않고 전압이득과 대역폭 모두를 향상시키며 안정적이고 비용경제적인 광대역 RF 증폭기 및 증폭 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a stable and cost-effective broadband RF amplifier and amplification method that improves both voltage gain and bandwidth without using a passive element.
본 발명은 고속 입력되는 신호를 수신하여 1차 증폭하는 저이득, 광대역 특성의 제1 증폭부와, 상기 제1 증폭부의 출력신호의 이득을 높이고 DC 레벨을 저감시키는 제2 증폭부와, 상기 제2 증폭부의 출력을 입력받아 내부의 궤환 트랜스컨덕턴스를 거쳐 제2 증폭부의 입력으로 부궤환시키는 능동부궤환부와, 상기 제1 증폭부 출력단의 기생 커패시턴스를 보상하는 NIC부를 포함하는 것을 특징으로 하는 광대역 증폭기를 제공한다.The present invention provides a low-gain, wide-bandwidth first amplifying unit for receiving a high-speed input signal and amplifying the first signal, a second amplifying unit for increasing a gain of an output signal of the first amplifying unit and reducing a DC level; A wideband including an active part feedback part receiving the output of the second amplification part and a negative feedback part through an internal feedback transconductance to an input of the second amplification part, and a NIC part for compensating parasitic capacitance of the first amplifying part output terminal; Provide an amplifier.
상기 제2 증폭부는 상기 제1 증폭부의 트랜스컨덕턴스 및 부하저항보다 큰 값의 그 트랜스컨덕턴스 및 부하저항을 가지고, 상기 NIC부는 크로스커플 구조의 음의 커패시턴스회로 구조를 가지는 것이 바람직하다.Preferably, the second amplification unit has a transconductance and a load resistance of a value greater than the transconductance and the load resistance of the first amplification unit, and the NIC unit has a negative capacitance circuit structure having a cross-coupled structure.
본 발명의 다른 면에 따라, 고속 입력되는 신호를 저이득, 광대역 특성을 가지는 제1 증폭부로써 증폭하는 제1 증폭단계와, 제2 증폭부를 이용하여 상기 제1 증폭부로부터의 출력신호의 이득을 높이고 DC 레벨을 저감시키는 제2 증폭단계와, 상기 제1 증폭단계의 수행 중에, 상기 제1 증폭부의 상기 제1 증폭부 출력단의 기생 커패시턴스를 보상하는 보상단계상기 제1 증폭단계의 수행 중에, 상기 제2 증폭부의 출력 을 궤환 트랜스컨덕턴스를 거쳐 제2 증폭부의 입력으로 부궤환시키는 능동부궤환단계를 포함하는 것을 특징으로 하는 고속 통신시스템에서의 신호 증폭 방법이 제공된다.According to another aspect of the present invention, a first amplifying step of amplifying a high-speed input signal with a first amplifier having a low gain and broadband characteristics, and a gain of the output signal from the first amplifier using the second amplifier A second amplifying step of increasing the power level and reducing the DC level, and performing a first amplifying step, and a compensation step of compensating parasitic capacitance of the output stage of the first amplifying part of the first amplifying part; A signal amplification method is provided in a high speed communication system, comprising an active part feedback step of negatively returning the output of the second amplification part to the input of the second amplification part via a feedback transconductance.
본 발명에 의하면, 증폭기 제조 공정이 제한하는 컷오프 주파수(fT)이상의 GBW(Gain-Bandwidth Product)를 갖는 RF 증폭기를 설계할 수 있다. According to the present invention, it is possible to design an RF amplifier having a gain-bandwidth product (GBW) above the cutoff frequency fT, which is limited by the amplifier manufacturing process.
또한 종래의 증폭기 안정적이고 비용효과적인 방법으로 광대역 RF 증폭기의 구현을 가능하게 한다. 따라서 고속 대용량 데이터 통신시스템을 위한 송수신칩셋에 광범위하게 적용될 것으로 기대한다.In addition, conventional amplifiers enable the implementation of wideband RF amplifiers in a stable and cost effective manner. Therefore, it is expected to be widely applied to the transmit / receive chipset for high speed large data communication system.
본 발명의 기술적 요지는 능동소자(MOSFET)을 이용한 능동궤환기법(Active Feedback)을 이용하여 대역폭을 향상시키고, 능동소자의 기생성분에 의한 대역폭 감소를 보상하는 NIC(Negative Impedance Compensation) 회로를 추가로 포함하는 데 있으며, 이럼으로써 종래의 증폭기와 비교하여 작은 면적의 칩셋을 구현할 수 있어서 이로 인해 칩셋개발에 있어서 큰 비용절감효과를 얻을 수 있다.The technical gist of the present invention further includes a NIC (Negative Impedance Compensation) circuit which improves bandwidth by using active feedback technique using an active element (MOSFET) and compensates for bandwidth reduction by parasitic components of the active element. In this case, a chipset having a smaller area than that of a conventional amplifier can be implemented, and thus, a large cost reduction effect can be obtained in chipset development.
즉, 종래 기술에서는 수동 인덕터를 사용하여 대역폭을 향상시켰으나, 본 발명에서는 두 단의 간단한 공통 소스 증폭기의 제2 증폭단의 출력에서 제1 증폭단의 출력으로 능동궤환(Active Feedback)하는 기법을 사용하여 작은 면적과 적은 전력소모 특성을 보이면서 효과적으로 대역폭을 향상할 수 있다. 또한 능동소자의 추가로 인해 생기는 기생 커패시턴스 성분에 대한 보상으로 NIC(Negative Impedance Compensation)기법을 추가로 사용하여 최적의 대역폭을 확보할 수 있다. That is, in the prior art, the bandwidth is improved by using a passive inductor. However, in the present invention, a small amount is obtained by using a technique of active feedback from the output of the second amplifier stage of the two stage common source amplifier to the output of the first amplifier stage. It can effectively improve bandwidth while showing area and low power consumption. In addition, it is possible to secure optimal bandwidth by additionally using the negative impedance compensation (NIC) technique to compensate for the parasitic capacitance component caused by the addition of active devices.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명에 따른 광대역 증폭기의 회로 구성도이다.2 is a circuit diagram of a broadband amplifier according to the present invention.
도시된 바와 같이 증폭기는 총 네 개의 블록으로 구성될 수 있다.As shown, the amplifier may be composed of a total of four blocks.
첫 번째 블록은 제1 증폭단(10)으로서 고속의 신호를 입력받아 제2 증폭단(40)으로 전달해주는 역할을 한다. 제1 증폭단(10)의 출력은 궤환되지 않으므로 저이득 및 광대역 특성, 즉 높은 주파수 특성을 가져야 한다. 따라서 제1 증폭단(10)의 트랜스컨덕턴스는 작은 값을 가지며 부하저항기 역시 작은 값을 가진다.The first block serves to receive a high speed signal as the first amplifying
두 번째 블록은 제2 증폭단(40)으로서 충분한 이득을 확보하기 위해 큰 트랜스컨덕턴스 값을 가지며 부하저항기 역시 제1 증폭단보다는 큰 값을 가진다. 이는 이득을 위해서이기도 하지만 최종 출력단에서 충분히 적은 신호를 확보하기 위해 출력단의 DC 레벨을 낮게 하기 위해서도 필요하다.The second block has a large transconductance value to secure sufficient gain as the
세 번째 블록은 능동부궤환(Active Negative Feedback) 블록(30)으로서 제2 증폭단(40)의 출력을 입력으로 받아 궤환 트랜스컨덕턴스를 통해 제2 증폭단(40)의 입력으로 부궤환 시켜준다. 이를 적용하면 증폭기의 이득과 대역폭의 곱인 GBW(Gain-Bandwidth Product)가 칩 제작에 사용된 공정의 컷오프 주파수(fT)보다도 높아지는 효과를 볼 수 있다.The third block is an active
네 번째 블록은 NIC회로 블록(20)으로서 제1 증폭단(10), 제2 증폭단(40), 능동부궤환 블록(30)의 트랜스컨덕턴스 세 개가 교차하는 제1 증폭단(10)의 출력노드의 기생 커패시턴스성분을 보상하는 역할을 한다. The fourth block is the
증폭기의 동작주파수가 고주파로 올라갈수록 기생 커패시턴스성분은 전체 대 역폭을 결정하는 중요한 요소가 된다. 따라서 NIC회로 블록(20)을 능동부궤환 블록과 결합함으로써 초광대역증폭기를 구현할 수 있다.As the operating frequency of the amplifier rises to high frequencies, parasitic capacitances become an important factor in determining the overall bandwidth. Therefore, by combining the
도 2에서, 제1 증폭단 및 제2 증폭단은 공통소스 증폭단으로 구성되어 있고, NIC회로 역할을 하는 크로스커플구조 음의 커패시턴스단, 능동부궤환회로 역할을 하는 공통소스구조의 피드백단으로 구성되어 있다. 그러나, 제1 증폭단 및 제2 증폭단은 공동 게이트 증폭회로, 공통 드레인 증폭회로, 캐스코드 증폭회로 중 하나로 구성되도 무방하다는 것을 당업자라면 능히 알 수 있을 것이다.In FIG. 2, the first amplifier stage and the second amplifier stage are composed of a common source amplifier stage, a negative cross-coupled capacitance stage serving as a NIC circuit, and a feedback stage having a common source structure serving as an active negative feedback circuit. . However, it will be apparent to those skilled in the art that the first amplifier stage and the second amplifier stage may be composed of one of a common gate amplifier circuit, a common drain amplifier circuit, and a cascode amplifier circuit.
도 3은 능동부궤환 기법과 NIC기법이 적용된 증폭기의 개념도이다.3 is a conceptual diagram of an amplifier to which an active negative feedback technique and a NIC technique are applied.
전술한 바와 같이, 제1 증폭단의 트랜스컨덕턴스(Gm1)는 높은 주파수 특성을 갖기 위해 작은 값을 가지며 제1 증폭단의 부하저항기(RL1)도 작은 값을 가진다.As described above, the transconductance Gm1 of the first amplifier stage has a small value in order to have a high frequency characteristic, and the load resistor RL1 of the first amplifier stage has a small value.
제2 증폭단의 트랜스컨덕턴스(Gm2)는 충분한 이득을 확보하기 위해 높은 값을 가지며 역시 부하저항기(RL2)도 큰 값을 가진다. The transconductance Gm2 of the second amplifier stage has a high value in order to secure sufficient gain, and the load resistor RL2 also has a large value.
능동부궤환단의 트랜스컨덕턴스(Gmf)는 제1 증폭단 및 제2 증폭단의 트랜스컨덕턴스의 비율에 따라 적절한 값을 가진다. The transconductance Gmf of the active negative feedback stage has an appropriate value depending on the ratio of the transconductance of the first amplifier stage and the second amplifier stage.
NIC단의 음의 커패시턴스값은 3단의 트랜스컨덕턴스가 갖는 기생 커패시턴스를 보상할 만큼의 적절한 값을 가진다. The negative capacitance of the NIC stage has an appropriate value to compensate for the parasitic capacitance of the three stage transconductance.
이때 NIC단의 음의 커패시턴스값이 기생 커패시턴스값에 비해 과도하면 이득특성의 굴곡을 일으키는 원인이 되므로 기생 커패시턴스값에 비해 약간 작은 값을 갖도록 한다.At this time, if the negative capacitance value of the NIC stage is excessive compared to the parasitic capacitance value, it causes the gain characteristic to be bent, so that the value is slightly smaller than the parasitic capacitance value.
도 4는 능동부궤환기법만 적용한 회로(a)와 NIC기법만 적용한 회로(b), 능동 부궤환기법과 NIC기법을 모두 적용한 회로(c), 그리고 종래의 수동 인덕터를 사용하여 대역폭을 향상시킨 회로(d)의 대역폭을 도시한 그래프이다. 4 is a circuit (a) using only active negative feedback technique and circuit (b) applying only NIC technique, circuit (c) applying both active negative feedback technique and NIC technique, and a conventional passive inductor to improve bandwidth. It is a graph showing the bandwidth of the circuit (d).
도 4에 잘 나타나 있는 바와 같이, 본 발명에 따라 능동부궤환 및 NIC 기법을 모두 적용한 경우(c)가 우수한 특성 곡선을 보이고 있음을 알 수 있으며, 아울러 수동소자(인덕터)를 이용한 경우에 비하여 안정성과 비용경제성이 우수하여 종래 기술에 비한 현저한 효과를 낼 수 있음은 물론이다.As shown in FIG. 4, it can be seen that the case where both the active negative feedback and the NIC technique are applied according to the present invention (c) shows an excellent characteristic curve, and is also more stable than the case of using a passive element (inductor). Of course, it is excellent in cost and economical efficiency can be remarkable compared to the prior art.
이상, 바람직한 실시예와 첨부도면의 참조하여 본 발명의 구성에 대하여 상세히 설명하였으나, 이는 예시에 불과한 것으로서 본 발명의 기술적 사상의 범주내에서 다양한 변형과 변경이 가능함은 물론이다.As mentioned above, although the configuration of the present invention has been described in detail with reference to the preferred embodiments and the accompanying drawings, it is only an example and various modifications and changes are possible within the scope of the technical idea of the present invention.
따라서, 본 발명의 권리범위는 이하의 특허청구범위의 기재에 의하여 정하여 져야 할 것이다.Therefore, the scope of the present invention should be defined by the following claims.
도 1은 증폭기의 대역폭 확산을 위한 종래 기술의 일례를 도시한 도면.1 shows an example of the prior art for spreading the bandwidth of an amplifier.
도 2는 본 발명에 따라 능동부궤환 기법과 NIC기법을 적용한 광대역 증폭기의 일 실시예를 도시한 회로도.2 is a circuit diagram illustrating an embodiment of a broadband amplifier to which an active feedback feedback technique and a NIC technique are applied according to the present invention.
도 3은 본 발명에 따른 고안한 능동부궤환 기법과 NIC기법의 개념도.3 is a conceptual diagram of the active feedback feedback scheme and the NIC scheme in accordance with the present invention.
도 4는 본 발명에 따른 능동부궤환 기법과 NIC기법의 대역폭 향상 효과를 명확히 드러내고 있는 이득특성곡선.4 is a gain characteristic curve clearly revealing the bandwidth improvement effect of the active feedback feedback method and the NIC method according to the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086353A KR100906244B1 (en) | 2007-08-28 | 2007-08-28 | Rf amplifier and method amplifing using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086353A KR100906244B1 (en) | 2007-08-28 | 2007-08-28 | Rf amplifier and method amplifing using thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090021663A KR20090021663A (en) | 2009-03-04 |
| KR100906244B1 true KR100906244B1 (en) | 2009-07-07 |
Family
ID=40691673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070086353A KR100906244B1 (en) | 2007-08-28 | 2007-08-28 | Rf amplifier and method amplifing using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100906244B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051431B1 (en) * | 2009-08-31 | 2011-07-22 | 전자부품연구원 | Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690121A (en) * | 1992-09-08 | 1994-03-29 | Hitachi Ltd | Amplifier circuit |
| KR19990086503A (en) * | 1998-05-28 | 1999-12-15 | 윤종용 | Intermediate frequency amplifier circuit |
| KR20020064721A (en) * | 2002-07-05 | 2002-08-09 | 학교법인 한국정보통신학원 | Bandwidth expansion circuit of broadband amplifier |
| US20070152756A1 (en) | 2005-12-30 | 2007-07-05 | Day-Uei Li | Transimpedance amplifier using negative impedance compensation |
-
2007
- 2007-08-28 KR KR1020070086353A patent/KR100906244B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690121A (en) * | 1992-09-08 | 1994-03-29 | Hitachi Ltd | Amplifier circuit |
| KR19990086503A (en) * | 1998-05-28 | 1999-12-15 | 윤종용 | Intermediate frequency amplifier circuit |
| KR20020064721A (en) * | 2002-07-05 | 2002-08-09 | 학교법인 한국정보통신학원 | Bandwidth expansion circuit of broadband amplifier |
| US20070152756A1 (en) | 2005-12-30 | 2007-07-05 | Day-Uei Li | Transimpedance amplifier using negative impedance compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090021663A (en) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10122325B2 (en) | Distributed amplifier with improved stabilization | |
| CN107332517B (en) | High-linearity broadband stacked low-noise amplifier based on gain compensation technology | |
| US7482874B2 (en) | Non-uniform distributed multi-stage circuits | |
| US9467106B2 (en) | Wideband bias circuits and methods | |
| US7884673B2 (en) | Wideband low-noise amplifier | |
| US9419563B2 (en) | RF amplifier | |
| US8040188B2 (en) | Low noise cascode amplifier | |
| US7639079B2 (en) | Techniques for designing wide band low noise amplifiers | |
| CN108736850B (en) | Low-noise distributed amplifier | |
| US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
| JP2022530324A (en) | Wideband low noise amplifier with denoising | |
| JP4935003B2 (en) | Variable gain amplifier and differential amplifier | |
| US20050248407A1 (en) | Traveling wave amplifier | |
| CN110034738B (en) | Ultra-wideband low-noise amplifier based on improved impedance matching network | |
| US20140354363A1 (en) | Power amplifier | |
| US20080074194A1 (en) | Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof | |
| KR101590605B1 (en) | Linear power amplifier for wireless transmitter | |
| KR100906244B1 (en) | Rf amplifier and method amplifing using thereof | |
| US20040085133A1 (en) | Multi-stage amplifier | |
| JP2009225342A (en) | Variable-gain low noise amplifier | |
| CN111541428A (en) | High-frequency amplifier circuit and semiconductor device | |
| CN111628738B (en) | V-band CMOS power amplifier | |
| KR20040052302A (en) | Source follower type preamplifier for improving bandwith | |
| Zhao et al. | A High Gain, Noise Cancelling 3.1-10.6 GHz CMOS LNA for UWB Application. | |
| CN100596017C (en) | Step travel wave amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 10 |