KR101051431B1 - Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique - Google Patents

Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique Download PDF

Info

Publication number
KR101051431B1
KR101051431B1 KR1020090081568A KR20090081568A KR101051431B1 KR 101051431 B1 KR101051431 B1 KR 101051431B1 KR 1020090081568 A KR1020090081568 A KR 1020090081568A KR 20090081568 A KR20090081568 A KR 20090081568A KR 101051431 B1 KR101051431 B1 KR 101051431B1
Authority
KR
South Korea
Prior art keywords
amplifier
unit
negative feedback
transistor
unit amplifier
Prior art date
Application number
KR1020090081568A
Other languages
Korean (ko)
Other versions
KR20110023594A (en
Inventor
오원석
박강엽
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090081568A priority Critical patent/KR101051431B1/en
Publication of KR20110023594A publication Critical patent/KR20110023594A/en
Application granted granted Critical
Publication of KR101051431B1 publication Critical patent/KR101051431B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Abstract

임피던스 부궤환 증폭기 및 비례축소화 기법을 이용한 다단 증폭기가 개시된다. 개시된 임피던스 부궤환 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와 제1 증폭부의 출력신호를 증폭하여 부하저항 Rd이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부 및 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(Rf)을 포함하는 임피던스 부궤환부를 포함한다.Disclosed are a multi-stage amplifier using an impedance negative feedback amplifier and a proportional reduction technique. The disclosed impedance negative feedback amplifier includes a first amplifier including a first transistor for amplifying an input signal and a second transistor for amplifying an output signal of the first amplifier and supplying an output signal to a load connected with a load resistor R d. And an impedance negative feedback unit including a second amplifier and a negative feedback resistor R f connected between an output terminal of the first transistor and an output terminal of the second transistor.

임피던스 부궤환(IMPEDENCE FEEDBACK), 대역폭(BANDWIDTH) Impedance FEEDBACK, Bandwidth (BANDWIDTH)

Description

임피던스 부궤환 증폭기 및 비례축소화 기법을 이용한 다단증폭기{AMPLFIRE USING IMPEDENCE FEEDBACK AND MULTI-STAGE AMPLIFIRES USING THE INVERSE SCALING TECHNUQUE}AMPLFIRE USING IMPEDENCE FEEDBACK AND MULTI-STAGE AMPLIFIRES USING THE INVERSE SCALING TECHNUQUE}

본 발명은 다단 증폭기에 관한 것으로서, 구체적으로는 임피던스 부궤환 기법과 비례축소기법을 이용하여 전체 대역폭을 향상시키는 다단 증폭기에 관한 것이다. The present invention relates to a multi-stage amplifier, and more particularly, to a multi-stage amplifier using the impedance negative feedback technique and the proportional reduction technique to improve the overall bandwidth.

멀티미디어 및 RF 시스템에 적용되는 고속 증폭기는 넓은 대역폭과 큰 이득이 동시에 요구된다. 이 두 가지 요구조건을 단일 증폭기로 구성하는 것은 불가능하므로 다단증폭기를 이용하는 것이 일반적이다. 종래의 다단증폭기는 요구되는 대역폭과 이득특성에 따라 단수를 정하고 각 단위 증폭기의 대역폭과 전압이득을 정하여 동일한 단위 증폭기를 3~5단 연결하였다. 이런 경우 설계에 필요한 인력과 시간을 최소화할 수 있고 분석이 용이하다는 장점이 있다. High speed amplifiers for multimedia and RF systems demand wide bandwidth and large gains simultaneously. Since it is impossible to combine these two requirements into a single amplifier, it is common to use a multistage amplifier. In the conventional multi-stage amplifier, the number of stages is determined according to the required bandwidth and gain characteristics, and the same unit amplifier is connected 3 to 5 stages by determining the bandwidth and voltage gain of each unit amplifier. In this case, the manpower and time required for the design can be minimized and analysis is easy.

다단증폭기의 경우 특정 단위 증폭기에서의 주파수특성이 자신의 출력저항과 출력커패시터에 의해서만 결정되는 것이 아니라, 인접한 단위 증폭기의 입력저항성분과 입력커패시터성분의 영향을 받기 때문에, 전압이득은 단수에 비례하여 선형적 으로 증가하는 반면, 대역폭은 감소하게 된다. In the case of a multistage amplifier, the voltage gain is linearly proportional to the number of stages because the frequency characteristics of a specific unit amplifier are not only determined by its output resistance and output capacitor, but are affected by the input resistance and input capacitor components of adjacent unit amplifiers. While increasing in size, bandwidth decreases.

도 1은 종래기술에 따른 다단증폭기의 개략적인 구성을 나타낸 도면이다. 종래의 다단증폭기에서는 같은 이득특성과 대역폭특성을 갖는 단위 증폭기를 여러 단 연결하여 인접하는 단위 증폭기에 의해 대역폭이 감소하는 것을 원천적으로 허용할 수밖에 없으며, 다만 최적의 단수를 분석을 통해 결정함으로써 설계를 최적화하였다. 또한 각 단위 증폭기 회로에서도 이득과 대역폭 사이에 정해진 상관관계하에서 최적의 설계파라미터를 도출하여 일정 한계를 넘지 못하는 단점이 있다. 1 is a view showing a schematic configuration of a multistage amplifier according to the prior art. In the conventional multi-stage amplifier, by connecting multiple stages of unit amplifiers having the same gain characteristics and bandwidth characteristics, it is inherently allowed to reduce the bandwidth by adjacent unit amplifiers. Optimized. In addition, each unit amplifier circuit has a disadvantage of not exceeding a predetermined limit by deriving an optimal design parameter under a predetermined correlation between gain and bandwidth.

이러한 문제점을 해결하기 위하여 종래에는 시스템 요구사항의 증가에 대해 트랜지스터 자체의 성능이 좋은 공정을 사용하였으나 이는 시스템의 비용증가를 초래하게 되는 또 다른 문제점이 있었다.In order to solve this problem, conventionally, the transistor itself has a high performance process for increasing system requirements, but there is another problem that increases the cost of the system.

본 발명의 목적은 다단 증폭기를 구성하는 단위 증폭기에 임피던스 부궤환 기법을 적용하여 전체 이득특성은 유지하면서 전체 대역폭을 크게 향상시킬 수 있는 인피던스 부궤환 증폭기를 제공하는 데 있다.An object of the present invention is to provide an impedance negative feedback amplifier that can greatly improve the overall bandwidth while maintaining the overall gain characteristics by applying the impedance negative feedback technique to the unit amplifier constituting the multi-stage amplifier.

본 발명의 다른 목적은 다단 증폭기의 단위 증폭기의 이득특성과 대역폭특성을 비례축소화기법을 이용하여 최적할 수 있는 비례축소화 기법을 이용한 다단 증폭기를 제공하는 데 있다.Another object of the present invention is to provide a multi-stage amplifier using a proportional reduction technique in which the gain and bandwidth characteristics of the unit amplifier of the multi-stage amplifier can be optimized using the proportional reduction technique.

전술한 목적을 달성하기 위한 본 발명의 일면에 따른 임피던스 부궤환 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와, 상기 제1 증폭부의 출력신호를 증폭하여 부하저항 Rd이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부 및 상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(Rf)을 포함하는 임피던스 부궤환부를 포함한다.According to an aspect of the present invention, an impedance negative feedback amplifier includes a first amplifier including a first transistor for amplifying an input signal, and a load resistance R d is amplified by amplifying an output signal of the first amplifier. A second amplifier including a second transistor supplying an output signal to a connected load, and an impedance negative feedback unit including a negative feedback resistor R f connected between an output terminal of the first transistor and an output terminal of the second transistor. .

상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(Rf)의 일단에 연결되어 상기 부궤환 저항(Rf)으로 흐르는 전류의 양을 제한하는 부하저항 Ra을 더 포함하는 것을 특징으로 한다.And a load resistor R a connected to an output terminal of the first transistor and one end of the negative feedback resistor R f to limit the amount of current flowing to the negative feedback resistor R f .

상기 제1 트랜지스터와 상기 제2 트랜지스터는 각 차동쌍 NMOS 트랜지스터인 것을 특징으로 한다.The first transistor and the second transistor are each differential pair NMOS transistor.

본 발명의 다른 일면에 따른 비례축소화 기법을 이용한 다단 증폭기는 입력커패시터(CIN), 출력커패시터(COUT) 및 트랜스컨덕턴스(gm)을 가지는 단위증폭기에서 이득 대역폭(Gain Bandwidth; GBW)이 상기 트랜스컨덕턴스(gm) 과 상기 입력커패시터와 출력커패시터의 합산인 전체커패시터(Ctot)의 비율에 의해 결정되는 단위 증폭기에 있어서, 1 단위 증폭기; 및 상기 제1 단위 증폭기의 트랜스컨덕턴스 특성과 상기 제1 단위 증폭기의 전체 커패시터 특성이 동일한 비율로 변하도록 증폭기의 크기와 상기 증폭기에 흐르는 전류의 양이 비례적으로 축소 스케일링 되어 이득특성 및 대역폭 특성이 상기 제1 단위 증폭기와 서로 다른값을 갖는 제2 단위 증폭기를 포함하되, 상기 제2 단위 증폭기의 입력신호는 상기 제1 단위 증폭기의 출력신호인 것을 특징으로 한다.According to another aspect of the present invention, a multistage amplifier using a proportional reduction technique has a gain bandwidth (GBW) in a unit amplifier having an input capacitor (C IN ), an output capacitor (C OUT ), and a transconductance (g m ). 1. A unit amplifier determined by a ratio of a transconductance g m and a total capacitor C tot , which is the sum of the input capacitor and the output capacitor, comprising: a unit amplifier; And the size of the amplifier and the amount of current flowing in the amplifier are proportionally reduced and scaled so that the transconductance characteristic of the first unit amplifier and the total capacitor characteristics of the first unit amplifier are changed at the same ratio so that the gain characteristic and the bandwidth characteristic are increased. And a second unit amplifier having a different value from the first unit amplifier, wherein an input signal of the second unit amplifier is an output signal of the first unit amplifier.

상기 단위 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와 상기 제1 증폭부의 출력신호를 증폭하여 부하저항 Rd이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부와 상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(Rf)을 포함하는 임피던스 부궤환부를 포함하는 임피던스 부궤환 증폭기인 것을 특징으로 한다.The unit amplifier may include a first amplifier including a first transistor for amplifying an input signal and a second transistor for amplifying an output signal of the first amplifier and supplying an output signal to a load to which a load resistor R d is connected. And an impedance negative feedback amplifier including an impedance negative feedback part including a second amplifier and a negative feedback resistance R f connected between an output terminal of the first transistor and an output terminal of the second transistor.

상기 단위증폭기는 상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(Rf)의 일단에 연결되어 상기 부궤환 저항(Rf)으로 흐르는 전류의 양을 제한하는 부하저항 Ra을 더 포함하는 것을 특징으로 한다.The unit amplifier further includes a load resistor R a connected to an output terminal of the first transistor and one end of the negative feedback resistor R f to limit an amount of current flowing to the negative feedback resistor R f . It is done.

상기 제2 단위 증폭기의 입력커패시터의 커패시턴스는 상기 제1 단위 증폭기의 입력커패시터의 커패시턴스의 1/2인 것을 특징으로 한다.The capacitance of the input capacitor of the second unit amplifier is characterized in that 1/2 of the capacitance of the input capacitor of the first unit amplifier.

상기 제1 단위 증폭기와 상기 제2 단위 증폭기의 전체커패시턴스(Ctot)는 상기 제1 단위 증폭기의 출력 커패시턴스와 상기 제1 단위증폭기의 입력 커패시턴스의 1/2로 스케일링 된 값을 합산한 값이다.The total capacitance C tot of the first unit amplifier and the second unit amplifier is a sum of a scaled value of 1/2 of an output capacitance of the first unit amplifier and an input capacitance of the first unit amplifier.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명에 따르면 증폭기의 대역폭을 크게 향상시킬 수 있다. According to the present invention, the bandwidth of the amplifier can be greatly improved.

또한, 본 발명에 따른 임피던스 부궤환기법은 두 단위 증폭기의 입력 임피던스를 트랜스컨덕턴스의 역수 수준으로 작게 만들 수 있어 중간노드에서 발생하는 저주파성분을 제거할 수 있어 대역폭을 향상시킬 수 있다. In addition, the impedance negative feedback method according to the present invention can reduce the input impedance of the two unit amplifier to the inverse of the transconductance level can remove the low frequency components generated in the intermediate node can improve the bandwidth.

또한, 본 발명에 따른 비례축소화기법을 이용한 증폭기의 경우 각 단위 증폭기의 이득-대역폭-곱(Gain-Bandwidth-Product)을 그대로 유지하면서 중간노드에서 발생하는 저주파성분을 효과적으로 줄일 수 있어 전체 대역폭 향상에 기여한다. In addition, in the case of the amplifier using the proportional reduction technique according to the present invention, while maintaining the gain-bandwidth-product of each unit amplifier as it is, it is possible to effectively reduce the low-frequency components generated in the intermediate node to improve the overall bandwidth. Contribute.

또한, 이러한 두 기법을 이용한 증폭기는 멀티미디어 및 RF 시스템에 사용되는 증폭기의 대역폭을 크게 향상시킬 수 있어 잠재적으로 좀더 비용효율적인 공정 기술을 통해서도 좋은 성능을 확보할 수 있고, 사용하는 공정기술의 한계를 극대화시키는 최적화설계방법을 제공하여 전체 시스템 구성에 있어 큰 비용절감의 효과가 있다.In addition, amplifiers using these two techniques can significantly increase the bandwidth of amplifiers used in multimedia and RF systems, potentially ensuring good performance through more cost-effective process technologies and maximizing the limitations of the process technologies used. By providing an optimized design method, the cost savings are great in the overall system configuration.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various different forms, and only the present embodiments make the disclosure of the present invention complete, and those of ordinary skill in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims.

다단 증폭기에 사용되는 각 단위 증폭기의 이득을 AO라 하고 대역폭을 BWO라 하고 N개의 단을 연결하였을 경우 전체 전압이득(ATOTAL)은 (N x AO)가 되고, 이 때 전체 대역폭(BWtotal)은 로 표현된다. 이 식에 따르면 2단증폭기의 경우 전체 대역폭은 단위 증폭기 대역폭의 64%수준이며 4단증폭기의 경우 43%수준으로 감소한다.When the gain of each unit amplifier used in the multi-stage amplifier is A O , the bandwidth is BW O , and N stages are connected, the total voltage gain (A TOTAL ) is (N x A O ), and the total bandwidth ( BW total ) is expressed as. According to this equation, the total bandwidth of the two-stage amplifier is reduced to 64% of the unit amplifier bandwidth and reduced to 43% of the four-stage amplifier.

또한, 각 단위 증폭기는 공통소스 (Common-Source) 증폭기를 이용하여 이득특성과 대역폭 특성을 만족시킬 수 있는데 상기 공통소스증폭기의 전압이득은(Av)는 입력되는 트랜지스터의 트랜스컨덕턴스와 출력임피던스의 곱으로 정해지며, 대역폭은 출력저항과 출력커패시터의 곱에 의해 정해진다. 전압이득은 출력저항이 클수록 증가하며 대역폭은 출력저항이 작을수록 감소하는 특성을 갖는다. In addition, each unit amplifier can satisfy a gain characteristic and a bandwidth characteristic by using a common-source amplifier. The voltage gain of the common source amplifier (A v ) is determined by the transconductance and output impedance of the input transistor. The product is determined by the product, and the bandwidth is determined by the product of the output resistance and the output capacitor. Voltage gain increases as the output resistance increases, and bandwidth decreases as the output resistance decreases.

도 2는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 일 예를 나타내는 구성도이다. 2 is a block diagram illustrating an example of a multi-stage amplifier using a proportional reduction technique according to an embodiment of the present invention.

일 실시예에 따른 비례 축소화 기법을 이용한 다단 증폭기(100)는 다수의 단위 증폭기 예컨대, 도 2에서는 4개의 단위 증폭기(110,120,130,140)로 구성된 다단 증폭기(100)를 구성할 수 있다. 단위 증폭기(100)의 제1 단위 증폭기(110)의 출력단과 제2 단위 증폭기의 입력단이 서로 연결되어 있어 제1 중간노드(111)를 구성하고, 제2 단위 증폭기(120) 또한 전술한 바와 같이 제2 중간노드(121)를 포함한다. 즉, 다수의 단위 증폭기로 구성된 다단 증폭기에서 단위 증폭기와 단위 증폭기 사이에 중간 노드를 포함하고 있다.The multi-stage amplifier 100 using the proportional reduction technique according to an embodiment may configure a multi-stage amplifier 100 including a plurality of unit amplifiers, for example, four unit amplifiers 110, 120, 130, and 140 in FIG. 2. The output terminal of the first unit amplifier 110 of the unit amplifier 100 and the input terminal of the second unit amplifier are connected to each other to form a first intermediate node 111, the second unit amplifier 120 as described above The second intermediate node 121 is included. That is, in a multi-stage amplifier composed of a plurality of unit amplifiers, an intermediate node is included between the unit amplifiers and the unit amplifiers.

일반적으로 종래의 다단 증폭기는 도 1에 도시된 바와 같이 3개의 중간노드에서 각각 소정의 기생커패시터(예컨대, 커패시턴스 값이 300pF)가 존재한다고 가정하며, 본 발명에 따른 도 2의 비례축소화 기법을 이용하는 경우 상기 3개의 중간 노드에서의 커패시턴스가 각각 200pF, 100pF, 50pF으로 줄어들고 있어 각 노드의 대역폭을 결정하는 시정수가 각각 33%, 66%, 83% 증가하도록 각각 스케일된다.In general, a conventional multi-stage amplifier assumes that a predetermined parasitic capacitor (eg, a capacitance value of 300 pF) exists at each of three intermediate nodes as shown in FIG. 1, and uses the proportional reduction technique of FIG. 2 according to the present invention. In this case, the capacitances of the three intermediate nodes are reduced to 200pF, 100pF, and 50pF, respectively, so that the time constants for determining the bandwidth of each node are respectively increased by 33%, 66%, and 83%.

도 2를 참조하여 비례축소화 기법을 설명하면, 각 단위 증폭기의 입력커패시터, 출력커패시터, 그리고 트랜스컨덕턴스를 각각 COUT, CIN, gm이라 했을 때 각 단위 증폭기의 이득-대역폭-곱(GBW)은 gm과 Ctotal(=COUT+CIN)의 비율로 나타난다. 이 때, gm은 단위 증폭기의 이득특성을 결정하고, Ctotal은 대역폭 특성을 결정한다. 따라서 스케일링을 통해 단위 증폭기의 트랜지스터 크기와 전류량을 같은 비율로 줄이면, gm특성과 Ctotal 특성이 같은 비율로 변하게 되므로 각 단위 증폭기의 이득-대역폭-곱은 일정하게 유지할 수 있는 반면, 대역폭은 그 비율만큼 증가하는 효과를 볼 수 있다. Referring to FIG. 2, when the proportional reduction technique is described, the gain-bandwidth-product (GBW) of each unit amplifier when the input capacitor, the output capacitor, and the transconductance of each unit amplifier are C OUT , C IN , and g m , respectively. Is the ratio of g m and C total (= C OUT + C IN ). In this case, g m determines the gain characteristic of the unit amplifier, and C total determines the bandwidth characteristic. Therefore, if scaling reduces the transistor size and current of the unit amplifier by the same ratio, the g m and C total characteristics are changed at the same ratio, so that the gain-bandwidth-product of each unit amplifier can be kept constant while the bandwidth is the ratio. You can see the effect of increasing.

예컨대, CIN=200pF, COUT=100pF 이라 가정하면 같은 단위 증폭기를 두 단 연결하면 전체 커패시턴스는 300pF이 되고, 출력저항(ROUT)이 500이라고 하면, 각 단위 증폭기의 대역폭은 약 1.06GHz이 된다. 그러나 두 번째 단위 증폭기를 첫 번째 단위 증폭기 크기의 반으로 줄이고 두 단을 연결하면, 입력커패시턴스가 1/2로 줄어든 100pF이 되고, 전체 대역폭은 1.59GHz로 약 50% 증가하게 된다. For example, assuming that C IN = 200pF and C OUT = 100pF, if two units of the same unit amplifier are connected, the total capacitance is 300pF. If the output resistance (R OUT ) is 500, the bandwidth of each unit amplifier is about 1.06GHz. do. However, if the second unit amplifier is reduced to half the size of the first unit amplifier and the two stages connected, the input capacitance is reduced by half to 100pF, and the overall bandwidth is increased by about 50% to 1.59GHz.

또한, 같은 단위 증폭기을 4단 연결하였을 경우 전체 대역폭은 단위 증폭기 대역폭의 약 43%인 450MHz가 되지만, 비례축소화기법을 사용한 경우 맨 앞단에 위치한 단위 증폭기의 대역폭에 비해 뒷단의 대역폭이 크게 증가하여 4단의 전체대역폭이 약 730MHz로 종래의 기술에 비해 약 62% 증가한다. 또한 비례축소화 기법을 사용하여 4단의 다단증폭기를 구성하면, 종래의 다단증폭기에 비해 약 50%의 전류소모 절감효과를 얻게 된다.In addition, when the same unit amplifier is connected in four stages, the total bandwidth becomes 450MHz, which is about 43% of the unit amplifier bandwidth.However, when the proportional reduction technique is used, the rear stage bandwidth is greatly increased compared to the bandwidth of the unit amplifier located at the front stage. The total bandwidth of is about 730MHz, which is an increase of about 62% over the prior art. In addition, if the multi-stage amplifier is configured using the proportional reduction technique, the current consumption can be reduced by about 50% compared to the conventional multi-stage amplifier.

도 3a는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다. 일 실시예에 따른 임피던스 부궤환 증폭기는 제1 증폭부(210), 제2 증폭부(220), 임피던스 부궤환부(230)를 포함한다. 대역폭향상을 위한 임피던스 부궤환기법은 다음과 같이 구성되며 총 3개의 블록으로 나누어져 있다.3A is a circuit diagram of an impedance negative feedback amplifier according to an embodiment of the present invention. The impedance negative feedback amplifier according to an embodiment includes a first amplifier 210, a second amplifier 220, and an impedance negative feedback 230. Impedance negative feedback technique for bandwidth improvement is composed of the following three blocks.

제1 증폭부(210)는 입력 신호를 증폭하는 제1 트랜지스터(211)를 포함하고, 제1 증폭부(210)의 출력신호를 증폭하여 부하저항 Rd(241)이 연결된 부하(240)에 출력신호를 공급하는 제2 트랜지스터(221)를 포함하는 제2 증폭부(220)와 제1 트랜지스터(211)의 출력단과 제2 트랜지스터(221)의 출력단 사이에 연결된 부궤환 저항(Rf)(231)을 포함하는 임피던스 부궤환부(230)을 포함한다. The first amplifier 210 includes a first transistor 211 that amplifies an input signal, amplifies the output signal of the first amplifier 210 to a load 240 to which a load resistor R d 241 is connected. The negative feedback resistor R f connected between the second amplifier 220 and the output terminal of the first transistor 211 and the output terminal of the second transistor 221 including the second transistor 221 for supplying an output signal ( Impedance negative feedback unit 230 including a 231.

제1 증폭부(210)는 고속의 입력을 받아 제2 증폭부(220)로 전달해주는 역할을 한다. 제1 증폭부(210)의 출력은 궤환되지 않으므로 저이득, 광대역 특성을 가진다. 따라서 제1 증폭부(210)의 트랜스컨덕턴스는 작은 값을 가지며 부하저항기 역시 작은 값을 가진다.The first amplifier 210 receives a high speed input and delivers the second amplifier 220 to the second amplifier 220. Since the output of the first amplifier 210 is not fed back, it has a low gain and a wideband characteristic. Therefore, the transconductance of the first amplifier 210 has a small value and the load resistor also has a small value.

제2 증폭부(220)는 충분한 이득을 확보하기 위해 큰 트랜스컨덕턴스 값을 가지며 부하저항기 역시 제1 증폭부(210) 보다는 큰 값을 가진다. 이는 이득을 위해서이기도 하지만 최종 출력단에서 충분한 소신호를 확보하기 위해 출력단의 DC 레벨을 낮게 하기 위함이기도 하다.The second amplifier 220 has a large transconductance value to secure sufficient gain, and the load resistor also has a larger value than the first amplifier 210. This is not only for gain, but also for lowering the DC level at the output stage to ensure sufficient small signal at the final output stage.

임피던스 부궤환부(230)는 제2 증폭부(220)의 출력과 제1 증폭부(210)의 출력을 저항으로 연결하여 준다. 제2 증폭부(220)과 제1 증폭부(210)의 출력은 서로 역상을 가지므로 부궤환이 성립하며, 이를 통해 발진을 막고 증폭기의 안정성을 확보할 수 있다. 또한 제1 증폭부(210)과 제2 증폭부(220)의 입력임피던스를 작게 만들 수 있어 대역폭을 향상시킬 수 있고, 전압이득이 궤환저항인 Rf(231)에 의해 결정되므로 대역폭과 전압이득간의 상관관계를 완화시킬 수 있다.The impedance negative feedback unit 230 connects the output of the second amplifier 220 and the output of the first amplifier 210 with a resistor. Since the outputs of the second amplifying unit 220 and the first amplifying unit 210 have opposite phases, negative feedback is established, thereby preventing oscillation and ensuring stability of the amplifier. In addition, since the input impedance of the first amplifier 210 and the second amplifier 220 can be made small, the bandwidth can be improved, and since the voltage gain is determined by the feedback resistor R f 231, the bandwidth and voltage gain are obtained. Can alleviate the correlation between

도 3a의 실시예의 경우 제1 증폭부(210)과 제2 증폭부(220)의 입력임피던스를 부궤환저항(Rf)(231)을 이용하여 작게 만들 수 있어 일반적은 공통소스증폭기에 비해 넓은 대역폭을 갖게 된다. 그러나 제1 증폭부(210)에 흐르는 전류인 ITAIL1이 제2 증폭부(220)의 부하저항(Rd)과 부궤환저항(Rf)(231)에 모두 흐르게 되어 큰 전압강하가 일어난다. 이와 같은 전압강하 현상은 제1 증폭부(210)의 차동쌍 NMOS 트랜지스터 (M1, M2)의 동작범위를 크게 제한하게 되어 공급전압이 낮은 경우에는 사용하기 힘들다.In the case of the embodiment of FIG. 3A, the input impedances of the first amplifier 210 and the second amplifier 220 can be made smaller by using the negative feedback resistor R f 231, which is wider than that of the common source amplifier. You have bandwidth. However, I TAIL1, which is a current flowing through the first amplifier 210, flows to both the load resistor R d and the negative feedback resistor R f of the second amplifier 220, causing a large voltage drop. Such a voltage drop phenomenon greatly limits the operating range of the differential pair NMOS transistors M1 and M2 of the first amplifier 210, and thus is difficult to use when the supply voltage is low.

한편 도 3b는 도 3a의 이러한 단점을 보완한 실시예이다. 제1 증폭부(310)에 부하저항(Ra)(342)을 추가함으로써m 제1 증폭부(310)의 전류(ITAIL1)가 부궤환저항(Rf)(331)으로 흐르는 양을 크게 제한하여 전압강하 현상을 줄일 수 있어, 낮은 공급전압에서도 사용 가능하다. 도 3b에 개시되는 실시예에서 부하저항(Rd, Ra) 및 부궤환저항(Rf)등의 수동소자들은 모두 PMOS 트랜지스터 또는 NMOS 트랜지스터로 대체할 수 있다.Meanwhile, FIG. 3B is an embodiment to compensate for this disadvantage of FIG. 3A. By adding a load resistor (R a ) 342 to the first amplifier 310, the amount of current I TAIL1 flowing in the first amplifier 310 increases to the negative feedback resistor R f 331. By limiting the voltage drop can be reduced, it can be used even at low supply voltage. In the embodiment disclosed 3b passive elements such as load resistors (R d, R a) and the negative feedback resistor (R f) it can be all replaced by a PMOS transistor or an NMOS transistor.

도 3b는 본 발명의 다른 실시예에 따른 임피던스 부궤환 증폭기의 회로도(300)이다. 도 3b 에 도시된 임피던스 부궤환 증폭기(300)는 도 3a에 도시된 임피던스 부궤환 증폭기(200)에 제1 트랜지스터(311)의 출력단에 부하저항(Ra)(342)을 추가한 것이다. 즉, 제1 트랜지스터(311)의 출력단과 부궤환 저항(Rf)(331)의 일단에 연결되어 부궤환 저항(Rf)(331)으로 흐르는 전류의 양을 제한한다.3B is a circuit diagram 300 of an impedance negative feedback amplifier according to another embodiment of the present invention. A negative feedback impedance amplifier 300 shown in Figure 3b is the addition of an impedance negative feedback amplifier 200, a first load resistor (R a) (342) to the output terminal of the transistor 311 is on as shown in Figure 3a. That is, it limits the amount of the current flowing in one end is connected to a negative feedback resistor (R f) (331) of the first transistor output stage and a negative feedback resistor (311) (R f) ( 331).

도 4는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 주파수 응답 특성을 나타내는 그래프이다. 공통소스증폭기와 임피던스 부궤환기법을 이용한 증폭기의 주파수 응답을 비교한 도면이다. 임피던스 부궤환기법을 이용한 증폭기가 공통소스증폭기에 비해 이득특성을 그대로 유지하면서도 약 22%의 대역폭향상 효과가 있음을 보여주고 있다.4 is a graph showing the frequency response characteristics of the impedance negative feedback amplifier according to an embodiment of the present invention. A comparison of the frequency response of an amplifier using a common source amplifier and an impedance negative feedback technique. It is shown that an amplifier using impedance negative feedback technique improves bandwidth by about 22% while maintaining gain characteristics as compared to common source amplifier.

도 5는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 주파수 응답 특성을 나타내는 그래프이다. 종래의 같은 단위 증폭기를 이용한 다단 증폭기와 비례 축소화기법을 이용한 다단증폭기의 주파수 응답을 비교한 도면이다. 종래의 동일한 단위 증폭기 4단을 연결한 경우와 비례축소화기법을 이용하여 4단 증폭기를 구성한 경우, 전압이득을 그대로 유지하면서도 약 32%의 대역폭향상 효과가 있음을 알 수 있다.5 is a graph showing the frequency response characteristics of a multi-stage amplifier using a proportional reduction technique according to an embodiment of the present invention. The frequency response of a conventional multistage amplifier using the same unit amplifier and a multistage amplifier using a proportional reduction technique is compared. In the case of connecting four stages of the same unit amplifier in the related art and a four-stage amplifier using the proportional reduction technique, it can be seen that there is an improvement in bandwidth of about 32% while maintaining the voltage gain.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art will appreciate that the present invention can be embodied in other specific forms without changing the technical spirit or essential features of the present invention. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is indicated by the scope of the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and the equivalent concept are included in the scope of the present invention. Should be interpreted.

도 1은 종래기술에 따른 다단증폭기의 개략적인 구성을 나타낸 도면이다.1 is a view showing a schematic configuration of a multistage amplifier according to the prior art.

도 2는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 일 예를 나타내는 구성도이다.2 is a block diagram illustrating an example of a multi-stage amplifier using a proportional reduction technique according to an embodiment of the present invention.

도 3a는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다.3A is a circuit diagram of an impedance negative feedback amplifier according to an embodiment of the present invention.

도 3b는 본 발명의 다른 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다.3B is a circuit diagram of an impedance negative feedback amplifier according to another embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 주파수 응답 특성을 나타내는 그래프이다.4 is a graph showing the frequency response characteristics of the impedance negative feedback amplifier according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 주파수 응답 특성을 나타내는 그래프이다.5 is a graph showing the frequency response characteristics of a multi-stage amplifier using a proportional reduction technique according to an embodiment of the present invention.

《도면의 주요 부호에 대한 설명》<Description of Major Symbols in Drawing>

110,120,130,140: 단위 증폭기110,120,130,140: unit amplifier

210,310: 제1 증폭부210,310: first amplifier

220,320: 제2 증폭부220,320: second amplifier

230,330: 임피던스 부궤환부230,330: Impedance negative feedback

Claims (8)

삭제delete 삭제delete 삭제delete 입력커패시터(CIN), 출력커패시터(COUT) 및 트랜스컨덕턴스(gm)을 가지는 단위증폭기에서 이득 대역폭(Gain Bandwidth; GBW)이 상기 트랜스컨덕턴스(gm) 과 상기 입력커패시터와 출력커패시터의 합산인 전체커패시터(Ctot)의 비율에 의해 결정되는 단위 증폭기에 있어서,In a unit amplifier having an input capacitor (C IN ), an output capacitor (C OUT ), and a transconductance (g m ), the gain bandwidth (GBW) is the sum of the transconductance (g m ) and the input capacitor and the output capacitor. In a unit amplifier determined by the ratio of the total capacitor (C tot ), 제1 단위 증폭기; 및A first unit amplifier; And 상기 제1 단위 증폭기의 트랜스컨덕턴스 특성과 상기 제1 단위 증폭기의 전체 커패시터 특성이 동일한 비율로 변하도록 증폭기의 크기와 상기 증폭기에 흐르는 전류의 양이 비례적으로 축소 스케일링되어 이득특성 및 대역폭 특성이 상기 제1 단위 증폭기와 서로 다른값을 갖는 제2 단위 증폭기The size of the amplifier and the amount of current flowing in the amplifier are proportionally reduced and scaled so that the transconductance characteristic of the first unit amplifier and the total capacitor characteristics of the first unit amplifier are changed in the same ratio so that the gain characteristic and the bandwidth characteristic are increased. A second unit amplifier having a different value from the first unit amplifier 를 포함하되, 상기 제2 단위 증폭기의 입력신호는 상기 제1 단위 증폭기의 출력신호인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.The multi-stage amplifier of claim 2, wherein the input signal of the second unit amplifier is an output signal of the first unit amplifier. 제4항에 있어서, 상기 단위 증폭기는The method of claim 4, wherein the unit amplifier 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부;A first amplifier comprising a first transistor to amplify an input signal; 상기 제1 증폭부의 출력신호를 증폭하여 부하저항 Rd이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부;A second amplifier comprising a second transistor configured to amplify an output signal of the first amplifier and supply an output signal to a load connected to a load resistor R d ; 상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(Rf)을 포함하는 임피던스 부궤환부를 포함하는 임피던스 부궤환 증폭기인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.And a impedance negative feedback amplifier including an impedance negative feedback part including a negative feedback resistance (R f ) connected between the output terminal of the first transistor and the output terminal of the second transistor. 제5항에 있어서, 상기 단위증폭기는The method of claim 5, wherein the unit amplifier 상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(Rf)의 일단에 연결되어 상기 부궤환 저항(Rf)으로 흐르는 전류의 양을 제한하는 부하저항 Ra을 더 포함하는 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.And further comprising a load resistor R a connected to an output terminal of the first transistor and one end of the negative feedback resistor R f to limit the amount of current flowing to the negative feedback resistor R f . Multistage amplifier using the technique. 제4항에 있어서,5. The method of claim 4, 상기 제2 단위 증폭기의 입력커패시터의 커패시턴스는 상기 제1 단위 증폭기의 입력커패시터의 커패시턴스의 1/2인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.The capacitance of the input capacitor of the second unit amplifier is a multi-stage amplifier using a proportional reduction technique, characterized in that 1/2 of the capacitance of the input capacitor of the first unit amplifier. 제4항에 있어서,5. The method of claim 4, 상기 제1 단위 증폭기와 상기 제2 단위 증폭기의 전체커패시턴스(Ctot)는 상기 제1 단위 증폭기의 출력 커패시턴스와 상기 제1 단위증폭기의 입력 커패시턴스의 1/2로 스케일링 된 값을 합산한 것인 비례축소화 기법을 이용한 다단 증폭기.The total capacitance C tot of the first unit amplifier and the second unit amplifier is proportional to the sum of the output capacitance of the first unit amplifier and the scaled value of 1/2 of the input capacitance of the first unit amplifier. Multi-stage amplifier using reduction technique.
KR1020090081568A 2009-08-31 2009-08-31 Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique KR101051431B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090081568A KR101051431B1 (en) 2009-08-31 2009-08-31 Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090081568A KR101051431B1 (en) 2009-08-31 2009-08-31 Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique

Publications (2)

Publication Number Publication Date
KR20110023594A KR20110023594A (en) 2011-03-08
KR101051431B1 true KR101051431B1 (en) 2011-07-22

Family

ID=43931689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081568A KR101051431B1 (en) 2009-08-31 2009-08-31 Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique

Country Status (1)

Country Link
KR (1) KR101051431B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010089724A (en) * 1998-12-29 2001-10-08 풀아거 데이비드 제이. Multiple stage high dynamic range variable gain amplifier
US7002409B1 (en) * 2004-02-11 2006-02-21 Marvell International Ltd. Compensation circuit for amplifiers having multiple stages
KR20090021663A (en) * 2007-08-28 2009-03-04 전자부품연구원 Rf amplifier and method amplifing using thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010089724A (en) * 1998-12-29 2001-10-08 풀아거 데이비드 제이. Multiple stage high dynamic range variable gain amplifier
US7002409B1 (en) * 2004-02-11 2006-02-21 Marvell International Ltd. Compensation circuit for amplifiers having multiple stages
KR20090021663A (en) * 2007-08-28 2009-03-04 전자부품연구원 Rf amplifier and method amplifing using thereof

Also Published As

Publication number Publication date
KR20110023594A (en) 2011-03-08

Similar Documents

Publication Publication Date Title
US7586373B2 (en) Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier
JP4956059B2 (en) Variable gain amplifier
CN101373956B (en) Method for compensating common mode feedback circuit frequency of two-stage amplifier
KR100705326B1 (en) Feedback-type variable gain amplifier and method of controlling the same
US7679444B2 (en) Differential amplifier system
JPWO2007043122A1 (en) Variable gain amplifier and control method thereof
US8258867B2 (en) Front-end equalizer and amplifier circuit
JP2007259409A (en) Variable gain amplifier
JP2011097638A (en) Variable gain amplifier
CN104158497A (en) Low noise amplifier
JP6136165B2 (en) Electronic circuit
US8031002B2 (en) Buffer amplifier
US8723604B2 (en) Compensation technique for feedback amplifiers
KR101051431B1 (en) Multistage Amplifier Using Impedance Negative Feedback Amplifier and Proportional Reduction Technique
KR101800899B1 (en) Operational transconductance amplifier having two amplification stages
CN100505524C (en) Limiting amplifiers
JP2006279599A (en) Amplifying circuit
US8773199B2 (en) Compensation technique for feedback amplifiers
JP2013074590A (en) Amplifier
TWI474614B (en) Power amplifier
JP6470213B2 (en) Variable gain amplifier
US7518447B1 (en) Transimpedance amplifier
KR20030059804A (en) Electric field intensity detecting circuit and limiter amplifier
KR100801563B1 (en) Variable gain amplifier
JP5163265B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee