KR20090123481A - 플래시 메모리 소자 및 제조 방법 - Google Patents

플래시 메모리 소자 및 제조 방법 Download PDF

Info

Publication number
KR20090123481A
KR20090123481A KR1020080049581A KR20080049581A KR20090123481A KR 20090123481 A KR20090123481 A KR 20090123481A KR 1020080049581 A KR1020080049581 A KR 1020080049581A KR 20080049581 A KR20080049581 A KR 20080049581A KR 20090123481 A KR20090123481 A KR 20090123481A
Authority
KR
South Korea
Prior art keywords
stack
layer
junction
gate
cell
Prior art date
Application number
KR1020080049581A
Other languages
English (en)
Other versions
KR100950479B1 (ko
Inventor
신학섭
박유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080049581A priority Critical patent/KR100950479B1/ko
Priority to US12/212,819 priority patent/US7867831B2/en
Publication of KR20090123481A publication Critical patent/KR20090123481A/ko
Application granted granted Critical
Publication of KR100950479B1 publication Critical patent/KR100950479B1/ko
Priority to US12/857,678 priority patent/US8203177B2/en
Priority to US13/469,206 priority patent/US8338874B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

상호 간의 사이 영역들을 채널(channel) 영역들로 설정하는 정션(junction) 영역들이 스트라이프(stripe) 형태로 형성된 반도체층, 및 반도체층의 절연을 위한 층간분리층(interlayer isolation layer)이 기판 상에 반복 적층된 셀스택(cell stack), 셀스택을 관통하여 기판에 수직하고 정션 영역들을 양쪽으로 가르는 게이트 컬럼(gate column)들의 배열, 게이트 컬럼 및 셀스택과의 계면에 전하 저장을 위해 도입된 트랩층스택(trap layered stack); 및 게이트 컬럼들 및 정션 영역들의 열들 사이의 채널 영역의 일부를 관통하여 열들 사이를 격리하는 스택간분리층을 포함하는 플래시 메모리 소자를 제시한다.
SONOS, 플래시 메모리, 소자분리

Description

플래시 메모리 소자 및 제조 방법{Flash memory device and method of manufacturing the same}
본 발명은 반도체 소자에 관한 것으로, 특히, 플래시 메모리(FLASH memory) 소자 및 제조 방법에 관한 것이다.
반도체 메모리 소자 중 전원이 제거되어도 정보가 저장된 메모리 상태를 유지하는 비휘발성 메모리 소자에 대한 수요가 증가되고 있다. 비휘발성 메모리 소자로서 메모리 셀(cell)들이 정션(junction)을 공유하여 낸드(NAND) 스트링(string)을 이루는 플래시 메모리 소자가 대용량의 정보 저장에 많이 이용되고 있다. 낸드 플래시 메모리 소자의 메모리 용량의 증대가 요구됨에 따라, 메모리 셀을 이루는 셀 트랜지스터(cell transistor)의 크기(size)의 축소가 크게 요구되고 있으며, 이러한 셀 트랜지스터의 크기 축소에 의한 집적도 증가가 요구되고 있다.
셀 트랜지스터의 크기를 보다 작게 구현하기 위해서, 트랜지스터의 게이트(gate)의 선폭 크기(critical dimension size)의 축소가 요구되고 있지만, 패턴 전사를 위한 노광 해상력의 한계에 의해 게이트 선폭 크기의 축소에 한계가 유발되고 있다. 또한, 셀 게이트의 크기가 수십 ㎚, 예컨대, 40㎚ 이하로 축소되어 크기 가 작아짐에 따라, 셀 전류 흐름(cell current)이 급속히 감소되어 트랜지스터의 동작 특성이 열화되는 현상이 유발되고 있다. 이러한 노광 해상력의 한계나 셀 전류 흐름의 감소는 메모리 셀의 크기 축소에 제약을 유발하여 메모리 소자의 집적도 증가에 제약을 유발하고 있다.
이러한 메모리 소자의 집적도 한계를 극복하기 위해서, 평면적으로 셀 트랜지스터들을 구현하기보다 기판에 수직한 방향으로 셀 트랜지스터들을 적층하고자 하는 시도(trial)들이 제시되고 있다. 평면적 트랜지스터(planar Tr)들을 제한된 기판 면적 내에 집적시키는 데에는 한계가 유발되고 있음을 고려하여, 기판 표면에 대해 수직한 방향으로 트랜지스터들을 적층할 경우 이러한 평면 면적에 대한 제약이 극복될 수 있을 것이다. 따라서, 보다 높은 집적도의 메모리 소자를 구현하고자 기판 표면에 수직한 방향으로 셀 트랜지스터들을 적층하여 형성하고, 이러한 셀 트랜지스터들을 회로적으로 연결하여 낸드 스트링을 구성하는 방안을 고려할 수 있다.
본 발명은 기판 표면에 수직한 방향으로 셀 트랜지스터들을 집적하여 기판 표면적의 제약에 따른 메모리 소자의 집적도 한계를 극복할 수 있는 플래시 메모리 소자 또는 제조 방법을 제시하고자 한다.
본 발명의 일 관점은, 기판 상에 반도체층을 형성하는 단계; 상기 반도체층에 상호 간의 사이 영역들을 채널(channel) 영역들로 설정하는 정션(junction) 영역들을 스트라이프(stripe) 형태로 형성하는 단계; 상기 반도체층 상에 절연을 위한 층간분리층(interlayer isolation layer)을 형성하는 단계; 상기 정션 영역이 형성된 반도체층 및 상기 층간분리층을 반복 적층하여 셀스택(cell stack)을 형성하는 단계; 상기 셀스택을 관통하여 상기 정션 영역들을 양쪽으로 가르는 관통홀(through hole)들의 배열을 형성하는 단계; 상기 관통홀들의 내측벽에 전하 저장을 위한 트랩층스택(trap layered stack)을 형성하는 단계; 상기 트랩층스택 상에 상기 관통홀들을 채우는 게이트 컬럼(gate column)들을 형성하는 단계; 상기 게이트 컬럼들 및 상기 정션 영역들을 덮고 상기 게이트 컬럼들의 열들 사이의 상기 채널 영역의 일부를 상기 정션 영역들 및 상기 게이트 컬럼들이 일렬로 배열된 열 방향과 평행한 방향으로 길게 노출하는 식각 마스크(etch mask)를 형성하는 단계; 상기 식각 마스크에 노출된 상기 셀스택 부분을 선택적으로 제거하여 스택간분리홈(interstack isolation trench)을 형성하는 단계; 및 상기 스택간분리홈을 채워 낸드(NAND) 셀 스트링(cell string) 간을 격리하는 스택간분리층을 형성하는 단계를 포함하는 플래시 메모리 소자 제조 방법을 제시한다.
상기 반도체층은 p형 불순물이 도핑(doping)된 실리콘(Si)층을 증착하여 형성될 수 있다.
상기 정션 영역은 상기 실리콘층의 일부 영역에 n형 불순물을 도핑(doping)하여 낸드 셀 스트링(NAND cell string)이 연장되는 방향으로 연장되는 스트라이프 형태의 불순물 도핑 영역으로 형성될 수 있다.
상기 관통홀들은 상기 게이트 컬럼의 양측으로 상기 정션 영역들이 분리되어 배치되고, 상기 분리된 정션 영역 사이의 상기 게이트 컬럼의 측면 방향으로 채널 영역이 설정되고, 상기 게이트 컬럼, 상기 정션 영역 및 상기 채널 영역을 포함하는 셀 트랜지스터(cell transistor) 다수 개가 상기 반도체층의 상기 정션 영역의 연장 방향으로 낸드 셀 스트링(NAND cell string)을 이루고, 다른 층의 상기 반도체층에 형성되는 셀 트랜지스터들이 동일한 상기 게이트 컬럼에 접속되게, 상기 정션 영역을 다수의 개별 정션 영역들로 분리시키게 상기 셀스택을 관통시킬 수 있다.
상기 트랩층스택은 전하 터널(tunnel)층, 전하 트랩(trap)층 및 전하 블록(block)층의 적층을 포함하여 형성될 수 있다.
상기 스택간분리홈은 상기 정션 영역의 일부 및 상기 게이트 컬럼의 일부에 더 중첩되게 확장되어, 상기 중첩된 정션 영역의 일부 및 상기 게이트 컬럼의 일부가 상기 스택간분리홈에 의해 잘려 제거되게 형성될 수 있다.
본 발명의 다른 일 관점은, 기판; 상호 간의 사이 영역들을 채널(channel) 영역들로 설정하는 정션(junction) 영역들이 스트라이프(stripe) 형태로 형성된 반도체층, 및 상기 반도체층의 절연을 위한 층간분리층(interlayer isolation layer)이 상기 기판 상에 반복 적층된 셀스택(cell stack); 상기 셀스택을 관통하여 상기 기판에 수직하고 상기 정션 영역들을 양쪽으로 가르는 게이트 컬럼(gate column)들의 배열; 상기 게이트 컬럼 및 상기 셀스택과의 계면에 전하 저장을 위해 도입된 트랩층스택(trap layered stack); 및 상기 게이트 컬럼들 및 상기 정션 영역들의 열들 사이의 상기 채널 영역의 일부를 관통하여 상기 열들 사이를 격리하는 스택간분리층을 포함하는 플래시 메모리 소자를 제시한다.
상기 스택간분리층은 상기 정션 영역의 일부 및 상기 게이트 컬럼의 일부에 더 중첩되게 확장되어, 상기 중첩된 정션 영역의 일부 및 상기 게이트 컬럼의 일부가 상기 스택간분리층에 의해 잘려 제거될 수 있다.
본 발명의 실시예들은 기판 표면에 수직한 방향으로 셀 트랜지스터들을 집적하여 기판 표면적의 제약에 따른 메모리 소자의 집적도 한계를 극복할 수 있는 플래시 메모리 소자 및 제조 방법을 제시할 수 있다.
본 발명의 실시예들에서는 웨이퍼(wafer) 또는 기판 상에 채널(channel) 영역 및 정션(junction) 영역을 포함하는 반도체층을 형성하고, 반도체층 상에 소자 간의 절연을 위한 층간분리층(interlayer isolation layer)을 형성한다. 이러한 반 도체층 및 분리층의 적층 과정을 반복하여, 반도체층 및 분리층이 반복 적층된 적층 셀스택(cell stack)을 형성한다. 이후에, 스트라이프(stripe) 형태로 반도체층에 설정된 정션 영역을 중간에 갈라 양쪽으로 정션들이 배치되게 하는 게이트 컬럼(gate column)들을 기판 표면에 대해 수직하게 형성한다. 정션의 스트라이프 형태가 연장되는 방향을 메모리 셀을 구성하는 셀 트랜지스터들이 낸드(NAND) 스트링(string) 형태로 연결된다. 이러한 낸드 셀 스트링을 이웃하는 다른 셀 스트링과 격리시키기 위해서, 게이트 스택들의 열과 열 사이의 채널 영역에 셀스택을 관통하는 스택간분리층을 형성한다. 이때, 스택간분리층은 셀스택의 적층 후에 선택적 식각 및 절연층의 증착으로 수행될 수 있다.
도 1은 본 발명의 실시예에 따른 플래시 메모리 소자의 셀스택(cell stack)을 관통하는 게이트 컬럼(gate column)을 보여주는 사시도이다. 도 2는 본 발명의 실시예에 따른 플래시 메모리 소자의 셀스택(cell stack)을 보여주는 단면도이다. 도 3은 본 발명의 실시예에 따른 플래시 메모리 소자의 셀 트랜지스터(cell transistor)를 보여주는 평면도이다. 도 4는 본 발명의 실시예에 따른 플래시 메모리 소자의 전하 트랩층스택(trap layered stack)을 보여주는 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 소자는, 웨이퍼 또는 기판((110) 상에 셀스택(150)이 적층된다. 기판(110)은 p형 불순물이 도펀트(dopant)로 도핑(doping)된 p형 실리콘(Si) 기판일 수 있다. 셀스택(150)을 적층하기 위해서 기판(110) 상에 바닥 소자분리층(isolation layer: 120)을 실리콘 산화물과 같은 절연물질로 증착한다.
바닥 소자분리층(120) 상에 셀 트랜지스터의 소스(source) 영역 또는 드레인(drain) 영역으로 작용할 정션(junction) 영역(131) 및 채널(channel) 영역(133)이 형성될 반도체층(130)을 증착한다. 반도체층(130)은 p형 불순물이 도펀트(dopant)로 도핑(doping)된 p형 실리콘(Si)으로 형성될 수 있다. 정션 영역(131)은 반도체층(130)에 n형 불순물이 도핑된 영역으로 형성될 수 있으며, X-Y-Z 3차원 좌표계에서 NAND 셀 스트링(cell string)이 연장될 방향인 X축 방향으로 연장되는 스트라이프(stripe) 형태의 레이아웃(layout)을 가지게 형성될 수 있다.
반도체층(130)의 절연을 위한 층간분리층(interlayer isolation layer: 140)이 반도체층(130) 상에 실리콘 산화물과 같은 절연물질로 증착된다. 이러한 반도체층(130)과 층간분리층(140)이 순차적으로 반복 적층되어 셀스택(cell stack: 150)을 도 2에 제시된 바와 같이 형성한다. 이후에, 셀스택(150)을 관통하여 기판(110)의 표면에 대해 수직한 Z축 방향으로 세워진 게이트 컬럼(gate column: 180)을 형성한다. 게이트 컬럼(180)은 정션 영역(131) 중간을 가르게 셀스택(150)을 관통하여, 정션 영역(131)을 도 3에 제시된 바와 같이 게이트 컬럼(180)의 양쪽으로 제1정션 영역(137) 및 제2정션 영역(138)이 배치되도록 한다. 이때, 게이트 컬럼(180)의 측 방향에 위치하는 반도체층(130) 부분에 채널 영역(133)이 설정된다. 따라서, 셀 트랜지스터의 동작 시 셀 전류 흐름은, 게이트 컬럼(180)에의 읽기(read) 전압 등의 인가에 의해서, 제1정션 영역(137)에서 채널 영역(133)을 거쳐 제2정션 영역(138)으로(또는 역 방향으로) 이루어지게 된다.
게이트 컬럼(180)이 셀스택(150)을 관통하게 도입되기 위해서, 도 1 및 도 4 에 제시된 바와 같이, 셀스택(150)을 관통하는 관통홀(through hole: 160)이 형성되고, 게이트 컬럼(180)과 관통홀(160)의 측벽 벽면과의 계면에 정보 저장을 위한 전하 터널링(tunneling) 및 트랩(trap)을 위한 트랩층스택(trap layered stack: 170)이 도입된다. 트랩층스택(170)은 전하 트랩을 위한 적층 구조가 수직하게 세워진 적층 형태로 도입된다. 관통홀(160)의 벽면 상에 직접적으로 전하 터널링을 위한 터널층(tunnel layer: 171)이 벽면을 따라 수직하게 연장되게 증착되고, 터널층(171) 상에 전하 트랩을 위한 트랩층(173)이 수직하게 연장되게 증착된다. 트랩층(173)과 게이트 컬럼(180)의 계면에 전하의 원하지 않은 백 터널링(back tunneling)을 억제하기 위해서 블록층(block layer; 175)이 증착된다.
이러한 트랩층스택(170)의 구조는 ONO(Oxide/Nitride/Oxide) 스택이나 산화물/질화물/고유전물(high K dielectric)의 적층으로 도입될 수 있다. 이때, 트랩층(173)인 질화물층 외에 나노점(nano dot)층이나 플로팅 게이트(floating gate) 구조가 도입될 수 있다. 또한, 터널층(171)에 산화물(oxide) 대신에 고유전물이나 ONO층이 도입될 수 있고, 또한 블록층(175)에 ONO층이나 산화물층이 도입될 수 있다.
이와 같은 트랩층스택(170) 상에 관통홀(160)을 채우는 수직한 게이트 컬럼(180)이 도전성 폴리실리콘(poly silicon)층(181) 및 텅스텐(W)과 같은 금속층(metal layer: 183)을 포함하여 형성될 수 있다. 게이트 컬럼(180)은 낸드 스트링을 구성하는 셀 트랜지스터들의 워드 라인(WL: Word Line)으로 이용되고, 낸드 스트링의 공통 소스 라인에 인접하는 소스 선택 트랜지스터의 소스 선택 라인(SSL) 으로도 이용될 수 있으며, 또한, 비트 라인(BL: Bit Line)에 인접하는 드레인 선택 트랜지스터의 드레인 선택 라인(DSL)으로 이용될 수 있다.
도 5 내지 도 11은 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법을 보여주는 도면들이다.
도 5를 참조하면, p형 불순물이 도펀트(dopant)로 도핑(doping)된 p형 실리콘(Si) 기판과 같은 반도체 기판(310) 상에 바닥 소자분리층(320)을 실리콘 산화물과 같은 절연물질로 증착한다. 바닥 소자분리층(320) 상에 p형 불순물이 도펀트(dopant)로 도핑(doping)된 p형 실리콘(Si)과 같은 반도체층(410)을 증착한다.
도 6을 참조하면, 반도체층(410)에 이온주입 마스크(mask)를 이용한 선택적 이온 주입 등으로 반대 도전형인 n형 불순물을 도핑하여 정션 영역(411)을 일정 방향, 예컨대, 낸드(NAND) 셀 스트링 방향으로 연장되는 스트라이프(stripe) 레이아웃 형태로 형성한다. 이때, 정션 영역(411)과 이웃하는 다른 정션 영역(411) 사이는 채널 영역(413)으로 설정된다. 채널 영역(413)에는 셀 트랜지스터의 문턱 전압(threshold voltage)을 조절하기 위한 이온 주입이 더 수행될 수 있다.
도 7을 참조하면, 반도체층(410) 상에 절연을 위한 층간분리층(interlayer isolation layer: 420)을 실리콘 산화물과 같은 절연물질을 증착하여 형성한다.
도 8을 참조하면, 반도체층(410) 및 층간분리층(420)을 반복 적층하여 셀스택(cell stack: 400)을 형성한다. 이때, 셀스택(400)은 집적하고자하는 플래시 메모리 소자의 용량에 의존하여 적층 수를 달리할 수 있다.
도 9를 참조하면, 도 1을 참조하여 설명한 바와 마찬가지로, 셀스택(400)을 관통하는 관통홀(501)의 배열을 형성한다. 이때, 관통홀(501)은 바닥 소자분리층(320)이 노출되게 형성된다. 이러한 관통홀(501)의 측벽 벽면 상에, 도 4를 참조하여 설명한 바와 마찬가지로, 메모리 소자의 정보 저장을 위해 전하 터널링(tunneling) 및 트랩(trap)을 위한 트랩층스택(trap layered stack: 510)이 도입된다. 트랩층스택(510)은, 전하 트랩을 위한 적층 구조, 즉, 관통홀(501)의 벽면 상에 직접적으로 전하 터널링을 위한 터널층(tunnel layer: 도4의 171), 전하 트랩을 위한 트랩층(도 4의 173) 및 블록층(block layer; 도 4의 175)을 포함하여 형성될 수 있다.
이와 같은 트랩층스택(510) 상에 관통홀(501)을 채우는 수직한 게이트 컬럼(520)을 도전성 폴리실리콘(poly silicon)층(521) 및 텅스텐(W)과 같은 금속층(metal layer: 523)의 적층으로 형성한다. 게이트 컬럼(520)은, 도 1을 참조하여 설명한 바와 같이, 낸드 셀 스트링을 구성하는 셀 트랜지스터들의 워드 라인(WL: Word Line)으로 이용되고, 낸드 셀 스트링의 공통 소스 라인(CSL)에 인접하는 소스 선택 트랜지스터의 소스 선택 라인(SSL)으로도 이용될 수 있으며, 또한, 비트 라인(BL: Bit Line)에 인접하는 드레인 선택 트랜지스터의 드레인 선택 라인(DSL)으로 이용될 수 있다.
게이트 컬럼(520)은 도 3에 제시된 바와 같이 정션 영역(131)의 스트라이프의 중간을 갈라, 게이트 컬럼(520 또는 도 3의 180)의 양쪽으로 정션 영역들(137, 138)이 분리되게 형성된다. 이에 따라, 게이트 컬럼(520)의 측방향으로 채널 영역(도 3의 133)이 위치하게 된다.
도 9를 다시 참조하면, 수직한 게이트 컬럼(520)을 형성한 후, 개개의 반도체층(410) 내에서의 이웃하는 셀 스트링들 사이의 격리를 위해서, 제1셀 스트링과 제2스트링 사이의 셀스택 부분, 즉, 게이트 컬럼(520)들 및 정션 영역(411)들을 덮고 게이트 컬럼(520)들의 열들 사이의 채널 영역(413)의 일부를 열린 영역(601)으로 구비하는 식각 마스크(etch mask: 600)를 형성한다. 이러한 식각 마스크(600)는 정션 영역(411)들 및 게이트 컬럼(520)들이 일렬로 배열된 열 방향과 평행한 방향으로 길게 노출하는 열린 영역(601)을 구비하는 포토레지스트 패턴(photoresist pattern)이나 하드 마스크(hard mask)일 수 있다. 이때, 열린 영역(601)은 정션 영역(411)의 일부 및 게이트 컬럼(520)의 일부에 더 중첩되게 확장될 수 있다. 이러한 경우 셀 스트링간의 격리가 보다 신뢰성있게 유도될 수 있다.
도 10을 참조하면, 식각 마스크(도 9의 600)에 노출된 셀스택(400) 부분을 선택적으로 식각하여 스택간분리홈(interstack isolation trench: 701)을 형성한다. 이때, 열린 영역(도 9의 601)은 채널 영역(413)의 일부뿐만 아니라, 정션 영역(411)의 일부 및 게이트 컬럼(520)의 일부를 열게 더 확장될 경우, 스택간분리홈(701)에 의해서, 정션 영역(413)의 일부 및 게이트 컬럼(520)의 일부가 스택간분리홈(701)에 의해 잘려 제거되게 형성되게 된다.
이후에, 스택간분리홈(701)을 채우는 절연층을 증착하고, 화학기계적연마(CMP) 등의 평탄화 방법으로 노드 분리(node separation)하여, 낸드(NAND) 셀 스트링(cell string)들 간을 격리하는 스택간분리층(700)을 형성한다. 이때, 스택간분리층(700)은 일렬의 게이트 컬럼(520)의 배열과 다른 열의 게이트 컬럼(520)들의 배열을 분리 격리시켜, 반도체층(410) 내에서 셀 스트링들 상호간을 격리시키게 된다.
한편, 스택간분리홈(701)은 채널 영역(413)에 인접하는 정션 영역(411)의 일부 및 게이트 컬럼(520) 일부에 더 중첩되게 확장될 경우, 도 11에 제시된 바와 같이, 게이트 컬럼(520)의 절반이 스택간분리층(700)의 형성에 의해서 잘려져 제거될 수 있다. 이러한 경우, 평면 레이아웃으로 원형 기둥 형상의 게이트 컬럼(520)이 절반 잘려나간 형상으로 변형될 수 있다. 이에 따라, 잔류하는 절반의 게이트 컬럼(520)이 채널 영역(413)에 측방향으로 중첩되고, 양끝단에 정션 영역(411)이 배치되게 된다. 이때, 정션 영역(411)들 사이의 채널 영역(413)을 통한 셀 전류 흐름(415)이 게이트 컬럼(520)에 의해 셀 스트링들(801, 802) 별로 독립적으로 이루어질 수 있다.의해 이루어진다. 이와 같이 스택간분리홈(701)을 채우는 스택간분리층(700)에 의해서, 제1셀 스트링(801)과 제2셀 스트링(802)이 동일한 반도체층(410) 내에서 상호 간에 격리 분리될 수 있다.
이와 같은 본 발명의 실시예에 따른 플래시 메모리 소자는 반도체층과 층간분리층의 적층에 의한 셀스택과, 셀스택을 관통하여 수직 방향으로 도입되는 게이트 컬럼을 포함하여, 3차원적으로 셀 트랜지스터들 및 낸드 셀 스트링들이 적층될 수 있다. 따라서, 반도체 기판의 평면 면적의 제한에 따른 메모리 셀의 집적도의 제한을 극복할 수 있어, 보다 많은 용량의 정보를 저장할 수 있는 메모리 소자를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 플래시(FLASH) 메모리 소자의 셀스택(cell stack)을 관통하는 게이트 컬럼(gate column)을 보여주는 사시도이다.
도 2는 본 발명의 실시예에 따른 플래시 메모리 소자의 셀스택(cell stack)을 보여주는 단면도이다.
도 3은 본 발명의 실시예에 따른 플래시 메모리 소자의 셀 트랜지스터(cell transistor)를 보여주는 평면도이다.
도 4는 본 발명의 실시예에 따른 플래시 메모리 소자의 전하 트랩층스택(trap layered stack)을 보여주는 단면도이다.
도 5 내지 도 11은 본 발명의 실시예에 따른 플래시 메모리 소자 및 제조 방법을 보여주는 도면들이다.

Claims (8)

  1. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층에 상호 간의 사이 영역들을 채널(channel) 영역들로 설정하는 정션(junction) 영역들을 스트라이프(stripe) 형태로 형성하는 단계;
    상기 반도체층 상에 절연을 위한 층간분리층(interlayer isolation layer)을 형성하는 단계;
    상기 정션 영역이 형성된 반도체층 및 상기 층간분리층을 반복 적층하여 셀스택(cell stack)을 형성하는 단계;
    상기 셀스택을 관통하여 상기 정션 영역들을 양쪽으로 가르는 관통홀(through hole)들의 배열을 형성하는 단계;
    상기 관통홀들의 내측벽에 전하 저장을 위한 트랩층스택(trap layered stack)을 형성하는 단계;
    상기 트랩층스택 상에 상기 관통홀들을 채우는 게이트 컬럼(gate column)들을 형성하는 단계;
    상기 게이트 컬럼들 및 상기 정션 영역들을 덮고 상기 게이트 컬럼들의 열들 사이의 상기 채널 영역의 일부를 상기 정션 영역들 및 상기 게이트 컬럼들이 일렬로 배열된 열 방향과 평행한 방향으로 길게 노출하는 식각 마스크(etch mask)를 형성하는 단계;
    상기 식각 마스크에 노출된 상기 셀스택 부분을 선택적으로 제거하여 스택간 분리홈(interstack isolation trench)을 형성하는 단계; 및
    상기 스택간분리홈을 채워 낸드(NAND) 셀 스트링(cell string) 간을 격리하는 스택간분리층을 형성하는 단계를 포함하는 플래시 메모리 소자 제조 방법.
  2. 제1항에 있어서,
    상기 반도체층은
    p형 불순물이 도핑(doping)된 실리콘(Si)층을 증착하여 형성되는 플래시 메모리 소자 제조 방법.
  3. 제2항에 있어서,
    상기 정션 영역은
    상기 실리콘층의 일부 영역에 n형 불순물을 도핑(doping)하여 낸드 셀 스트링(NAND cell string)이 연장되는 방향으로 연장되는 스트라이프 형태의 불순물 도핑 영역을 형성하는 단계를 포함하여 형성되는 플래시 메모리 소자 제조 방법.
  4. 제1항에 있어서,
    상기 관통홀들은
    상기 게이트 컬럼의 양측으로 상기 정션 영역들이 분리되어 배치되고,
    상기 분리된 정션 영역 사이의 상기 게이트 컬럼의 측면 방향으로 채널 영역이 설정되고,
    상기 게이트 컬럼, 상기 정션 영역 및 상기 채널 영역을 포함하는 셀 트랜지스터(cell transistor) 다수 개가 상기 반도체층의 상기 정션 영역의 연장 방향으로 낸드 셀 스트링(NAND cell string)을 이루고,
    다른 층의 상기 반도체층에 형성되는 셀 트랜지스터들이 동일한 상기 게이트 컬럼에 접속되게,
    상기 정션 영역을 다수의 개별 정션 영역들로 분리시키게 상기 셀스택을 관통시키는 플래시 메모리 소자 제조 방법.
  5. 제1항에 있어서,
    상기 트랩층스택은
    전하 터널(tunnel)층, 전하 트랩(trap)층 및 전하 블록(block)층의 적층을 포함하여 형성되는 플래시 메모리 소자 제조 방법.
  6. 제1항에 있어서,
    상기 스택간분리홈은
    상기 정션 영역의 일부 및 상기 게이트 컬럼의 일부에 더 중첩되게 확장되어,
    상기 중첩된 정션 영역의 일부 및 상기 게이트 컬럼의 일부가 상기 스택간분리홈에 의해 잘려 제거되게 형성되는 플래시 메모리 소자 제조 방법.
  7. 기판;
    상호 간의 사이 영역들을 채널(channel) 영역들로 설정하는 정션(junction) 영역들이 스트라이프(stripe) 형태로 형성된 반도체층, 및 상기 반도체층의 절연을 위한 층간분리층(interlayer isolation layer)이 상기 기판 상에 반복 적층된 셀스택(cell stack);
    상기 셀스택을 관통하여 상기 기판에 수직하고 상기 정션 영역들을 양쪽으로 가르는 게이트 컬럼(gate column)들의 배열;
    상기 게이트 컬럼 및 상기 셀스택과의 계면에 전하 저장을 위해 도입된 트랩층스택(trap layered stack); 및
    상기 게이트 컬럼들 및 상기 정션 영역들의 열들 사이의 상기 채널 영역의 일부를 관통하여 상기 열들 사이를 격리하는 스택간분리층을 포함하는 플래시 메모리 소자.
  8. 제7항에 있어서,
    상기 스택간분리층은
    상기 정션 영역의 일부 및 상기 게이트 컬럼의 일부에 더 중첩되게 확장되어,
    상기 중첩된 정션 영역의 일부 및 상기 게이트 컬럼의 일부가 상기 스택간분리층에 의해 잘려 제거된 플래시 메모리 소자.
KR1020080049581A 2008-05-28 2008-05-28 플래시 메모리 소자 및 제조 방법 KR100950479B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080049581A KR100950479B1 (ko) 2008-05-28 2008-05-28 플래시 메모리 소자 및 제조 방법
US12/212,819 US7867831B2 (en) 2008-05-28 2008-09-18 Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
US12/857,678 US8203177B2 (en) 2008-05-28 2010-08-17 Flash memory device with an array of gate columns penetrating through a cell stack
US13/469,206 US8338874B2 (en) 2008-05-28 2012-05-11 Flash memory device with an array of gate columns penetrating through a cell stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049581A KR100950479B1 (ko) 2008-05-28 2008-05-28 플래시 메모리 소자 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20090123481A true KR20090123481A (ko) 2009-12-02
KR100950479B1 KR100950479B1 (ko) 2010-03-31

Family

ID=41685715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049581A KR100950479B1 (ko) 2008-05-28 2008-05-28 플래시 메모리 소자 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100950479B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985882B1 (ko) * 2008-05-28 2010-10-08 주식회사 하이닉스반도체 플래시 메모리 소자 및 제조 방법
US7867831B2 (en) 2008-05-28 2011-01-11 Hynix Semiconductor Inc. Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
WO2011096601A1 (ko) * 2010-02-05 2011-08-11 서울대학교산학협력단 적층형 노아플래시 메모리 어레이 및 그 제조방법
KR101069415B1 (ko) * 2010-02-05 2011-09-30 서울대학교산학협력단 적층형 노아플래시 메모리 어레이 및 그 제조방법
US8598647B2 (en) 2010-11-08 2013-12-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9406692B2 (en) 2014-01-03 2016-08-02 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
WO2017209929A1 (en) * 2016-06-01 2017-12-07 Micron Technology, Inc. Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985882B1 (ko) * 2008-05-28 2010-10-08 주식회사 하이닉스반도체 플래시 메모리 소자 및 제조 방법
US7867831B2 (en) 2008-05-28 2011-01-11 Hynix Semiconductor Inc. Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
US8203177B2 (en) 2008-05-28 2012-06-19 Hynix Semiconductor Inc. Flash memory device with an array of gate columns penetrating through a cell stack
US8338874B2 (en) 2008-05-28 2012-12-25 Hynix Semiconductor Inc. Flash memory device with an array of gate columns penetrating through a cell stack
WO2011096601A1 (ko) * 2010-02-05 2011-08-11 서울대학교산학협력단 적층형 노아플래시 메모리 어레이 및 그 제조방법
KR101069415B1 (ko) * 2010-02-05 2011-09-30 서울대학교산학협력단 적층형 노아플래시 메모리 어레이 및 그 제조방법
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9564499B2 (en) 2010-03-26 2017-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9768266B2 (en) 2010-03-26 2017-09-19 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US10903327B2 (en) 2010-03-26 2021-01-26 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US11588032B2 (en) 2010-03-26 2023-02-21 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US11888042B2 (en) 2010-03-26 2024-01-30 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8598647B2 (en) 2010-11-08 2013-12-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9406692B2 (en) 2014-01-03 2016-08-02 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
USRE48473E1 (en) 2014-01-03 2021-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
USRE49440E1 (en) 2014-01-03 2023-02-28 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices having dummy channel holes
WO2017209929A1 (en) * 2016-06-01 2017-12-07 Micron Technology, Inc. Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via
US10446571B2 (en) 2016-06-01 2019-10-15 Micron Technology, Inc. Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via

Also Published As

Publication number Publication date
KR100950479B1 (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
US8338874B2 (en) Flash memory device with an array of gate columns penetrating through a cell stack
EP3613079B1 (en) Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US11056506B2 (en) Semiconductor device including stack structure and trenches
US10304847B2 (en) Vertical memory devices and methods of manufacturing the same
KR101978105B1 (ko) 3차원 메모리 어레이 하부의 워드 라인 디코더 회로부
US9905664B2 (en) Semiconductor devices and methods of manufacturing the same
US11930639B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
KR100950479B1 (ko) 플래시 메모리 소자 및 제조 방법
US20160027796A1 (en) Semiconductor devices
US9524983B2 (en) Vertical memory devices
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
US10672790B2 (en) Method of fabricating three-dimensional semiconductor memory device
KR100985881B1 (ko) 플래시 메모리 소자 및 제조 방법
US10998334B2 (en) Three-dimensional semiconductor memory devices
KR20150116175A (ko) 소스라인 저항 감소를 위한 비휘발성 메모리 장치
US9853052B1 (en) Semiconductor device and method for manufacturing same
US20100237406A1 (en) Semiconductor memory device and manufacturing method thereof
KR100985882B1 (ko) 플래시 메모리 소자 및 제조 방법
US11626417B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
KR20120122867A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN115274683A (zh) Nor型存储器件及其制造方法及包括存储器件的电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee