KR20090122815A - Manufacturing method for display - Google Patents

Manufacturing method for display Download PDF

Info

Publication number
KR20090122815A
KR20090122815A KR1020080048804A KR20080048804A KR20090122815A KR 20090122815 A KR20090122815 A KR 20090122815A KR 1020080048804 A KR1020080048804 A KR 1020080048804A KR 20080048804 A KR20080048804 A KR 20080048804A KR 20090122815 A KR20090122815 A KR 20090122815A
Authority
KR
South Korea
Prior art keywords
substrate
layer
forming
metal layer
drain
Prior art date
Application number
KR1020080048804A
Other languages
Korean (ko)
Inventor
서현식
배종욱
김대환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080048804A priority Critical patent/KR20090122815A/en
Publication of KR20090122815A publication Critical patent/KR20090122815A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: A manufacturing method of a display device for reducing the load of a dry etching process is provided to improve the performance of the device by safely patterning metal layer coated on an oxide semiconductor layer. CONSTITUTION: A gate(102) is formed on a first substrate. A first insulating layer(103) is formed on the gate. An oxide semiconductor layer(104) is formed on the first insulating layer. A first metal layer(105) is formed on the oxide semiconductor layer. A second metal layer(106) is formed on an ohmic contact layer. The second metal layer is etched to a wet type. A source and drain etches the first metal layer.

Description

표시장치의 제조방법{Manufacturing Method for Display}Manufacturing Method for Display

본 발명은 표시장치의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.With the development of information technology, the market for a display device, which is a connection medium between a user and information, is growing. Accordingly, flat panel displays (FPDs), such as liquid crystal displays (LCDs), organic light emitting diodes (OLEDs), and plasma display panels (PDPs), may be used. Usage is increasing. Among them, a liquid crystal display device capable of realizing high resolution and capable of large size as well as small size is widely used.

위와 같은 표시장치 중 일부는 기판 상에 매트릭스 형태로 형성된 트랜지스터에 의해 구동되어 영상을 표현할 수 있다. 트랜지스터는 게이트, 반도체층, 소오스 및 드레인을 포함할 수 있다.Some of the display devices as described above may be driven by transistors formed in a matrix on a substrate to represent an image. The transistor may include a gate, a semiconductor layer, a source and a drain.

한편, 트랜지스터에 포함된 반도체층이 산화물반도체층으로 형성된 경우, 박막 위의 소오스 및 드레인으로 사용되는 금속 재료에는 제약이 많다. 이 때문에 종래에는 몰리브덴(Mo)을 소오스 및 드레인 금속 재료로 사용하였는데, 소오스 및 드레인을 형성하기 위해서는 산화물반도체층 상에 금속 재료를 형성하고 이를 식각 방법으로 패터닝을 해야한다.On the other hand, when the semiconductor layer included in the transistor is formed of an oxide semiconductor layer, there are many restrictions on the metal material used as the source and drain on the thin film. For this reason, conventionally, molybdenum (Mo) was used as a source and drain metal material. In order to form the source and drain, a metal material must be formed on the oxide semiconductor layer and patterned by an etching method.

여기서, 금속 재료를 식각하기 위해 혼산이나 일반적인 산을 사용하게 되면 하부에 위치하는 산화물반도체층에 손상이 발생하므로 주로 건식 식각 방법을 많이 사용하고 있는 추세이다. 그러나 건식 식각 방법을 이용하더라도 산화물반도체층이 손상되지않고 안전하게 패터닝 되는 것은 아니므로 이에 대한 개선책 마련이 요구된다.In this case, when mixed acid or general acid is used to etch a metal material, damage occurs to an oxide semiconductor layer disposed below, and thus, dry etching is mainly used. However, even when the dry etching method is used, the oxide semiconductor layer is not damaged and is safely patterned. Therefore, improvement measures are required.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 목적은, 산화물반도체층 상에 위치하는 금속층을 안전하게 패터닝하여 소오스 및 드레인을 형성함과 동시에 접촉저항을 낮춰주는 오믹콘택층을 형성하여 소자의 성능 향상을 도모할 수 있는 표시장치의 제조방법을 제공하는 것이다.An object of the present invention for solving the above-mentioned problems of the background technology, by forming a source and drain by safely patterning a metal layer located on the oxide semiconductor layer, and at the same time to form an ohmic contact layer to lower the contact resistance performance of the device It is to provide a method of manufacturing a display device which can be improved.

상술한 과제 해결 수단으로 본 발명은, 제1기판 상에 게이트를 형성하는 단계; 게이트 상에 제1절연막을 형성하는 단계; 제1절연막 상에 산화물반도체층을 형성하는 단계; 산화물반도체층 상에 제1금속층을 형성하는 단계; 제1금속층 상에 제2금속층을 형성하는 단계; 제2금속층을 습식 식각하는 단계; 및 제1금속층을 건식 식각하여 소오스 및 드레인을 형성하는 단계를 포함하는 표시장치의 제조방법을 제공한다.The present invention as a means for solving the above problems, forming a gate on the first substrate; Forming a first insulating film on the gate; Forming an oxide semiconductor layer on the first insulating film; Forming a first metal layer on the oxide semiconductor layer; Forming a second metal layer on the first metal layer; Wet etching the second metal layer; And dry etching the first metal layer to form a source and a drain.

제1금속층은, 몰리브덴(Mo)합금, 크롬(Cr) 또는 인듐주석산화물(ITO)을 포함할 수 있다.The first metal layer may include molybdenum (Mo) alloy, chromium (Cr), or indium tin oxide (ITO).

제2금속층은, 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW)을 포함할 수 있다.The second metal layer may include molybdenum (Mo) or molybdenum tungsten (MoW).

산화물반도체층은, IGZO(In-Ga-Zn-O)를 포함할 수 있다.The oxide semiconductor layer may include IGZO (In-Ga-Zn-O).

제1절연막 상에 소오스 또는 드레인이 노출되도록 제2절연막을 형성하고, 제2절연막 상에 소오스 또는 드레인에 연결되도록 제1전극을 형성하고, 제1전극 상에 개구부를 갖는 뱅크층을 형성하고, 제1전극 상에 유기 발광층을 형성하고, 유기 발광층 상에 제2전극을 형성하는 단계를 포함할 수 있다.Forming a second insulating film to expose the source or drain on the first insulating film, forming a first electrode to be connected to the source or drain on the second insulating film, and forming a bank layer having an opening on the first electrode, The method may include forming an organic emission layer on the first electrode and forming a second electrode on the organic emission layer.

제1기판과 대향하는 제2기판을 준비하고, 제1기판과 제2기판을 접착부재로 접착하는 단계를 포함할 수 있다.The method may include preparing a second substrate facing the first substrate and adhering the first substrate and the second substrate to an adhesive member.

제1기판 상에 형성된 소자를 모두 덮도록 유무기 멀티보호막을 형성하는 단계를 포함할 수 있다.Forming an organic-inorganic multi-protective film to cover all the elements formed on the first substrate.

제1절연막 상에 소오스 또는 드레인이 노출되도록 제2절연막을 형성하고, 제2절연막 상에 소오스 또는 드레인에 연결되도록 화소전극을 형성하는 단계를 포함할 수 있다.The method may include forming a second insulating layer to expose a source or a drain on the first insulating layer, and forming a pixel electrode to be connected to the source or drain on the second insulating layer.

제1기판과 대향하는 제2기판을 준비하고, 제1기판과 제2기판에 액정배향막을 형성하고, 제1기판과 제2기판을 접착부재로 접착하고, 제1기판과 제2기판 사이에 액정층을 형성하는 단계를 포함할 수 있다.Preparing a second substrate facing the first substrate, forming a liquid crystal alignment film on the first substrate and the second substrate, adhering the first substrate and the second substrate with an adhesive member, between the first substrate and the second substrate; Forming a liquid crystal layer may be included.

제1기판, 제2절연막 및 제2기판 중 적어도 하나에는, 공통전압 배선에 연결되는 공통전극이 위치하는 것을 포함할 수 있다.At least one of the first substrate, the second insulating layer, and the second substrate may include a common electrode connected to the common voltage wiring.

본 발명은, 산화물반도체 상에 위치하는 금속층을 안전하게 패터닝하여 소오스 및 드레인을 형성함과 동시에 접촉저항을 낮춰주는 오믹콘택층을 형성하여 소자의 성능 향상을 도모할 수 있는 표시장치의 제조방법을 제공하는 효과가 있다.The present invention provides a method of manufacturing a display device which can improve the performance of devices by forming an ohmic contact layer which reduces the contact resistance and simultaneously forms a source and a drain by safely patterning a metal layer on an oxide semiconductor. It is effective.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 개략적인 공정 단면도이다.1 to 7 are schematic process cross-sectional views for explaining a manufacturing method according to an embodiment of the present invention.

먼저, 도 1에 도시된 바와 같이, 제1기판(110) 상에 게이트(102)를 형성하는 단계를 실시한다.First, as shown in FIG. 1, a step of forming the gate 102 on the first substrate 110 is performed.

제1기판(110)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다. 제1기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.The first substrate 110 may be selected as a material for forming an element having excellent mechanical strength or dimensional stability. The material of the first substrate 110 may be a glass plate, a metal plate, a ceramic plate or a plastic plate (polycarbonate resin, acrylic resin, vinyl chloride resin, polyethylene terephthalate resin, polyimide resin, polyester resin, epoxy resin, silicone resin). , Fluorine resins, and the like).

게이트(102)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.Gate 102 is any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu) It may be made of one or an alloy thereof.

또한, 게이트(102)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(112)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.In addition, the gate 102 is formed of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multilayer made of any one or alloys thereof. In addition, the gate 112 may be a bilayer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

다음, 도 2에 도시된 바와 같이, 게이트(102) 상에 제1절연막(103)을 형성하 는 단계를 실시한다.Next, as shown in FIG. 2, the first insulating film 103 is formed on the gate 102.

제1절연막(103)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(103)은 게이트 절연막이다.The first insulating layer 103 may be, but is not limited to, a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof. The first insulating film 103 is a gate insulating film.

다음, 도 3에 도시된 바와 같이, 제1절연막(103) 상에 산화물반도체층(104)을 형성하는 단계를 실시한다.Next, as shown in FIG. 3, the oxide semiconductor layer 104 is formed on the first insulating film 103.

산화물반도체층(104)은 IGZO(In-Ga-Zn-O)를 포함할 수 있다. 일례로, 산화물반도체층(104)은 a-IGZO일 수 있으나 이에 한정되지 않는다.The oxide semiconductor layer 104 may include IGZO (In-Ga-Zn-O). For example, the oxide semiconductor layer 104 may be a-IGZO, but is not limited thereto.

다음, 도 4에 도시된 바와 같이, 산화물반도체층(104) 상에 제1금속층(105)을 형성하는 단계를 실시한다.Next, as shown in FIG. 4, a step of forming the first metal layer 105 on the oxide semiconductor layer 104 is performed.

제1금속층(105)은 몰리브덴 티타늄(MoTi)과 같은 몰리브덴(Mo)합금, 크롬(Cr) 또는 인듐주석산화물(ITO)을 포함할 수 있다. 제1금속층(105)은 상부에 형성될 금속과의 접촉저항을 낮춰주는 오믹콘택층으로 사용될 수 있다.The first metal layer 105 may include molybdenum (Mo) alloy such as molybdenum titanium (MoTi), chromium (Cr), or indium tin oxide (ITO). The first metal layer 105 may be used as an ohmic contact layer that lowers the contact resistance with the metal to be formed thereon.

다음, 도 5에 도시된 바와 같이, 제1금속층(105) 상에 제2금속층(106)을 형성하는 단계를 실시한다.Next, as shown in FIG. 5, the forming of the second metal layer 106 on the first metal layer 105 is performed.

제2금속층(106)은 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW)을 포함할 수 있다. 이 밖에 제2금속층(106)은 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 등을 포함할 수도 있다.The second metal layer 106 may include molybdenum (Mo) or molybdenum tungsten (MoW). In addition, the second metal layer 106 may include aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), or the like.

다음, 도 6에 도시된 바와 같이, 제2금속층(106)을 습식 식각(W/E)하는 단계를 실시한다.Next, as shown in FIG. 6, wet etching (W / E) of the second metal layer 106 is performed.

제2금속층(106)이 몰리브덴(Mo)이고, 제1금속층(105)이 몰리브덴 티타 늄(MoTi)인 경우를 예로 설명하면, 몰리브덴 티타늄(MoTi)은 몰리브덴(Mo)을 식각할 때 습식 식각(W/E)용 화학 용제에 대한 반응도가 적어 식각시 손상 발생률이 낮다.For example, when the second metal layer 106 is molybdenum (Mo) and the first metal layer 105 is molybdenum titanium (MoTi), the molybdenum titanium (MoTi) is wet-etched when the molybdenum (Mo) is etched. Low reactivity to chemical solvents for W / E) results in low incidence of damage during etching.

여기서, 습식 식각(W/E)에 의해 제2금속층(106)의 표면에 화학 용제가 작용하여 등방성(isotropic) 식각 특성에 의해 깊게 깎이더라도 하부에 위치하는 제1금속층(105)이 산화물반도체층(104)을 보호할 수 있게 된다.Here, even though the chemical solvent acts on the surface of the second metal layer 106 by wet etching (W / E) and is deeply cut by the isotropic etching characteristic, the first metal layer 105 disposed below is an oxide semiconductor layer. (104) can be protected.

더불어, 제2금속층(106)을 패터닝할 때 습식 식각(W/E)용 화학용제의 농도 조절의 어려움도 해결되며, 습식 식각(W/E)용 화학용제에 의해 산화물반도체층(104)의 표면이 손상되는 문제를 방지할 수 있다.In addition, the difficulty of controlling the concentration of the chemical solvent for wet etching (W / E) when patterning the second metal layer 106 is solved, and the oxide semiconductor layer 104 of the oxide semiconductor layer 104 is wetted by the chemical solvent for wet etching (W / E). The problem of surface damage can be prevented.

다음, 도 7에 도시된 바와 같이, 제1금속층(105)을 건식 식각(D/E)하여 소오스(105a) 및 드레인(105b)을 형성하는 단계를 실시한다.Next, as illustrated in FIG. 7, the first metal layer 105 is dry etched (D / E) to form a source 105a and a drain 105b.

제1금속층(105)을 식각하는 건식 식각(D/E) 방법은 플라즈마에칭(Plasma Etching)과 스퍼터에칭(Sputter Etching), 반응이온에칭(Reactive Ion Etching) 등을 이용할 수 있다. 이상의 건식 식각(D/E) 방법을 이용하여 제1금속층(105)을 식각하게 되면 언더컷(undercut)과 같은 형태로 식각되지 않고 원하는 층의 일부만 패턴이 가능하다.The dry etching (D / E) method of etching the first metal layer 105 may use plasma etching, sputter etching, reactive ion etching, or the like. When the first metal layer 105 is etched using the above dry etching method, only a part of the desired layer may be patterned without being etched in the form of an undercut.

그러므로, 제1금속층(105)은 제2금속층(106)보다 얇게 형성되어 있기 때문에 제1금속층(105)을 건식 식각(D/E)을 하게 되면, 패턴된 제2금속층(106)의 표면과 산화물반도체층(104)의 표면을 손상시키지 않고 미세 정밀 패턴이 가능하다.Therefore, since the first metal layer 105 is thinner than the second metal layer 106, when the first metal layer 105 is dry etched (D / E), the surface of the patterned second metal layer 106 Fine patterning is possible without damaging the surface of the oxide semiconductor layer 104.

한편, 산화물반도체층(104)으로 a-IGZO를 형성한 경우, 제1금속층(105)의 물 질로 인듐주석산화물(ITO)을 사용하고 제2금속층(106)의 물질로 몰리브덴(Mo)이나 몰리브덴 텅스텐(MoW)을 사용하면 이들 간의 접촉저항 특성이 향상되어 소자의 트랜지스터의 성능이 향상될 수 있다.On the other hand, when a-IGZO is formed of the oxide semiconductor layer 104, indium tin oxide (ITO) is used as the material of the first metal layer 105, and molybdenum (Mo) or molybdenum is used as the material of the second metal layer 106. The use of tungsten (MoW) may improve the contact resistance between them, thereby improving the performance of transistors in the device.

이후, 제1절연막(103) 상에 소오스(106a) 또는 드레인(106b)이 노출되도록 패시베이션막인 제2절연막을 형성한다. 제2절연막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.Thereafter, a second insulating film, which is a passivation film, is formed on the first insulating film 103 so that the source 106a or the drain 106b is exposed. The second insulating layer may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

이상 본 발명의 일 실시예와 같은 방법으로 제1기판(110) 상에 트랜지스터를 형성하면, 이하의 표시장치를 형성할 수 있다.As described above, when the transistor is formed on the first substrate 110 by the same method as the exemplary embodiment of the present invention, the following display device can be formed.

도 8은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도이다.8 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention.

도 8을 참조하면, 앞서 도 1 내지 도 7의 방법에 의해 형성된 트랜지스터가 도시된다. 트랜지스터는 제1기판(110) 상에 위치하는 게이트(102)를 포함할 수 있다. 또한, 게이트(102) 상에 위치하는 제1절연막(103)을 포함할 수 있다. 또한, 제1절연막(103) 상에 위치하는 a-IGZO의 산화물반도체층(104)을 포함할 수 있다. 또한, 산화물반도체층(104) 상에 위치하는 제1금속층(105)을 포함할 수 있다. 또한, 제1금속층(105) 상에 위치하는 제2금속층(106)에 의해 형성된 소오스(106a) 및 드레인(106b)을 포함할 수 있다. 또한, 소오스(106a) 및 드레인(106b) 상에 위치하는 제2절연막(107)을 포함할 수 있다.Referring to FIG. 8, a transistor formed by the method of FIGS. 1 to 7 is shown above. The transistor may include a gate 102 positioned on the first substrate 110. In addition, the first insulating layer 103 may be disposed on the gate 102. In addition, an oxide semiconductor layer 104 of a-IGZO disposed on the first insulating layer 103 may be included. In addition, the semiconductor device may include a first metal layer 105 positioned on the oxide semiconductor layer 104. In addition, the semiconductor device may include a source 106a and a drain 106b formed by the second metal layer 106 positioned on the first metal layer 105. In addition, the second insulating layer 107 may be disposed on the source 106a and the drain 106b.

도시하지 않았지만, 제1기판(110) 상에는 스캔 배선, 데이터 배선 및 전원배선이 위치할 수 있다. 그리고, 스캔 배선과 데이터 배선이 교차하는 영역에는 각각 하나 이상의 트랜지스터와 커패시터가 위치할 수 있으며, 이는 하나의 서브 픽셀로 정의 될 수 있다. 여기서, 트랜지스터는 적어도 스위칭 트랜지스터와 구동 트랜지스터를 포함할 수 있다.Although not shown, scan wirings, data wirings, and power wirings may be positioned on the first substrate 110. In addition, at least one transistor and a capacitor may be positioned in an area where the scan line and the data line cross each other, which may be defined as one subpixel. Here, the transistor may include at least a switching transistor and a driving transistor.

제1기판(110) 상에 트랜지스터를 형성한 후에는 다음과 같이 유기 발광다이오드를 형성한다.After forming the transistor on the first substrate 110, an organic light emitting diode is formed as follows.

먼저, 제2절연막(107) 상에 소오스(106a) 또는 드레인(106b)에 연결되도록 제1전극(109)을 형성한다.First, the first electrode 109 is formed on the second insulating layer 107 so as to be connected to the source 106a or the drain 106b.

제1전극(109)은 애노드 또는 캐소드로 선택할 수 있으며, 애노드인 경우 투명한 재료로 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있으나 이에 한정되지 않는다.The first electrode 109 may be selected as an anode or a cathode, and in the case of the anode, indium tin oxide (ITO) or indium zinc oxide (IZO) may be used as a transparent material, but is not limited thereto.

다음, 제1전극(109) 상에 개구부를 갖는 뱅크층(120)을 형성한다. 뱅크층(120)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.Next, a bank layer 120 having an opening is formed on the first electrode 109. The bank layer 120 may include an organic material such as benzocyclobutene (BCB) resin, acrylic resin, or polyimide resin.

다음, 제1전극(109) 상에 유기 발광층(121)을 형성한다. 유기 발광층(121)은 서브 픽셀(P)에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.Next, an organic emission layer 121 is formed on the first electrode 109. The organic emission layer 121 may be formed to emit one of red, green, and blue colors according to the subpixel P.

다음, 유기 발광층(121) 상에 제2전극(122)을 형성한다. 제2전극(122)은 캐소드 또는 애노드로 선택할 수 있으며, 캐소드인 경우 알루미늄(Al) 등을 사용할 수 있으나 이에 한정되지 않는다.Next, the second electrode 122 is formed on the organic emission layer 121. The second electrode 122 may be selected as a cathode or an anode, and in the case of the cathode, aluminum (Al) may be used, but is not limited thereto.

다음, 제1기판(110)과 대향하는 제2기판(140)을 준비하고, 제1기판(110)과 제2기판(140)을 접착부재(150)로 접착한다. 제1기판(110)과 제2기판(140)은 발광 방향에 따라 어느 하나 이상이 투명 기판으로 선택될 수 있다.Next, the second substrate 140 facing the first substrate 110 is prepared, and the first substrate 110 and the second substrate 140 are bonded to each other with the adhesive member 150. At least one of the first substrate 110 and the second substrate 140 may be selected as a transparent substrate according to a light emitting direction.

이와 같이 형성된 유기전계발광표시장치는 스캔 구동부와 데이터 구동부에 공급된 스캔 신호와 데이터 신호 등에 의해 트랜지스터가 구동하면 유기 발광다이오드가 발광함으로써 영상을 표현할 수 있게 된다.In the organic light emitting display device formed as described above, when the transistor is driven by the scan signal and the data signal supplied to the scan driver and the data driver, the organic light emitting diode emits light, thereby displaying an image.

도 9는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 다른 단면도이다.9 is another cross-sectional view of an organic light emitting display device according to an embodiment of the present invention.

도 9를 참조하면, 앞서 도 1 내지 도 7의 방법에 의해 형성된 트랜지스터가 도시된다. 트랜지스터는 제1기판(210) 상에 위치하는 게이트(202)를 포함할 수 있다. 또한, 게이트(202) 상에 위치하는 제1절연막(203)을 포함할 수 있다. 또한, 제1절연막(203) 상에 위치하는 a-IGZO의 산화물반도체층(204)을 포함할 수 있다. 또한, 산화물반도체층(204) 상에 위치하는 제1금속층(205)을 포함할 수 있다. 또한, 제1금속층(205) 상에 위치하는 제2금속층(206)에 의해 형성된 소오스(206a) 및 드레인(206b)을 포함할 수 있다. 또한, 소오스(206a) 및 드레인(206b) 상에 위치하는 제2절연막(207)을 포함할 수 있다.Referring to FIG. 9, a transistor formed by the method of FIGS. 1 to 7 is shown above. The transistor may include a gate 202 positioned on the first substrate 210. In addition, the first insulating layer 203 may be disposed on the gate 202. In addition, an oxide semiconductor layer 204 of a-IGZO positioned on the first insulating layer 203 may be included. In addition, the semiconductor device may include a first metal layer 205 positioned on the oxide semiconductor layer 204. In addition, a source 206a and a drain 206b formed by the second metal layer 206 positioned on the first metal layer 205 may be included. In addition, the second insulating layer 207 may be disposed on the source 206a and the drain 206b.

도시하지 않았지만, 제1기판(210) 상에는 스캔 배선, 데이터 배선 및 전원배선이 위치할 수 있다. 그리고, 스캔 배선과 데이터 배선이 교차하는 영역에는 각각 하나 이상의 트랜지스터와 커패시터가 위치할 수 있으며, 이는 하나의 서브 픽셀로 정의 될 수 있다. 여기서, 트랜지스터는 적어도 스위칭 트랜지스터와 구동 트랜지 스터를 포함할 수 있다.Although not shown, scan wirings, data wirings, and power wirings may be positioned on the first substrate 210. In addition, at least one transistor and a capacitor may be positioned in an area where the scan line and the data line cross each other, which may be defined as one subpixel. Here, the transistor may include at least a switching transistor and a driving transistor.

제1기판(210) 상에 트랜지스터를 형성한 후에는 다음과 같이 유기 발광다이오드를 형성한다.After forming the transistor on the first substrate 210, an organic light emitting diode is formed as follows.

먼저, 제2절연막(207) 상에 소오스(206a) 또는 드레인(206b)에 연결되도록 제1전극(209)을 형성한다.First, the first electrode 209 is formed on the second insulating layer 207 so as to be connected to the source 206a or the drain 206b.

제1전극(209)은 애노드 또는 캐소드로 선택할 수 있으며, 애노드인 경우 투명한 재료로 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있으나 이에 한정되지 않는다.The first electrode 209 may be selected as an anode or a cathode. In the case of the anode, indium tin oxide (ITO) or indium zinc oxide (IZO) may be used as a transparent material, but is not limited thereto.

다음, 제1전극(209) 상에 개구부를 갖는 뱅크층(220)을 형성한다. 뱅크층(220)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.Next, a bank layer 220 having an opening is formed on the first electrode 209. The bank layer 220 may include an organic material such as benzocyclobutene (BCB) resin, acrylic resin, or polyimide resin.

다음, 제1전극(209) 상에 유기 발광층(221)을 형성한다. 유기 발광층(221)은 서브 픽셀(P)에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.Next, an organic emission layer 221 is formed on the first electrode 209. The organic light emitting layer 221 may be formed to emit light of any one of red, green, and blue according to the sub-pixel P.

다음, 유기 발광층(221) 상에 제2전극(222)을 형성한다. 제2전극(222)은 캐소드 또는 애노드로 선택할 수 있으며, 캐소드인 경우 알루미늄(Al) 등을 사용할 수 있으나 이에 한정되지 않는다.Next, a second electrode 222 is formed on the organic emission layer 221. The second electrode 222 may be selected as a cathode or an anode, and in the case of the cathode, aluminum (Al) may be used, but is not limited thereto.

다음, 제1기판(210) 상에 형성된 소자를 모두 덮도록 유무기 멀티보호막(260)을 형성한다.Next, an organic-inorganic multi protective film 260 is formed to cover all of the elements formed on the first substrate 210.

멀티보호막(260)은 유기물과 무기물이 교번적층된 구조를 가질 수 있다. 이 와 같이 멀티보호막(260)을 이용하여 소자를 밀봉하게 되면 플렉서블(flexible)한 유기전계발광표시장치를 형성할 수 있다.The multi passivation layer 260 may have a structure in which organic and inorganic materials are alternately stacked. As such, when the device is sealed using the multi passivation layer 260, a flexible organic light emitting display device may be formed.

이와 같이 형성된 유기전계발광표시장치는 스캔 구동부와 데이터 구동부에 공급된 스캔 신호와 데이터 신호 등에 의해 트랜지스터가 구동하면 유기 발광다이오드가 발광함으로써 영상을 표현할 수 있게 된다.In the organic light emitting display device formed as described above, when the transistor is driven by the scan signal and the data signal supplied to the scan driver and the data driver, the organic light emitting diode emits light, thereby displaying an image.

도 10은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이다.10 is a cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 10을 참조하면, 앞서 도 1 내지 도 7의 방법에 의해 형성된 트랜지스터가 도시된다. 트랜지스터는 제1기판(310) 상에 위치하는 게이트(302)를 포함할 수 있다. 또한, 게이트(302) 상에 위치하는 제1절연막(303)을 포함할 수 있다. 또한, 제1절연막(303) 상에 위치하는 a-IGZO의 산화물반도체층(304)을 포함할 수 있다. 또한, 산화물반도체층(304) 상에 위치하는 제1금속층(305)을 포함할 수 있다. 또한, 제1금속층(305) 상에 위치하는 제2금속층(306)에 의해 형성된 소오스(306a) 및 드레인(306b)을 포함할 수 있다. 또한, 소오스(306a) 및 드레인(306b) 상에 위치하는 제2절연막(307)을 포함할 수 있다. 또한, 소오스(306a) 및 드레인(306b) 상에 위치하는 제2절연막(307)을 포함할 수 있다.Referring to FIG. 10, a transistor formed by the method of FIGS. 1 to 7 is shown above. The transistor may include a gate 302 positioned on the first substrate 310. In addition, the first insulating layer 303 may be disposed on the gate 302. In addition, an oxide semiconductor layer 304 of a-IGZO disposed on the first insulating layer 303 may be included. In addition, the semiconductor device may include a first metal layer 305 positioned on the oxide semiconductor layer 304. In addition, a source 306a and a drain 306b formed by the second metal layer 306 positioned on the first metal layer 305 may be included. In addition, the second insulating layer 307 may be disposed on the source 306a and the drain 306b. In addition, the second insulating layer 307 may be disposed on the source 306a and the drain 306b.

도시하지 않았지만, 제1기판(310) 상에는 스캔 배선, 데이터 배선 및 공통전압 배선이 위치할 수 있다. 그리고, 스캔 배선과 데이터 배선이 교차하는 영역에는 각각 하나의 트랜지스터와 커패시터가 위치할 수 있으며, 이는 하나의 서브 픽셀로 정의 될 수 있다. 그리고 제1기판(310)의 하부에는 빛을 출사하는 광원과 확산판과 프리즘시트 등을 포함하는 광학시트와 보호시트 등을 포함하는 백라이트 유닛이 위치할 수 있다.Although not shown, scan lines, data lines, and common voltage lines may be positioned on the first substrate 310. In addition, one transistor and a capacitor may be positioned in an area where the scan line and the data line cross each other, which may be defined as one subpixel. A backlight unit including an optical sheet including a light source for emitting light, a diffusion plate, a prism sheet, and the like and a protective sheet may be disposed below the first substrate 310.

제1기판(310) 상에 트랜지스터를 형성한 후에는 다음과 같이 화소전극, 공통전극 및 액정층 등을 형성한다.After the transistor is formed on the first substrate 310, a pixel electrode, a common electrode, a liquid crystal layer, and the like are formed as follows.

먼저, 제2절연막(307) 상에 소오스(306a) 또는 드레인(306b)에 연결되도록 화소전극(309)을 형성한다. 화소전극(309)의 재료로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있으나 이에 한정되지 않는다.First, the pixel electrode 309 is formed on the second insulating layer 307 so as to be connected to the source 306a or the drain 306b. The material of the pixel electrode 309 may be indium tin oxide (ITO), indium zinc oxide (IZO), or the like, but is not limited thereto.

다음, 제1기판(310)과 대향하는 제2기판(340)을 준비한다.Next, a second substrate 340 facing the first substrate 310 is prepared.

제1기판(310)과 대향하는 제2기판(340)에는 블랙매트릭스(351)를 형성한다. 블랙매트릭스(351)는 검은색 안료가 첨가된 감광성 유기물질을 포함할 수 있으며 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있으나 이에 한정되지 않는다.The black matrix 351 is formed on the second substrate 340 facing the first substrate 310. The black matrix 351 may include a photosensitive organic material to which a black pigment is added, and as the black pigment, carbon black or titanium oxide may be used, but is not limited thereto.

또한, 블랙매트릭스(351) 사이에는 적색, 녹색 및 청색을 포함하는 컬러필터(332)를 형성한다. 컬러필터(332)는 적색, 녹색 및 청색뿐만 아니라 다른 색을 가질 수도 있다.In addition, a color filter 332 including red, green, and blue is formed between the black matrices 351. The color filter 332 may have other colors as well as red, green, and blue.

또한, 블랙매트릭스(351) 및 컬러필터(332)를 덮도록 오버코팅층(333)을 형성할 수 있으나, 경우에 따라서는 오버코팅층(333)을 생략할 수도 있다.In addition, although the overcoat layer 333 may be formed to cover the black matrix 351 and the color filter 332, in some cases, the overcoat layer 333 may be omitted.

또한, 오버코팅층(333) 상에는 공통전압 배선과 연결되도록 공통전극(334)을 형성한다.In addition, the common electrode 334 is formed on the overcoat layer 333 so as to be connected to the common voltage line.

도시되어 있진 않지만, 제1기판(310)과 제2기판(340) 사이에는 셀갭을 유지 하기 위한 스페이서가 위치할 수 있다. 이러한 스페이서는 제1기판(310) 상에 위치하는 트랜지스터의 상부에 위치할 수 있으나 이에 한정되지 않는다.Although not shown, a spacer for maintaining a cell gap may be positioned between the first substrate 310 and the second substrate 340. The spacer may be located above the transistor on the first substrate 310, but is not limited thereto.

다음, 제1기판(310)과 제2기판(340)에 액정배향막을 형성하고, 제1기판(310)과 제2기판(340)을 접착부재(350)로 접착하고, 제1기판(310)과 제2기판(340) 사이에 액정층(380)을 형성한다.Next, a liquid crystal alignment layer is formed on the first substrate 310 and the second substrate 340, and the first substrate 310 and the second substrate 340 are adhered to each other by the adhesive member 350, and the first substrate 310 is formed. ) And a liquid crystal layer 380 between the second substrate 340.

여기서, 공통전극(334)이 제2기판(340) 상에 위치하는 오버코팅층(333) 상에 위치하는 것을 일례로 하였지만, 공통전극(334)은 제1기판(310), 제2절연막(307) 및 제2기판(340) 중 적어도 하나에 위치할 수 있다.Here, the common electrode 334 is positioned on the overcoating layer 333 positioned on the second substrate 340, but the common electrode 334 is formed of the first substrate 310 and the second insulating layer 307. And at least one of the second substrate 340.

이와 같이 형성된 액정표시장치는 스캔 구동부와 데이터 구동부에 공급된 스캔 신호와 데이터 신호 등에 의해 트랜지스터가 구동하면 백라이트 유닛으로부터 출사된 빛을 액정층(380)으로 제어하고 컬러필터(332)를 통해 출사된 빛을 이용하여 영상을 표현할 수 있게 된다.The liquid crystal display device formed as described above controls light emitted from the backlight unit with the liquid crystal layer 380 when the transistor is driven by the scan signal and the data signal supplied to the scan driver and the data driver, and is emitted through the color filter 332. The image can be expressed using light.

이상 본 발명의 일 실시예는 산화물반도체 상에 위치하는 금속층을 안전하게 패터닝하여 소오스 및 드레인을 형성함과 동시에 접촉저항을 낮춰주는 오믹콘택층을 형성하여 소자의 성능 향상을 도모할 수 있는 표시장치의 제조방법을 제공하는 효과가 있다. 또한, 본 발명의 일 실시예는 건식 식각 공정의 로드를 줄이면서도 안정적인 공정이 가능하고 접촉저항 특성을 개선할 수 있으므로 표시패널의 특성 향상 효과 또한 도모할 수 있다.As described above, an embodiment of the present invention provides a display device capable of improving the performance of a device by forming an ohmic contact layer which reduces the contact resistance and simultaneously forms a source and a drain by safely patterning a metal layer on an oxide semiconductor. It is effective to provide a manufacturing method. In addition, according to an embodiment of the present invention, a stable process can be performed while reducing the load of the dry etching process, and the contact resistance characteristics can be improved, thereby improving the characteristics of the display panel.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above may be modified in other specific forms by those skilled in the art to which the present invention pertains without changing its technical spirit or essential features. It will be appreciated that it may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is shown by the claims below, rather than the above detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 개략적인 공정 단면도.1 to 7 is a schematic cross-sectional view illustrating a manufacturing method according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도.8 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention.

도 9는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 다른 단면도.9 is another cross-sectional view of an organic light emitting display device according to an embodiment of the present invention;

도 10은 본 발명의 일 실시예에 따른 액정표시장치의 단면도.10 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

110,210,310: 제1기판 102,202,302: 게이트110, 210, 310: first substrate 102, 202, 302: gate

103,203,303: 제1절연막 104,204,304: 산화물반도체층103,203,303: First insulating film 104,204,304: Oxide semiconductor layer

105,205,305: 제1금속층 106,206,306: 제2금속층105,205,305: first metal layer 106,206,306: second metal layer

107,207,307: 제2절연막 140,240,340: 제2기판107,207,307: Second insulating film 140,240,340: Second substrate

Claims (10)

제1기판 상에 게이트를 형성하는 단계;Forming a gate on the first substrate; 상기 게이트 상에 제1절연막을 형성하는 단계;Forming a first insulating film on the gate; 상기 제1절연막 상에 산화물반도체층을 형성하는 단계;Forming an oxide semiconductor layer on the first insulating layer; 상기 산화물반도체층 상에 제1금속층을 형성하는 단계;Forming a first metal layer on the oxide semiconductor layer; 상기 오믹콘택층 상에 제2금속층을 형성하는 단계;Forming a second metal layer on the ohmic contact layer; 상기 제2금속층을 습식 식각하는 단계; 및Wet etching the second metal layer; And 상기 제1금속층을 건식 식각하여 소오스 및 드레인을 형성하는 단계를 포함하는 표시장치의 제조방법.And dry-etching the first metal layer to form a source and a drain. 제1항에 있어서,The method of claim 1, 상기 제1금속층은,The first metal layer is, 몰리브덴(Mo)합금, 크롬(Cr) 또는 인듐주석산화물(ITO)을 포함하는 표시장치의 제조방법.A manufacturing method of a display device comprising molybdenum (Mo) alloy, chromium (Cr) or indium tin oxide (ITO). 제1항에 있어서,The method of claim 1, 상기 제2금속층은,The second metal layer is, 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW)을 포함하는 표시장치의 제조방법.A method of manufacturing a display device including molybdenum (Mo) or molybdenum tungsten (MoW). 제1항에 있어서,The method of claim 1, 상기 산화물반도체층은,The oxide semiconductor layer, IGZO(In-Ga-Zn-O)를 포함하는 표시장치의 제조방법.A method of manufacturing a display device including IGZO (In-Ga-Zn-O). 제1항에 있어서,The method of claim 1, 상기 제1절연막 상에 상기 소오스 또는 상기 드레인이 노출되도록 제2절연막을 형성하고,Forming a second insulating layer on the first insulating layer to expose the source or drain; 상기 제2절연막 상에 상기 소오스 또는 상기 드레인에 연결되도록 제1전극을 형성하고,Forming a first electrode on the second insulating layer so as to be connected to the source or the drain; 상기 제1전극 상에 개구부를 갖는 뱅크층을 형성하고,Forming a bank layer having an opening on the first electrode, 상기 제1전극 상에 유기 발광층을 형성하고,Forming an organic emission layer on the first electrode, 상기 유기 발광층 상에 제2전극을 형성하는 단계를 포함하는 표시장치의 제조방법.And forming a second electrode on the organic light emitting layer. 제5항에 있어서,The method of claim 5, 상기 제1기판과 대향하는 제2기판을 준비하고,Preparing a second substrate facing the first substrate; 상기 제1기판과 제2기판을 접착부재로 접착하는 단계를 포함하는 표시장치의 제조방법.And bonding the first substrate and the second substrate to an adhesive member. 제5항에 있어서,The method of claim 5, 상기 제1기판 상에 형성된 소자를 모두 덮도록 유무기 멀티보호막을 형성하는 단계를 포함하는 표시장치의 제조방법.Forming an organic-inorganic multi-protective film to cover all of the elements formed on the first substrate. 제1항에 있어서,The method of claim 1, 상기 제1절연막 상에 상기 소오스 또는 상기 드레인이 노출되도록 제2절연막을 형성하고,Forming a second insulating layer on the first insulating layer to expose the source or drain; 상기 제2절연막 상에 상기 소오스 또는 상기 드레인에 연결되도록 화소전극을 형성하는 단계를 포함하는 표시장치의 제조방법.And forming a pixel electrode on the second insulating layer so as to be connected to the source or the drain. 제8항에 있어서,The method of claim 8, 상기 제1기판과 대향하는 제2기판을 준비하고,Preparing a second substrate facing the first substrate; 상기 제1기판과 상기 제2기판에 액정배향막을 형성하고,Forming a liquid crystal alignment layer on the first substrate and the second substrate, 상기 제1기판과 상기 제2기판을 접착부재로 접착하고,Adhering the first substrate and the second substrate to an adhesive member; 상기 제1기판과 상기 제2기판 사이에 액정층을 형성하는 단계를 포함하는 표시장치의 제조방법.Forming a liquid crystal layer between the first substrate and the second substrate. 제9항에 있어서,The method of claim 9, 상기 제1기판, 상기 제2절연막 및 상기 제2기판 중 적어도 하나에는,At least one of the first substrate, the second insulating film and the second substrate, 공통전압 배선에 연결되는 공통전극이 위치하는 것을 포함하는 표시장치의 제조방법.A method of manufacturing a display device, comprising: positioning a common electrode connected to a common voltage wiring.
KR1020080048804A 2008-05-26 2008-05-26 Manufacturing method for display KR20090122815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048804A KR20090122815A (en) 2008-05-26 2008-05-26 Manufacturing method for display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048804A KR20090122815A (en) 2008-05-26 2008-05-26 Manufacturing method for display

Publications (1)

Publication Number Publication Date
KR20090122815A true KR20090122815A (en) 2009-12-01

Family

ID=41685253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048804A KR20090122815A (en) 2008-05-26 2008-05-26 Manufacturing method for display

Country Status (1)

Country Link
KR (1) KR20090122815A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120139373A (en) * 2011-06-17 2012-12-27 엘지디스플레이 주식회사 Display device and manufacturing method thereof
KR20130068369A (en) * 2011-12-15 2013-06-26 삼성코닝정밀소재 주식회사 Thin film transistor having active layer consisting of five component material and display device having the same
KR101325573B1 (en) * 2011-12-15 2013-11-05 삼성코닝정밀소재 주식회사 Thin film transistor having active layer consisting of indium containing silicon and germanium and display device having the same
US8890139B2 (en) 2011-10-19 2014-11-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
KR20150033211A (en) * 2013-09-23 2015-04-01 엘지디스플레이 주식회사 Manufacturing method of thin film transistor array substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120139373A (en) * 2011-06-17 2012-12-27 엘지디스플레이 주식회사 Display device and manufacturing method thereof
US8890139B2 (en) 2011-10-19 2014-11-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US9188867B2 (en) 2011-10-19 2015-11-17 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
US9470978B2 (en) 2011-10-19 2016-10-18 Samsung Display Co., Ltd. Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
KR20130068369A (en) * 2011-12-15 2013-06-26 삼성코닝정밀소재 주식회사 Thin film transistor having active layer consisting of five component material and display device having the same
KR101325573B1 (en) * 2011-12-15 2013-11-05 삼성코닝정밀소재 주식회사 Thin film transistor having active layer consisting of indium containing silicon and germanium and display device having the same
US8912027B2 (en) 2012-07-24 2014-12-16 Samsung Display Co., Ltd Display device and method of manufacturing the same
KR20150033211A (en) * 2013-09-23 2015-04-01 엘지디스플레이 주식회사 Manufacturing method of thin film transistor array substrate

Similar Documents

Publication Publication Date Title
US11502154B2 (en) Display apparatus and method for manufacturing the same
US8803153B2 (en) Fringe field switching liquid crystal display device and method of fabricating the same
JP6725317B2 (en) Display device
TWI469298B (en) Display device
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
JP5847061B2 (en) Array substrate and manufacturing method thereof
KR20180076661A (en) Substrate for display and display including the same
US20210233899A1 (en) Display panel, manufacturing method of same, and tiled display panel
KR102473310B1 (en) Display device
US10985347B2 (en) Display apparatus
US10877339B2 (en) TFT substrate and liquid crystal display panel
KR102004843B1 (en) Organic light emitting display device and manufacturing method of the same
KR20080085583A (en) Organic light emitting display device and method for fabricating the same
KR20090122815A (en) Manufacturing method for display
KR20130117112A (en) Method of fabricating organic light emitting device
US20180151651A1 (en) Organic light emitting display device
KR20110067448A (en) Display device and manufacturing method of the same
CN110582850A (en) Organic light emitting diode display panel, method of manufacturing the same, and organic light emitting diode counter substrate
KR20190124845A (en) Display device and method for manufacturing display device
KR20080062308A (en) Organic electroluminescence display device and method for fabricating the same
KR101958008B1 (en) Organic Light Emitting Display Device
KR101274684B1 (en) Liquid Crystal Display and Method For Manufacturing of The Same
KR20180069521A (en) Cover window and Display device including the same
KR20120053768A (en) Organic light emitting display device and method for fabricating the same
CN108121104B (en) Polarizer, method of manufacturing the same, and display device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application