KR20090121675A - Method for manufacturing substrate and the substrate manufactured by the method - Google Patents

Method for manufacturing substrate and the substrate manufactured by the method Download PDF

Info

Publication number
KR20090121675A
KR20090121675A KR1020080047691A KR20080047691A KR20090121675A KR 20090121675 A KR20090121675 A KR 20090121675A KR 1020080047691 A KR1020080047691 A KR 1020080047691A KR 20080047691 A KR20080047691 A KR 20080047691A KR 20090121675 A KR20090121675 A KR 20090121675A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
photoresist layer
base member
plating
Prior art date
Application number
KR1020080047691A
Other languages
Korean (ko)
Inventor
이민우
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080047691A priority Critical patent/KR20090121675A/en
Publication of KR20090121675A publication Critical patent/KR20090121675A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Abstract

PURPOSE: A method for manufacturing substrate and a substrate manufactured by the method are provided to manufacture a circuit board easily by using a polymer as an etching resist. CONSTITUTION: A method for manufacturing substrate and a substrate manufactured by the method are comprised of the steps: preparing a base member having a part which a conductive layer is formed(S1); forming a connection hole on the base member(S2); Forming a plating layer on the base member and the connection hole(S3); arranging the photoresist layer on the plating layer(S4); exposing a photoresist layer and forming a predetermined pattern(S6); forming an electrodeposited polymer layer between the pattern of the formed photoresist layer(S7); and removing formed photoresist layer(S8).

Description

회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판{Method for manufacturing substrate and the substrate manufactured by the method}Method for manufacturing substrate and the substrate manufactured by the method

본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는, 에칭 레지스트로 폴리머를 전착시켜 사용하는 회로 기판의 제조 방법 및 회로 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board, and more particularly, to a method for producing a circuit board and a circuit board used by electrodepositing a polymer with an etching resist.

산업이 발전함에 따라, 각 산업 영역에서 회로 기판의 사용이 증가하고 있다. 특히, 최근에는 경성의 회로 기판 뿐만 아니라, 연성의 회로 기판의 수요가 급증하고 있다.As the industry develops, the use of circuit boards in each industry area is increasing. In particular, in recent years, the demand for not only rigid circuit boards but also flexible circuit boards has increased rapidly.

회로 기판에는 전기가 흐를 수 있는 회로 패턴이 형성되어 있는데, 그 회로 패턴을 형성하기 위한 제조 방법들이 꾸준히 개발되어 왔다. 특히, 미세한 회로 패턴을 형성하는 것은 집적도가 높은 회로 기판을 제조하는데 필수적이므로, 그에 관련한 제조 기술이 지속적으로 발전하여 왔다.A circuit pattern through which electricity can flow is formed on a circuit board, and manufacturing methods for forming the circuit pattern have been steadily developed. In particular, since forming a fine circuit pattern is essential for manufacturing a highly integrated circuit board, a manufacturing technology related thereto has been continuously developed.

회로 패턴을 형성하는 방법 중 많이 사용하는 방법으로, 텐트 에칭(Tent etching) 방법, SAP(semi-additive process) 방법, 솔더 패턴 방법(solder pattern process), LPR(Liquid photo resist) 방법 등이 알려져 있다.As a method of forming a circuit pattern, a tent etching method, a semi-additive process (SAP) method, a solder pattern process, a liquid photo resist (LPR) method, and the like are known. .

그 중, 솔더 패턴 방법은 에칭 레지스트로 솔더(solder)를 사용하는 방법이 다. 즉, 회로 패턴을 형성하기 위해, 구리로 된 시드(seed)층 위에 도금층을 형성하고, 도금층 및 시드층의 부분 중 회로 패턴이 되지 않는 부분을 에칭의 방식으로 제거하는데, 솔더 패턴 방법은 솔더(solder)로 이루어진 에칭 레지스트를 사용하게 된다.Among them, the solder pattern method is a method using a solder (solder) as an etching resist. That is, in order to form a circuit pattern, a plating layer is formed on a seed layer made of copper, and a portion of the plating layer and the portion of the seed layer that does not become a circuit pattern is removed by an etching method. An etching resist made of solder is used.

에칭 레지스트란 에칭액으로부터 회로 패턴이 되는 부분을 보호하는 기능을 수행하는 물질인데, 종래의 기술처럼 에칭 레지스트를 솔더로 사용하게 되면, 구리로 된 도금층과 금속성의 솔더가 화학적으로 반응을 하여, 도금층이 변성이 될 뿐만 아니라, 차후 도금층과 에칭 레지스트를 분리하는데 있어 불량이 발생한다. 또한, 그 경우 도금층과의 화학 반응에 의해 에칭 레지스트의 두께의 조절이 힘들어지게 됨으로써, 회로 기판에 형성된 홀 안쪽의 가공이 어려워지게 되는 문제점이 있었다. An etching resist is a material that protects a portion of a circuit pattern from an etching solution. When an etching resist is used as a solder as in the prior art, a copper plating layer and a metallic solder react chemically to form a plating layer. In addition to denaturation, defects occur in separating the plating layer from the etching resist. In addition, in this case, it is difficult to control the thickness of the etching resist by chemical reaction with the plating layer, thereby making it difficult to process the inside of the hole formed in the circuit board.

또한, 납이 포함된 솔더를 사용하는 경우에, 환경 문제를 야기하는 문제점이 있었다. In addition, when using a solder containing lead, there was a problem causing environmental problems.

따라서, 솔더를 포함하지 않는 에칭 레지스트를 사용하여 회로 패턴을 형성할 수 있는 새로운 기술의 개발이 필요한 실정이다.Therefore, there is a need for the development of a new technology that can form a circuit pattern using an etching resist that does not contain solder.

본 발명은, 에칭 레지스트로 전착 폴리머를 사용하는 회로 기판의 제조 방법 및 그 방법에 의해서 제조된 회로 기판을 제공하는 것을 주된 과제로 한다. This invention makes it a main subject to provide the manufacturing method of the circuit board which uses an electrodeposition polymer as an etching resist, and the circuit board manufactured by this method.

본 발명은, (a) 적어도 일면에 전도성층이 형성된 베이스 부재를 준비하고, 상기 베이스 부재에 연결홀을 형성하는 단계;와, (b) 상기 베이스 부재 및 상기 연결홀에 도금층을 형성하는 단계;와, (c) 상기 도금층에 포토 레지스트층을 배치하는 단계;와, (d) 상기 포토 레지스트층을 노광시켜 소정의 패턴으로 형성하는 단계;와, (e) 상기 형성된 포토 레지스트층의 패턴사이에 폴리머를 전착시켜 전착 폴리머층을 형성하는 단계;와, (f) 상기 형성된 포토 레지스트층의 패턴을 제거하는 단계;와, (g) 상기 전착 폴리머층이 에칭 레지스트로 작용하는 에칭 공정을 수행하는 단계;와, (h) 상기 전착 폴리머층을 제거하는 단계를 포함하는 회로 기판의 제조 방법을 제공한다.The present invention includes (a) preparing a base member having a conductive layer formed on at least one surface thereof, and forming a connection hole in the base member; and (b) forming a plating layer in the base member and the connection hole; (C) disposing a photoresist layer on the plating layer; (d) exposing the photoresist layer to form a predetermined pattern; and (e) between the patterns of the formed photoresist layer. Depositing a polymer to form an electrodeposited polymer layer; (f) removing the pattern of the formed photoresist layer; and (g) performing an etching process in which the electrodeposited polymer layer acts as an etching resist. And (h) removing the electrodeposited polymer layer.

여기서, 상기 (b)단계에서, 상기 도금층은, 무전해 도금법 및 전해 도금법 중 적어도 하나의 방법을 사용하여 형성되어질 수 있다.Here, in the step (b), the plating layer may be formed using at least one of an electroless plating method and an electrolytic plating method.

여기서, 상기 (c)단계에서, 상기 포토 레지스트층은 DFR(Dry Film Photoresist)로 형성될 수 있다.Here, in step (c), the photoresist layer may be formed of a dry film photoresist (DFR).

여기서, 상기 전착 폴리머층은 폴리 이미드 소재를 포함할 수 있다.Here, the electrodeposition polymer layer may include a polyimide material.

여기서, 상기 (h)단계에서, 상기 전착 폴리머층을 제거하기 위해 pH 12 이상 의 알칼리성 용액이 박리액으로 사용될 수 있다.Here, in step (h), an alkaline solution having a pH of 12 or more may be used as the stripper to remove the electrodeposited polymer layer.

여기서, 상기 (g)단계에서 수행되는 상기 에칭 공정은, 상기 도금층의 부분 중 상기 (f)단계에서 상기 포토 레지스트층의 패턴이 제거되면서 노출된 부분을 제거할 수 있다.Here, the etching process performed in the step (g) may remove the exposed portion while removing the pattern of the photoresist layer in the step (f) of the portion of the plating layer.

또한, 본 발명은, 상기 회로 기판의 제조 방법으로 제조된 회로 기판을 제공한다.Moreover, this invention provides the circuit board manufactured by the manufacturing method of the said circuit board.

본 발명에 따르면, 에칭 레지스트로 전착 폴리머를 사용함으로써, 회로 기판의 제조를 용이하게 수행할 수 있는 효과가 있다.According to the present invention, by using the electrodeposition polymer as the etching resist, there is an effect that can easily perform the manufacture of the circuit board.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 관한 회로 기판의 단면도이다. 1 is a cross-sectional view of a circuit board according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 회로 기판(100)은, 베이스 부재(110) 및 도금층(120)을 포함한다. As shown in FIG. 1, the circuit board 100 includes a base member 110 and a plating layer 120.

베이스 부재(110)는, 레진(resin)의 소재를 포함한 필름의 양면에 전도성층인 동박층(110a)이 배치되어 이루어져 있는데, CCL(copper clad laminate)라 불리우기도 한다. 여기서, 레진의 소재는 에폭시(Epoxy or Modified Epoxy), 폴리 이미드(polyimide), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 사이아나이드에스테르(Cyanide Ester) 등으로 이루어진다. In the base member 110, a copper foil layer 110a, which is a conductive layer, is disposed on both sides of a film including a resin material, which is also called a CCL (copper clad laminate). Here, the material of the resin is made of epoxy (Epoxy or Modified Epoxy), polyimide (polyimide), polyethylene terephthalate (PET, polyethyeleneterepthalate), cyanide ester (Cyanide Ester) and the like.

본 실시예에 따르는 베이스 부재(110)는 CCL로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 베이스 부재는 레진의 소재로만 이루어진 판상의 형상으로 이루어져도 된다. 또한, 일단 레진의 소재를 필름의 형태로 준비하고, 그 위에 무전해도금 등의 방식으로 동박층을 형성할 수도 있다.The base member 110 according to the present embodiment is made of CCL, but the present invention is not limited thereto. That is, according to the present invention, the base member may be formed in a plate shape made only of the material of the resin. Moreover, the raw material of resin can be prepared in the form of a film, and a copper foil layer can also be formed on it by electroless plating etc. on it.

또한, 본 실시예에 따르면, 베이스 부재(110)는 연성의 성질을 가지는 필름으로 되어 있어, 회로 기판(100)이 연성 회로 기판(flexible printed circuit board)의 형식을 가지지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 회로 기판은 경성 회로 기판으로 이루어질 수 있고, 그렇게 되면, 베이스 부재의 레진 소재는 경도가 높은 복합 소재가 사용될 수도 있다. In addition, according to the present embodiment, the base member 110 is a film having a flexible property, so that the circuit board 100 has a form of a flexible printed circuit board, but the present invention is limited thereto. I never do that. That is, the circuit board according to the present invention may be made of a rigid circuit board, and if so, the composite material having a high hardness may be used as the resin material of the base member.

베이스 부재(110)에는 연결홀(111)이 형성되는데, 연결홀(111)은 베이스 부재(110)를 관통하도록 형성된다. A connection hole 111 is formed in the base member 110, and the connection hole 111 is formed to penetrate the base member 110.

한편, 도금층(120)은 베이스 부재(110)의 상면과 하면에 배치되어 회로 패턴을 형성할 뿐만 아니라, 연결홀(111)의 내부에도 배치되어 상면과 하면에 배치된 회로 패턴 사이를 전기적으로 연결하는 기능도 수행한다. Meanwhile, the plating layer 120 is disposed on the upper and lower surfaces of the base member 110 to form a circuit pattern, and is also disposed inside the connection hole 111 to electrically connect the circuit patterns disposed on the upper and lower surfaces. It also performs the function.

이하, 도 2 내지 도 11을 참조하여, 본 실시예에 관한 회로 기판(100)의 제조 방법에 대해 살펴보기로 한다.Hereinafter, a method of manufacturing the circuit board 100 according to the present embodiment will be described with reference to FIGS. 2 to 11.

도 2 내지 도 10은 본 실시예에 관한 회로 기판의 각 제조 공정별 단계를 도시한 도면들이고, 도 11은 본 실시예에 관한 회로 기판의 제조 방법을 도시한 흐름도이다.2 to 10 are views showing the steps for each manufacturing process of the circuit board according to the present embodiment, and FIG. 11 is a flowchart showing the manufacturing method of the circuit board according to the present embodiment.

먼저, 도 2에 도시된 바와 같이, 제조자는 양면에 동박층(110a)이 형성된 베 이스 부재(110)를 준비한다(S1 단계). 전술한 바와 같이, 본 실시예의 경우에는 베이스 부재(110)로 CCL이 사용된다.First, as shown in Figure 2, the manufacturer prepares the base member 110, the copper foil layer (110a) is formed on both sides (S1 step). As described above, in the present embodiment, CCL is used as the base member 110.

그 다음, 도 3에 도시된 바와 같이, 제조자는 베이스 부재(110)에 연결홀(111)을 형성한다(S2 단계). 본 실시예에서는, 레이저 드릴링의 방식으로 연결홀(111)을 형성하나, 본 발명은 이에 한정하지 않고, 여러 가지 방법으로 연결홀을 형성할 수 있다. 예를 들면, 연결홀을 형성하는데 있어 일반적인 기계적인 드릴을 사용하거나 화학적 식각의 방식으로 연결홀을 형성할 수 있다.Then, as shown in Figure 3, the manufacturer forms a connection hole 111 in the base member 110 (step S2). In the present embodiment, the connecting hole 111 is formed by laser drilling, but the present invention is not limited thereto, and the connecting hole may be formed by various methods. For example, in forming the connection hole, the connection hole may be formed by using a general mechanical drill or by chemical etching.

본 실시예에서는 연결홀(111)이 베이스 부재(110)에 형성되어 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 베이스 부재에 연결홀이 형성되지 않을 수도 있다.In the present embodiment, the connection hole 111 is formed in the base member 110, but the present invention is not limited thereto. That is, according to the present invention, the connection hole may not be formed in the base member.

그 다음, 도 4에 도시된 바와 같이, 베이스 부재(110)의 상면, 하면 및 연결홀(111)의 내부에 도금층(120)을 형성한다(S3 단계). 여기서, 도금층(120)은 구리(Cu)의 소재로 이루어지는데, 도금층(120)을 형성하는 방법으로, 무전해 도금법, 전해 도금법 등의 도금법이 사용된다. Next, as shown in FIG. 4, the plating layer 120 is formed on the upper surface, the lower surface of the base member 110, and the inside of the connection hole 111 (S3). Here, the plating layer 120 is made of a copper (Cu) material, a plating method such as an electroless plating method, an electrolytic plating method is used as a method of forming the plating layer 120.

본 실시예의 경우에, 연결홀(111)의 내부에는 동박층(110a)이 없기 때문에, 연결홀(111)의 내면에 도금층(120)을 형성하기 위해서는, 일단 무전해 도금을 수행하여 연결홀(111)의 내부에 얇은 구리도금층을 형성함으로써 시드(seed)층을 형성한 후, 전해 도금을 수행하여 연결홀(111)의 내부에도 두꺼운 도금층(120)을 형성하게 된다.In the present embodiment, since there is no copper foil layer 110a inside the connection hole 111, in order to form the plating layer 120 on the inner surface of the connection hole 111, the electroplating process is performed by electroless plating. After forming a seed layer by forming a thin copper plating layer inside the 111, the electroplating is performed to form a thick plating layer 120 in the connection hole 111.

그 다음, 도 5에 도시된 바와 같이, 베이스 부재(110)에 배치된 도금층(120) 의 표면에 포토 레지스트층(130)을 배치한다(S4 단계). 여기서, 포토 레지스트층(130)의 소재로서 DFR(Dry Film Photoresist)이 사용된다. Next, as shown in FIG. 5, the photoresist layer 130 is disposed on the surface of the plating layer 120 disposed on the base member 110 (S4). Here, a dry film photoresist (DFR) is used as a material of the photoresist layer 130.

본 실시예에서는 포토 레지스트층(130)의 소재로서 DFR 필름이 사용되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 포토 레지스트층의 소재로서 다른 종류의 필름이 사용될 수 있다. 또한, 포토 레지스트층의 소재로서, 액상 감광 레지스트 물질이 사용될 수 있는데, 그 경우에는 더 얇은 포토 레지스트층을 구현할 수 있게 된다.In this embodiment, a DFR film is used as a material of the photoresist layer 130, but the present invention is not limited thereto. That is, according to the present invention, another kind of film may be used as the material of the photoresist layer. In addition, as a material of the photoresist layer, a liquid photosensitive resist material can be used, in which case a thinner photoresist layer can be realized.

그 다음, 도 6에 도시된 바와 같이, 포토 레지스트층(130)의 표면에 마스크(140)를 올려놓고, 자외선(파장대 300~400 nm)을 조사하여 포토 레지스트층(130)을 소정의 패턴으로 노광시킨다(S5 단계). 이 때, 마스크(140)는 소정의 패턴을 가지고 있으므로, 포토 레지스트층(130)은 소정의 패턴으로 노광되고, 노광된 부분들(130a)은 소정의 경도로 경화되게 된다.Next, as shown in FIG. 6, the mask 140 is placed on the surface of the photoresist layer 130 and irradiated with ultraviolet light (wavelength band 300 to 400 nm) to form the photoresist layer 130 in a predetermined pattern. It exposes (step S5). At this time, since the mask 140 has a predetermined pattern, the photoresist layer 130 is exposed in a predetermined pattern, and the exposed portions 130a are cured to a predetermined hardness.

본 실시예에서는, 포토 레지스트층(130)에 파장대 300~400 nm의 자외선을 조사하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 이용되는 포토 레지스트층의 소재의 종류에 따라 조사되는 광의 파장 및 종류가 달라질 수 있다. In this embodiment, the photoresist layer 130 is irradiated with ultraviolet rays having a wavelength band of 300 to 400 nm, but the present invention is not limited thereto. That is, according to the present invention, the wavelength and type of the irradiated light may vary depending on the type of material of the photoresist layer used.

그 다음, 도 7에 도시된 바와 같이, 포토 레지스트층(130)의 부분 중 경화되어 노광된 부분(130a)들을 제외한 나머지 부분을 현상액을 사용한 현상 공정으로 제거함으로써, 포토 레지스트층(130)의 부분 중 경화되어 노광된 부분(130a)(포토 레지스트층의 패턴)이 남게 된다(S6 단계). Next, as shown in FIG. 7, a portion of the photoresist layer 130 is removed by a developing process using a developer, except for the portions of the photoresist layer 130 except the cured and exposed portions 130a. The hardened and exposed portion 130a (pattern of the photoresist layer) remains (step S6).

그 다음, 도 8에 도시된 바와 같이, 경화된 포토 레지스트층의 부분(130a)들 사이에 폴리머를 전착시켜 전착 폴리머층(150)을 형성한다(S7 단계). 즉, 전착 폴리머층(150)은, 도금층(120) 중 외부로 노출된 부분에 형성되는데, 연결홀(111)의 내면에 배치된 도금층(120)에도 형성이 된다.Next, as shown in FIG. 8, the electrode is deposited between the portions 130a of the cured photoresist layer to form the electrodeposition polymer layer 150 (S7). That is, the electrodeposition polymer layer 150 is formed in the portion exposed to the outside of the plating layer 120, it is also formed in the plating layer 120 disposed on the inner surface of the connection hole 111.

여기서, 전착(電着) 공정은 폴리 이미드 소재를 포함하는 전착 용액을 사용하여 수행되는데, 약 2∼3㎛의 두께로 형성된다. Here, the electrodeposition process is performed using an electrodeposition solution containing a polyimide material, which is formed to a thickness of about 2 to 3 μm.

본 실시예에서는 전착 용액으로 폴리 이미드 소재를 포함하며 전착을 수행할 수 있는 용액을 사용하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 전착 용액은 폴리머를 포함하며 전착을 수행할 수 있으면 되고, 반드시 폴리 이미드 소재를 포함하지 않아도 된다. In the present embodiment, a solution containing a polyimide material as the electrodeposition solution and capable of performing electrodeposition is used, but the present invention is not limited thereto. That is, the electrodeposition solution which concerns on this invention should just be able to carry out electrodeposition containing a polymer, and does not necessarily need to contain a polyimide material.

본 실시예에 적용될 수 있는 전착 공정에 관해서는 공지된 전착 공정을 사용하여 수행하면 되므로, 여기서 전착 공정 및 방식에 관한 자세한 설명은 생략한다.Since the electrodeposition process that can be applied to the present embodiment may be performed using a known electrodeposition process, detailed description of the electrodeposition process and method will be omitted here.

그 다음, 도 9에 도시된 바와 같이, 경화된 포토 레지스트층의 부분(130a)들을 박리하여 제거한다(S8 단계). 여기서, 경화된 포토 레지스트층의 부분(130a)들을 제거하기 위해 박리액을 사용하는데, 시중에 판매되는 드라이 필름용 박리액이 사용될 수 있다.Next, as shown in FIG. 9, the portions 130a of the cured photoresist layer are peeled off and removed (step S8). Here, a stripping liquid is used to remove portions 130a of the cured photoresist layer, and a stripping liquid for dry film commercially available may be used.

그 다음, 도 10에 도시된 바와 같이, 포토 레지스트층(130)의 패턴의 하부에 있다가 포토 레지스트층(130)의 패턴이 제거되면서 노출된 도금층(120)의 부분과 그 안쪽에 배치된 동박층(110a)의 부분을 에칭의 방식으로 제거한다(S9 단계). 에칭 공정에서 사용되는 에칭액은 산성 또는 알카리성의 액체가 사용될 수 있는데, 에칭을 수행할 때, 전착 폴리머층(150)은 에칭 레지스트로 작용하여, 전착 폴리머 층(150)의 안쪽에 위치한 도금층(120)을 보호하게 된다. Next, as shown in FIG. 10, the copper foil disposed under the portion of the plating layer 120 exposed under the pattern of the photoresist layer 130 and then exposed while the pattern of the photoresist layer 130 is removed. A portion of the layer 110a is removed by etching (step S9). The etching liquid used in the etching process may be an acidic or alkaline liquid. When performing etching, the electrodeposition polymer layer 150 acts as an etching resist, and the plating layer 120 located inside the electrodeposition polymer layer 150 may be used. Will protect.

그 다음, 전착 폴리머층(150)을 박리액을 사용하여 제거하여, 도 1에 도시된 회로 패턴을 구비한 회로 기판(100)이 최종적으로 완성되게 된다(S10 단계). 본 실시예에서는, 전착 폴리머층(150)의 소재로 폴리 이미드가 포함되어 있으므로, 박리액으로 pH 12 이상의 알칼리성 용액이 사용되는 것이 바람직하다. Next, the electrodeposition polymer layer 150 is removed using a stripping solution, and the circuit board 100 having the circuit pattern shown in FIG. 1 is finally completed (step S10). In this embodiment, since the polyimide is included as a material of the electrodeposition polymer layer 150, it is preferable that an alkaline solution of pH 12 or more is used as the stripping solution.

이상과 같이, 본 실시예에 따른 회로 기판(100)의 제조 방법에 의하면, 에칭 레지스트로 솔더층이 아닌 전착 폴리머층을 사용하므로, 솔더를 사용하는 경우의 문제점을 해결할 수 있는 장점이 있다. 즉, 본 실시예에 따르면, 전착 폴리머층(150)은 도금층(120)과의 화학 반응이 발생하지 않아, 도금층(120)의 변성을 방지할 뿐만 아니라, S10 단계에서 도금층(120)과 에칭 레지스트인 전착 폴리머층(150)과의 분리가 용이하다. 또한, 에칭 레지스트로 사용되는 폴리머의 특성상, 차후 미세 회로 패턴을 형성하기가 용이하다. 또한, 솔더를 사용하는 것보다 환경적인 면에서 우수한 장점이 있게 된다.As described above, according to the method of manufacturing the circuit board 100 according to the present embodiment, since the electrodeposition polymer layer is used instead of the solder layer as the etching resist, there is an advantage that the problem of using the solder can be solved. That is, according to the present exemplary embodiment, the electrodeposition polymer layer 150 does not generate a chemical reaction with the plating layer 120, thereby preventing the plating layer 120 from being denatured, and in step S10, the plating layer 120 and the etching resist. Separation from the phosphorous electrodeposition polymer layer 150 is easy. In addition, in view of the characteristics of the polymer used as the etching resist, it is easy to form a fine circuit pattern later. In addition, there are environmental advantages over using solder.

본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments illustrated in the accompanying drawings, it is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible therefrom. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

도 1은 본 발명의 일 실시예에 관한 회로 기판의 단면도이다.1 is a cross-sectional view of a circuit board according to an embodiment of the present invention.

도 2 내지 도 10는 본 실시예에 관한 회로 기판의 각 제조 공정별 단계를 도시한 도면들이다.2 to 10 are diagrams showing the steps for each manufacturing process of the circuit board according to the present embodiment.

도 11은 본 실시예에 관한 회로 기판의 제조 방법을 도시한 흐름도이다.11 is a flowchart showing a circuit board manufacturing method according to the present embodiment.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 회로 기판 110: 베이스 부재 100: circuit board 110: base member

110a: 동박층 111: 연결홀 110a: copper foil layer 111: connection hole

120: 도금층 130: 포토 레지스트층120: plating layer 130: photoresist layer

140: 마스크 150: 전착 폴리머층 140: mask 150 electrodeposition polymer layer

Claims (7)

(a) 적어도 일면에 전도성층이 형성된 베이스 부재를 준비하고, 상기 베이스 부재에 연결홀을 형성하는 단계;(a) preparing a base member having a conductive layer formed on at least one surface thereof, and forming a connection hole in the base member; (b) 상기 베이스 부재 및 상기 연결홀에 도금층을 형성하는 단계;(b) forming a plating layer on the base member and the connection hole; (c) 상기 도금층에 포토 레지스트층을 배치하는 단계;(c) disposing a photoresist layer on the plating layer; (d) 상기 포토 레지스트층을 노광시켜 소정의 패턴으로 형성하는 단계; (d) exposing the photoresist layer to form a predetermined pattern; (e) 상기 형성된 포토 레지스트층의 패턴사이에 폴리머를 전착시켜 전착 폴리머층을 형성하는 단계; (e) depositing a polymer between the patterns of the formed photoresist layer to form an electrodeposition polymer layer; (f) 상기 형성된 포토 레지스트층의 패턴을 제거하는 단계;(f) removing the pattern of the formed photoresist layer; (g) 상기 전착 폴리머층이 에칭 레지스트로 작용하는 에칭 공정을 수행하는 단계; 및(g) performing an etching process in which the electrodeposited polymer layer acts as an etching resist; And (h) 상기 전착 폴리머층을 제거하는 단계를 포함하는 회로 기판의 제조 방법.(h) removing the electrodeposited polymer layer. 제1항에 있어서,The method of claim 1, 상기 (b)단계에서, 상기 도금층은, 무전해 도금법 및 전해 도금법 중 적어도 하나의 방법을 사용하여 형성되어지는 회로 기판의 제조 방법.In the step (b), the plating layer, the method of manufacturing a circuit board is formed using at least one of the electroless plating method and the electrolytic plating method. 제1항에 있어서,The method of claim 1, 상기 (c)단계에서, 상기 포토 레지스트층은 DFR(Dry Film Photoresist)로 형성되는 회로 기판의 제조 방법.In the step (c), the photoresist layer is a manufacturing method of a circuit board formed of dry film photoresist (DFR). 제1항에 있어서,The method of claim 1, 상기 전착 폴리머층은 폴리 이미드 소재를 포함하는 회로 기판의 제조 방법.The electrodeposition polymer layer is a method for producing a circuit board containing a polyimide material. 제4항에 있어서,The method of claim 4, wherein 상기 (h)단계에서, 상기 전착 폴리머층을 제거하기 위해 pH 12 이상의 알칼리성 용액이 박리액으로 사용되는 회로 기판의 제조 방법.In the step (h), to remove the electrodeposited polymer layer, an alkaline solution having a pH of 12 or more is used as a stripping solution. 제1항에 있어서,The method of claim 1, 상기 (g)단계에서 수행되는 상기 에칭 공정은, 상기 도금층의 부분 중 상기 (f)단계에서 상기 포토 레지스트층의 패턴이 제거되면서 노출된 부분을 제거하는 회로 기판의 제조 방법.In the etching process performed in the step (g), the portion of the plating layer to remove the portion exposed while removing the pattern of the photoresist layer in the step (f). 제1항 내지 제6항 중 어느 하나의 항의 방법으로 제조된 회로 기판.A circuit board manufactured by the method of any one of claims 1 to 6.
KR1020080047691A 2008-05-22 2008-05-22 Method for manufacturing substrate and the substrate manufactured by the method KR20090121675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080047691A KR20090121675A (en) 2008-05-22 2008-05-22 Method for manufacturing substrate and the substrate manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047691A KR20090121675A (en) 2008-05-22 2008-05-22 Method for manufacturing substrate and the substrate manufactured by the method

Publications (1)

Publication Number Publication Date
KR20090121675A true KR20090121675A (en) 2009-11-26

Family

ID=41604572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047691A KR20090121675A (en) 2008-05-22 2008-05-22 Method for manufacturing substrate and the substrate manufactured by the method

Country Status (1)

Country Link
KR (1) KR20090121675A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254623B1 (en) * 2012-07-19 2013-04-15 주식회사 플렉스컴 Flexible printed circuit having capacitor and method the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254623B1 (en) * 2012-07-19 2013-04-15 주식회사 플렉스컴 Flexible printed circuit having capacitor and method the same

Similar Documents

Publication Publication Date Title
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
US8143533B2 (en) Method for forming resist pattern, method for producing circuit board, and circuit board
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
CN100482046C (en) Printed circuit board manufacturing method
KR20140018027A (en) Printed circuit board and method of manufacturing a printed circuit board
US20160192491A1 (en) Printed circuit board and method of manufacturing the same
KR100969439B1 (en) Method for manufacturing a printed circuit board having a landless via
KR20050093595A (en) The production method of double side flexible printed circuit board by partial and selected cupper plating
JP2011139010A (en) Circuit board and method of manufacturing the same
KR20090121675A (en) Method for manufacturing substrate and the substrate manufactured by the method
CN107404804B (en) Circuit board and manufacturing method thereof
JP2006120667A (en) Printed circuit board and manufacturing method thereof
CN109788661B (en) Flexible circuit board and preparation method thereof
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
CN103260357A (en) Manufacturing method of wiring substrate
JP2005203457A (en) Method for manufacturing component built-in wiring board
KR100630913B1 (en) Making method of Printed circuit board
JP2005108941A (en) Multilayer wiring board and its manufacturing method
JP2010087222A (en) Method of manufacturing printed wiring board, and the printed wiring board
US8927880B2 (en) Printed circuit board and method for manufacturing the same
JP4541782B2 (en) Film probe and manufacturing method thereof
US9668340B1 (en) Methods and devices for preventing overhangs in a finishing layer of metal formed on electrical contact surfaces when fabricating multi-layer printed circuit boards
KR101154700B1 (en) The printed circuit board and the method for manufacturing the same
KR20090100021A (en) Method for manufacturing multi-layer substrate and the multi-layer substrate manufactured by the method
KR20120024288A (en) Method for plating layer of substrate)

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application