KR20090121532A - 전기이중층커패시터의 밸런서 - Google Patents

전기이중층커패시터의 밸런서 Download PDF

Info

Publication number
KR20090121532A
KR20090121532A KR1020080047483A KR20080047483A KR20090121532A KR 20090121532 A KR20090121532 A KR 20090121532A KR 1020080047483 A KR1020080047483 A KR 1020080047483A KR 20080047483 A KR20080047483 A KR 20080047483A KR 20090121532 A KR20090121532 A KR 20090121532A
Authority
KR
South Korea
Prior art keywords
electrode
double layer
electric double
electrically connected
layer capacitor
Prior art date
Application number
KR1020080047483A
Other languages
English (en)
Other versions
KR100983071B1 (ko
Inventor
최순주
이문배
임병일
권오준
Original Assignee
코칩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코칩 주식회사 filed Critical 코칩 주식회사
Priority to KR1020080047483A priority Critical patent/KR100983071B1/ko
Publication of KR20090121532A publication Critical patent/KR20090121532A/ko
Application granted granted Critical
Publication of KR100983071B1 publication Critical patent/KR100983071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전기이중층커패시터의 밸런서에 관한 것으로, 해결하고자 하는 기술적 과제는 대기 시간동안 발생되는 에너지손실을 극소화 하면서, 전기이중층커패시터 모듈의 충전전압, 주위온도의 변화, 적용 소자의 고유 파라미터 산포에 상관없이 항상 안정된 모니터 전류를 출력하는 데 있다.
이를 위해 본 발명은 제1전극과 제2전극을 포함하는 전기이중층커패시터의 제1전극에 전기적으로 연결된 모니터부와, 모니터부와 전기이중층커패시터의 제2전극 사이에 전기적으로 연결된 스위칭 소자와, 스위칭 소자의 제어전극과 모니터부 사이에 전기적으로 연결된 부하저항 및 전기이중층커패시터의 제1전극과 제2전극 및 스위칭 소자의 제어전극에 전기적으로 연결된 전압검출기를 포함하는 전기이중층커패시터의 밸런서를 개시한다.
전기이중층커패시터, 밸런서, 모니터, 전기이중층커패시터모듈, EDLC

Description

전기이중층커패시터의 밸런서{BALANCER OF ELECTRIC DOUBLE LAYER CAPACITOR}
본 발명은 전기이중층커패시터의 밸런서에 관한 것으로서, 보다 자세하게는 대기 시간동안 발생되는 에너지손실을 극소화 하면서, 전기이중층커패시터 모듈의 충전전압, 주위온도의 변화, 적용 소자의 고유 파라미터 산포에 상관없이 항상 안정된 모니터 전류를 출력할 수 있는 전기이중층커패시터의 밸런서에 관한 것이다.
화석에너지의 고갈과 지구온난화 그리고 독극성 화학물질로 인한 환경오염은 심각한 사회문제가 되고 있다. 이러한 문제를 해결하기 위해서 태양전지, 풍력발전, 조력발전, 연료전지등의 신재생 전기에너지의 활용방안이 다방면으로 검토되고 있으며, 전기자동차와 하이브리드자동차 또한 활발하게 개발되고 있다. 이러한 다양한 전기에너지의 활용에 필요한 에너지저장장치로 이차전지가 많이 사용된다. 그러나 이차전지는 독극성 화합물질을 재료로 사용하는데, 수명이 1~3년으로 짧아서 폐기물에 의한 환경오염의 우려가 크고 순간적 에너지 방출능력에 한계가 있다는 단점이 있다.
즉, 이차전지는 충전용량은 크지만 출력전력이 낮아서 순간적 부하변동에 적 절히 대응하기 어려운 문제가 있다. 이러한 이차전지의 대체재 또는 보완재로 전기이중층커패시터(Electric Double Layer Capacitor, 이하'EDLC')가 거론되고 있다. EDLC는 재료에 독극성 화학물질을 포함하고 있지 않을 뿐만아니라 수명이 반영구적이어서 폐기물에 의한 환경오염이 발생되지 않는다.
그러나 EDLC는 정전용량은 수백 내지 수천 패러드(Farad, F)로 크지만 정격전압이 2~3V로 낮아 실용에서 요구되는 수십 내지 수백 볼트(Voltage, V)를 구현하기 위해서는 수백 내지 수천개의 EDLC셀을 직병렬로 조합한 EDLC모듈을 사용해야 한다.
다수의 EDLC셀을 직병렬로 조합한 EDLC모듈에서 개별 EDLC모듈을 구성하는 개별 EDLC셀의 고유 파라미터인 정전용량 산포에 의하여 각각 셀의 충전전압은 차이가 발생하게 된다. 그리고 EDLC모듈이 최고전압으로 충전되었을 때 일부 정전용량이 작은 셀은 정격전압을 초과하여 파손될 가능성이 있다. 그리고 개별 EDLC셀은 고유 파라미터인 누설전류가 상이하여, 누설전류가 큰 셀과 직렬로 연결된 누설전류가 작은 셀은 시간이 흐를수록 충전전압이 상승하여 결국 정격전압을 초과하여 파손될수 있다.
이와 같이 다수의 EDLC셀을 직병렬로 조합한 EDLC모듈에서 EDLC셀의 특성 산포(unbalance)가 원인이 되어 발생되는 문제점을 해결하는 방법은 EDLC모듈이 충전상태에서 장시간 대기하고 있을 때 누설전류 산포에 의해 발생하는 전압상승을 방지하는 패시브 밸런싱(passive balancing)과 EDLC모듈이 충방전 동작할 때 정전용량 산포에 의하여 발생하는 전압상승을 방지하는 액티브 밸런싱(active balancing) 등이 있다.
상기 패시브 밸런싱을 위해서는 밸런싱 전류를 지속적으로 EDLC모듈에 인가해야 하는데, 그 값은 충방전전류에 비한다면 작은 값이지만 충전상태로 대기하는 시간이 길기 때문에 그로 인한 에너지 손실이 증가하게 된다. 이를 방지하기 위하여 임계값이 넘는 EDLC셀에 한정하여 짧은 순간 액티브 밸런서를 활성화시켜 방전하는 방법이 사용된다. 그러나 액티브 밸런서는 활성화 상태를 검지하기 위한 모니터회로로 인하여 비활성화 상태에서도 전력손실이 발생하고, 장시간을 비활성 상태로 유지해야 하므로 에너지 손실이 증가하게 된다. 상기 밸런서는 EDLC모듈이 아무런 작동을 하지 않는 대기상태에서도 지속적으로 에너지를 소비하고 있으며, 대기 시간은 매우 길기 때문에 EDLC모듈이 에너지 저장효율을 향상하는 데는 한계가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 대기 시간동안 발생되는 에너지손실을 극소화 하면서, 전기이중층커패시터 모듈의 충전전압, 주위온도의 변화, 적용 소자의 고유 파라미터 산포에 상관없이 항상 안정된 모니터 전류를 출력할 수 있는 전기이중층커패시터의 밸런서를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 전기이중층커패시터의 밸런서는 제1전극과 제2전극을 포함하는 전기이중층커패시터의 제1전극에 전기적으로 연결된 모니터부와, 상기 모니터부와 상기 전기이중층커패시터의 제2전극 사이에 전기적으로 연결된 스위칭 소자와, 상기 스위칭 소자의 제어전극과 상기 모니터부 사이에 전기적으로 연결된 부하저항 및 상기 전기이중층커패시터의 제1전극과 제2전극 및 상기 스위칭 소자의 제어전극에 전기적으로 연결된 전압검출기를 포함할 수 있다.
상기 모니터부는 상기 부하저항과 상기 스위칭 소자 사이에 전기적으로 연결된 밸런스저항과, 상기 전압검출기와 상기 밸런스저항 사이에 제어전극이 전기적으로 연결된 트랜지스터 및 상기 트랜지스터에 제1전극이 전기적으로 연결되고, 상기 스위칭소자와 상기 밸런스저항 사이에 제2전극이 전기적으로 연결된 모니터저항을 포함할 수 있다.
상기 트랜지스터는 제1전극이 모니터 전류를 출력하는 모니터 단자에 전기적으로 연결되고, 제2전극이 상기 모니터저항에 전기적으로 연결되며, 제어전극이 상기 전기이중층커패시터의 제1전극, 부하저항, 밸런스저항 및 상기 전압검출기 사이에 전기적으로 연결될 수 있다.
상기 밸런스저항은 제1전극이 상기 부하저항, 상기 전압검출기, 상기 전기이중층커패시터의 제1전극 및 상기 트랜지스터의 제어전극 사이에 전기적으로 연결되고, 제2전극이 상기 스위칭 소자와 상기 모니터저항 사이에 전기적으로 연결될 수 있다.
상기 스위칭 소자는 제1전극이 상기 모니터부에 전기적으로 연결되고, 제2전극이 상기 전기이중층커패시터의 제2전극에 전기적으로 연결되며, 제어전극이 상기 전압검출기와 상기 부하저항 사이에 전기적으로 연결될 수 있다.
상기 전압검출기는 제1단자와 제2단자 및 제3단자를 포함하며, 제1단자는 상기 부하저항과 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결되고, 제2단자는 상기 스위칭 소자와 상기 전기이중층커패시터의 제2전극 사이에 전기적으로 연결되며, 제3단자는 상기 부하저항과 상기 스위칭 소자의 제어전극 사이에 전기적으로 연결될 수 있다.
상기 모니터부는 상기 부하저항과 상기 스위칭 소자 사이에 전기적으로 연결된 밸런스저항과, 상기 밸런스저항과 상기 스위칭 소자 사이에 제어전극이 전기적으로 연결된 트랜지스터 및 상기 밸런스저항과 상기 전기이중층커패시터의 제1전극 사이에 제1전극이 전기적으로 연결되고, 상기 트랜지스터에 제2전극이 전기적으로 연결된 모니터저항을 포함할 수 있다.
상기 밸런스저항은 제1전극이 상기 전압검출기, 상기 부하저항, 상기 모니터저항 및 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결되고, 제2전극이 상기 스위칭 소자와 상기 트랜지스터의 제어전극 사이에 전기적으로 연결될 수 있다.
상기 트랜지스터는 제1전극이 상기 모니터저항에 전기적으로 연결되고, 제2전극이 모니터 전류를 출력하는 모니터 단자에 전기적으로 연결될 수 있다.
상기 모니터저항은 제1전극이 상기 전압검출기, 상기 부하저항, 상기 밸런스저항 및 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결될 수 있다.
상술한 바와 같이, 본 발명에 의한 전기이중층커패시터의 밸런서는 모니터부를 스위칭 소자에 연결하여 전기이중층커패시터의 밸런서가 비활성화 상태인 대기 시간동안 발생되는 에너지손실을 극소화 할 수 있다.
또한 상기와 같이 하여 본 발명에 의한 전기이중층커패시터의 밸런서는 모니터부를 의사정전류 특성을 갖도록 하여, 전기이중층커패시터 모듈의 충전전압, 주위온도의 변화, 적용 소자의 고유 파라미터와 상관없이 항상 안정된 모니터 전류를 출력할 수 있게 된다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결(electrically coupled)되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1을 참조하면, 본 발명의 일실시예에 따른 전기이중층커패시터의 밸런서를 도시한 회로도가 도시되어 있다.
도 1에 도시된 바와 같이 전기이중층커패시터의 밸런서(100)는 전압검출기(VD), 스위칭소자(SW), 부하저항(RL) 및 모니터부(110)를 포함하며, 전기이중층커패시터(EDLC)와 전기적으로 연결되어 상기 전기이중층커패시터(EDLC)를 밸런싱(balancing)한다. 그리고 상기 모니터부(110)는 밸런스저항(RB), 모니터저항(RM) 및 트랜지스터(TR)를 포함한다.
상기 전압검출기(VD)는 제1단자가 상기 전기이중층커패시터(EDLC)의 제1전극과 부하저항(RL) 사이에 전기적으로 연결되고, 제2단자가 상기 전기이중층커패시터(EDLC)의 제2전극과 스위칭소자(SW)의 제2전극 사이에 전기적으로 연결되며, 제3단자가 상기 스위칭소자(SW)의 제어전극에 전기적으로 연결된다. 상기 전압검출 기(VD)는 상기 전기이중층커패시터(EDLC)의 제1전극과 제2전극 사이의 전압인 전기이중층커패시터(EDLC)에 충전된 충전전압을 측정하여, 내부에 임으로 설정된 임계전압과 비교하여 출력전류를 제3단자로 출력한다. 이때, 상기 전기이중층커패시터(EDLC)의 제1전극의 전압은 제2전극의 전압에 비하여 더 높은 전압일 수 있다. 그리고 전기이중층커패시터(EDLC)에 충전된 충전전압이 상기 전압검출기(VD)에 저장되어 있는 임계전압보다 작으면 상기 스위칭 소자(SW)를 턴오프 시키고, 전기이중층커패시터(EDLC)에 충전된 충전전압이 상기 전압검출기(VD)에 저장되어 있는 임계전압보다 크면 상기 스위칭 소자(SW)를 턴온 시킨다. 즉, 상기 전압검출기(VD)는 제1단자와 제2단자 사이의 전압을 측정한 후에, 내부에 임으로 설정된 임계전압과 비교한 후에, 제3단자로 출력전류를 출력하여, 상기 스위칭 소자(SW)를 온/오프 시킨다.
상기 스위칭소자(SW)는 제1전극(드레인 또는 소스)이 상기 모니터부(110)의 밸런스저항(RB)의 제2전극과 모니터저항(RM)의 제2전극 사이에 전기적으로 연결되고, 제2전극(소스 또는 드레인)이 상기 전압검출기(VD)의 제2단자와 전기이중층커패시터(EDLC)의 제2전극 사이에 전기적으로 연결되며, 제어전극(게이트)이 상기 전압검출기(VD)의 제3단자와 부하저항(RL)의 제2전극 사이에 전기적으로 연결된다. 상기 전압검출기(VD)의 제3단자를 통해 출력되는 출력전류에 의해서 부하저항( RL )에 전압이 발생된다 . 그리고, 상기 스위칭소자(SW)는 상기 부하저항( RL )에서 발생 되는 전압에 의하여 턴온된다. 그리고 상기 스위칭소자(SW)가 턴온되면, 상기 모니터부(110)의 밸런스저항(RB)을 통해서 밸런스 전류가 흐르도록 하며, 턴오프되면 상기 밸런스 전류가 흐르는 것을 차단한다. 상기 스위칭소자(SW)는 도 1에서 N형 트랜지스터로 도시하였으나, P형 트랜지스터 및 등가 스위칭 소자로 이루어질 수 있다.
상기 부하저항(RL)은 제1전극이 전압검출기(VD)의 제1단자와 모니터부(110) 및 전기이중층커패시터(EDLC)의 제1전극 사이에 전기적으로 연결되고, 제2전극은 스위칭소자(SW)의 제어전극과 전압검출기(VD)의 제3단자 사이에 전기적으로 연결된다. 상기 부하저항(RL)은 상기 전압검출기(VD)의 제3단자로 출력하는 출력전류를 전압으로 변환하여, 상기 스위칭 소자(SW)의 제어전극으로 전달한다. 이때, 상기 스위칭 소자(SW)의 제어전극과 제2전극 사이의 전압이 로우레벨이면 상기 스위칭 소자(SW)는 턴 오프 되고, 상기 스위칭 소자(SW)의 제어전극과 제2전극 사이의 전압이 하이레벨이면 상기 스위칭 소자(SW)는 턴온된다.
상기 모니터부(110)는 상기 전기이중층커패시터(EDLC)의 제1전극과 스위칭소자(SW)의 제1전극, 상기 부하저항(RL)의 제1전극 및 상기 전압검출기(VD)의 제1단자 사이에 전기적으로 연결된다. 상기 모니터부(110)는 전기이중층커패시터(EDLC)의 밸런서(100)에 의한 전력손실을 최소화하기 위해서는 활성화 시간을 최소화해야하므로, 밸런서(100)가 활성화되어 있다는 정보를 외부에 설치된 제어장치(미도시)에 전달한다. 그리고 밸런서(100)의 활성화 상태가 임의로 지정된 수준에 도달하면 외부에 설치된 제어장치가 충전기를 제어하여 충전을 중지한다. 즉, 전기이중층커패시터의 밸런서의 작동 상태를 모니터링하여 적정한 수준에 도달하면 충전을 중단하여 전기이중층커패시터(EDLC)의 전압상승을 제어할 수 있다. 상기 모니터부(110) 는 밸런스저항(RB), 모니터저항(RM) 및 트랜지스터(TR)를 포함한다.
상기 밸런스저항(RB)은 제1전극이 상기 전압검출기(VD)의 제1단자, 상기 부하저항(RL)의 제1전극, 트랜지스터(TR)의 제어전극 및 전기이중층커패시터(EDLC)의 제1전극 사이에 전기적으로 연결되고, 제2전극이 상기 스위칭소자(SW)의 제1전극과 모니터저항(RM)의 제2전극 사이에 전기적으로 연결된다. 상기 밸런스저항(RB)은 상기 전기이중층커패시터(EDLC)의 충전전압이 상기 전압검출기(VD)의 임계전압 보다 클 경우에 상기 스위칭소자(SW)가 턴온 되어, 전기이중층커패시터(EDLC)와 병렬로 연결된다. 이때, 상기 밸런스저항(RB)을 통해서 밸런싱 전류가 흐르게 되므로, 상기 전기이중층커패시터(EDLC)가 방전하여, 상기 전기이중층커패시터(EDLC)의 충전전압은 강하된다. 이때, 상기 전기이중층커패시터(EDLC)의 충전전압이 상기 전압검출기(VD)의 임계전압 이하의 값이 되면, 상기 스위칭소자(SW)가 턴오프되어 상기 전기이중층커패시터(EDLC)의 방전이 종료 된다.
상기 모니터저항(RM)은 제1전극이 상기 트랜지스터(TR)의 제2전극에 전기적으로 연결되고, 제2전극이 상기 스위칭소자(SW)의 제1전극과 밸런스저항(RB)의 제2전극 사이에 전기적으로 연결된다. 상기 모니터저항(RM)은 모니터 전류를 결정하는 저항으로 온도 및 스위칭소자(SW)의 특성 산포와 무관하게 안정된 값의 모니터 전류를 유지한다. 이러한 상기 모니터저항(RM)의 동작은 하기할 도 2에서 설명하고자 한다.
상기 트랜지스터(TR)는 제1전극(컬렉터)이 모니터단자(M)에 전기적으로 연결되고, 제2전극(이미터)이 상기 모니터저항(RM)의 제1전극에 전기적으로 연결되며, 제어전극(베이스)이 상기 전압검출기(VD)의 제1단자, 상기 부하저항(RL)의 제1전극, 상기 밸런스저항(RB)의 제1전극 및 상기 전기이중층커패시터(EDLC)의 제1전극 사이에 전기적으로 연결된다. 상기 트랜지스터(TR)는 상기 모니터저항(RM)에 의하여 결정된 모니터 전류가 상기 모니터단자(M)를 통하여 흐르도록 한다. 상기 트랜지스터(TR)는 상기 스위칭소자(SW)가 턴오프되었을 때는 밸런스 전류가 흐르지 않기 때문에 밸런스저항(RB)의 양단에 강하되는 전압이 없으므로 차단된다. 이때, 상기 트랜지스터(TR)가 차단되면, 상기 트랜지스터(TR)와 상기 모니터저항(RM)으로 모니터 전류가 흐르지 않게 되므로, 외부에 설치된 제어장치에 해당 밸런서(100)가 활성화되어 있지 않다는 정보를 제공한다. 상기 트랜지스터(TR)는 NPN 트랜지스터일 수 있다. 이때, 모니터 단자(M)에서 인가되는 전압은 전기이중층커패시터(EDLC)의 제1전극의 전압과 같거나 또는 높아야 한다. 그러나 의사정전류 특성을 만들기 위하여 모니터회로에는 약간의 전압 여유가 필요하므로, 도 1의 전기이중층커패시터의 밸런서(100)는 전기이중층커패시터(EDLC) 모듈의 양극에 직접적으로 연결되는 전기이중층커패시터(EDLC)셀에는 적용할 수 없다.
도 2를 참조하면, 도 1의 전기이중층커패시터의 밸런서의 전압분포도를 도시한 회로도가 도시되어 있다. 상기 전기이중층커패시터(EDLC)의 충전전압(VC)이 전압검출기(VD)의 임계전압(Vref)보다 크면, 스위칭소자(SW)를 통해서 밸런스 전류(IB)가 흐른다. 그리고 밸런스 전류(IB)가 흐르면 트랜지스터(TR)를 통해서 모니터 전류(IM)가 흐르게 되는데, 이때를 전기이중층커패시터의 밸런서(100)가 활성화 되었다고 한다.
상기 전기이중층커패시터의 밸런서(100)는 전기이중층커패시터(EDLC)의 충전전압(VC)이 전압검출기(VD)의 임계전압(Vref)보다 클 때 활성화 되고 활성화가 되면 충전전압이 더 이상 상승하지 않으므로 활성화되었을 때의 전압은 수학식 1과 같다.
Figure 112008036335530-PAT00001
그리고 전기이중층커패시터의 밸런서(100)가 활성화되면 스위칭소자(SW)가 턴온되어, 밸런스저항(RB)을 통해서 밸런스 전류(IB)가 흐르게 된다. 상기 밸런스저항(RB)은 제1전극과 제2전극 사이에 밸런스 전류(IB)로 인한 밸런스강하전압(VRB)이 발생되고, 스위칭소자(SW)의 제1전극(드레인)과 제2전극(소스) 사이에도 스위칭전압(VDS)이 발생된다. 이때, 상기 스위칭전압(VDS)은 밸런스강하전압(VRB)에 비하여 무시 가능할 정도의 작은 값이다. 그러므로, 밸런스저항(RB) 양단에서 강하되는 밸런스강하전압(VRB)은 전기이중층커패시터(EDLC)에 충전된 전압(VC) 또는 전압검출기(VD)의 내부에 임계전압(Vref)과 거의 같게 되므로 수학식2와 같이 표현할 수 있다.
Figure 112008036335530-PAT00002
따라서, 상기 밸런스 전류(IB)는 수학식 3과 같이 표현할 수 있다.
Figure 112008036335530-PAT00003
그리고 트랜지스터(TR)의 제어전극(베이스)과 제2전극(이미터)사이의 순방향 전압(VBE)은 수학식 4와 같다.
Figure 112008036335530-PAT00004
여기서, k는 볼츠만 상수이고, T는 절대온도이고, q는 전자의 전하량이며, IS는 트랜지스터(TR)에서 컬렉터의 포화전류이다. 즉 트랜지스터(TR)의 순방향 전압(VBE)과 트랜지스터(TR)의 제1전극(컬렉트)에 전기적으로 연결된 모니터 단자를 통해 흐르는 모니터 전류(IM) 사이의 관계가 수학식 4와 같다. 그러므로 트랜지스터(TR)는 주위온도가 대략 25℃일 경우에, 약 0.6V의 순방향 전압(VBE)과 약 -2mV/℃의 온도 계수를 갖게 된다.
그리고 밸런스저항(RB)은 트랜지스터(TR)의 제어전극(베이스)과 제2전극(이미터)사이 및 모니터저항(RM)과 병렬로 연결된다. 그러므로 밸런스저항(RB)의 양단에서 강하되는 밸런스강하전압(VRB)과 모니터저항(RM)의 제1전극과 제2전극 사이에서 강하되는 모니터강하전압(VRM)은 수학식 5와 같다.
Figure 112008036335530-PAT00005
이때, 모니터 전류(IM)는 수학식 6과 같다.
Figure 112008036335530-PAT00006
그러므로 상기 전기이중층커패시터(EDLC)에서 충전할 수 있는 정격전압이 2.5V라고 할 때, 전압검출기(VD)에 설정된 임계전압(Vref)은 2.5V에 근접하는 값이 되고, 전기이중층커패시터의 밸런서(100)가 활성화 될 때 전기이중층커패시터(EDLC)는 대략 2.5V 정도가 된다. 그리고 수학식 4에서 트랜지스터(TR)의 순방향 전압(VBE)이 대략 0.6V이므로 모니터강하전압(VRM)은 대략 1.9V가 된다. 그러므로 모니터 전류(IM)는 수학식 7과 같다.
Figure 112008036335530-PAT00007
모니터강하전압(VRM)은 약 1.9V로 상기 트랜지스터(TR)의 순방향 전압(VBE)의 온도계수 -2mV/℃나 수십 mV정도의 값을 가지는 스위칭소자(SW)의 스위칭전압(VDS)에 비하여 그 값이 매우커서 모니터 전류(IM)는 주위 온도의 변화나 스위칭소자(SW)의 특성 산포와 무관하게 언제나 안정된 값을 유지할 수 있는 의상정전류 특성을 가지게 된다.
또한 상기 트랜지스터(TR)의 직류전류증폭률(hFE)이나 컬렉터포화전류의 산포 등으로 발생하는 순방향 전압(VBE)의 변화량은 모니터강하저항(VRM)에 비하여 무시 가능할 정도로 작다. 그러므로 모니터 전류(IM)는 트랜지스터(TR)의 특성 산포와도 무관하게 안정된 값을 유지할 수 있는 의사정전류 특성을 가지게 된다..
또한 상기 전기이중층커패시터(EDLC) 모듈은 여러 개의 전기이중층커패시터(EDLC)를 직병렬로 조합하여 만들어지므로, 전기이중층커패시터의 밸런서(100)의 위치에 따라서 트랜지스터(TR)의 제1전극(컬렉터)에 인가되는 전압이 다르다. 그리고 전기이중층커패시터(EDLC) 모듈의 충방전 상태에 따라서도 차이가 많이 발생한다. 그러나 모니터 전류(IM)가 의사정전류 특성을 갖게 되므로 전기이중층커패시터의 밸런서(100)의 위치나 전기이중층커패시터(EDLC) 모듈의 충전상태와 무관하게 항상 안정된 모니터 전류(IM)를 얻을 수 있다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 전기이중층커패시터의 밸런서를 도시한 회도로가 도시되어 있다.
도 3에 도시된 바와 같이, 전기이중층커패시터의 밸런서(200)는 전압검출기(VD), 스위칭소자(SW), 부하저항(RL) 및 모니터부(210)를 포함하며, 상기 모니터부(210)의 모니터 저항(RM')과 트랜지스터(TR')를 제외하면 전기이중층커패시터의 밸런서(100)와 동일한 구조로 이루어져 있다. 그러므로 전기이중층커패시터의 밸런서(100)와 다른 부분을 위주로 설명하면, 상기 모니터 저항(RM')은 제1전극이 상기 전압검출기(VD)의 제1단자, 상기 부하저항(RL)의 제1전극, 상기 밸런스저항(RB)의 제1전극 및 상기 전기이중층커패시터(EDLC)의 제1전극 사이에 전기적으로 연결되고, 제2전극이 상기 트랜지스터(TR')의 제1전극에 전기적으로 연결된다. 상기 모니터저항(RM')은 모니터 전류를 결정하는 저항으로 온도 및 스위칭소자(SW)의 특성 산포와 무관하게 안정된 값의 모니터 전류를 유지한다. 이러한 상기 모니터저항(RM')의 동작은 전기이중층커패시터의 밸런서(100)의 모니터저항(RM)과 동일하다.
상기 트랜지스터(TR')는 제1전극이 모니터저항(RM')의 제2전극에 전기적으로 연결되고, 제2전극이 모니터 단자(M)에 전기적으로 연결되며, 제어전극이 밸런스저항(RB)의 제2전극과 스위칭소자(SW)의 제1전극 사이에 전기적으로 연결된다. 상기 트랜지스터(TR')는 상기 모니터저항(RM')에 의하여 결정된 모니터 전류가 상기 모니터단자(M)를 통하여 흐르도록 한다. 상기 트랜지스터(TR')는 상기 스위칭소자(SW)가 턴오프되었을 때는 밸런스 전류가 흐르지 않기 때문에 밸런스저항(RB)의 양단에 강하되는 전압이 없으므로 차단된다. 이때, 상기 트랜지스터(TR')가 차단되므로, 상기 트랜지스터(TR')와 상기 모니터저항(RM')으로 모니터 전류가 흐르지 않게 된다. 상기 트랜지스터(TR')는 PNP 트랜지스터가 될 수 있다. 이때, 모니터 단자(M)에서 인가되는 전압은 전기이중층커패시터(EDLC)의 제2전극의 전압과 같거나 또는 낮아야 한다. 그러나 의사정전류 특성을 만들기 위하여 모니터 회로에는 약간의 전압 여유가 필요하므로 도 3의 전기이중층커패시터의 밸런서(200)는 전기이중층커패시터(EDLC) 모듈의 음극에 직접적으로 연결되는 전기이중층커패시터(EDLC)에는 적용할 수 없다.
도 4를 참조하면 본발명에 따른 전기이중층커패시터 모듈의 밸런서를 도시한 회로도가 도시되어 있다.
도 4에 도시된 바와 같이, 전기이중층커패시터 모듈의 밸런서(300)에서 전기이중층커패시터 모듈은 세 개의 전기이중층커패시터인 제1전기이중층커패시터(EDLC1), 제2전기이중층커패시터(EDLC2) 및 제3전기이중층커패시터(EDLC3)를 포함한다. 상기 각각의 전기이중층커패시터는 전기이중층커패시터를 밸런싱(balancing)하는 제1밸런서(B1), 제2밸런서(B2) 및 제3밸런서(B3)와 전기적으로 연결된다. 이때, 전기이중층커패시터 모듈의 음극(B)에 연결된 제1밸런서(B1)는 도 1에 도시된 밸런서(100)와 동일하고, 전기이중층커패시터 모듈의 양극(A)에 연결된 제3밸런서(B3)와 제2밸런서(B2)는 도 3에 도시된 밸런서(200)와 동일하다.
그리고 상기 제1밸런서(B1)는 전위변환을 위한 풀업저항(RU), 모니터 트랜지스터(TRM), 제1저항(R1) 및 제2저항(R2)과 전기적으로 연결되어, 상기 제2저항(R2)으로 제1모니터 단자(M1)로 출력되는 모니터 전압을 생성한다. 그리고 상기 제2밸런서(B2)는 제1풀다운저항(RD1)과 전기적으로 연결되어, 상기 제1풀다운저항(RD1)으로 제2모니터 단자(M2)로 출력되는 모니터 전압을 생성한다. 그리고 상기 제3밸런서(B3)는 제2풀다운저항(RD2)과 전기적으로 연결되어, 상기 제2풀다운저항(RD2)으로 제3모니터 단자(M3)로 출력되는 모니터 전압을 생성한다.
도 5a 내지 도 5b를 참조하면, 도 4의 전기이중층커패시터 모듈의 밸런서에 서 각각의 밸런서와 전위변환회로 및 저항을 도시한 회로도가 도시되어 있다. 상기 도 5a에 도시된 밸런서는 도 4의 제1밸런서(B1)와 전위변환회로(310)이며, 도 5b에 도시된 밸런서는 제2밸런서(B2)와 제1풀다운저항(RD1)이다. 그리고 제3밸런서(B3)와 제2풀다운저항(RD2)은 도 5b에 도시된 제2밸런서(B2)와 제1풀다운저항(RD1)와 동일한 구조로, 동일하게 동작한다.
도 5a 도시된 바와 같이 제1밸런서(B1)와 전위변환회로(310)는 제1전기이중층커패시터(EDLC1)에 전기적으로 연결된다. 여기서 상기 제1밸런서(B1)는 도 1에 도시된 전기이중층커패시터의 밸런서(100)와 동일하므로 제1밸런서(B1)에 관한 설명은 생략 한다. 그리고 상기 전위변환회로(310)는 풀업저항(RU), 모니터 트랜지스터(TRM), 제1저항(R1) 및 제2저항(R2)을 포함한다.
상기 풀업저항(RU)은 제1전극이 상기 전기이중층커패시터 모듈의 양극(A)에 전기적으로 연결되고, 제2전극이 상기 제1밸런서(B1)와 상기 모니터 트랜지스터(TRM) 사이에 전기적으로 연결된다. 상기 풀업저항(RU)은 상기 제1밸런서(B1)가 활성화 되면, 상기 전기이중층커패시터 모듈의 양극(A)에서 공급되는 제1모니터 전류(IM1)를 상기 제1밸런서(B1)의 트랜지스터(TR)를 통해 흐르도록 하고, 상기 모니터 트랜지스터(TRM)가 동작하게 된다. 이때, 상기 제1모니터 전류(IM1)는 상기 제1밸런서(B1)를 통해서 의사정전류 특성을 갖는다.
상기 모니터 트랜지스터(TRM)는 제어전극이 상기 제1밸런서(B1)와 풀업저항(RU)사이에 전기적으로 연결되고, 제1전극이 제1저항(R1)에 전기적으로 연결되며, 제2전극이 제1모니터 단자(M1)에 전기적으로 연결된다. 상기 모니터 트랜지스 터(TRM)는 상기 제1밸런서(B1)가 활성화 되지 않으면, 제1모니터 전류(IM1)가 흐르지 않기 때문에 차단되고, 제1밸런서(B1)가 활성화 되면, 제1모니터 전류(IM1)가 흐르게 되므로 동작하게 된다. 이때, 상기 모니터 트랜지스터(TRM)에는 상기 제1모니터 전류(IM1)가 의사정전류 특성을 가지므로, 전기이중층커패시터 모듈의 양극(A)에 연결된 제1저항(R1)을 일정한 값으로 유지하면, 의사정전류 특성을 갖는 제2모니터 전류(IM2)가 흐르게 된다. 여기서 상기 모니터 트랜지스터(TRM)는 PNP 트랜지스터가 될 수 있다.
상기 제1저항(R1)은 제1전극이 상기 전기이중층커패시터 모듈의 양극(A)에 전기적으로 연결되고, 제2전극이 상기 모니터 트랜지스터(TRM)에 전기적으로 연결된다. 상기 제1저항(R1)은 일정한 저항 값을 유지하여, 상기 모니터 트랜지스터(TRM)를 통해 흐르는 제2모니터 전류(IM2)가 의사정전류 특성을 갖도록 한다.
상기 제2저항(R2)은 제1전극이 제1모니터 단자(M1)와 상기 모니터 트랜지스터(TRM) 사이에 전기적으로 연결되고, 제2전극이 상기 전기이중층커패시터 모듈의 양극(B)에 전기적으로 연결된다. 상기 제2저항(R2)은 풀다운 저항으로 제1모니터 단자(M1)로 인가되는 모니터 전압을 생성 할 수 있다.
도 5b 도시된 바와 같이, 제2밸런서(B2)와 제1풀다운저항(RD1)은 제2전기이중층커패시터(EDLC2)와 전기적으로 연결된다. 여기서 상기 제2밸런서(B2)는 도 3에 도시된 전기이중층커패시터의 밸런서(200)와 동일하므로 제2밸런서(B2)에 관한 설명은 생략 한다.
상기 제1풀다운저항(RD1)은 제1전극이 제2모니터 단자(M2)와 상기 제2밸런서(B2)의 트랜지스터(TR') 사이에 전기적으로 연결되고, 제2전극이 상기 전기이중층커패시터 모듈의 음극(B)에 전기적으로 연결된다. 상기 제1풀다운저항(RD1)은 제2모니터 단자(M2)로 인가되는 모니터 전압을 생성 할 수 있다.
상기 제2밸런서(B2)가 전기이중층커패시터 모듈의 양극(A)과 무관하게 밸런스 전류(IB)의 일부를 이용한 모니터 전류(IM)가 트랜지스터(TR')를 통해 흐르게 되므로 모니터 전류(IM)에 의한 전력 손실이 발생되지 않는다. 그러나 제1밸런서(B1)는 제1모니터 전류(IM1)와 제2모니터 전류(IM2)를 모두 전기이중층커패시터 모듈의 양극(A)에서 공급받으므로 모니터 전류(IM1, IM2)에 의한 전력 손실이 발생한다. 또한, 풀업저항(RU), 모니터 트랜지스터(TRM) 및 제1저항(R1)을 사용하기 때문에 원가가 상승하므로 전기이중층커패시터 모듈의 음극(B)에 전기적으로 직접적으로 연결되는 전기이중층커패시터를 제외한 모든 전기이중층커패시터에는 제2밸런서(B2)와 동일한 밸런서를 사용하는 것이 바람직하나, 본 발명에서 제1밸런서(B1)의 사용을 한정하는 것은 아니다.
이상에서 설명한 것은 본 발명에 의한 전기이중층커패시터의 밸런서를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명의 일실시예에 따른 전기이중층커패시터의 밸런서를 도시한 회로도이다.
도 2는 도 1의 전기이중층커패시터의 밸런서의 전압분포도를 도시한 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 전기이중층커패시터의 밸런서를 도시한 회로도이다.
도 4는 본 발명에 따른 전기이중층커패시터 모듈의 밸런서를 도시한 회로도이다.
도 5 내지 도 5b는 도 4의 전기이중층커패시터 모듈의 밸런서에서 각각의 밸런서와 전위변환회로 및 저항을 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200; 전기이중층커패시터의 밸런서
VD; 전압검출기 SW; 스위칭소자
RL; 부하저항 110, 210; 모니터부
EDLC; 전기이중층커패시터 RB; 밸런스저항
RM; 모니터저항 TR; 트랜지스터

Claims (10)

  1. 제1전극과 제2전극을 포함하는 전기이중층커패시터의 제1전극에 전기적으로 연결된 모니터부;
    상기 모니터부와 상기 전기이중층커패시터의 제2전극 사이에 전기적으로 연결된 스위칭 소자;
    상기 스위칭 소자의 제어전극과 상기 모니터부 사이에 전기적으로 연결된 부하저항; 및
    상기 전기이중층커패시터의 제1전극과 제2전극 및 상기 스위칭 소자의 제어전극에 전기적으로 연결된 전압검출기를 포함하여 이루어진 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  2. 제 1 항에 있어서,
    상기 모니터부는 상기 부하저항과 상기 스위칭 소자 사이에 전기적으로 연결된 밸런스저항;
    상기 전압검출기와 상기 밸런스저항 사이에 제어전극이 전기적으로 연결된 트랜지스터;및
    상기 트랜지스터에 제1전극이 전기적으로 연결되고, 상기 스위칭소자와 상기 밸런스저항 사이에 제2전극이 전기적으로 연결된 모니터저항을 포함하여 이루어진 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  3. 제 2 항에 있어서,
    상기 트랜지스터는 제1전극이 모니터 전류를 출력하는 모니터 단자에 전기적으로 연결되고, 제2전극이 상기 모니터저항에 전기적으로 연결되며, 제어전극이 상기 전기이중층커패시터의 제1전극, 부하저항, 밸런스저항 및 상기 전압검출기 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  4. 제 2 항에 있어서,
    상기 밸런스저항은 제1전극이 상기 부하저항, 상기 전압검출기, 상기 전기이중층커패시터의 제1전극 및 상기 트랜지스터의 제어전극 사이에 전기적으로 연결되고, 제2전극이 상기 스위칭 소자와 상기 모니터저항 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  5. 제 1 항에 있어서,
    상기 스위칭 소자는 제1전극이 상기 모니터부에 전기적으로 연결되고, 제2전극이 상기 전기이중층커패시터의 제2전극에 전기적으로 연결되며, 제어전극이 상기 전압검출기와 상기 부하저항 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  6. 제 1 항에 있어서,
    상기 전압검출기는 제1단자와 제2단자 및 제3단자를 포함하며, 제1단자는 상기 부하저항과 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결되고, 제2단자는 상기 스위칭 소자와 상기 전기이중층커패시터의 제2전극 사이에 전기적으로 연결되며, 제3단자는 상기 부하저항과 상기 스위칭 소자의 제어전극 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  7. 제 1 항에 있어서,
    상기 모니터부는 상기 부하저항과 상기 스위칭 소자 사이에 전기적으로 연결된 밸런스저항;
    상기 밸런스저항과 상기 스위칭 소자 사이에 제어전극이 전기적으로 연결된 트랜지스터; 및
    상기 밸런스저항과 상기 전기이중층커패시터의 제1전극 사이에 제1전극이 전기적으로 연결되고, 상기 트랜지스터에 제2전극이 전기적으로 연결된 모니터저항을 포함하여 이루어진 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  8. 제 7 항에 있어서,
    상기 밸런스저항은 제1전극이 상기 전압검출기, 상기 부하저항, 상기 모니터저항 및 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결되고, 제2전극이 상기 스위칭 소자와 상기 트랜지스터의 제어전극 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  9. 제 7 항에 있어서,
    상기 트랜지스터는 제1전극이 상기 모니터저항에 전기적으로 연결되고, 제2전극이 모니터 신호를 출력하는 모니터 단자에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
  10. 제 7 항에 있어서,
    상기 모니터저항은 제1전극이 상기 전압검출기, 상기 부하저항, 상기 밸런스저항 및 상기 전기이중층커패시터의 제1전극 사이에 전기적으로 연결된 것을 특징으로 하는 전기이중층커패시터의 밸런서.
KR1020080047483A 2008-05-22 2008-05-22 전기이중층커패시터의 밸런서 KR100983071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080047483A KR100983071B1 (ko) 2008-05-22 2008-05-22 전기이중층커패시터의 밸런서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047483A KR100983071B1 (ko) 2008-05-22 2008-05-22 전기이중층커패시터의 밸런서

Publications (2)

Publication Number Publication Date
KR20090121532A true KR20090121532A (ko) 2009-11-26
KR100983071B1 KR100983071B1 (ko) 2010-09-17

Family

ID=41604446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047483A KR100983071B1 (ko) 2008-05-22 2008-05-22 전기이중층커패시터의 밸런서

Country Status (1)

Country Link
KR (1) KR100983071B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958952B1 (ko) * 2010-01-29 2010-05-19 코칩 주식회사 대기전력 저감장치
US20120074905A1 (en) * 2010-09-27 2012-03-29 Samsung Electro-Mechanics Co., Ltd. Device and method for stabilizing voltage of energy storage
KR20200084207A (ko) 2019-01-02 2020-07-10 (주)우진엔지니어링 유기성 폐기물 자원화 시설용 판넬 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147500B1 (ko) 2012-02-22 2012-05-21 코칩 주식회사 전기이중층커패시터의 밸런서

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958952B1 (ko) * 2010-01-29 2010-05-19 코칩 주식회사 대기전력 저감장치
WO2011093575A3 (ko) * 2010-01-29 2011-09-22 코칩 주식회사 대기전력 저감장치
US20120074905A1 (en) * 2010-09-27 2012-03-29 Samsung Electro-Mechanics Co., Ltd. Device and method for stabilizing voltage of energy storage
CN102420445A (zh) * 2010-09-27 2012-04-18 三星电机株式会社 用于使储能装置的电压稳定的设备和方法
KR20200084207A (ko) 2019-01-02 2020-07-10 (주)우진엔지니어링 유기성 폐기물 자원화 시설용 판넬 및 그 제조방법

Also Published As

Publication number Publication date
KR100983071B1 (ko) 2010-09-17

Similar Documents

Publication Publication Date Title
CN201682417U (zh) 基于超级电容的电源保护电路
CN110380474B (zh) 电池保护控制器及电池充放电保护电路
CN101431245B (zh) 光伏微能源系统中对锂离子电池合理充电的方法及装置
JP2009153306A (ja) 太陽光発電システム
US20230396091A1 (en) Battery management architectures for flow batteries
CN204441965U (zh) 微能量管理系统
KR100983071B1 (ko) 전기이중층커패시터의 밸런서
EP2926434B1 (en) Thin film microbattery charge and output control
US20210242830A1 (en) Dc-dc converter for solar-related energy storage system, and control method thereof
JP6142024B1 (ja) 蓄電システム及び蓄電方法
CN101937016A (zh) 低电压提示装置
CN103036266B (zh) 过充电防止电路和半导体装置
Umaz Efficient power management circuit for biomass‐based energy harvesting system
CN103326414A (zh) 具备充电系统的半导体装置
CN107525602B (zh) 电池包串联体中上电池包温度检测电路
JP5495217B1 (ja) 過充電防止回路および過放電防止回路および蓄電池制御装置および独立電源システムおよびバッテリーパック
KR100799564B1 (ko) 유비쿼터스 센서 네트워크의 센서 노드용 전원소자
KR20110102094A (ko) 배터리 셀 밸런싱용 충전 회로를 포함하는 배터리 셀 모듈 및 멀티 셀 배터리 장치
CN219085102U (zh) 检测选通模块、电池管理系统及电池管理芯片
JP2007244097A (ja) 電源装置
CN220711168U (zh) 一种备用电源管理装置
US8742729B2 (en) Rechargeable battery
CN103779839A (zh) 一种采用可充电电池供电的自关断启动电路
CN220421421U (zh) 保护电路及电池模块
CN215733590U (zh) 充放电控制装置、半导体芯片、电池管理系统及用电设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180913

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 10