KR20090113394A - Method of manufacturing a needle-typed probe - Google Patents

Method of manufacturing a needle-typed probe Download PDF

Info

Publication number
KR20090113394A
KR20090113394A KR1020080039092A KR20080039092A KR20090113394A KR 20090113394 A KR20090113394 A KR 20090113394A KR 1020080039092 A KR1020080039092 A KR 1020080039092A KR 20080039092 A KR20080039092 A KR 20080039092A KR 20090113394 A KR20090113394 A KR 20090113394A
Authority
KR
South Korea
Prior art keywords
probe
groove
sacrificial substrate
pattern layer
layer
Prior art date
Application number
KR1020080039092A
Other languages
Korean (ko)
Other versions
KR100977166B1 (en
Inventor
심영대
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020080039092A priority Critical patent/KR100977166B1/en
Publication of KR20090113394A publication Critical patent/KR20090113394A/en
Application granted granted Critical
Publication of KR100977166B1 publication Critical patent/KR100977166B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/0675—Needle-like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PURPOSE: A method of manufacturing a needle-typed probe is provided to improve the dimension accuracy of a probe by forming the side of a needle probe including a metal layer as a vertical shape. CONSTITUTION: In a method of manufacturing a needle-typed probe, a probe(110) includes a body portion(112) and a tip part(114) by burying a groove with a conductive material. The tip part has second thicknesses thicker than a first thickness and is contact with a target. A pattern layer exposing a body portion is formed in the tip part. A reinforcing member(120) supporting the body portion on a probe by filling an opening with the conductive material. A sacrificial substrate is removed, and a coating layer(130) is formed on the probe surface from which the sacrificial substrate is removed.

Description

니들형 탐침 제조 방법{Method of manufacturing a needle-typed probe}Method of manufacturing a needle-typed probe

본 발명은 니들형 탐침 제조 방법에 관한 것으로, 반도체 소자와 같은 검사 대상물과 직접 접촉하는 전기 신호를 전달하는 니들형 탐침 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a needle type probe, and more particularly, to a method for manufacturing a needle type probe for transmitting an electrical signal in direct contact with an inspection object such as a semiconductor device.

일반적으로 반도체 소자는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 소자들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 소자들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit including electrical devices on a silicon wafer used as a semiconductor substrate, and an EDS (electrical) for inspecting electrical characteristics of the semiconductor devices formed in the fab process. die sorting) and a package assembly process for encapsulating and individualizing the semiconductor devices with an epoxy resin.

상기 EDS 공정을 수행하여 상기 반도체 소자들 중에서 불량 반도체 소자를 판별한다. 상기 EDS 공정은 프로브 카드 등의 전기적 검사 장치를 이용하여 수행된다. 상기 전기적 검사 장치는 상기 반도체 소자들의 패드에 탐침을 접촉한 상태에서 전기적 신호를 인가하고, 상기 인가된 전기적 신호로부터 체크되는 신호에 의해 불량을 판정한다.The EDS process is performed to determine a defective semiconductor device among the semiconductor devices. The EDS process is performed using an electrical inspection device such as a probe card. The electrical inspection device applies an electrical signal while the probe is in contact with a pad of the semiconductor elements, and determines a failure by a signal checked from the applied electrical signal.

종래 기술에 따른 상기 탐침 제조 방법은 다음과 같다. 우선, 기판 상에 구 리를 포함하는 희생층을 형성한다. 상기 희생층 상에 제1 포토레지스트 패턴층을 형성하고, 도금 공정을 통해 상기 희생층 상에 탐침을 형성한다. 상기 제1 포토레지스트 패턴과 탐침 상에 제2 포토레지스트 패턴을 형성하고, 도금 공정을 통해 상기 탐침 상에 보강 부재를 형성한다. 이후, 상기 제1 및 제2 포토레지스트 패턴층들, 희생층 및 기판을 제거하여 상기 탐침을 완성한다. The probe manufacturing method according to the prior art is as follows. First, a sacrificial layer containing copper is formed on a substrate. A first photoresist pattern layer is formed on the sacrificial layer, and a probe is formed on the sacrificial layer through a plating process. A second photoresist pattern is formed on the first photoresist pattern and the probe, and a reinforcing member is formed on the probe through a plating process. Thereafter, the probe is removed by removing the first and second photoresist pattern layers, the sacrificial layer, and the substrate.

포토리소그래피 공정을 이용하여 상기 제1 및 제2 포토레지스트 패턴층들 형성시, 상기 포토레지스트층의 특성상 상기 제1 및 제2 포토레지스트 패턴층들은 수직한 측벽 형상이 아닌 경사진 측벽 형상을 가질 수 있다. 따라서, 상기 제1 및 보강 부재들을 포함하는 상기 탐침도 측면이 경사진 형상을 가질 수 있다. 그러므로, 상기 탐침의 치수 오차가 발생할 수 있다. 또한, 상기 탐침과 상기 탐침을 고정하는 인쇄회로기판과의 본딩이 어려우며, 상기 탐침과 상기 반도체 소자들의 패드와의 접촉 불량이 발생할 수 있다.When the first and second photoresist pattern layers are formed using a photolithography process, the first and second photoresist pattern layers may have an inclined sidewall shape instead of a vertical sidewall shape due to the characteristics of the photoresist layer. have. Thus, the side surface of the probe including the first and reinforcing members may have an inclined shape. Therefore, dimensional error of the probe may occur. In addition, bonding between the probe and the printed circuit board fixing the probe may be difficult, and a poor contact between the probe and the pad of the semiconductor elements may occur.

또한, 상기 탐침이 상기 제1 및 보강 부재들이 적층되어 형성되므로, 상기 탐침에 반복적인 하중이 가해지는 경우 상기 제1 및 보강 부재들이 서로 분리될 수 있다. In addition, since the probe is formed by stacking the first and reinforcing members, the first and reinforcing members may be separated from each other when a repetitive load is applied to the probe.

본 발명은 치수 정밀도와 향상된 내구성을 갖는 니들형 탐침 제조 방법을 제공한다. The present invention provides a needle type probe manufacturing method having dimensional accuracy and improved durability.

본 발명에 따른 니들형 탐침 제조 방법은 희생 기판에 제1 깊이를 갖는 제1 홈과 상기 제1 홈과 연결되며 상기 제1 깊이보다 얕은 제2 깊이를 갖는 제2 홈을 포함하는 홈을 형성하는 단계, 상기 홈을 도전성 물질로 매립하여 제1 두께를 갖는 몸체부와 상기 제1 두께보다 얇은 제2 두께를 가지며 검사 대상물과 접촉하는 팁부를 포함하는 탐침을 형성하는 단계 및 상기 희생 기판을 제거하는 단계를 포함한다. The needle-type probe manufacturing method according to the present invention is to form a groove on the sacrificial substrate including a first groove having a first depth and a second groove connected to the first groove and having a second depth shallower than the first depth. Filling the groove with a conductive material to form a probe including a body portion having a first thickness and a tip portion having a second thickness thinner than the first thickness and in contact with a test object and removing the sacrificial substrate; Steps.

본 발명의 일 실시예에 따르면, 상기 니들형 탐침 제조 방법은 상기 희생 기판을 제거하기 전에 상기 탐침에서 상기 몸체부를 노출하는 패턴층을 형성하는 단계, 상기 개구를 도전성 물질로 매립하여 상기 탐침 상에 상기 몸체부를 지지하는 보강 부재를 형성하는 단계 및 상기 패턴층을 제거하는 단계를 더 포함할 수 있다. According to an embodiment of the present invention, the needle-type probe manufacturing method includes forming a pattern layer exposing the body portion in the probe before removing the sacrificial substrate, and filling the opening with a conductive material on the probe. The method may further include forming a reinforcing member supporting the body portion and removing the pattern layer.

본 발명의 다른 실시예에 따르면, 상기 니들형 탐침 제조 방법은 상기 희생 기판이 제거된 상기 탐침 표면에 코팅층을 형성하는 단계를 더 포함할 수 있다.According to another embodiment of the present invention, the needle-type probe manufacturing method may further include forming a coating layer on the probe surface from which the sacrificial substrate is removed.

상기 코팅층은 금(Au)을 포함할 수 있다.The coating layer may include gold (Au).

본 발명의 또 다른 실시예에 따르면, 상기 홈을 형성하는 단계는 상기 희생 기판 상에 상기 제1 홈이 형성될 영역을 노출하는 제1 패턴층을 형성하는 단계, 상 기 제1 패턴층을 식각 마스크로 상기 희생 기판을 식각하여 예비 제1 홈을 형성하는 단계, 상기 희생 기판 상에 상기 예비 제1 홈 및 상기 제2 홈이 형성될 영역을 노출하는 제2 패턴층을 형성하는 단계 및 상기 제2 패턴층을 식각 마스크로 상기 희생 기판을 식각하여 상기 제1 깊이의 제1 홈 및 상기 제2 깊이의 제2 홈을 형성하는 단계를 포함할 수 있다.In example embodiments, the forming of the groove may include forming a first pattern layer on the sacrificial substrate to expose a region where the first groove is to be formed, and etching the first pattern layer. Etching the sacrificial substrate with a mask to form a preliminary first groove, forming a second pattern layer on the sacrificial substrate to expose a region in which the preliminary first groove and the second groove are to be formed; The sacrificial substrate may be etched using the second pattern layer as an etch mask to form a first groove of the first depth and a second groove of the second depth.

본 발명의 또 다른 실시예에 따르면, 상기 탐침을 형성하는 단계는 상기 제1 홈과 상기 제2 홈을 한정하는 표면들 상에 연속적으로 시드층을 형성하는 단계 및 상기 시드층을 시드로 전기 도금하는 단계를 포함할 수 있다. According to another embodiment of the present invention, the forming of the probe comprises the steps of continuously forming a seed layer on the surfaces defining the first groove and the second groove and electroplating the seed layer with the seed. It may include the step.

상기 니들형 탐침 제조 방법은 실리콘 재질의 희생 기판을 패터닝하여 홈을 형성하고, 상기 홈에 금속층을 형성한다. 그러므로, 상기 금속층을 포함하는 상기 니들형 탐침의 측면이 수직한 형상을 가질 수 있다. 따라서, 상기 탐침의 치수 정밀도를 향상시킬 수 있다. 또한, 상기 탐침과 상기 탐침을 고정하는 인쇄회로기판을 정확하게 본딩할 수 있고, 상기 탐침이 상기 반도체 소자들의 패드와 정확하게 접촉할 수 있다.The needle-type probe manufacturing method forms a groove by patterning a sacrificial substrate made of silicon, and forms a metal layer in the groove. Therefore, the side of the needle-type probe including the metal layer may have a vertical shape. Therefore, the dimensional accuracy of the said probe can be improved. In addition, the probe and the printed circuit board fixing the probe may be accurately bonded, and the probe may accurately contact the pad of the semiconductor devices.

또한, 상기 탐침이 상기 탐침만으로 이루어지는 경우, 상기 탐침이 금속층들을 적층하여 형성되지 않고 한번에 형성되므로 상기 탐침의 내구성을 향상시킬 수 있다. In addition, when the probe is made of only the probe, the probe is not formed by stacking metal layers, but may be formed at one time, thereby improving durability of the probe.

상기 탐침이 상기 제1 및 보강 부재들로 이루어지는 경우, 상기 제1 및 보강 부재들이 도전성 물질에 의해 코팅되므로, 상기 제1 및 보강 부재들의 분리를 방지 할 수 있다.When the probe is made of the first and reinforcing members, the first and reinforcing members may be coated by a conductive material, thereby preventing separation of the first and reinforcing members.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 니들형 탐침 제조 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, a needle-type probe manufacturing method according to an embodiment of the present invention with reference to the accompanying drawings will be described in detail. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements. In the accompanying drawings, the dimensions of the structures are shown in an enlarged scale than actual for clarity of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특 징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described in the specification, and one or more other features. It should be understood that it does not exclude in advance the possibility of the presence or addition of gongs or numbers, steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 니들형 탐침의 제조 방법을 설명하기 위한 단면도들이다. 1A to 1J are cross-sectional views illustrating a method of manufacturing a needle-type probe according to an embodiment of the present invention.

도 1a를 참조하면, 희생 기판(10) 상에 상기 희생 기판(10)을 선택적으로 노출하는 제1 개구(22)를 갖는 제1 패턴층(20)을 형성한다. 상기 희생 기판(10)은 실리콘 기판, 유리 기판 일 수 있다.Referring to FIG. 1A, a first pattern layer 20 having a first opening 22 selectively exposing the sacrificial substrate 10 is formed on the sacrificial substrate 10. The sacrificial substrate 10 may be a silicon substrate or a glass substrate.

본 발명의 일 실시예에 따르면, 상기 희생 기판(10) 상에 포토레지스트 조성물을 도포하거나 포토레지스트 필름을 부착하여 포토레지스트층을 형성하고, 상기 포토레지스트층을 노광 및 현상하여 상기 희생 기판(10) 상에 상기 제1 패턴층(20)을 형성할 수 있다. According to an embodiment of the present invention, a photoresist layer is formed by applying a photoresist composition or attaching a photoresist film on the sacrificial substrate 10, and exposing and developing the photoresist layer to expose the sacrificial substrate 10. ) May form the first pattern layer 20.

본 발명의 다른 실시예에 따르면, 상기 희생 기판(10) 상에 산화물 또는 질화물을 포함하는 절연층을 형성하고, 상기 절연층을 패터닝하여 상기 제1 패턴층(20)을 형성할 수 있다.According to another embodiment of the present invention, an insulating layer including an oxide or nitride is formed on the sacrificial substrate 10, and the insulating layer is patterned to form the first pattern layer 20.

도 1b를 참조하면, 상기 제1 패턴층(20)을 식각 마스크로 상기 희생 기판(10)을 선택적으로 이방성 식각하여 상기 희생 기판(10) 상에 예비 홈(12)을 형성한다. 상기 예비 홈(12)은 이방성 식각 공정을 통해 형성되므로, 수직한 측벽 형상을 갖는다. Referring to FIG. 1B, preliminary grooves 12 are formed on the sacrificial substrate 10 by selectively anisotropically etching the sacrificial substrate 10 using the first pattern layer 20 as an etching mask. Since the preliminary groove 12 is formed through an anisotropic etching process, the preliminary groove 12 has a vertical sidewall shape.

상기 예비 홈(12)을 형성한 후, 상기 제1 패턴층(20)을 제거한다. 상기 제1 패턴층(20)이 상기 포토레지스트 조성물 또는 상기 포토레지스트 필름을 포함하는 경우, 상기 제1 패턴층(20)은 애싱 및/또는 스트립 공정에 의해 제거된다. 상기 제1 패턴층(20)이 상기 산화물 또는 질화물을 포함하는 경우, 상기 패턴층은 건식 식각 공정 또는 습식 식각 공정에 의해 제거된다.After the preliminary groove 12 is formed, the first pattern layer 20 is removed. When the first pattern layer 20 includes the photoresist composition or the photoresist film, the first pattern layer 20 is removed by an ashing and / or strip process. When the first pattern layer 20 includes the oxide or nitride, the pattern layer is removed by a dry etching process or a wet etching process.

도 1c를 참조하면, 상기 희생 기판(10) 상에 상기 예비 홈(12) 및 상기 예비 홈(12)과 인접하는 상기 희생 기판(10)을 선택적으로 노출하는 제2 개구(32)를 갖는 제2 패턴층(30)을 형성한다.Referring to FIG. 1C, an agent having a second opening 32 selectively exposing the preliminary groove 12 and the sacrificial substrate 10 adjacent to the preliminary groove 12 on the sacrificial substrate 10. 2 pattern layer 30 is formed.

상기 제2 패턴층(30)의 형성에 대한 구체적인 설명은 상기 제1 패턴층(20)의 형성에 대한 구체적인 설명과 실질적으로 동일하다.Detailed description of the formation of the second pattern layer 30 is substantially the same as the detailed description of the formation of the first pattern layer 20.

다른 예로, 상기 제1 패턴층(20)을 제거하지 않고, 상기 예비 홈(12)과 인접하는 상기 제1 패턴층(20) 일부를 식각하여 상기 제2 패턴층을 형성할 수도 있다.As another example, the second pattern layer may be formed by etching a portion of the first pattern layer 20 adjacent to the preliminary groove 12 without removing the first pattern layer 20.

도 1d를 참조하면, 상기 제2 패턴층(30)을 식각 마스크로 상기 희생 기판(10)을 선택적으로 이방성 식각하여 상기 희생 기판(10) 상에 홈(14)을 형성한다. 상기 홈(12)은 이방성 식각 공정을 통해 형성되므로, 수직한 측벽 형상을 갖는다. 또한, 상기 홈(12)은 제1 깊이를 갖는 제1 홈(14a) 및 상기 제1 홈(14a)과 연 결되며 상기 제1 깊이보다 얕은 제2 깊이를 갖는 제2 홈(14b)을 포함한다. Referring to FIG. 1D, the sacrificial substrate 10 is selectively anisotropically etched using the second pattern layer 30 as an etch mask to form the grooves 14 on the sacrificial substrate 10. Since the groove 12 is formed through an anisotropic etching process, the groove 12 has a vertical sidewall shape. In addition, the groove 12 includes a first groove 14a having a first depth and a second groove 14b connected to the first groove 14a and having a second depth shallower than the first depth. do.

이후, 상기 제2 패턴층(30)을 제거한다. 상기 제2 패턴층(30)의 제거에 대한 구체적인 설명은 상기 제1 패턴층(20)의 제거에 대한 구체적인 설명과 실질적으로 동일하다.Thereafter, the second pattern layer 30 is removed. The detailed description of the removal of the second pattern layer 30 is substantially the same as the detailed description of the removal of the first pattern layer 20.

다음으로, 상기 희생 기판(10)의 상면 및 상기 홈(14)의 측벽과 저면을 따라 연속적으로 시드층(40)을 형성한다. Next, the seed layer 40 is continuously formed along the top surface of the sacrificial substrate 10 and the sidewalls and the bottom surface of the groove 14.

상기 시드층(40)은 스퍼터링 공정에 의해 형성된다. 예를 들면, 상기 희생 기판(10)의 상면 및 상기 홈(14)의 측벽과 저면에 점착력이 우수한 제1 시드층을 연속적으로 형성하고, 상기 제1 시드층 상에 시드로 작용하는 제2 시드층을 형성하여 상기 시드층(40)을 형성한다. 상기 제1 시드층은 상기 제2 시드층을 상기 희생 기판(10)의 상면 및 상기 홈(14)의 측벽과 저면에 접착시킨다. 상기 제1 시드층은 티타늄(Ti) 또는 크롬(Cr)을 포함하며, 상기 제2 시드층은 구리(Cu)를 포함할 수 있다. The seed layer 40 is formed by a sputtering process. For example, a first seed layer having excellent adhesion is continuously formed on the top surface of the sacrificial substrate 10, the sidewalls and the bottom surface of the groove 14, and the second seed acting as a seed on the first seed layer. The seed layer 40 is formed by forming a layer. The first seed layer adheres the second seed layer to the top surface of the sacrificial substrate 10 and the sidewalls and the bottom surface of the groove 14. The first seed layer may include titanium (Ti) or chromium (Cr), and the second seed layer may include copper (Cu).

도 1e를 참조하면, 상기 시드층(40) 상에 상기 홈(14)의 측벽과 저면에 형성된 시드층(40)만을 노출하는 제3 개구(52)를 갖는 제3 패턴층(50)을 형성한다. Referring to FIG. 1E, a third pattern layer 50 having a third opening 52 exposing only the seed layer 40 formed on the sidewall and the bottom surface of the groove 14 is formed on the seed layer 40. do.

상기 제3 패턴층(50)의 형성에 대한 구체적인 설명은 상기 제1 패턴층(20)의 형성에 대한 구체적인 설명과 실질적으로 동일하다.Detailed description of the formation of the third pattern layer 50 is substantially the same as the detailed description of the formation of the first pattern layer 20.

도 1f를 참조하면, 전기 도금(electro plating) 공정에 의해 상기 제3 패턴층(50)에 의해 노출된 상기 시드층(40) 상에 탐침(110)을 형성한다. 즉, 금속 물질로 각각 상기 홈(14)을 채워 상기 탐침(110)을 형성한다. 상기 탐침(110)은 니 켈(Ni) 또는 니켈 합금을 포함한다. 상기 니켈 합금의 예로는 니켈-코발트 합금 또는 니켈-텅스텐-코발트 합금을 들 수 있다.Referring to FIG. 1F, a probe 110 is formed on the seed layer 40 exposed by the third pattern layer 50 by an electro plating process. That is, the probes 110 are formed by filling the grooves 14 with metal materials, respectively. The probe 110 includes nickel (Ni) or a nickel alloy. Examples of the nickel alloys include nickel-cobalt alloys and nickel-tungsten-cobalt alloys.

상기 탐침(110)은 몸체부(112)와 팁부(114)를 갖는다.The probe 110 has a body portion 112 and a tip portion 114.

상기 몸체부(112)는 상기 홈(14)의 제1 홈(14a)에 형성되어 상기 제1 깊이와 실질적으로 동일한 제1 두께를 갖는다. 상기 팁부(114)는 상기 홈(14)의 제2 홈(14b)에 형성되어 상기 제2 깊이와 동일한 제2 두께를 갖는다. 상기 제2 두께는 상기 제1 두께보다 얇다.The body portion 112 is formed in the first groove 14a of the groove 14 to have a first thickness substantially the same as the first depth. The tip portion 114 is formed in the second groove 14b of the groove 14 to have a second thickness equal to the second depth. The second thickness is thinner than the first thickness.

상기 몸체부(112)는 상기 팁부(114)보다 두꺼운 두께를 가지므로, 반도체 소자의 패드와의 반복적인 접촉으로 인한 반복하중을 견디도록 탄성 및 강성을 갖는다. 상기 팁부(112)는 상기 몸체부(112)보다 얇은 두께를 가지므로, 작은 피치를 갖는 상기 반도체 소자의 패드들과 용이하게 접촉할 수 있다.Since the body portion 112 has a thicker thickness than the tip portion 114, the body portion 112 has elasticity and rigidity to withstand repeated loads due to repetitive contact with pads of a semiconductor device. Since the tip portion 112 has a thickness thinner than that of the body portion 112, the tip portion 112 may easily contact pads of the semiconductor device having a small pitch.

본 발명의 다른 실시예에 따르면, 상기 탐침(110)은 무전해도금 공정, 화학기상증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다. 이 경우, 상기 시드층(40)을 형성하는 공정은 생략될 수 있다.According to another embodiment of the present invention, the probe 110 may be formed through an electroless plating process, a chemical vapor deposition process, a sputtering process and the like. In this case, the process of forming the seed layer 40 may be omitted.

이후, 상기 제3 패턴층(50)을 제거한다. 상기 제3 패턴층(50)의 제거에 대한 구체적인 설명은 상기 제1 패턴층(20)의 제거에 대한 구체적인 설명과 실질적으로 동일하다.Thereafter, the third pattern layer 50 is removed. The detailed description of the removal of the third pattern layer 50 is substantially the same as the detailed description of the removal of the first pattern layer 20.

다음으로, 상기 희생 기판(10)의 상면이 노출될 때까지 상기 탐침(110)에 대한 평탄화 공정을 수행한다. 상기 평탄화 공정의 예로는 화학적 기계적 연마(cemical mechanical polishing), 에치백, 그라인딩 등을 들 수 있다. Next, the planarization process of the probe 110 is performed until the top surface of the sacrificial substrate 10 is exposed. Examples of the planarization process include chemical mechanical polishing, etch back, grinding, and the like.

도 1g를 참조하면, 상기 희생 기판(10)과 상기 탐침(110) 상에 상기 탐침(110)의 몸체부(112)만을 노출하는 제4 개구(62)를 갖는 제4 패턴층(60)을 형성한다. Referring to FIG. 1G, a fourth pattern layer 60 having a fourth opening 62 exposing only the body 112 of the probe 110 on the sacrificial substrate 10 and the probe 110 is provided. Form.

상기 제4 패턴층(60)의 형성에 대한 구체적인 설명은 상기 제1 패턴층(20)의 형성에 대한 구체적인 설명과 실질적으로 동일하다.The detailed description of the formation of the fourth pattern layer 60 is substantially the same as the detailed description of the formation of the first pattern layer 20.

도 1h를 참조하면, 전기 도금(electro plating) 공정에 의해 상기 제4 패턴층(60)에 의해 노출된 상기 몸체부(112) 상에 보강 부재(120)를 형성한다. 즉, 금속 물질로 상기 제4 개구(62)를 채워 상기 보강 부재(120)를 형성한다. 이때, 상기 몸체부(112)가 시드로 작용한다. Referring to FIG. 1H, a reinforcing member 120 is formed on the body portion 112 exposed by the fourth pattern layer 60 by an electro plating process. That is, the reinforcing member 120 is formed by filling the fourth opening 62 with a metal material. At this time, the body 112 acts as a seed.

상기 보강 부재(120)는 상기 몸체부(112)를 보강하여 상기 몸체부(112)가 상기 반도체 소자의 패드와의 반복적인 접촉으로 인한 반복하중을 보다 잘 견디도록 한다.The reinforcing member 120 reinforces the body portion 112 so that the body portion 112 withstands repeated loads due to repetitive contact with pads of the semiconductor device.

상기 보강 부재(120)는 니켈(Ni) 또는 니켈 합금을 포함한다. 상기 니켈 합금의 예로는 니켈-코발트 합금 또는 니켈-텅스텐-코발트 합금을 들 수 있다.The reinforcing member 120 includes nickel (Ni) or a nickel alloy. Examples of the nickel alloys include nickel-cobalt alloys and nickel-tungsten-cobalt alloys.

본 발명의 다른 실시예에 따르면, 상기 보강 부재(120)는 무전해도금 공정, 화학기상증착 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.According to another embodiment of the present invention, the reinforcing member 120 may be formed through an electroless plating process, a chemical vapor deposition process, a sputtering process and the like.

다음으로, 상기 제4 패턴층(60)의 상면이 노출될 때까지 상기 보강 부재(120)에 대한 평탄화 공정을 수행한다. 상기 평탄화 공정의 예로는 화학적 기계적 연마(cemical mechanical polishing), 에치백, 그라인딩 등을 들 수 있다. Next, the planarization process of the reinforcing member 120 is performed until the upper surface of the fourth pattern layer 60 is exposed. Examples of the planarization process include chemical mechanical polishing, etch back, grinding, and the like.

이후, 상기 제4 패턴층(60)을 제거한다. 상기 제4 패턴층(60)의 제거에 대한 구체적인 설명은 상기 제1 패턴층(20)의 제거에 대한 구체적인 설명과 실질적으로 동일하다.Thereafter, the fourth pattern layer 60 is removed. The detailed description of the removal of the fourth pattern layer 60 is substantially the same as the detailed description of the removal of the first pattern layer 20.

도 1i를 참조하면, 상기 희생 기판(10) 및 상기 시드층(40)을 제거한다. 예를 들면, 상기 희생 기판(10), 상기 시드층(40)의 순으로 제거될 수 있다. Referring to FIG. 1I, the sacrificial substrate 10 and the seed layer 40 are removed. For example, the sacrificial substrate 10 and the seed layer 40 may be removed in this order.

상기 희생 기판(10)은 리프트 오프(lift-off) 또는 식각 공정에 의하여 제거한다. The sacrificial substrate 10 is removed by a lift-off or etching process.

상기 시드층(20)은 건식 식각 공정 또는 습식 식각 공정에 의해 제거될 수 있다. The seed layer 20 may be removed by a dry etching process or a wet etching process.

한편, 상기 제4 패턴층(60) 형성 공정, 보강 부재(120) 형성 공정 및 상기 제4 패턴층(60) 제거 공정은 생략될 수 있다. Meanwhile, the process of forming the fourth pattern layer 60, the process of forming the reinforcing member 120, and the process of removing the fourth pattern layer 60 may be omitted.

도 1j를 참조하면, 전기 도금 공정에 의해 상기 탐침(110) 및 보강 부재(120)의 표면에 코팅층(130)을 형성한다. 상기 코팅층(130)은 금(Au)을 포함할 수 있다.Referring to FIG. 1J, a coating layer 130 is formed on the surfaces of the probe 110 and the reinforcing member 120 by an electroplating process. The coating layer 130 may include gold (Au).

상기 탐침(110)과 상기 보강 부재(120)에 상기 반복 하중이 작용하더라도 상기 코팅층(130)은 상기 탐침(110)과 상기 보강 부재(120)가 서로 분리되는 것을 방지한다. 또한, 상기 코팅층(130)은 전기적 특성이 우수하여 상기 탐침(110)과 상기 보강 부재(120)의 전기적 특성을 향상시킨다. 그리고, 상기 코팅층(130)은 솔더 페이스트에 대해 높은 젖음성을 갖는다. 따라서, 상기 솔더 페이스트를 이용하여 상기 탐침(110)과 상기 보강 부재(120)를 인쇄회로기판에 용이하게 부착할 수 있다.Even when the repetitive load is applied to the probe 110 and the reinforcing member 120, the coating layer 130 prevents the probe 110 and the reinforcing member 120 from being separated from each other. In addition, the coating layer 130 is excellent in the electrical properties to improve the electrical properties of the probe 110 and the reinforcing member 120. In addition, the coating layer 130 has a high wettability with respect to the solder paste. Therefore, the probe 110 and the reinforcing member 120 may be easily attached to the printed circuit board using the solder paste.

상술한 바와 같이, 본 발명의 실시예들에 따른 니들형 탐침 제조 방법은 실리콘 재질의 희생 기판을 패터닝하여 홈을 형성하고, 상기 홈에 금속층을 형성한다. 그러므로, 상기 금속층을 포함하는 상기 니들형 탐침의 측면이 수직한 형상을 가질 수 있다. 따라서, 상기 탐침의 치수 정밀도를 향상시킬 수 있다. 또한, 상기 탐침과 상기 탐침을 고정하는 인쇄회로기판을 정확하게 본딩할 수 있고, 상기 탐침이 상기 반도체 소자들의 패드와 정확하게 접촉할 수 있다.As described above, in the needle type probe manufacturing method according to the embodiments of the present invention, a silicon substrate is patterned to form grooves, and a metal layer is formed in the grooves. Therefore, the side of the needle-type probe including the metal layer may have a vertical shape. Therefore, the dimensional accuracy of the said probe can be improved. In addition, the probe and the printed circuit board fixing the probe may be accurately bonded, and the probe may accurately contact the pad of the semiconductor devices.

또한, 상기 탐침이 상기 탐침만으로 이루어지는 경우, 상기 탐침이 금속층들을 적층하여 형성되지 않고 한번에 형성되므로 상기 탐침의 내구성을 향상시킬 수 있다. In addition, when the probe is made of only the probe, the probe is not formed by stacking metal layers, but may be formed at one time, thereby improving durability of the probe.

상기 탐침이 상기 제1 및 보강 부재들로 이루어지는 경우, 상기 제1 및 보강 부재들이 도전성 물질에 의해 코팅되므로, 상기 제1 및 보강 부재들의 분리를 방지할 수 있다.When the probe consists of the first and reinforcing members, the first and reinforcing members are coated by a conductive material, thereby preventing separation of the first and reinforcing members.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 니들형 탐침 제조 방법을 설명하기 위한 단면도들이다.1A to 1J are cross-sectional views illustrating a method of manufacturing a needle-type probe according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 희생 기판 12 : 예비 홈10: sacrificial substrate 12: preliminary groove

14 : 홈 20 : 제1 패턴층14 groove 20 first pattern layer

30 : 제2 패턴층 40 : 시드층30: second pattern layer 40: seed layer

50 : 제3 패턴층 60 : 제4 패턴층50: third pattern layer 60: fourth pattern layer

110 : 탐침 120 : 보강 부재110: probe 120: reinforcing member

130 : 코팅층130: coating layer

Claims (6)

희생 기판에 제1 깊이를 갖는 제1 홈 및 상기 제1 홈과 연결되며 상기 제1 깊이보다 얕은 제2 깊이를 갖는 제2 홈을 포함하는 홈을 형성하는 단계;Forming a groove in the sacrificial substrate including a first groove having a first depth and a second groove connected to the first groove and having a second depth shallower than the first depth; 상기 홈을 도전성 물질로 매립하여 제1 두께를 갖는 몸체부와 상기 제1 두께보다 얇은 제2 두께를 가지며 검사 대상물과 접촉하는 팁부를 포함하는 탐침을 형성하는 단계; 및Filling the groove with a conductive material to form a probe including a body portion having a first thickness and a tip portion having a second thickness thinner than the first thickness and in contact with a test object; And 상기 희생 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법.And removing said sacrificial substrate. 제1항에 있어서, 상기 희생 기판을 제거하기 전에,The method of claim 1, before removing the sacrificial substrate, 상기 탐침에서 상기 몸체부를 노출하는 패턴층을 형성하는 단계;Forming a pattern layer exposing the body portion in the probe; 상기 개구를 도전성 물질로 매립하여 상기 탐침 상에 상기 몸체부를 지지하는 보강 부재를 형성하는 단계; 및Filling the opening with a conductive material to form a reinforcing member supporting the body portion on the probe; And 상기 패턴층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법.Needle method for producing a needle characterized in that it further comprises the step of removing the pattern layer. 제1항에 있어서, 상기 희생 기판이 제거된 상기 탐침 표면에 코팅층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법.The method of claim 1, further comprising forming a coating layer on the probe surface from which the sacrificial substrate is removed. 제3항에 있어서, 상기 코팅층은 금(Au)을 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법The method of claim 3, wherein the coating layer comprises gold (Au). 제1항에 있어서, 상기 홈을 형성하는 단계는,The method of claim 1, wherein the forming of the grooves comprises: 상기 희생 기판 상에 상기 제1 홈이 형성될 영역을 노출하는 제1 패턴층을 형성하는 단계;Forming a first pattern layer exposing a region where the first groove is to be formed on the sacrificial substrate; 상기 제1 패턴층을 식각 마스크로 상기 희생 기판을 식각하여 예비 제1 홈을 형성하는 단계;Etching the sacrificial substrate using the first pattern layer as an etching mask to form a preliminary first groove; 상기 희생 기판 상에 상기 예비 제1 홈 및 상기 제2 홈이 형성될 영역을 노출하는 제2 패턴층을 형성하는 단계; 및 Forming a second pattern layer on the sacrificial substrate to expose a region where the preliminary first grooves and the second grooves are to be formed; And 상기 제2 패턴층을 식각 마스크로 상기 희생 기판을 식각하여 상기 제1 깊이의 제1 홈 및 상기 제2 깊이의 제2 홈을 형성하는 단계를 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법.And etching the sacrificial substrate using the second pattern layer as an etch mask to form a first groove of the first depth and a second groove of the second depth. 제1항에 있어서, 상기 탐침을 형성하는 단계는,The method of claim 1, wherein forming the probe comprises: 상기 제1 홈과 상기 제2 홈을 한정하는 표면들 상에 연속적으로 시드층을 형성하는 단계; 및 Continuously forming a seed layer on surfaces defining the first groove and the second groove; And 상기 시드층을 시드로 하여 전기 도금하는 단계를 포함하는 것을 특징으로 하는 니들형 탐침 제조 방법.And electroplating the seed layer as a seed.
KR1020080039092A 2008-04-28 2008-04-28 Method of manufacturing a needle-typed probe KR100977166B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039092A KR100977166B1 (en) 2008-04-28 2008-04-28 Method of manufacturing a needle-typed probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039092A KR100977166B1 (en) 2008-04-28 2008-04-28 Method of manufacturing a needle-typed probe

Publications (2)

Publication Number Publication Date
KR20090113394A true KR20090113394A (en) 2009-11-02
KR100977166B1 KR100977166B1 (en) 2010-08-20

Family

ID=41554725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039092A KR100977166B1 (en) 2008-04-28 2008-04-28 Method of manufacturing a needle-typed probe

Country Status (1)

Country Link
KR (1) KR100977166B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220140188A (en) * 2021-04-09 2022-10-18 (주)포인트엔지니어링 The Electro-conductive Contact Pin and Manufacturing Method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379426B1 (en) 2011-11-03 2014-04-03 한국기계연구원 A Probe Pin and a Manufacturing Method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573089B1 (en) * 2003-03-17 2006-04-24 주식회사 파이컴 Probe and manufacturing method thereof
KR100748023B1 (en) 2006-06-16 2007-08-09 주식회사 유니테스트 Method for manufacture probe structure of probe card
KR100796207B1 (en) * 2007-02-12 2008-01-24 주식회사 유니테스트 Method for forming probe structure of probe card
KR100796202B1 (en) 2007-02-12 2008-01-24 주식회사 유니테스트 Method for manufacturing probe structure of probe card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220140188A (en) * 2021-04-09 2022-10-18 (주)포인트엔지니어링 The Electro-conductive Contact Pin and Manufacturing Method thereof

Also Published As

Publication number Publication date
KR100977166B1 (en) 2010-08-20

Similar Documents

Publication Publication Date Title
KR101766261B1 (en) Probe pin and method for manufacturing the same
KR100980369B1 (en) Probe Needle Structure and Manufacturing Method of The Same
KR20080063059A (en) A method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same
KR20060120448A (en) Test probe and manufacturing method for test probe
KR100875092B1 (en) Probe and Probe Manufacturing Method for Testing Flat Panel Display
US7504839B2 (en) Flexible circuit with micro-sized probe tips and a method of making the same
KR100977166B1 (en) Method of manufacturing a needle-typed probe
KR20100048673A (en) Probe structure and method of manufacturing a probe structure
US6660541B2 (en) Semiconductor device and a manufacturing method thereof
TW200826267A (en) Wafer level chip package and a method of fabricating thereof
US20020125901A1 (en) Probe for inspecting semiconductor device and method of manufacturing the same
KR100827994B1 (en) Hybrid and high strength tip structures by using binding method of different kinds of electroplating material and a manufacturing method thereof
KR100891346B1 (en) Probe card and method thereof
JP2009250697A (en) Method for manufacturing semiconductor integrated circuit device and membrane type probe card
KR100959797B1 (en) Method for manufacturing contact structure
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
JP3346279B2 (en) Contact probe, probe device having the same, and method of manufacturing contact probe
KR20100084421A (en) Method of manufacturing a wiring substrate and method of manufacturing a probe card having the method of manufacturing a wiring substrate
KR100842395B1 (en) A manufacturing method of tip constituting probe card by using electroless plating
JP2006266893A (en) Probe unit
KR100977207B1 (en) Method for manufacturing probe and probe card
KR20060109071A (en) Probe and thereof manufacturing method
KR20160140245A (en) Probe Substrate and Manufacturing Method Thereof
KR20090076203A (en) Method of manufacturing needle-type probes
US20030224627A1 (en) Probe card, probe card manufacturing method, and contact

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140813

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee