KR20090109353A - Method for forming drain contact hole of flash memory device - Google Patents

Method for forming drain contact hole of flash memory device Download PDF

Info

Publication number
KR20090109353A
KR20090109353A KR1020080034764A KR20080034764A KR20090109353A KR 20090109353 A KR20090109353 A KR 20090109353A KR 1020080034764 A KR1020080034764 A KR 1020080034764A KR 20080034764 A KR20080034764 A KR 20080034764A KR 20090109353 A KR20090109353 A KR 20090109353A
Authority
KR
South Korea
Prior art keywords
contact hole
drain contact
flash memory
memory device
reflow process
Prior art date
Application number
KR1020080034764A
Other languages
Korean (ko)
Inventor
이동진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080034764A priority Critical patent/KR20090109353A/en
Publication of KR20090109353A publication Critical patent/KR20090109353A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T

Abstract

PURPOSE: A method for forming drain contact hole of flash memory device is provided to perform easily CD balance targeting of the contact hole by a reflow process after changing a layout design. CONSTITUTION: The method for forming drain contact hole of flash memory device comprises as follows. The drain contact hole pattern of zigzag is defined for the lithography process. The drain contact hole(14) of waterdrop shape is formed in the semiconductor substrate using the drain contact hole pattern. The reflow process is performed on the drain contact hole of the waterdrop shape.

Description

플래시 메모리 소자의 드레인 콘택 홀 형성 방법{Method for forming drain contact hole of flash memory device}Method for forming drain contact hole of flash memory device

본 발명은 플래시 메모리 소자에 관한 것으로, 더욱 상세하게는 반도체 소자의 레이아웃의 피치 크기는 고정시킨 상태에서 콘택 홀이 정의된 층과 상부 층의 오버랩을 고려하여 DFM(Design For Manufacturing) 측면과 리플로우 바이어스의 크기를 고려하여 레이아웃 설계를 변경하여 리플로우 공정을 수행한 후 콘택 홀의 CD 균형 타겟팅(Critical Dimension balance targeting)을 용이하게 하며, 웨이퍼 단면에서 피치 크기가 늘어나는 효과를 얻어 사진 및 식각 공정 마진을 향상시킬 수 있는 플래시 메모리 소자의 드레인 콘택 홀 형성 방법에 관한 것이다.The present invention relates to a flash memory device, and more particularly, to a design for manufacturing (DFM) side and a reflow in consideration of an overlap between a layer where the contact hole is defined and an upper layer while the pitch size of the layout of the semiconductor device is fixed. After the reflow process is performed by changing the layout design in consideration of the size of the bias, CD dimension targeting of the contact holes is facilitated, and the pitch size is increased in the wafer cross-section to obtain photo and etching process margins. A drain contact hole forming method of a flash memory device can be improved.

반도체 소자의 집적도가 증가함에 따라 회로가 미세해지고 회로 구성이 점점 더 복잡해져 더 극단적인(extreme) 렌즈 구경과 시그마, 그리고 더 짧은 파장을 갖는 광원을 사용하는 노광 장비를 사용하게 되었다.As the integration of semiconductor devices increases, circuits become finer and circuit configurations become more complex, resulting in exposure equipment that uses light sources with more extreme lens apertures, sigma, and shorter wavelengths.

하지만 노광 장비가 구현할 수 있는 패턴 피치보다 작은 소자를 구현해야 하고, 1 차 회절 광(first order efficiency)을 좀더 상향시키기 위한 극단적인 시그마(extreme sigma)의 적용해야 하는데, 이는 양산을 위한 충분한 공정 마진을 확보 하기 어려운 문제점이 있다.However, it is necessary to implement devices smaller than the pattern pitch that the exposure equipment can realize and to apply extreme sigma to further increase the first order efficiency, which is sufficient process margin for mass production. There is a problem that is difficult to secure.

리소그라피 공정에서 정의한 콘택 홀의 패턴은 광학 근접 효과(optical proximity effect; OPE)에 의해 또는 마스크 제작 단계에서 발생하는 MTT 변화(Mean To Target variation)에 의해 DICD 변화가 발생한다. 이는 식각 공정에서 유발되는 보잉 효과(bowing effect)에 의해 콘택 홀에 형성하는 콘택 플러그가 브리지 되는 공정 패일이 발생하는 문제점이 있다.The pattern of the contact hole defined in the lithography process causes a change in DICD by an optical proximity effect (OPE) or by a MTT change (Mean To Target variation) occurring in the mask fabrication step. This is a problem in that a process failure in which contact plugs formed in the contact holes are bridged by a bowing effect caused in the etching process occurs.

일반적인 플래시 메모리 소자의 콘택 홀 형성 공정에서 소정의 하부 구조물이 형성된 반도체 기판 상부에 듀얼 다마신(dual damascene) 구조를 갖는 소스 콘택 플러그, 저전압 소자용 콘택 플러그, 고전압 소자용 콘택 플러그 및 웰 픽업용 콘택 플러그를 형성한 후 드레인 콘택 플러그(DCT)를 형성한다. 여기서, 소스 콘택 플러그, 저전압 소자용 콘택 플러그, 고전압 소자용 콘택 플러그, 웰 픽업용 콘택 플러그 및 드레인 콘택 플러그는 텅스텐(W)막을 이용하여 형성한다.A source contact plug having a dual damascene structure, a contact plug for a low voltage device, a contact plug for a high voltage device, and a well pick-up contact having a dual damascene structure on an upper surface of a semiconductor substrate on which a predetermined lower structure is formed in a contact hole forming process of a general flash memory device. After the plug is formed, the drain contact plug DCT is formed. Here, the source contact plug, the low voltage element contact plug, the high voltage element contact plug, the well pickup contact plug, and the drain contact plug are formed using a tungsten (W) film.

그러나, 반도체 소자의 집적도가 증가함에 따라 회로가 축소되어 작아진 드레인 콘택 홀의 폭과 높은 종횡비(high aspect ratio)로 인하여 드레인 콘택 홀을 텅스텐막으로 형성하는 공정이 점점 어려워지고 있다.However, as the degree of integration of semiconductor devices increases, the process of forming a drain contact hole with a tungsten film becomes increasingly difficult due to the narrowed contact width and high aspect ratio.

즉, 드레인 콘택 홀이 좁아 텅스텐 막으로 갭필하는 경우 보이드(void)가 발생하고, 셀 영역의 활성 영역 폭이 작아짐에 따른 드레인 콘택 홀 사이의 스페이스 마진(hole to hole space margin)이 작아 브리지 패일이 발생하는 문제점이 있다.In other words, when the drain contact hole is narrow and gap fills with a tungsten film, voids are generated, and as a result, the hole gap between the drain contact holes is small as the width of the active area of the cell area becomes smaller. There is a problem that occurs.

한편, 드레인 콘택 홀 패턴의 상하는 크게 오픈되어 있고, 좌우로는 밀집하하게(dense) 배치되어 리플로우 공정을 적용할 경우 상하로는 리플로우 바이어스가 크게 발생하지만, 좌우로는 인접한 드레인 콘택 홀 패턴들의 영향으로 리플로우 바이어스가 거의 발생하지 않아 리플로우 공정을 적용할 수 없는 문제점이 있다.On the other hand, the upper and lower ends of the drain contact hole patterns are largely open and are arranged dense on the left and right, and when the reflow process is applied, a large reflow bias occurs on the upper and lower sides, but the adjacent drain contact hole patterns on the left and right sides. Due to these effects, reflow bias is hardly generated, and thus a reflow process cannot be applied.

본 발명은 리플로우 공정을 수행한 후 콘택 홀의 CD 균형 타겟팅을 용이하게 하며, 웨이퍼 단면에서 피치 크기가 늘어나는 효과를 얻어 사진 및 식각 공정 마진을 향상시킬 수 있는 플래시 메모리 소자의 드레인 콘택 홀 형성 방법을 제공하는 것을 목적으로 한다.The present invention provides a method for forming a drain contact hole in a flash memory device that facilitates CD balance targeting of a contact hole after performing a reflow process, and obtains an effect of increasing a pitch size in a wafer cross-section, thereby improving margins of photo and etching processes. It aims to provide.

본 발명에 따른 플래시 메모리 소자의 드레인 콘택 홀 형성 방법은 Drain contact hole forming method of a flash memory device according to the present invention

리소그라피 공정을 위해 지그재그로 배열된 드레인 콘택 홀 패턴을 정의하는 단계;Defining a drain contact hole pattern zigzag arranged for the lithography process;

상기 드레인 콘택 홀 패턴을 이용하여 하부 구조물이 형성된 반도체 기판에 물방울 모양의 드레인 콘택 홀을 형성하는 단계; 및Forming a drain contact hole having a water droplet shape on the semiconductor substrate on which a lower structure is formed using the drain contact hole pattern; And

상기 물방울 모양의 드레인 콘택 홀에 대해 리플로우 공정을 수행하는 단계를 포함한다.And performing a reflow process on the droplet contact hole.

또한, 상기 리플로우 공정을 수행하는 단계는 상기 물방울 모양의 드레인 콘택 홀에 대해 서로 다른 영향 반경을 적용하여 타원형의 드레인 콘택 홀을 형성하는 것을 특징으로 한다.In the performing of the reflow process, an elliptical drain contact hole may be formed by applying different influence radii to the droplet contact hole.

본 발명은 반도체 소자의 레이아웃의 피치 크기는 고정시킨 상태에서 콘택 홀이 정의된 층과 상부 층의 오버랩을 고려하여 DFM(Design For Manufacturing) 측 면과 리플로우 바이어스의 크기를 고려하여 레이아웃 설계를 변경하여 리플로우 공정을 수행한 후 콘택 홀의 CD 균형 타겟팅을 용이하게 하며, 웨이퍼 단면에서 피치 크기가 늘어나는 효과를 얻어 사진 및 식각 공정 마진을 향상시킬 수 있는 효과가 있다.The present invention changes the layout design in consideration of the size of the design for manufacturing (DFM) side and the reflow bias in consideration of the overlap between the layer where the contact hole is defined and the upper layer while the pitch size of the layout of the semiconductor device is fixed. This facilitates the CD balance targeting of the contact hole after performing the reflow process, and the effect of increasing the pitch size in the wafer cross-section has the effect of improving the photo and etching process margins.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the spirit of the present invention is thoroughly and completely disclosed, and the spirit of the present invention to those skilled in the art will be fully delivered. Also, like reference numerals denote like elements throughout the specification.

도 1a 내지 도 1d는 본 발명에 따른 리플로우 공정을 이용한 콘택 홀 패턴 형성 방법을 나타낸 평면도들이다. 여기서는 플래시 메모리 소자의 드레인 선택 라인 사이의 활성 영역에 드레인 콘택 홀 패턴을 형성하는 경우를 예를 들어 설명한다.1A to 1D are plan views illustrating a method of forming a contact hole pattern using a reflow process according to the present invention. Here, an example will be described in which a drain contact hole pattern is formed in an active region between drain select lines of a flash memory device.

도 1a는 K1 이하의 UV 광원을 이용한 리소그라피 공정을 위한 드레인 콘택 홀 패턴을 나타낸 평면도로써, 드레인 콘택 홀 사이의 스페이스 마진을 확보하기 위해 레이아웃의 피치 크기는 고정한 상태에서 드레인 콘택 홀이 정의된 층과 상부 층의 오버랩을 확보하기 위해 DFM(Design For Manufacturing) 측면과 리플로우 바이어스의 크기를 고려하여 드레인 콘택 홀 패턴(12)을 지그재그(zigzag)로 레이아 웃 설계를 변경하여 배열한다.FIG. 1A is a plan view illustrating a drain contact hole pattern for a lithography process using a UV light source equal to or less than K1. In order to secure a space margin between the drain contact holes, the layer having the drain contact hole defined with the pitch size of the layout fixed; In order to secure the overlap of the top layer, the drain contact hole pattern 12 is zigzag and the layout design is arranged in consideration of the design for manufacturing (DFM) side and the size of the reflow bias.

도 1b는 도 1a에 개시된 드레인 콘택 홀 패턴(12)을 이용하여 드레인 콘택 홀을 형성한 평면도이다. 여기서는 리플로우 공정을 수행하기 이전의 드레인 콘택 홀(14)을 나타낸다. FIG. 1B is a plan view of a drain contact hole formed using the drain contact hole pattern 12 illustrated in FIG. 1A. Here, the drain contact hole 14 before performing the reflow process is shown.

도 1b를 참조하면, 지그재그로 배열된 드레인 콘택 홀 패턴(12)을 이용하여 하부 구조물이 형성된 반도체 기판(10) 상부에 드레인 콘택 홀을 형성할 때 광학 근접 효과에 의해 물방울 모양의 드레인 콘택 홀(14)이 형성된다. Referring to FIG. 1B, when the drain contact hole is formed on the semiconductor substrate 10 on which the lower structure is formed using the drain contact hole patterns 12 arranged in a zigzag pattern, the water droplet-type drain contact hole may be formed by an optical proximity effect. 14) is formed.

이어서, 물방울 모양의 드레인 콘택 홀(14)에 대해 리플로우 공정을 수행하면 도 1b에 개시된 서로 다른 화살표 크기에 대응하는 만큼 리플로우 공정이 진행된다. 즉, 다른 드레인 콘택 홀(14)과 인접한 영역에서는 리플로우 공정이 조금만 진행되고, 다른 드레인 콘택 홀(14)이 인접하지 않은 영역에서는 리플로우 공정이 많이 진행된다. Subsequently, when the reflow process is performed on the water droplet-shaped drain contact hole 14, the reflow process proceeds as much as the arrow sizes shown in FIG. 1B. That is, the reflow process only slightly progresses in the region adjacent to the other drain contact hole 14, and the reflow process proceeds in the region not adjacent to the other drain contact hole 14.

도 1c는 리플로우 공정을 수행한 후의 드레인 콘택 홀을 나타낸 평면도로써, 물방울 모양의 드레인 콘택 홀(14)에 대해 리플로우 공정이 수행되어 타원형의 드레인 콘택 홀(16)이 형성된다. 이때, 드레인 콘택 홀(16) 사이의 스페이스 마진이 향상되었음을 알 수 있다.FIG. 1C is a plan view illustrating the drain contact hole after performing the reflow process. The reflow process is performed on the droplet contact hole 14 to form an elliptical drain contact hole 16. In this case, it can be seen that the space margin between the drain contact holes 16 is improved.

도 1d는 도 1c의 A-A'를 따라 절단한 단면도로써, 반도체 기판(10)의 활성영역을 노출하는 드레인 콘택 홀(16) 상부 윤곽(top profile)의 스페이스 마진(D1)이 향상되고, 식각 공정 시 발생하는 보잉 효과에 의해 형성된 드레인 콘택 홀(16) 사이의 최소 스페이스 마진(D2)도 향상되어 브리지 패일이 발생하지 않는다.FIG. 1D is a cross-sectional view taken along line AA ′ of FIG. 1C, and the space margin D1 of the top profile of the drain contact hole 16 exposing the active region of the semiconductor substrate 10 is improved. The minimum space margin D2 between the drain contact holes 16 formed by the bowing effect generated during the etching process is also improved, so that a bridge failure does not occur.

따라서, 리플로우 공정을 수행하면 현재 보유하고 있는 기존의 노광 장비를 계속(extension) 사용할 수 있다. 예를 들어, 이머전(immersion) ArF 장비를 사용해야만 정의할 수 있는 패턴을 ArF 건식 장비로도 정의할 수 있다.Therefore, the reflow process can be used to extend the existing exposure equipment currently held. For example, patterns that can only be defined using immersion ArF equipment can also be defined as ArF dry equipment.

상기한 실시예는 플래시 메모리 소자의 드레인 콘택 홀을 지그재그 패턴으로 형성하여 피치를 증가시키고, 플래시 메모리 70nm 소자의 드레인 콘택 홀을 형성하기 위해 기존의 노광 장비를 이용하고 리플로우 공정을 적용하여 형성하는 경우를 예를 들어 설명하였다.In the above-described embodiment, the drain contact hole of the flash memory device is formed in a zigzag pattern to increase the pitch, and the conventional exposure apparatus and the reflow process are formed to form the drain contact hole of the flash memory 70 nm device. The case has been described by way of example.

상기한 바와 같은 실시예는 반도체 소자의 레이아웃의 피치 크기는 고정시킨 상태에서 콘택 홀이 정의된 층과 상부 층의 오버랩을 고려하여 DFM(Design For Manufacturing) 측면과 리플로우 바이어스의 크기를 고려하여 레이아웃 설계를 변경하여 리플로우 공정을 수행한 후 콘택 홀의 CD 균형 타겟팅을 용이하게 하며, 웨이퍼 단면에서 피치 크기가 늘어나는 효과를 얻어 사진 및 식각 공정 마진을 향상시킬 수 있는 기술을 개시한다.In the above-described embodiment, the layout of the semiconductor device is fixed in consideration of the overlap between the layer where the contact hole is defined and the upper layer while the pitch size of the layout of the semiconductor device is fixed. After changing the design to perform the reflow process to facilitate the CD balance targeting of the contact hole, and the effect of increasing the pitch size in the wafer cross-section, the technique to improve the photo and etching process margins are disclosed.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

도 1a 내지 도 1d는 본 발명에 따른 리플로우 공정을 이용한 콘택 홀 패턴 형성 방법을 나타낸 평면도들이다.1A to 1D are plan views illustrating a method of forming a contact hole pattern using a reflow process according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10: 반도체 기판10: semiconductor substrate

12: 드레인 콘택 홀 패턴12: drain contact hole pattern

14: 물방울 모양의 드레인 콘택 홀 패턴14: Drain-shaped drain contact hole pattern

16: 리플로우 공정을 수행한 후 타원형 드레인 콘택 홀 패턴16: Oval drain contact hole pattern after reflow process

Claims (2)

리소그라피 공정을 위해 지그재그로 배열된 드레인 콘택 홀 패턴을 정의하는 단계;Defining a drain contact hole pattern zigzag arranged for the lithography process; 상기 드레인 콘택 홀 패턴을 이용하여 하부 구조물이 형성된 반도체 기판에 물방울 모양의 드레인 콘택 홀을 형성하는 단계; 및Forming a drain contact hole having a water droplet shape on the semiconductor substrate on which a lower structure is formed using the drain contact hole pattern; And 상기 물방울 모양의 드레인 콘택 홀에 대해 리플로우 공정을 수행하는 단계를 포함하는 플래시 메모리 소자의 드레인 콘택 홀 형성 방법.And performing a reflow process on the droplet contact hole. 제 1 항에 있어서,The method of claim 1, 상기 리플로우 공정을 수행하는 단계는 상기 물방울 모양의 드레인 콘택 홀에 대해 서로 다른 영향 반경을 적용하여 타원형의 드레인 콘택 홀을 형성하는 것을 특징으로 하는 플래시 메모리 소자의 드레인 콘택 홀 형성 방법.The performing of the reflow process may include forming an elliptical drain contact hole by applying different influence radii to the droplet-shaped drain contact hole to form an elliptical drain contact hole.
KR1020080034764A 2008-04-15 2008-04-15 Method for forming drain contact hole of flash memory device KR20090109353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080034764A KR20090109353A (en) 2008-04-15 2008-04-15 Method for forming drain contact hole of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034764A KR20090109353A (en) 2008-04-15 2008-04-15 Method for forming drain contact hole of flash memory device

Publications (1)

Publication Number Publication Date
KR20090109353A true KR20090109353A (en) 2009-10-20

Family

ID=41552661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034764A KR20090109353A (en) 2008-04-15 2008-04-15 Method for forming drain contact hole of flash memory device

Country Status (1)

Country Link
KR (1) KR20090109353A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318502B2 (en) 2014-09-15 2016-04-19 Samsung Electronics Co., Ltd. Nonvolatile memory device
US9853048B2 (en) 2015-09-10 2017-12-26 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
CN114002909A (en) * 2020-07-28 2022-02-01 中国科学院微电子研究所 Contact hole pattern mask, method of manufacturing the same, and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318502B2 (en) 2014-09-15 2016-04-19 Samsung Electronics Co., Ltd. Nonvolatile memory device
US9853048B2 (en) 2015-09-10 2017-12-26 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
CN114002909A (en) * 2020-07-28 2022-02-01 中国科学院微电子研究所 Contact hole pattern mask, method of manufacturing the same, and semiconductor device

Similar Documents

Publication Publication Date Title
US8148052B2 (en) Double patterning for lithography to increase feature spatial density
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
KR20140041344A (en) Pattern forming method
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP2008066713A (en) Manufacturing method for flash memory device
KR20090109353A (en) Method for forming drain contact hole of flash memory device
KR20090068082A (en) Method for manufacturing metal line of semiconductor device
KR20090050698A (en) Method for fabricating semiconductor device
KR100917820B1 (en) method of forming contact hole in semiconductor device
US7964325B2 (en) Mask and method for forming a semiconductor device using the same
KR100949889B1 (en) The exposure mask and the manufacturing method of semiconductor device using the same
KR100989481B1 (en) A method for forming a metal line of semiconductor device
KR101096209B1 (en) Method for manufacturing the semiconductor device
KR100955168B1 (en) Exposure mask and method for forming semiconductor device by using the same
KR101188265B1 (en) Method of manufacturing semiconductor integrated circuit
KR20100022731A (en) Method for fabricating fine pattern having irregular width
KR100880234B1 (en) Method for fabricating optical proximity correction mask
KR100944344B1 (en) Manufacturing method for semiconductor device
KR20080095602A (en) Method of forming a contact hole in a semiconductor device
US8822328B1 (en) Method for patterning semiconductor structure
KR100713910B1 (en) Formative method of line pattern
KR100598286B1 (en) Method for improving step coverage in semiconductor manufacturing process
KR20110108712A (en) Method for fabricating contact hole in semiconductor device
KR20120129084A (en) Method for Manufacturing Semiconductor Device
JP2004085864A (en) Method for manufacturing semiconductor device and method for manufacturing photomask to be used therefor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid