KR20090103472A

KR20090103472A - 발광 다이오드 및 그 제조방법

Info

Publication number: KR20090103472A
Application number: KR1020080029105A
Authority: KR
Inventors: 서원철
Original assignee: 서울옵토디바이스주식회사
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2009-10-01
Also published as: KR101507129B1

Abstract

희생 기판 상에 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층을 포함하는 화합물 반도체층들을 형성하는 단계; 상기 P형 반도체층위에 본딩 메탈층을 개재하여 기판을 형성하는 단계; 상기 N형 질화물 반도체층이 드러나도록 상기 희생 기판을 분리하는 단계; 건식 식각을 이용하여 상기 N형 질화물 반도체층의 상부 표면에 요철 패턴들을 형성하는 단계; 및 습식 식각을 이용하여 상기 요철 패턴들이 형성된 상기 N형 질화물 반도체층을 러프닝하는 단계를 포함하는 발광 다이오드 제조방법이 제공된다.

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 건식 식각을 이용하여 만들어진 식각 패턴을 이용하여 임의의 방향으로 식각되는 습식 식각 공정을 제어하여 광추출 효율을 향상시킨 발광 다이오드 및 그 제조방법에 관한 것이다.

대표적인 발광 소자인 발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다.

위와 같은 발광다이오드로는 GaN계 발광다이오드가 공지되어 있다. GaN계 발광다이오드는 예컨대, 사파이어 또는 SiC 등의 소재로 이루어진 기판 위에 GaN계의 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순차적으로 적층 형성하여 제조된다.

최근, 고효율 발광 다이오드는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 발광 다이오드의 효율(efficiency)은 통상의 형광램프 효율에 유사한 수준에 도달하고 있다. 그러나, 발광 다이오드의 효율은 더욱 개선될 여지가 있으며, 따라서 지속적인 효율 개선이 더욱 요구되고 있다.

발광 다이오드의 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 둘째는 발광다이오드에서 생성된 광이 전체 외부로 방출되지 않고 내부에서 손실되는 광이 많음에 따라 광 추출 효율(light extraction efficiency)을 증가시키는 것이다.

종래의 경우, PEC 에칭(photon enhanced chemical etch)을 이용하여 GaN 표면을 식각하여 날카로운 뿔 모양의 패턴을 만들어 이를 통하여 내부로부터의 광추출 효율을 향상시키고자 하였다.

그러나, PEC 에칭은 GaN 성장의 결정성과 캐리어의 농도와 밀접한 관계가 있는 공정으로 임의의 제어가 용이하지 않다. 따라서, 전체 영역에서 균일하지 않고 국소적으로 깊게 식각되어 전기적 특성 저하를 야기하는 문제점이 있다.

본 발명이 해결하고자 하는 과제는, 습식 식각을 이용하여 GaN 표면을 식각하여 날카로운 뿔 모양의 패턴을 형성하되 패턴들의 간격과 깊이가 제어되어 형성된 발광 다이오드 및 그 제조방법을 제공하는데 있다.

본 발명의 일측면에 의하면, 희생 기판 상에 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층을 포함하는 화합물 반도체층들을 형성하는 단계; 상기 P형 반도체층위에 본딩 메탈층을 개재하여 기판을 형성하는 단계; 상기 N형 질화물 반도체층이 드러나도록 상기 희생 기판을 분리하는 단계; 상기 N형 질화물 반도체층의 상부 표면을 건식 식각을 이용하여 요철 패턴들을 형성하는 단계; 상기 요철 패턴들이 형성된 상기 N형 질화물 반도체층을 습식 식각하는 단계를 포함하는 발광 다이오드 제조방법이 제공된다.

바람직하게는, 상기 습식 식각은 PEC 에칭일 수 있다.

바람직하게는, 상기 습식 식각 단계는 상기 N형 질화물 반도체층의 표면에 다각형 뿔들을 형성할 수 있다.

바람직하게는, 상기 발광 다이오드 제조 방법은 상기 건식 식각에 의해 형성된 요철 패턴을 이용하여 상기 습식 식각에 의해 형성되는 상기 N형 질화물 반도체층의 상부 표면 형상을 제어하게 할 수 있다.

바람직하게는, 상기 발광 다이오드 제조 방법은, 상기 건식 식각에 의해 형성되는 요철 패턴을 이용하여, 상기 습식 식각에 의해 상기 N형 반도체층의 상부 표면에 형성되는 패턴의 깊이와 간격을 제어하게 할 수 있다.

바람직하게는, 상기 습식 식각은 상기 건식 식각에 의해 형성된 요철 패턴들이 습식 식각에 의해 서로 인접하는 패턴들과 맞닿을때 까지 식각이 진행될 수 있다.

본 발명의 다른 측면에 의하면, 상술한 바와 같은 발광 다이오드 제조 방법 중의 어느 하나의 방법에 의해 제조된 발광 다이오들을 제공할 수 있다.

본 발명의 또 다른 측면에 의하면, 이러한 과제를 해결하기 위한 본 발명의 일측면에 의하면, 기판; 상기 기판위에 형성된 P형 질화물 반도체층; 상기 P형 질화물 반도층위에 형성된 활성층; 및 상기 활성층위에 생성된 N형 질화물 반도체층을 포함하되; 상기 N형 질화물 반도체층의 상부 표면은 건식 식각에 의해 형성된 요철 패턴이 습식 식각에 의해 식각된 것을 특징으로 하는 발광 다이오드가 제공된다.

바람직하게는, 상기 습식 식각은 PEC 에칭일 수 있다.

바람직하게는, 상기 N형 질화물 반도체층의 표면은 상기 습식 식각에 의해 다각형 뿔들이 형성될 수 있다.

바람직하게는, 상기 발광 다이오드는 상기 건식 식각에 의해 형성된 요철 패턴을 이용하여 상기 습식 식각에 의해 형성되는 상기 N형 질화물 반도체층의 상부 표면 형상이 제어된 것일 수 있다.

바람직하게는, 상기 발광 다이오드는 상기 건식 식각에 의해 형성되는 요철 패턴을 이용하여, 상기 습식 식각에 의해 상기 N형 반도체층의 상부 표면에 형성되는 패턴의 깊이와 간격이 제어된 것일 수 있다.

본 발명의 실시예에 따르면, 건식 식각을 이용하여 발광 다이오드의 N형 반도체층의 GaN 표면에 원하는 형태의 건식 식각 패턴을 미리 만들어 놓은 상태에서, PEC 에칭과 같은 습식 에칭을 수행한다. GaN은 결정성을 갖고 있기 때문에 PEC 에칭과 같은 습식 에칭을 할 경우에 건식 식각을 통해 부분적으로 식각된 표면에서 임의의 꼭지점을 시작으로 하여 결정 방향을 따라 식각이 시작되어 내부로 진행되어 다각뿔 모양을 형성한다. 이렇게 함으로써, 건식 식각을 통하여 미리 식각된 형태의 표면을 따라 식각이 진행되어 습식 식각에 의해 형성되는 다각뿔 패턴 사이의 간격 및 깊이를 적절하게 제어할 수 있다. 결과적으로, 발광 다이오드의 전기적 특성을 떨어뜨리지 않고도 활성층에서 발광된 광을 효과적으로 외부로 방출시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 단면도.

<도면의 주요부분에 대한 부호의 설명>

51 : 희생기판 53 : 버퍼층

55: N형 반도체층 56 : 요철 패턴

57 : 활성층 59 : P형 반도체층

61 : 커버 메탈 63 : 본딩 메탈층

71 : 기판 81: P형 전극

82 : N형 전극

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 1을 참조하면, 본 발명의 일실시예에 따른 발광 다이오드는 기판(71) 상에 본딩 메탈층(63), 커버 메탈층(61)을 개재하여 P형 반도체층(59a), 활성층(57a), N형 반도체층(55a)을 포함하는 화합물 반도체층들이 위치한다. 기판(71)은 절연 또는 도전성 기판일 수 있다. 기판(71)은 사파이어(Al₂O₃), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl₂O₃), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으나, 이에 한정되는 것은 아니다. 한편, 화합물 반도체층들은 III-N 계열의 화합물 반도체층들이다. 예를 들어, (Al,Ga,In)N 반도체층이다.

N형 반도체층(55a)의 일부 영역에는 건식 식각 및 습식 식각을 이용해 다각뿔 모양의 패턴들(56)이 형성되어 있다. 이들 다각뿔 모양의 패턴들(56)은 전체적으로 균일한 깊이와 간격을 가지고 형성되어 있다. 이에 따라 활성층(57a)으로부터 발생된 광을 이들 다각뿔 패턴들(56)을 통해 반사시킬 수 있다. 아울러, P형 반도체층(59a)에 접해있는 커버 메탈층(61)의 일부 영역에는 P형 전극(81)이 형성되어 있다. 또한, N형 반도체층(55a)의 일부 영역에는 N형 전극(82)이 형성되어 있다. 따라서, P형 전극(81) 및 N형 전극(82)을 통해 전류를 공급함으로써 광을 방출할 수 있다.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.

도 2를 참조하면, 희생기판(51) 상에 화합물 반도체층들이 형성된다. 희생기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 상기 화합물 반도체층들은 N형 반도체층(55), 활성층(57), P형 반도체층(59)을 포함한다. 화합물 반도체층들은 III-N 계열의 화합물 반도체층들로, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.

한편, 상기 화합물 반도체층들을 형성하기 전, 희생기판(51)상에 버퍼층(53)이 형성될 수 있다. 버퍼층(53)은 희생기판(51)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 일반적으로 질화갈륨 계열의 물질층일 수 있다.

도 3을 참조하면, 상기 화합물 반도체층들(55, 57, 59) 상에 커버 메탈층(61) 및 본딩 메탈층(63)을 개재하여 기판(71)을 형성한다. 기판(71)은 예를 들어 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니다.

도 4를 참조하면, 희생기판(51)이 화합물 반도체층들(55, 57, 59)로부터 분리된다. 희생기판(51)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층(53)도 함께 제거되어 N형 반도체층(55)이 노출된다.

도 5를 참조하면, 레이저 리프트 오프(LLO) 기술에 의해 N형 반도체층(55)이 드러난 상태에서 N형 반도체층(55)위에 포토 레지스트 또는 산화막층(미도시됨)을 이용하여 패턴을 형성하고, 포토 레지스트 또는 산화막층 패턴을 식각 마스크로 하여 건식 식각을 수행한다. 이에 따라, N형 반도체층(55)의 일부 영역들이 식각되어 도시된 바와 같이 요철 패턴(1)이 형성된다. 요철 패턴(1)은 규칙적인 형태를 가지는 것이 바람직하지만, 본 발명은 그에 한정되지 않는다. 상기 건식 식각을 통하여 형성된 요철 패턴(1)은, 이후 습식 식각에 의해 형성될 상기 N형 질화물 반도체의 표면 형상에 상응하여 결정된다. 즉, 상기 건식 식각에 의해 형성된 요철 패턴(1)을 이용하여 습식 식각에 의해 형성되는 패턴들의 깊이와 간격들이 제어될 수 있다.

도 6을 참조하면, P형 전극을 형성하기 위해 P형 반도체층(59), 활성층(57), N형 반도체층(55)의 일부 영역들을 건식식각하여 커버 메탈층(61)의 일부가 드러나게 한다. 이렇게 함으로써 커버 메탈층(61)위에는 P형 반도체층(59a), 활성층(57a), N형 반도체층(55a)이 남게 된다.

도 7을 참조하면, P형 반도체층(59)와 전기적으로 접하는 커버 메탈층(61)의 일부 영역에 P형 전극(81)을 형성하고, N형 반도체층(55)의 일부 영역에 N형 전극(82)을 형성한다.

이후, 요철 패턴(1)이 형성된 N형 반도체층(55a)에 대한 러프닝을 위해 PEC 에칭과 같은 습식 에칭을 수행한다. PEC 에칭과 같은 습식 에칭을 수행하면 도 1에 도시된 바와 같이 N형 반도체층(55a) 상에 다각뿔들(56)의 깊이와 간격이 적절하게 제어될 수 있다.

N형 반도체층(55a)을 구성하고 있는 GaN은 결정성을 갖고 있기 때문에 PEC 에칭과 같은 습식 에칭을 할 경우에 임의의 꼭지점을 시작으로 하여 결정 방향을 따라 식각이 시작되어 내부로 진행되어 다각뿔 모양을 형성한다. 따라서, N형 반도층(55a)에 사전에 건식 식각을 통해 형성된 요철 패턴(1)의 표면을 따라 습식 식각이 진행되어 습식 에칭에 의한 다각의 뿔들이 간격과 깊이를 적절하게 제어할 수 있다. 즉, 습식 식각은 각 요철 패턴(1)에 대하여 일단 습식 식각이 진행되면, 인접하는 요철 패턴(1)가 습식 식각에 의해 식각되어 서로 맞닿을 때까지 습식 식각이 진행된다. 이에 따라 습식 에칭에 의한 다각의 뿔들이 간격과 깊이가 제어될 수 있는 것이다.

본 발명에 대해서 바람직한 실시예를 통하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 특허 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술 분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서 많은 수정과 변형이 가능함을 이해할 것이다.

Claims

희생 기판 상에 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층을 포함하는 화합물 반도체층들을 형성하는 단계;

상기 P형 반도체층위에 본딩 메탈층을 개재하여 기판을 형성하는 단계;

상기 N형 질화물 반도체층이 드러나도록 상기 희생 기판을 분리하는 단계;

상기 N형 질화물 반도체층의 상부 표면을 건식 식각을 이용하여 요철 패턴들을 형성하는 단계;

상기 요철 패턴들이 형성된 상기 N형 질화물 반도체층을 습식 식각하는 단계를 포함하는 발광 다이오드 제조방법.
청구항 1에 있어서, 상기 습식 식각은 PEC 에칭인 것을 특징으로 하는 발광 다이오드 제조방법.
청구항 1에 있어서,

상기 습식 식각 단계는 상기 N형 질화물 반도체층의 표면에 다각형 뿔들을 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
청구항 1에 있어서,

상기 건식 식각에 의해 형성된 요철 패턴을 이용하여 상기 습식 식각에 의해 형성되는 상기 N형 질화물 반도체층의 상부 표면 형상을 제어하는 것을 특징으로 하는 발광 다이오드 제조 방법.
청구항 4에 있어서,

상기 건식 식각에 의해 형성되는 요철 패턴을 이용하여, 상기 습식 식각에 의해 상기 N형 반도체층의 상부 표면에 형성되는 패턴의 깊이와 간격을 제어하는 것을 특징으로 하는 발광 다이오드 제조 방법.
청구항 1에 있어서,

상기 습식 식각은 상기 건식 식각에 의해 형성된 요철 패턴들이 습식 식각에 의해 서로 인접하는 패턴들과 맞닿을때 까지 식각이 진행되는 것을 특징으로 하는 발광 다이오드 제조 방법.
청구항 1 내지 청구항 6중 어느 하나의 항에 기재된 제조 방법에 의해 제조된 발광 다이오드.