KR20090103432A - 전기 이중층 커패시터 및 그 제조 방법 - Google Patents

전기 이중층 커패시터 및 그 제조 방법

Info

Publication number
KR20090103432A
KR20090103432A KR1020080029044A KR20080029044A KR20090103432A KR 20090103432 A KR20090103432 A KR 20090103432A KR 1020080029044 A KR1020080029044 A KR 1020080029044A KR 20080029044 A KR20080029044 A KR 20080029044A KR 20090103432 A KR20090103432 A KR 20090103432A
Authority
KR
South Korea
Prior art keywords
double layer
layer capacitor
electrode
electric double
cap
Prior art date
Application number
KR1020080029044A
Other languages
English (en)
Inventor
김세준
김경호
Original Assignee
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지마이크론 주식회사 filed Critical 엘지마이크론 주식회사
Priority to KR1020080029044A priority Critical patent/KR20090103432A/ko
Publication of KR20090103432A publication Critical patent/KR20090103432A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • H01G11/82Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/72Current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전기 이중층 커패시터(EDLC, Electro Double Layer Capacitor) 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 IC 패키지용 도전성 접착제를 이용하여 전극을 접착함으로써 종래의 150℃ 이하의 전극 건조 온도를 200℃ 이상으로 상승시킬 수 있어 전극 공정 시간을 단축할 수 있으며, 짧은 전극 건조 공정시간 및 짧은 도전성 접착제 경화시간으로도 종래보다 우수한 접착력 확보가 가능하고, 이에 따른 커패시터의 저항 감소 및 고출력 특성 확보가 가능 전기 이중층 커패시터 및 그 제조방법에 관한 것이다.
또한, 필름상태로 제조된 전극을 금속테이프에 라미네이팅(Laminating)함으로써 전극 제조 공정을 단축시킬 수 있는 전기 이중층 커패시터 및 그 제조 방법에 관한 것이다.

Description

전기 이중층 커패시터 및 그 제조 방법 {Electro Double Layer Capacitor And Method Thereof}
본 발명은 전기 이중층 커패시터(EDLC, Electro Double Layer Capacitor) 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 IC 패키지용 도전성 접착제를 이용하여 전극을 접착함으로써 종래의 150℃ 이하의 전극 건조 온도를 200℃ 이상으로 상승시킬 수 있어 전극 공정 시간을 단축할 수 있으며, 짧은 전극 건조 공정시간 및 짧은 도전성 접착제 경화시간으로도 종래보다 우수한 접착력 확보가 가능하고, 이에 따른 커패시터의 저항 감소 및 고출력 특성 확보가 가능 전기 이중층 커패시터 및 그 제조방법에 관한 것이다.
또한, 필름상태로 제조된 전극을 금속테이프에 라미네이팅(Laminating)함으로써 전극 제조 공정을 단축시킬 수 있는 전기 이중층 커패시터 제조 방법에 관한 것이다.
본 발명은 전극과 케이스 또는 전극과 캡 사이에 접착이 필요한 코인형(코인셀 타입) 전기 이중충 커패시터에 적용된다.
초고용량 커패시터(supercapacitor 또는 ultracapacitor)로 알려져 있는 전기화학 커패시터(EC, electrochemical capacitor)는 전해콘덴서와 이차전지의 중간적인 특성을 갖는 에너지저장장치로써 급속 충방전이 가능하며 높은 효율과 반영구적인 수명특성으로 이차전지의 병용 및 대체 가능한 에너지저장장치로 각광받고 있다.
종래의 전기화학 커패시터는 활성탄소를 이용하는 전기이중층 커패시터와 금속산화물 및 전도성 고분자를 이용하는 의사(Pseudo) 커패시터 등이 개발되어 있으면 이들은 대략 1mF∼10000F 정도까지의 정전용량을 가질 수 있다
특히, 상기 전기 이중층 커패시터는 전극과 전해질간의 계면에서 발생되는 전기 이중층에 전하를 흡·탈착하는 원리를 이용하여 전기에너지를 축전하는 축전로 빠른 충전 및 방전 특성을 가지며 긴 수명으로 인해 에너지 저장장치로 각광을 받고 있다.
그러나, 종래의 전기 이중층 커패시터는 액상 또는 필름형태의 전극 재료를 접착제에 의해 케이스/캡(Case/Cap)에 접착하는 접착 공정에서 접착력 저하 및 건조에 상당한 시간이 소요되므로 공정의 효율성이 떨어지는 문제가 있었다.
도 1은 종래의 전기 이중층 커패시터의 전극 접착 구조를 도시한 것이다.
도 1a는 집전체를 포함하고 접착제를 사용하는 코인 셀을 도시한 것이고, 도 1b는 집전체를 포함하지 않는 코인 셀을 도시한 것으로, 도 1 a의 활성탄 전극(141)과 집전체(131), 집전체(131)와 케이스/캡(Case/Cap, 112)의 접합, 도 1b의 활성탄 전극(142)과 케이스/캡(112)의 접합이 그라파이트(Graphite) 또는 카본 블랙(Carbon black) 계열의 필러를 페놀수지, 에폭시 수지 또는 이미드 수지 등으로 분산시켜 도전성을 가지게 한 접착제(121)에 의해 이루어진다.
그러나, 전극의 활성물질로 사용되는 활성탄의 기공 내부에 흡착된 수분을 짧은 시간에 완전히 건조시키기 위해서는 200℃ 이상의 온도가 요구되나, 상기 접착제의 경우 건조 및 경화 온도가 150℃ 이하로 200℃이상에서 접착력 저하 및 이로 인한 셀 저항이 증가되는 문제가 있다.
또한 접착력 저하에 의해 소실된 접착제에 의해 다양한 전기화학적 부반응이 형성될 수 있으며 이로 인해, 셀 특성에 막대한 악영향을 미칠 수 있는 문제가 있었다.
도 1c는 종래의 집전체(133)를 포함하고 웰딩(Welding)한 코인 셀을 도시한 것으로, 활성탄 전극(143)과 케이스/캡(113) 간의 최종 접합이 레이저 또는 저항 웰딩(Welding)에 의해 이루어지며 이로 인해 활성탄 전극면에 웰딩 포인트(A) 만큼의 전극 손상이 불가피하며 이로 인해 용량 손실이 발생하는 문제가 있으며, 특히 초소형 커패시터(6Φ 이하)는 상기와 같은 용량 손실이 치명적일 수 있다.
한편, 전기 이중층 커패시터의 전극 제조시 액상의 전극 재료보다는 필름형태의 전극재료를 제조하는 형태가 고용량을 유지하는 데 유리하므로 전극 제조를 필름형태로 제조하는 방법이 빈번히 사용되고 있다.
여기서, 슬러리 타입의 전극을 코팅할 경우 전극 밀도가 낮아 그 용량이 작고 두께가 두꺼워져서 가공시 전극이 깨지는 등의 단점이 있다.
따라서, 니딩(Kneading) 방식을 이용해 롤 프레싱(Roll Pressing)하여 전극을 필름형태로 제조하는 방식이 사용된다.
도 2는 종래의 전극이 필름형태로 제조되는 전기 이중층 커패시터의 제조방법을 개략적으도 도시한 순서도이다.
도 2를 참조하면, 종래의 전기 이중층 커패시터의 제조방법은 전극재료를 믹싱(Mixing)하고 건조한뒤, 롤 프레싱하여 전극을 필름형태로 제조한 후 도전성 접착제를 이용하여 전극을 접착한 후 접착제가 건조되면 셀을 조립하여 전기 이중층 커패시터가 제조되었다.
그러나, 종래의 전기 이중층 커패시터의 제조방법은 필름 형태의 전극에 도전성 접착제를 이용하여 전극을 접착하고 건조하는 공정이 추가되어야 하므로 공정시간이 증가하여 공정의 효율성이 떨어지는 문제가 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로써 본 발명의 목적은 IC 패키지 용도로 사용되는 전도성 접착 패이스트(Conductive Adhesive Paste, CAP)를 이용하여 200℃이상의 온도에서도 우수한 접착력 및 도전 특성을 유지하고, 용량 손실을 방지할 수 있는 전기 이중층 커패시터(Electro Double Layer Capacitor, EDLC) 및 그 제조방법을 제공하는 데 있다.
그리고, 본 발명의 또 다른 목적은 종래의 접착제 대신 접착테이프로 대체하고 전극을 라미네이팅(Laminating)에 의해 접착함으로써 접착력을 증가시키고 접착제 건조공정을 제거하여 공정효율을 높일 수 있는 전기 이중층 커패시터 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 제 1 실시예에 따른 전기 이중층 커패시터 제조방법은 전기 이중층 커패시터 제조방법에 있어서, 전극과 케이스 또는 캡을 IC 패기지용 도전성 접착 페이스트(CAP)를 이용하여 접착하는 단계를 포함하는 것을 특징으로 한다.
여기서, 전기 이중층 커패시터가 집전체를 포함하는 경우 상기 집전체와 전극, 상기 집전체와 케이스 또는 캡을 IC 패기지용 도전성 접착 페이스트(CAP)를 이용하여 접착하는 것을 특징으로 한다.
또한, 상기 접착 단계는 IC 패기지용 도전성 접착 페이스트(CAP)를 주입한 후, 200 ~ 300℃ 온도에서 건조 및 경화시키는 것을 특징으로 한다.
그리고, 상기 도전성 접착 페이스트(CAP)는 에폭시, 아크릴, 우레탄, 에스텔, 알키드, 멜라닌 수지 중 선택된 어느 하나의 바인더에 은, 니켈, 티탄, 카본 중 선택된 어느 하나의 금속 파우더를 혼합하여 제조된 것을 특징으로 한다.
또한, 상기 도전성 접착 페이스트(CAP)는 디스펜서로 주입하는 것을 특징으로 한다.
한편, 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터 제조방법은 전기 이중층 커패시터 제조방법에 있어서, 전극 필름을 형성하는 단계와 상기 전극 필름을 금속 테이프에 의해 케이스 또는 캡과 접착하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 전극 필름 형성단계는 전극재료를 혼합 건조하는 단계와 롤 프레싱(Roll pressing)에 의해 전극 필름을 제작하는 단계와 상기 제작된 전극 필름을 건조하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 금속 테이프는 알루미늄, 금, 은, 구리, 티타늄, 크롬, 텅스텐, 몰리브덴, 마그네슘 중 선택된 어느 하나 또는 2 이상의 합금으로 형성된 것을 특징으로 한다.
그리고, 상기 접착단계는 상기 전극 필름을 금속테이프에 라미네이팅(Laminating)하여 접착하는 것을 특징으로 한다.
한편, 본 발명의 제 1실시예에 따른 전기 이중층 커패시터는 전기 이중층 커패시터에 있어서, 전극과 케이스 또는 전극과 캡이 IC 패기지용 도전성 접착 페이스트(CAP)로 접착된 것을 특징으로 한다.
여기서, 상기 도전성 접착 페이스트(CAP)는 에폭시, 아크릴, 우레탄, 에스텔, 알키드, 멜라닌 수지 중 선택된 어느 하나의 바인더에 은, 니켈, 티탄, 카본 중 선택된 어느 하나의 금속 파우더를 혼합하여 제조된 것을 특징으로 한다.
그리고, 본 발명의 제 2실시예에 따른 전기 이중층 커패시터는 전기 이중층 커패시터에 있어서, 전극과 케이스 또는 전극과 캡이 금속테이프로 접착된 것을 특징으로 한다.
여기서, 상기 금속테이프는 알루미늄, 금, 은, 구리, 티타늄, 크롬, 텅스텐, 몰리브덴, 마그네슘 중 선택된 어느 하나 또는 2 이상의 합금으로 형성된 테이프인 것을 특징으로 한다.
그리고, 상기 전극은 금속테이프에 라미네이팅(Laminating)하여 접착된 것을 특징으로 한다.
상기에서 살펴본 바와 같이 본 발명에 따른 전기 이중층 커패시터 및 그 제조방법은 종래의 150℃ 이하의 전극 건조 온도를 200℃ 이상으로 상승시킬 수 있어 전극 공정 시간을 단축할 수 있다.
또한, 짧은 전극 건조 공정시간 및 짧은 도전성 접착제 경화시간으로도 종래보다 우수한 접착력 확보가 가능하고, 이에 따른 커패시터의 저항 감소 및 고출력 특성 확보가 가능하다.
그리고, 그라파이트 계열 또는 카본 블랙 계열의 도전성 필러를 사용하던 기존 도전성 접착제를 IC 패키지용 도전성 접착제를 사용하므로써 우수한 도전성 화보가 가능하고, 높은 전극 건조 온도에 따른 활성탄 기공 내부의 수분을 완전하게 제거할 수 있어서 고전압(3.3V)에서의 전기화학적 부반응을 원천적으로 제거할 수 있어 우수한 전기화학적 안전성을 확보할 수 있다.
또한, 전극테이프에 전극을 라미네이팅 접착함으로써 접착제 건조공정을 제거하여 제조 공정이 단축되어 공정효율성을 높일 수 있는 탁월한 효과가 발생한다.
도 1은 종래의 전기 이중층 커패시터의 전극 접착구조를 도시한 것이다.
도 2는 종래의 전극이 필름형태로 제조되는 전기 이중층 커패시터의 제조방법을 개략적으도 도시한 순서도이다.
도 3은 본 발명의 제 1 실시예에 따른 전기 이중층 커패시터의 구조를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터의 구조를 개략적으로 도시한 단면도이다.
도 5는 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터의 제조방법을 개략적으로 도시한 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
211, 311 : 케이스 212 , 312 : 캡
221,222 : IC 패키지용 도전성 접착 페이스트(CAP)
321,322 : 금속 테이프
231, 232, 331, 332 : 전극
240, 340 : 분리막
이하, 본 발명의 구체적인 실시예에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 3을 참조하면, 전기이중층 커패시터(EDLC)는 고체와 액체의 계면에 생성되는 전해질 이온의 전기이중층을 이용한 커패시터로서, 분리막(240)을 사이에 두고 한쌍의 분극성 전극(231,232)과 이것을 유지하는 케이스/캡(211,212), 상기 분극성 전극(231,232)과 케이스/캡(211,212)를 접착하는 IC 패기지용 도전성 접착 페이스트(221,222)로 이루어진 구조를 가진다. 여기서, 상기 집전체(미도시)는 필요에 따라 포함 또는 제거되어 형성될 수 있다.
여기서, 전기 이중층 커패시터의 구체적인 구조나 작용, 전체 제조공정은 당업계의 당업자에게 자명할 뿐만아니라 본 발명의 핵심에서 벗어나는 부분이고, 본 발명은 제조방법 중 전극 제조방법(전극 접착방법)에 특징이 있는 것이므로 전기 이중층 커패시터의 구성,작용,제조방법의 구체적인 설명은 생략하고 발명의 특징에 해당하는 전극 제조방법에 대해서만 설명하기로 한다.
<제 1 실시예>
제 1실시예에 따른 전기 이중층 커패시터의 제조방법은 종래의 전기 이중층 커패시터 제조방법과 동일하며 전극의 제조공정만 차이가 있으므로 이에 대해서만 구체적으로 설명하기로 한다.
전기이중층 커패시터의 전극재료는 고 비표면적을 지닌 활성탄이 사용될 수 있으며, 일반적으로 활성탄의 원료로는 야자수의 껍질(코코넛셀) 및 셀룰로즈 등의 식물성, 석탄계 또는 석유계의 피치나 코크스, 그리고 페놀수지 등의 열경화성수지 그리고 폴리아크릴로니트릴(Polyacrylonitrile:PAN) 등이 사용될 수 있다.
일반적으로 상기 활성탄을 카본 도전재 및 고분자 바인더를 슬러리로 만들어 가열압착하여 전극(231,232)을 제조하게 된다. 여기서, 집전체(미도시)를 포함하는 경우 집전체에 상기 슬러리를 도포하여 전극을 제작할 수 있다.
상기와 같이 제작된 전극은 IC 패키지용 전도성 접착 페이스트(Conductive Adhesive Paste, CAP 221,222)를 도포기를 이용하여 케이스(211) 또는 캡(212) 표면에 도포한다.
여기서, 상기 도포기는 전도성 접착 페이스트 도포가 가능한 수단이면 무엇이나 가능하고 디스펜서를 이용할 수 있다. 또한, 상기 전도성 접착 페이스트는 IC 패키지용으로 사용되는 모든 페이스트가 사용될 수 있다.
일례로 결합 수지 바인더에 금속 파우더(필러)가 혼합된 형태로 제작될 수 있으며, 상기 결합 수지 바인더는 에폭시, 아크릴, 우레탄, 에스텔, 알키드, 멜라닌 수지등이 사용될 수 있으며, 금속 파우더(필러)는 은, 니켈, 티탄, 카본 등이 사용될 수 있다.
이어서, 전극(231,232)을 케이스(211) 또는 캡(212) 표면에 접착한다. 여기서, 집전체를 포함하는 경우 전극이 도포된 집전체를 케이스 또는 캡 표면에 접착한다.
보다 구체적으로, 200 ~ 300℃에서 상기 IC 패키지용 전도성 접착 페이스트를 경화 및 건조하여 접착하게 된다. 이외의 공정은 종래의 전기이중층 커패시터의 제조방법과 동일하다.
이를 통해, 활성탄의 기공 내부에 흡착된 수분을 완전히 건조시키기 위해 요구되는 200℃ 이상의 온도에서 전극 건조가 가능하며, 상기 온도에서 기존 접착제가 분해되어 접착력 저하 및 셀 저항 증가, 그리고 접착력 저하에 의해 소실된 접착제에 의해 발생되던 전기화학적 부반응을 막아 우수한 전기화학적 특성을 발휘하게 된다.
<제 2 실시예>
도 4는 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터의 구조를 개략적으로 도시한 단면도이다.
도 4를 참조하면, 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터는 케이스/ 캡(311,312), 상기 케이스/ 캡 상에 금속 테이프(321,322)로 접착된 전극, 상기 전극 사이에 형성된 분리막(340)을 포함하여 구성될 수 있다. 여기서 상기 금속 테이프(321,322)와 전극(331,332) 사이에는 금속 라미네이팅에 의한 접착층이 형성된다.
여기서, 상기 금속 테이프(321,322)는 금속으로 제조되는 모든 테이프를 포함하며, 일례로 알루미늄, 금, 은, 구리, 티타늄, 크롬, 텅스텐, 몰리브덴, 마그네슘 중 선택된 어느 하나 또는 2 이상의 합금으로 형성된 테이프로 구성될 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 전기 이중층 커패시터의 제조방법을 개략적으로 도시한 순서도이다.
도 5를 참조하면, 먼저 전극 재료를 믹싱하고 건조한 뒤, 롤 프레싱(Roll pressing)에 의해 필름형태 제조한뒤 건조하여 전극(331,332)을 제조한다. 이는 종래의 전극 제조방법과 동일하다.
이 후, 금속테이프(321,322)에 상기 제조된 전극 필름을 라미네이팅하여 접착한다. 이를 통해, 종래의 집전체와 접착체층이 금속 테이프로 대체될 수 있으며 종래의 전극 접착과 접착제 건조 공정이 전극 라미네이팅 공정으로 단축되어 공정의 효율성을 높일 수 있다.
상기와 같이 전극 필름(331,332)이 금속테이프에 라미네이팅 되면, 상기 금속테이프(321,322)를 케이스(311) 또는 캡(312)에 접착한다. 이어서 셀을 조립하여 전기 이중층 커패시터의 조립을 완성한다. 여기서, 셀 조립 단계는 종래의 전기 이중층 커패시터 제조방법과 동일하다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 전기 이중층 커패시터 제조방법에 있어서,
    전극과 케이스 또는 캡을 IC 패키지용 도전성 접착 페이스트(CAP)를 이용하여 접착하는 단계를 포함하는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  2. 제 1항에 있어서,
    전기 이중층 커패시터가 집전체를 포함하는 경우
    상기 집전체와 전극, 상기 집전체와 케이스 또는 캡을 IC 패기지용 도전성 접착 페이스트(CAP)를 이용하여 접착하는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 접착 단계는
    IC 패기지용 도전성 접착 페이스트(CAP)를 주입한 후, 200 ~ 300℃ 온도에서 건조 및 경화시키는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  4. 제 3항에 있어서,
    상기 도전성 접착 페이스트(CAP)는
    에폭시, 아크릴, 우레탄, 에스텔, 알키드, 멜라닌 수지 중 선택된 어느 하나의 바인더에 은, 니켈, 티탄, 카본 중 선택된 어느 하나의 금속 파우더를 혼합하여 제조된 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  5. 제 3항에 있어서,
    상기 도전성 접착 페이스트(CAP)는 디스펜서로 주입하는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  6. 전기 이중층 커패시터 제조방법에 있어서,
    전극과 케이스 또는 캡을 금속테이프로 접착하는 단계를 포함하는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  7. 제 6항에 있어서,
    상기 금속 테이프는
    알루미늄(Al)으로 형성된 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  8. 제 6항에 있어서,
    상기 접착단계는
    상기 전극을 금속테이프에 라미네이팅(Laminating)하여 접착하는 것을 특징으로 하는 전기 이중층 커패시터 제조방법.
  9. 전기 이중층 커패시터에 있어서,
    전극과 케이스 또는 캡이 IC 패키지용 도전성 접착 페이스트(CAP)로 접착된 것을 특징으로 하는 전기 이중층 커패시터.
  10. 제 9항에 있어서,
    상기 도전성 접착 페이스트(CAP)는
    에폭시, 아크릴, 우레탄, 에스텔, 알키드, 멜라닌 수지 중 선택된 어느 하나의 바인더에 은, 니켈, 티탄, 카본 중 선택된 어느 하나의 금속 파우더를 혼합하여 제조된 것을 특징으로 하는 전기 이중층 커패시터.
  11. 전기 이중층 커패시터에 있어서,
    전극과 케이스 또는 캡이 금속테이프로 접착된 것을 특징으로 하는 전기 이중층 커패시터.
  12. 제 11항에 있어서,
    상기 금속테이프는
    알루미늄, 금, 은, 구리, 티타늄, 크롬, 텅스텐, 몰리브덴, 마그네슘 중 선택된 어느 하나 또는 2 이상의 합금으로 형성된 테이프인 것을 특징으로 하는 전기 이중층 커패시터.
  13. 제 11항에 있어서,
    상기 전극은 금속테이프에 라미네이팅(Laminating)하여 접착된 것을 특징으로 하는 전기 이중층 커패시터.
KR1020080029044A 2008-03-28 2008-03-28 전기 이중층 커패시터 및 그 제조 방법 KR20090103432A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080029044A KR20090103432A (ko) 2008-03-28 2008-03-28 전기 이중층 커패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029044A KR20090103432A (ko) 2008-03-28 2008-03-28 전기 이중층 커패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090103432A true KR20090103432A (ko) 2009-10-01

Family

ID=41532970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029044A KR20090103432A (ko) 2008-03-28 2008-03-28 전기 이중층 커패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20090103432A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113782A (ko) 2016-03-25 2017-10-13 비나텍주식회사 전기이중층 커패시터
WO2019172465A1 (ko) * 2018-03-06 2019-09-12 비나텍 주식회사 전기이중층 커패시터
CN110676058A (zh) * 2019-08-08 2020-01-10 益阳艾华富贤电子有限公司 一种固态铝电解电容器的制备工艺及固态铝电解电容器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113782A (ko) 2016-03-25 2017-10-13 비나텍주식회사 전기이중층 커패시터
WO2019172465A1 (ko) * 2018-03-06 2019-09-12 비나텍 주식회사 전기이중층 커패시터
CN110676058A (zh) * 2019-08-08 2020-01-10 益阳艾华富贤电子有限公司 一种固态铝电解电容器的制备工艺及固态铝电解电容器

Similar Documents

Publication Publication Date Title
US8520367B2 (en) Method of manufacturing lithium ion capacitor and lithium ion capacitor manufactured using the same
JP7358343B2 (ja) チップ形ウルトラキャパシタ
US7623339B2 (en) Electrochemical device
KR101214727B1 (ko) 전극, 이의 제조방법, 및 이를 포함하는 전기 화학 캐패시터
JP2012044137A (ja) 電極のリチウムイオンプレドーピング方法及びこれを用いる電気化学キャパシタの製造方法
JP2007280803A (ja) ハイブリッド型積層電極、それを用いたハイブリッド二次電源
US9318269B2 (en) Packaging structures of an energy storage device
KR101038869B1 (ko) 커패시터용 전극 및 이를 포함하는 전기 이중층 커패시터
US9978535B2 (en) Reduction of leakage current from supercapacitor by modifying electrode material
KR20090103432A (ko) 전기 이중층 커패시터 및 그 제조 방법
JP2013042053A (ja) エネルギーデバイス電極構造およびその製造方法、およびエネルギーデバイス
US20140315084A1 (en) Method and apparatus for energy storage
JP2023533968A (ja) エネルギー貯蔵デバイス用の貯蔵セルを提供するための方法及び装置
US20110188171A1 (en) Electric double layer capacitor and method of manufacturing the same
KR101601795B1 (ko) 슈퍼커패시터 및 그 제조방법
KR101983133B1 (ko) 슈퍼 커패시터 및 이의 제조방법
KR101546043B1 (ko) 슈퍼커패시터 및 그 제조방법
WO2014077393A1 (ja) Cnt・不織布合成体キャパシタ
TWM598511U (zh) 蓄電裝置及蓄電裝置組結構
KR100872926B1 (ko) 전기 이중층 캐패시터용 전극 집전체 및 전기 이중층캐패시터
KR102668590B1 (ko) 칩형 울트라캐패시터
KR102288784B1 (ko) 전기 화학 소자
KR20090112114A (ko) 전기 이중층 커패시터 및 그 제조 방법
WO2022230933A1 (ja) 電気化学デバイスおよびその製造方法
KR102302821B1 (ko) 집전체 구조 및 이를 포함하는 슈퍼 캐패시터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination