KR20090099140A - Method for fabrication of zno tft - Google Patents
Method for fabrication of zno tft Download PDFInfo
- Publication number
- KR20090099140A KR20090099140A KR1020080024208A KR20080024208A KR20090099140A KR 20090099140 A KR20090099140 A KR 20090099140A KR 1020080024208 A KR1020080024208 A KR 1020080024208A KR 20080024208 A KR20080024208 A KR 20080024208A KR 20090099140 A KR20090099140 A KR 20090099140A
- Authority
- KR
- South Korea
- Prior art keywords
- zno
- semiconductor film
- substrate
- atomic layer
- layer deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000002243 precursor Substances 0.000 claims abstract description 73
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000001301 oxygen Substances 0.000 claims abstract description 68
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 68
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 37
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 24
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011701 zinc Substances 0.000 claims description 38
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical group CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 claims description 4
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 122
- 238000000151 deposition Methods 0.000 abstract description 27
- 230000008021 deposition Effects 0.000 abstract description 20
- 239000010409 thin film Substances 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 12
- 229910052799 carbon Inorganic materials 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 125000004356 hydroxy functional group Chemical group O* 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- -1 vacuum Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
Abstract
Description
본 발명은 ZnO TFT의 제조방법에 관한 것이다. 보다 상세하게는 원자층 증착법을 사용하고 공정 조건을 최적화하여 이상적인 조성의 반도체막을 형성하고 특히 절연막의 형성에 있어 플라즈마 발생없이 일차 절연막을 형성함으로써, 소자의 성능, 특히 이동도와 신뢰성을 개선시킨 ZnO TFT의 제조방법에 관한 것이다.The present invention relates to a method for producing a ZnO TFT. More specifically, ZnO TFT improves device performance, especially mobility and reliability by using atomic layer deposition and optimizing process conditions to form a semiconductor film of an ideal composition and forming a primary insulating film without plasma generation, particularly in forming an insulating film. It relates to a manufacturing method of.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명전자 소자를 이용한 스마트 창 기술].The present invention is derived from research conducted as part of the IT source technology development project of the Ministry of Information and Communication and the Ministry of Information and Communication Research and Development. [Task Management Number: 2006-S-079-02, Title: Smart Window Technology using Transparent Electronic Devices] ].
2003년 일본의 호소노(Hosono) 그룹이 사이언스지(vol. 300, p.1269)에 InGaO3(ZnO)5를 반도체층으로 갖는 산화물트랜지스터를 발표하고, 그 외에 Wager 등이 2003년에 응용 물리학회지(Appl. Phys. Lett, vol 82, p.733)에 ZnO를 반도체로 사용한 트랜지스터를 발표한 이후 밴드갭이 넓은 산화물 투명 반도체를 이용한 박 막 트랜지스터의 개발이 많은 관심을 끌고 있다. In 2003, Japan's Hosono Group announced an oxide transistor with InGaO 3 (ZnO) 5 as a semiconductor layer in Science magazine (vol. 300, p.1269), and Wager et al. Since the publication of the transistor using ZnO as a semiconductor in the journal (Appl. Phys. Lett, vol 82, p.733), the development of thin film transistors using oxide transparent semiconductors with a wide band gap has attracted much attention.
산화물 박막 트랜지스터는 TFT-LCD에 사용하는 비정질 실리콘 트랜지스터 (a-Si TFT)와 비교시 이동도(mobility)가 더 우수할 뿐만 아니라 전기적 신뢰성도 더 우수하며 특히 대면적에서의 균일도도 비정질 실리콘 트랜지스터와 유사한 특성을 보일 것이라 기대하기 때문에 LCD 뿐만 아니라 AM-OLED, e-paper 등 다양한 종류의 디스플레이에의 응용 가능성으로 더욱 더 주목 받고 있다.Oxide thin film transistors have not only better mobility but also better electrical reliability than amorphous silicon transistors (a-Si TFTs) used in TFT-LCDs, and especially uniformity in large areas. As it is expected to show similar characteristics, it is attracting more and more attention because of its application to various kinds of displays such as AM-OLED and e-paper as well as LCD.
이에 관한 특허 기술로는 일본의 M. Kawasaki 등은 미국 특허 US 6563174 B2 에서 ZnO, MgZnO, CadZnO 등의 반도체를 포함하고 무기물 이중 절연막 구조를 갖는 투명 트랜지스터 기술을 발표하였다. 미국의 Carcia 등은 미국특허 US 2006/0183274 A1 에서 물리적 증착법 혹은 화학적 증착법으로 산화물 트랜지스터를 제조 시 유효 산소 분압 (effective partial pressure of oxygen) 에서 반도체층을 증착하여야 가장 우수한 특성의 트랜지스터를 제조할 수 있다고 공표하였다. 이때 유효 산소 분압이란, 산화물 반도체의 저항이 가장 낮을 때의 산소 분압과 가장 높을 때의 산소 분압의 중간 산소 분압을 의미한다. As a patented technology, Japanese patent M. Kawasaki et al. Disclosed a transparent transistor technology including a semiconductor such as ZnO, MgZnO, CadZnO, etc. and having an inorganic double insulating film structure in US Pat. Carcia et al., In the US patent US 2006/0183274 A1, suggest that the semiconductor transistor is deposited at the effective partial pressure of oxygen when the oxide transistor is manufactured by physical vapor deposition or chemical vapor deposition. Published. At this time, an effective oxygen partial pressure means the intermediate oxygen partial pressure of the oxygen partial pressure when the resistance of an oxide semiconductor is the lowest, and the oxygen partial pressure when it is the highest.
지금까지 공개된 투명 박막 트랜지스터에 사용되는 투명 반도체는 거의 대부분 PLD(pulsed laser deposition), 스퍼터링(sputtering), 이온빔 스퍼터링(ion- beam sputtering)등의 방법으로 증착하였다. 그러나, 최근에는 일본의 캐논, LG 전자, 삼성SDI 등을 중심으로 스퍼터를 이용하여 상온에서 IGZO를 증착하여 우수한 특성의 트랜지스터를 발표하였다. 그러나 스퍼터를 이용하여 증착한 IGZO 트랜지스터의 경우 투명 반도체는 비록 상온에서 증착하지만 그 이후의 후속 공정이 거의 대부분 300℃ 이상의 고온 공정을 거쳐야 하기 때문에, 저가의 유리 사용은 불가능할 뿐만 아니라 플라스틱 기판의 사용이 불가하다. 뿐만 아니라 스퍼터링의 경우 그 증착 속도를 빨리 하면 반도체막 내의 결점 생성을 야기시키기 때문에 이동도는 높을지라도 전기적으로 안정한 소자의 제조가 어렵다. 또한 다조성 산화물의 스퍼터 타겟은 공정 중에 표면의 원소 조성 변화가 아주 쉽게 일어나기 때문에 안정된 소자를 반복적으로 만들기 위해서는 수시로 표면을 깎아내는 프리-스퍼터링 (pre sputtering) 을 해야 하는 번거로움으로 인해 양산성의 확보가 용이하지 않다. 또한 타겟이 비싸기 때문에 공정 가격을 낮추는 데에도 어려움이 있어 저가의 박막 트랜지스터를 요구하는 유비쿼터스 환경에 부합하지 않는다는 단점이 있다.Most of the transparent semiconductors used in the disclosed transparent thin film transistors have been deposited by PLD (pulsed laser deposition), sputtering, ion beam sputtering and the like. Recently, however, IGZO was deposited at room temperature using sputters, mainly from Canon, LG Electronics, and Samsung SDI in Japan to present transistors with excellent characteristics. However, in the case of IGZO transistors deposited using sputtering, the transparent semiconductors are deposited at room temperature, but most of the subsequent processes have to go through a high temperature process of 300 ° C. or higher. It is impossible. In addition, in the case of sputtering, if the deposition rate is high, defects are generated in the semiconductor film, so that even though the mobility is high, it is difficult to manufacture an electrically stable device. In addition, since the sputter target of multi-oxide is very easy to change the elemental composition of the surface during the process, it is necessary to secure the productivity due to the trouble of pre-sputtering the surface frequently to make a stable device repeatedly. Not easy In addition, because the target is expensive, it is difficult to reduce the process price, which is not suitable for the ubiquitous environment requiring a low-cost thin film transistor.
반면 원자층 증착법을 이용한 ZnO박막 제조의 경우, 전구체의 원가가 낮고 화학증착법이므로 조성 변화의 문제가 전혀 없으며 대면적화에도 문제가 없다. 그러나 본 발명자가 2006년 SID에 발표한 원자층 증착법을 이용한 ZnO 트랜지스터의 경우 이동도가 낮으며 스윙 (sub-threshold swing: S.S)이 크고 전기적 안정성이 우수하지 못하여 보다 우수한 특성의 소자 공정 개발을 필요로 하였다.On the other hand, in the case of ZnO thin film production using the atomic layer deposition method, since the precursor cost is low and chemical vapor deposition method, there is no problem of composition change and there is no problem in large area. However, the ZnO transistor using the atomic layer deposition method published by SID in 2006 by the inventors has low mobility, high swing (sub-threshold swing) and poor electrical stability, and thus requires the development of device process with better characteristics. It was set as.
산화물 트랜지스터를 전기적으로 안정화시키기 위해서는 우선 반도체 내의 결함 생성을 최소화해야 하는데 원자층 증착법으로 100℃ 이하의 저온에서 반도체막을 형성 시에는 하이드록시(OH) 작용기가 박막 내에 많이 존재함으로써 전기장 하에서 이동 가능한 이온으로 작용하여 소자의 안정성을 저해할 뿐만 아니라 탄소 등의 오염원으로 인하여 이동도를 향상시킬 수가 없다.In order to stabilize the oxide transistor electrically, first, defect generation in the semiconductor should be minimized. When forming a semiconductor film at a low temperature of 100 ° C. or lower by atomic layer deposition, many hydroxy (OH) functional groups are present in the thin film to move into an ion that can move under an electric field. Not only does it impair the stability of the device, but also improves mobility due to pollutants such as carbon.
또한 산화물 트랜지스터의 전기적 안정성을 확보하기 위해서는 ZnO 박막 내 의 산소 결함 혹은 잉여 Zn 이온 (interstitial Zn)이 잔재하지 않도록 해야 하며 그러기 위해서는 최대한 박막 조성을 맞추어 주어야 한다. 이는 계면을 형성하는 절연막과도 상관이 있으며 절연막의 조성도 최대한 이상적인 조성에 맞춤으로써 계면에서의 산소 결함 등이 형성되지 않도록 해야 한다.In addition, in order to secure the electrical stability of the oxide transistor, oxygen defects or surplus Zn ions (interstitial Zn) in the ZnO thin film should not be left behind. This has to do with the insulating film forming the interface, and the composition of the insulating film must also be adjusted to the ideal composition to prevent the formation of oxygen defects at the interface.
따라서, 본 발명의 목적은, 전술한 문제점들을 해결하기 위한 것으로, 원자층 증착법을 이용하여 이상적인 조성을 갖는 ZnO 반도체막을 최적의 공정조건하에서 형성하여 소자의 전기적 특성, 특히 이동도와 신뢰성을 개선시킨 ZnO TFT의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems. A ZnO TFT having an ZnO semiconductor film having an ideal composition using an atomic layer deposition method under an optimal process condition improves the electrical characteristics, particularly mobility and reliability of the device. It is to provide a manufacturing method.
본 발명의 또 다른 목적은 반도체막과 계면을 형성하는 절연막을 원자층 증착법을 이용하여 증착하되 계면의 결점 형성을 최소화하고 또한 계면에서 산소 결함 생성이 발생하지 않도록 절연막의 조성을 최대한 맞추도록 형성함으로써 소자의 전기적 안정성을 확보한 ZnO TFT의 제조방법을 제공하는 것이다.Another object of the present invention is to deposit an insulating film forming an interface with a semiconductor film using atomic layer deposition, but to minimize the formation of defects at the interface and to form the composition of the insulating film to maximize the composition so that oxygen defects do not occur at the interface. It is to provide a method for manufacturing a ZnO TFT to secure the electrical stability of.
본 발명의 또 다른 목적은 원자층 증착법을 통해 쉽게 형성되기 쉬운 하이드록시 (OH) 작용기가 계면에서 그 갯수를 최소화할 수 있도록 트랜지스터에 후속 열처리를 가하여 소자의 전기적 안정성을 확보한 ZnO TFT의 제조방법을 제공하는 것이다.Another object of the present invention is a method of manufacturing a ZnO TFT that secures the electrical stability of the device by the subsequent heat treatment to the transistor to minimize the number of hydroxy (OH) functional groups easily formed through atomic layer deposition method at the interface To provide.
상기와 같은 목적을 달성하기 위하여, 본 발명은 기판 상에 150 내지 250℃의 온도에서 아연 전구체와 산소 플라즈마 또는 250 내지 350℃의 온도에서 아연 전구체와 오존을 이용하여 원자층 증착법을 통해 ZnO 반도체막을 형성하는 단계를 포함하는 ZnO TFT의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a ZnO semiconductor film through an atomic layer deposition method using a zinc precursor and oxygen plasma or ozone at a temperature of 150 to 250 ℃ or a zinc precursor and ozone at a temperature of 150 to 250 ℃ It provides a method for producing a ZnO TFT comprising the step of forming.
바람직하게, 본 발명에 따른 ZnO TFT의 제조방법에서, ZnO 반도체막 상부에 게이트 전극이 형성되는 경우, 상기 ZnO 반도체막의 형성 단계 후에 250℃ 이하의 온도에서 물 또는 오존으로부터 선택된 산소 전구체를 이용하여 원자층 증착법을 통해 ZnO 반도체막과 계면을 형성하는 일차 절연막을 형성하는 단계를 더 포함한다.Preferably, in the method for manufacturing a ZnO TFT according to the present invention, when a gate electrode is formed on the ZnO semiconductor film, an atom is formed by using an oxygen precursor selected from water or ozone at a temperature of 250 ° C. or less after the forming step of the ZnO semiconductor film. The method may further include forming a primary insulating film that forms an interface with the ZnO semiconductor film through a layer deposition method.
또한, 본 발명에 따른 ZnO TFT 제조방법에서, ZnO 반도체층 하부에 게이트 전극이 형성되는 경우, 상기 ZnO 반도체층의 형성 단계 전에 350℃ 이하의 온도에서 산소플라즈마, 오존 또는 물로부터 선택된 산소 전구체를 이용하여 원자층 증착법을 통해 ZnO 반도체막과 계면을 형성하는 절연막을 형성하는 단계를 더 포함한다.In addition, in the method for manufacturing a ZnO TFT according to the present invention, when a gate electrode is formed below the ZnO semiconductor layer, an oxygen precursor selected from oxygen plasma, ozone or water is used at a temperature of 350 ° C. or less before the step of forming the ZnO semiconductor layer. And forming an insulating film for forming an interface with the ZnO semiconductor film through atomic layer deposition.
바람직하게, 본 발명에 따른 ZnO 반도체막의 형성단계는 a) 150 내지 250℃의 온도의 챔버 내에 기판을 배치하는 단계; b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계; c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계; d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 산소 플라즈마를 주입하여 ZnO 반도체막을 형성하는 단계; e) 상기 챔버 내에 질소 또는 비활성 기 체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및 f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함하거나, 또는 a) 250 내지 350℃의 온도의 챔버 내에 기판을 배치하는 단계; b) 상기 챔버 내에 아연 전구체를 주입하여 상기 기판 상에 상기 아연 전구체를 흡착시키는 단계; c) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거하는 단계; d) 상기 기판 상에 형성된 상기 아연 전구체와 반응하도록 상기 챔버 내에 오존을 주입하여 ZnO 반도체막을 형성하는 단계; e) 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거하는 단계; 및 f) 상기 b) 내지 e) 단계를 반복하여 상기 ZnO 반도체막의 두께를 조절하는 단계를 포함한다.Preferably, the step of forming the ZnO semiconductor film according to the present invention comprises the steps of: a) disposing a substrate in a chamber at a temperature of 150 to 250 ℃; b) injecting a zinc precursor into the chamber to adsorb the zinc precursor onto the substrate; c) injecting nitrogen or an inert gas into the chamber to remove residual zinc precursors; d) injecting an oxygen plasma into the chamber to react with the zinc precursor formed on the substrate to form a ZnO semiconductor film; e) injecting nitrogen or an inert gas into the chamber to remove residual oxygen precursors; And f) repeating steps b) to e) to adjust the thickness of the ZnO semiconductor film, or a) placing the substrate in a chamber at a temperature of 250 to 350 ° C .; b) injecting a zinc precursor into the chamber to adsorb the zinc precursor onto the substrate; c) injecting nitrogen or an inert gas into the chamber to remove residual zinc precursors; d) injecting ozone into the chamber to react with the zinc precursor formed on the substrate to form a ZnO semiconductor film; e) injecting nitrogen or an inert gas into the chamber to remove residual oxygen precursors; And f) repeating steps b) to e) to adjust the thickness of the ZnO semiconductor film.
또한, 본 발명에 따른 ZnO TFT의 제조방법에서, 상기 ZnO 반도체막은 5 내지 40㎚의 두께로 형성되는 것이 바람직하다.In the method for manufacturing a ZnO TFT according to the present invention, it is preferable that the ZnO semiconductor film is formed to a thickness of 5 to 40 nm.
상기 기판은 소스·드레인 전극이 형성된 기판, 게이트 전극과 절연막이 형성된 기판 또는 게이트 전극, 절연막, 및 소스·드레인이 형성된 기판 중에서 선택되는 것이 바람직하다.It is preferable that the said board | substrate is selected from the board | substrate with which the source / drain electrode was formed, the board | substrate with which the gate electrode and the insulating film were formed, or the board | substrate with which the gate electrode, the insulating film, and the source / drain were formed.
상기 아연 전구체로는 디에틸징크, 디메틸징크 및 이들의 조합물로부터 선택되는 것이 바람직하다. 산소 플라즈마 전구체의 경우, 산소 플라즈마를 발생시키기 위한 플라즈마 파워는 플라즈마 파워 밀도가 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가되는 것이 바람직하다.The zinc precursor is preferably selected from diethyl zinc, dimethyl zinc and combinations thereof. In the case of the oxygen plasma precursor, the plasma power for generating the oxygen plasma is preferably applied so that the plasma power density has 1 W / cm 2 to 0.8 W / cm 2 .
또한, 상기 ZnO 반도체막 및 절연막을 형성하기 위해 이용되는 원자층 증착 법은 트레블링 웨이브 리액터 원자층 증착법, 리모트 플라즈마 원자층 증착법 또는 다이렉트 플라즈마 원자층 증착법인 것이 바람직하다.The atomic layer deposition method used to form the ZnO semiconductor film and the insulating film is preferably a traveling wave reactor atomic layer deposition method, a remote plasma atomic layer deposition method, or a direct plasma atomic layer deposition method.
상기 ZnO 반도체막 및 절연막을 포함하는 트랜지스터 소자를 형성 후, 200 내지 250℃에서 1 내지 6시간 동안 열처리하는 단계를 더 포함하는 것이 바람직하다.After forming the transistor device including the ZnO semiconductor film and the insulating film, it is preferable to further include a heat treatment for 1 to 6 hours at 200 to 250 ℃.
전술한 바와 같이 원자층 증착법을 이용한 ZnO 반도체막을 형성하는 경우 산소 전구체로서 산소 플라즈마 또는 오존을 선택하여 증착온도를 제어함으로써 반도체 박막 내의 결함을 줄이고 또한 표면과 계면의 평탄도를 가능한 한 완만하게 만듬으로써 트랜지스터의 특성을 향상시킬 수 있는 효과가 있다.As described above, when forming the ZnO semiconductor film using the atomic layer deposition method, by selecting oxygen plasma or ozone as the oxygen precursor, controlling the deposition temperature, reducing defects in the semiconductor thin film and making the surface and interface flatness as smooth as possible There is an effect that can improve the characteristics of the transistor.
또한 본 발명에 의하면, 산소 플라즈마를 이용하여 ZnO을 증착하는 경우 이동도가 높아지는 상태까지 플라즈마를 증가함으로써 소자 특성을 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, when depositing ZnO using an oxygen plasma, the device characteristics can be improved by increasing the plasma to a state where mobility is increased.
또한 본 발명에 의하면, ZnO 반도체막과 계면을 형성하는 절연막을 원자층 증착법으로 증착하되 박막의 조성을 가장 이상적인 조성비로 형성될 수 있도록 증착함으로써 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, the insulating film forming the interface with the ZnO semiconductor film is deposited by atomic layer deposition, but the deposition of the thin film composition can be formed in the most ideal composition ratio has the effect of improving the reliability of the device.
또한 본 발명에 의하면, ZnO 반도체막과 계면을 형성하는 절연막을 형성하는 경우 산소 플라즈마를 이용하는 것 보다는 물 또는 오존 전구체를 이용하여 형성함으로써 전기적인 안정성을 향상시킬 수 있다. 이때 계면을 형성하는 일차 절연막은 2 내지 50 nm 의 두께만 형성하고 그 외 이차 절연막으로 PECVD 혹은 ICP-CVD를 이용하여 SiO2, 혹은 SiN 등을 형성할 수 있고 그 외에 스퍼터링으로 증착한 절연막을 이차 절연막으로 사용가능하다.In addition, according to the present invention, when forming an insulating film forming an interface with the ZnO semiconductor film, it is possible to improve the electrical stability by using water or ozone precursor rather than using oxygen plasma. In this case, the primary insulating film forming the interface may have a thickness of only 2 to 50 nm, and other secondary insulating films may form SiO 2 or SiN using PECVD or ICP-CVD. It can be used as an insulating film.
또한 본 발명에 의하면 소자 제작 후 반도체막 자체의 전기적 저항이 증가하지 않는 범위에서의 열처리를 통하여 계면 특성, 절연막특성, 반도체막의 특성을 향상시킴으로써 트랜지스터의 특성을 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, the characteristics of the transistor can be improved by improving the interface characteristics, the insulating film characteristics, and the characteristics of the semiconductor film through heat treatment in the range in which the electrical resistance of the semiconductor film itself does not increase after fabrication of the device.
이하, 본 발명은 첨부한 도면을 참조한 실시예를 들어 더욱 상세히 설명된다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1a 내지 도 1b는 본 발명의 바람직한 실시예에 따른 원자층 증착법을 통해 형성된 ZnO 반도체막을 포함한 트랜지스터의 구조를 나타낸다.1A to 1B show the structure of a transistor including a ZnO semiconductor film formed through an atomic layer deposition method according to a preferred embodiment of the present invention.
도 1a에 따르면, 트랜지스터는 기판(10)으로부터 소스·드레인 전극(20), ZnO 반도체막(30), 절연막(40) 및 게이트 전극(50)이 차례로 적층된 구조를 갖으며, 도 1b에 따르면, 트랜지스터는 기판(10)으로부터 게이트 전극(50), 절연막(40), ZnO 반도체막(30) 및 소스·드레인 전극(20)이 차례로 적층된 구조를 갖지만, 이것으로 제한되는 것은 아니다.According to FIG. 1A, the transistor has a structure in which a source /
상기 기판(10)으로는 유리, 금속포일, 플라스틱 또는 실리콘 중에서 선택될 수 있지만, 이것으로 제한되지 않는다.The
상기 소스·드레인 전극(20)으로는 ITO, IZO, ZnO:Al(Ga) 등의 투명 산화물 전극을 사용하거나, Al, Cr, Au, Ag, Ti 등의 금속을 사용할 수 있지만 이것으로 제한되는 것은 아니다. 또한, 상기 소스·드레인 전극(20) 형성시 이들 금속과 산화물 전극 간의 이층구조를 형성할 수도 있다.As the source /
상기 소스·드레인 전극(20) 상의 ZnO 반도체막(30)은 이상적인 조성을 갖도록 형성되는 것이 바람직하며, 이를 위해 150 내지 250℃의 온도 범위에서 아연 전구체와 산소 전구체로서 산소 플라즈마를 이용하여 플라즈마 인핸스드 원자층 증착법을 통해 형성된다. 오존을 산소 전구체로 사용 시에는 250 내지 350℃에서, 보다 바람직하게는 300 내지 350℃에서 증착하는 것이 바람직하다.The
상기 아연 전구체로는 디에틸징크, 디메틸징크 및 이들의 조합물로부터 선택될 수 있다. 또한, 산소 전구체로서 산소 플라즈마 또는 오존을 사용하는 것에 따라 증착온도를 제어하면서 또한 플라즈마 인핸스드 원자층 증착법(PEALD) 또는 원자층 증착법(ALD)을 통해 증착시킬 수 있어, 반도체층의 결함을 줄이고, 또한 표면과 계면의 평탄도를 완만하게 만들 수 있다. The zinc precursor may be selected from diethyl zinc, dimethyl zinc and combinations thereof. In addition, by using oxygen plasma or ozone as the oxygen precursor, the deposition temperature can be controlled and deposited through plasma enhanced atomic layer deposition (PEALD) or atomic layer deposition (ALD), thereby reducing defects in the semiconductor layer, It can also make the surface and interface flatness smooth.
상기 ZnO 반도체막(30)과 계면을 형성하는 절연막(40)은 가장 이상적인 조성을 갖도록 제조되는 것이 바람직하다. 만일 산소가 결핍된 절연막(40)이 증착되는 경우 반도체막(30)에서의 산소가 절연막(40)쪽으로 섞이게 되고, 이에 따라 반도체막(30)에는 산소 결함이 생기게 되므로 이는 소자특성의 열화를 야기시킬 수 있다. 따라서, 절연막(40)은 이상적인 조성을 갖도록 원자층 증착법을 통해 형성되는 것이 바람직하다. 절연막(40)의 형성 물질로는 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물이 선택될 수 있다.The insulating
또한 이때 절연막 (40) 은 이중구조를 형성하는 것이 양산에 좋다. 즉, 반도체와 계면을 형성하는 일차 절연막의 경우는 2 내지 50 nm 의 두께로 원자층 증착법으로 형성하고 그 외 누설전류를 줄이기 위해서는 PECVD, ICP-CVD 그리고 스퍼터링법으로 SiN 혹은 알루미늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물 혹은 그 외의 산화물로 일차 절연막상에 형성하는 것이 바람직하다.In addition, it is good for mass production that the insulating
한편, 게이트 전극(50)이 ZnO 반도체막(30) 상부인 경우(도 1a)와 하부인 경우(도 1b)에 따라서, 절연막(40)의 증착 조건, 예를 들면, 산소 전구체의 종류 및 온도가 달라질 수 있다. On the other hand, depending on the case where the
즉, 도 1a 처럼 게이트 전극(50)이 반도체막(30)의 상부에 형성될 경우는 절연막(40)은 반도체막(30) 상에 형성해야 하며, 이 경우 절연막(40)의 증착온도를 300℃ 이상으로 올리면 반도체막(30) 자체의 물성이 변하므로 온도를 250℃ 이하로 낮추는 것이 바람직하다. 따라서, 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘 등의 산화물을 일차 절연막으로서 증착하는 경우, 산소 전구체로는 물 또는 오존 중에서 선택될 수 있다.That is, when the
반면, 도 1b 처럼 게이트 전극(50)이 반도체막(30)의 하부에 형성될 경우는 절연막(40)을 먼저 형성하고 반도체막(30)을 증착하게 되므로 이 경우는 절연막(40)은 350℃에서도 증착할 수 있다. 알루미늄, 지르코늄, 하프늄, 티타늄, 탄탈륨 또는 실리콘의 산화물을 증착하는 경우, 산소 전구체로는 산소플라즈마, 오존, 물 등의 다양한 전구체를 사용할 수 있는데 물의 경우는 150 내지 250℃에서 증착하는 것이 좋으며, 산소 플라즈마를 사용할 경우는 200 내지 300℃에서 증착하는 것이 좋다. 오존으로 증착 시 보통 200 내지 350℃에서 증착하는 것이 가장 우수한 특성의 절연막을 얻을 수 있다.On the other hand, when the
한편, 반도체막(30)과 계면을 형성하는 절연막(40)의 형성에서, 절연막(40)을 원자층 증착법으로 모두 형성시킬 수 있지만, 원자층 증착법으로 두꺼운 게이트 절연막을 모두 형성하는 경우, 증착 시간이 오래 걸리게 되므로 일단 계면 형성을 위한 일차 절연막을 일정 두께로 형성시킨 후, 이후에는 이차 절연막을 다른 증착법 즉, PECVD 혹은 스퍼터링법 혹은 그외의 다른 증착법으로 형성하여도 된다.On the other hand, in the formation of the insulating
상기 게이트 전극(50)으로는 ITO, IZO, ZnO:Al(Ga) 등과 같은 투명 산화물 전극을 사용할 수도 있고, Ti, Ag, Au, Al, Cr, Al/Cr/Al, Ni 등등 여러 종류의 저항이 낮은 금속을 하나 이상 사용할 수도 있지만, 이것으로 제한되는 것은 아니다.As the
ZnO 반도체막(30)과 절연막(40)을 원자층 증착법으로 형성하는 경우 박막과 계면상에 OH 작용기의 도입을 막기가 어려우며, 이는 소자특성의 열화를 야기시킬 수 있다. 따라서, ZnO 트랜지스터를 제조한 후에 반도체막과 절연막 사이의 계면 특성을 향상시키고 또한 반도체막 내의 캐리어양을 줄이기 위하여 200 내지 250℃에서 1 내지 6 시간 동안 후열처리를 함으로써 스윙(S.S), 오프-전류(off-current)를 줄이고 Von 을 0 에 오도록 조절할 수 있다. 이때 후열처리는 일반 오븐, 진공 오븐, 또는 핫플레이트(hot plate)를 사용하여 진행이 가능하고 오븐에서 진행 시 산소, 진공, 그리고 질소 분위기에서 실시할 수 있다.When the
상기 ZnO 반도체막의 형성의 일 실시예에 대해 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.An embodiment of forming the ZnO semiconductor film will be described in more detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 ZnO TFT의 제조방법에서 원자층 증착법을 이용하여 ZnO 박막을 성장하는 단계를 구체화시켜 나타낸 흐름도이다.FIG. 2 is a flowchart showing the steps of growing a ZnO thin film using an atomic layer deposition method in the method of manufacturing a ZnO TFT according to the present invention.
도 2를 참조하여 설명하면, 기판(10)을 특정 온도로 유지되는 원자층 증착 장비의 챔버 내로 배치시킨다(S10). 여기서, 기판(10)은 트랜지스터의 구조에 따라서, 소스·드레인 전극(20)이 형성된 것이거나, 게이트 전극 (50)과 절연막(40)이 형성된 것이거나 또는 게이트 전극(50),절연막(40), 소스·드레인 (20)이 이미 형성된 것일 수 있다.Referring to FIG. 2, the
이어서, 챔버 안으로 아연 전구체를 챔버 내에 주입하여 기판 상에 아연 전구체를 흡착시킨다(S20), 여기서, 아연 전구체로는 디에틸징크, 디메틸징크 또는 이들의 조합물이 사용될 수 있다. Subsequently, the zinc precursor is injected into the chamber to adsorb the zinc precursor onto the substrate (S20). Here, as the zinc precursor, diethyl zinc, dimethyl zinc, or a combination thereof may be used.
다음으로, 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 아연 전구체를 제거한다(S30). 즉, 이와 같은 공정에 의해, 아연 전구체 중 기판 표면에 흡착되지 않은 잔여 아연 전구체는 펌핑이나 주입된 기체로 퍼지(purge) 하면서 펌핑하여 모두 제거된다Next, nitrogen or an inert gas is injected into the chamber to remove the residual zinc precursor (S30). That is, by such a process, the remaining zinc precursor which is not adsorbed on the substrate surface among the zinc precursors is all removed by pumping or purging with the injected gas.
이어, 흡착된 아연 전구체와 반응하도록 상기 챔버 내에 산소 전구체를 주입하여 ZnO 반도체막을 형성한다(S40). 여기서, 산소 전구체로는 산소 플라즈마 또는 오존을 사용한다. 산소 전구체로서, 산소 플라즈마를 사용하는 경우 온도는 150 내지 250℃가 적당하나 오존을 사용하는 경우는 250 내지 350℃가 적절하다.Subsequently, an oxygen precursor is injected into the chamber to react with the adsorbed zinc precursor to form a ZnO semiconductor film (S40). Here, oxygen plasma or ozone is used as the oxygen precursor. As an oxygen precursor, when oxygen plasma is used, the temperature is suitably 150 to 250 ° C, but when ozone is used, 250 to 350 ° C is appropriate.
다음으로 상기 챔버 내에 질소 또는 비활성 기체를 주입하여 잔여 산소 전구체를 제거한다(S50). 즉, 반응 후에 생성된 부산물과 잔여 산소 전구체를 펌핑하거나 또는 주입된 기체로 퍼지시켜 펌핑하면서 제거된다.Next, nitrogen or an inert gas is injected into the chamber to remove residual oxygen precursor (S50). That is, by-products and residual oxygen precursors produced after the reaction are removed by pumping or by purging with injected gas.
원하는 ZnO 박막의 두께를 얻기 위해, 상술한 일련의 공정(S20 내지 S50)을 수회 반복한다(S60). In order to obtain a desired thickness of the ZnO thin film, the above-described series of steps (S20 to S50) are repeated several times (S60).
바람직한 ZnO 반도체막의 두께는 5 내지 40㎚이다. 이와 같이 원자층 증착법에 의해 형성된 상기 ZnO 반도체막은 상기 공정 S20 내지 S50의 한 사이클을 몇 번 실시하는가에 따라서 증착두께가 달라진다. 따라서, 상기와 같은 두께를 얻기 위해, S60의 단계는 대략적으로 25 내지 200회 반복될 수 있다. Preferable thickness of the ZnO semiconductor film is 5-40 nm. As described above, the thickness of the ZnO semiconductor film formed by the atomic layer deposition method varies depending on how many times one cycle of steps S20 to S50 is performed. Thus, in order to obtain such thickness, the step of S60 may be repeated approximately 25 to 200 times.
원자층 증착법에 의하여 ZnO 반도체막을 형성하는 경우 수 나노 이하의 얇은 두께에서도 그 조성과 두께가 균일한 우수한 박막을 얻을 수 있다. 그러나 반도체막의 두께가 5 nm 이하로 너무 얇을 경우 트랜지스터 특성이 안정적으로 나오지 않을 뿐만 아니라 대면적화시에 균일도 확보에도 어려움이 있다. 또한 ZnO의 두께를 40 nm 이상으로 증착시 반도체내의 캐리어의 증가로 인하여 이 또한 트랜지스터의 특성을 악화시킬 뿐 아니라 증착 시간의 증가로 양산공정으로 적절하지 못하다. 따라서, 바람직한 ZnO 반도체막의 두께는 5 내지 40㎚이고, 8nm 이상의 두께를 갖는 것이 더욱 바람직하다.When the ZnO semiconductor film is formed by the atomic layer deposition method, an excellent thin film having a uniform composition and thickness can be obtained even at a thin thickness of several nanometers or less. However, when the thickness of the semiconductor film is too thin (5 nm or less), not only the transistor characteristics are stably exhibited, but also there is a difficulty in securing uniformity when the large area is increased. In addition, due to the increase of carriers in the semiconductor when the thickness of ZnO is deposited to 40 nm or more, this also deteriorates the characteristics of the transistor and increases the deposition time, which is not suitable for mass production. Therefore, the preferred thickness of the ZnO semiconductor film is 5 to 40 nm, more preferably 8 nm or more.
산소 플라즈마를 사용하는 원자층 증착법 (플라즈마인핸스드 원자층 증착법)은 저온에서도 상대적으로 우수한 특성의 박막 증착이 가능하나 증착 온도가 150℃ 미만으로 너무 낮을 경우 박막 내에 잔류하는 탄소 등의 오염원으로 인하여 이동도가 낮을 뿐만 아니라 트랜지스터의 특성에서 전류량이 증가하기 시작하는 Von 전압이 양 (positive)의 값으로 많이 이동하므로 좋지 않다. 또한 증착 온도를 250℃보다 큰 온도에서 박막을 증착하는 경우에는 ZnO 반도체막의 전기 전도도가 너무 높아져서 우수한 특성의 트랜지스터를 확보하기 어렵다. 따라서, ZnO 반도체막의 증착온도는 150 내지 250℃가 바람직하다.The atomic layer deposition method using oxygen plasma (Plasma Enhanced Atomic Layer Deposition) is capable of depositing thin films with relatively good characteristics even at low temperatures, but when the deposition temperature is too low, below 150 ° C, they move due to the contaminants such as carbon remaining in the thin films. Not only is it low, but the Von voltage that starts to increase in the amount of current in the characteristics of the transistor is not good because it moves a lot to a positive value. In addition, when the thin film is deposited at a deposition temperature higher than 250 ° C., the electrical conductivity of the ZnO semiconductor film becomes so high that it is difficult to secure a transistor having excellent characteristics. Therefore, the deposition temperature of the ZnO semiconductor film is preferably 150 to 250 ° C.
한편, 원자층 증착법 중에서 챔버 내에서 플라즈마를 인가하여 산소 플라즈마를 발생시켜 박막을 증착하는 경우 인가하는 플라즈마의 파워에 의해서도 그 특성이 달라질 수 있으며, 보통 플라즈마의 파워가 높을수록 박막 내의 탄소 등의 함유량을 줄임으로써 더 우수한 특성의 트랜지스터를 확보할 수 있다. 따라서, ZnO 반도체막의 증착시, 플라즈마 파워를 인가하는 경우 플라즈마 파워 밀도가 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가하는 것이 바람직하다. 그러나 이것은 발명의 한 측면을 보여 주는 것으로서, 인가하는 플라즈마 파워는 각각의 장비 설계등에 의해서 조금씩 그 값이 변할 수 있음을 알아야 한다.On the other hand, in the atomic layer deposition method, when plasma is applied in a chamber to generate an oxygen plasma to deposit a thin film, the characteristics may also vary depending on the power of the applied plasma. Usually, the higher the plasma power, the higher the carbon content in the thin film. By reducing the transistor, a transistor having better characteristics can be obtained. Therefore, when the plasma power is applied during the deposition of the ZnO semiconductor film, it is preferable to apply the plasma power density so that the plasma power density is 1 W / cm 2 to 0.8 W / cm 2 . However, this shows one aspect of the invention, it should be noted that the plasma power to be applied may vary slightly depending on the design of each device.
실험예Experimental Example
150nm 두께의 ITO 코팅된 유리 기판 상에, 소스·드레인 전극을 노광공정을 이용하여 패터닝한 후, 소스·드레인 전극이 형성된 기판 상에 ZnO 반도체막을 디에틸징크를 아연 전구체로 그리고 130 W 플라즈마 파워를 인가하여 생성한 산소 플라즈마를 산소 전구체로 이용하여 원자층 증착법을 통해 200℃에서 21nm의 두께로 증착하였다. 이어서, ZnO 반도체막 상에 알루미늄 전구체로서 트리메틸알루미늄과 산소 전구체로서 물을 이용하여 200℃에서 원자층 증착법을 통해 9 nm 두께의 일차 절연막을 형성하고 한꺼번에 액티브 (반도체) 모양으로 패터닝한 후, 150℃에서 알루미나를 이용하여 이차 절연막을 180 nm의 두께로 형성하였다. 소스·드레인 노출을 위한 패터닝 공정후 이어서, 게이트 전극을 ITO을 이용하여 스터퍼링법으로150 nm의 두께로 증착 후 패터닝하여 트랜지스터를 제작하였다. 이어서, 제작된 트랜지스터를 오븐에서 200℃에서 2시간 열처리하였다.After patterning the source / drain electrodes on an 150 nm-thick ITO-coated glass substrate using an exposure process, a ZnO semiconductor film was used as a zinc precursor and 130 W plasma power on a ZnO semiconductor film on the substrate on which the source / drain electrodes were formed. The applied oxygen plasma was deposited to a thickness of 21 nm at 200 ° C. by atomic layer deposition using an oxygen precursor. Subsequently, a 9 nm thick primary insulating film was formed on the ZnO semiconductor film by using an atomic layer deposition method at 200 ° C. using trimethylaluminum as an aluminum precursor and water as an oxygen precursor, and then patterned into active (semiconductor) shapes at once, and then 150 ° C. Using alumina to form a secondary insulating film to a thickness of 180 nm. After the patterning process for source and drain exposure, the gate electrode was subsequently deposited and patterned to a thickness of 150 nm by a sputtering method using ITO to fabricate a transistor. Subsequently, the fabricated transistor was heat-treated at 200 ° C. for 2 hours in an oven.
ZnOZnO 반도체막의Semiconductor film 증착온도에At deposition temperature 따른 전기적 특성 Electrical characteristics
상기 제작된 트랜지스터에서, ZnO 반도체막의 증착온도에 따른 전기적 특성을 평가하여 그 결과를 도 3에 나타내었다. 이때 전기적 특성의 평가는 소스-드레인 전압을 각각 0.5 내지 15.5V의 범위 내에서 인가하여 트랜스퍼 특성을 측정하였고, 증착온도가 100℃인 경우(도 3a), 150℃인 경우(도 3b) 및 200℃인 경우(도 3c)로 나누어 비교하였다.In the transistor fabricated above, the electrical characteristics according to the deposition temperature of the ZnO semiconductor film were evaluated and the results are shown in FIG. 3. At this time, the evaluation of the electrical characteristics was applied to the source-drain voltage within the range of 0.5 to 15.5V respectively to measure the transfer characteristics, when the deposition temperature is 100 ℃ (Fig. 3a), 150 ℃ (Fig. 3b) and 200 In case of ℃ (Fig. 3c), the comparison was made.
도 3을 통해 알 수 있는 바와 같이, 증착 온도가 100℃인 경우, 150℃ 및 200℃에 비해, 박막 내에 잔류하는 탄소 등의 오염원으로 인하여 이동도가 낮을 뿐만 아니라 트랜지스터의 특성에서 전류량이 증가하기 시작하는 Von 전압이 양 (positive)의 값으로 많이 이동하므로 좋지 않음을 알 수 있다.As can be seen from Figure 3, when the deposition temperature is 100 ℃, compared to 150 ℃ and 200 ℃, not only the mobility is low due to the contamination source such as carbon remaining in the thin film, but also the current amount increases in the characteristics of the transistor It can be seen that the starting Von voltage is not good because it moves a lot to a positive value.
ZnOZnO 반도체막의Semiconductor film 형성시 During formation 플라즈마plasma 파워에 따른 전기적 특성 Electrical Characteristics According to Power
상기 제작된 트랜지스터에서, ZnO 반도체막의 형성시 산소 플라즈마를 발생 시키기 위해 인가되는 파워에 따른 소자의 전기적 특성을 평가하여 하기 표 1에 나타내었다.In the fabricated transistor, the electrical characteristics of the device according to the power applied to generate the oxygen plasma when forming the ZnO semiconductor film is evaluated in Table 1 below.
즉 상기 표 1과 같이 125mm의 기판을 장착한 반응기의 경우 증착시 130 W의 RF 파워를 인가할 때에 60 W를 가하는 경우보다 더 우수한 특성의 트랜지스터를 확보할 수 있었다. 즉, 플라즈마 파워 밀도를 1 W/cm2 내지는 0.8 W/cm2 을 갖도록 인가하는 경우가 0.4W/cm2 의 플라즈마를 인가하는 경우보다 더 우수한 특성의 소자를 확보할 수 있다. That is, in the case of a reactor equipped with a 125 mm substrate as shown in Table 1, a transistor having better characteristics than a case of applying 60 W when applying RF power of 130 W during deposition was secured. That is, a case of applying a plasma power density so as to have a 1 W / cm 2 naejineun 0.8 W / cm 2 can be secured to elements of more excellent properties than in the case of applying the plasma of 0.4W / cm 2.
절연막 형성시 산소전구체의 종류에 따른 전기적 특성Electrical Characteristics According to Oxygen Precursor during Insulation
상기 제작된 트랜지스터에서, ZnO 반도체막 상에 일차절연막의 형성시 산소전구체의 종류에 따른 전기적 특성을 평가하여 그 결과를 도 4에 나타내었다. 일차 절연막을 원자층 증착법으로 증착하되 산소 전구체로서 물을 이용하여 형성한 것(도 4a)과 산소 플라즈마를 이용하여 형성한 것(도 4b)의 전기적 특성을 비교하였다.In the transistor fabricated above, the electrical characteristics according to the type of oxygen precursor in the formation of the primary insulating film on the ZnO semiconductor film were evaluated and the results are shown in FIG. 4. The primary insulating film was deposited by atomic layer deposition, but the electrical characteristics of the one formed by using water as an oxygen precursor (FIG. 4A) and the one formed by using oxygen plasma (FIG. 4B) were compared.
상기 도 4을 통해 알 수 있는 바와 같이, 물을 이용하여 형성한 알루미나를 일차 절연막으로 형성한 경우 60 시간 동안 게이트, 소스 드레인 전압 바이어스를 가하여도 트랜스퍼 특성이 거의 변하지 않을 뿐만 아니라 전류양의 변화도 10% 미만을 보이는 등 아주 우수한 안정성을 보였다. 반면 플라즈마를 이용하여 형성한 알루미나를 일차 절연막으로 사용한 경우 트랜스퍼의 특성 변화를 심하게 야기함을 알 수 있다. As can be seen from FIG. 4, when the alumina formed by using water is formed as the primary insulating layer, the transfer characteristics are hardly changed even when the gate and source drain voltage biases are applied for 60 hours. Very good stability, showing less than 10%. On the other hand, when alumina formed using plasma is used as the primary insulating film, it can be seen that the characteristics of the transfer are severely caused.
결국, ZnO 반도체막 상에 절연막을 형성하는 과정에서 산소 전구체로서 산소 플라즈마를 사용하는 경우 반도체막에 결함을 야기시킬 수 있으며, 이는 소자의 다른 특성은 많이 유사하나 전기적 안정성에 큰 영향을 주기 때문에 산소 전구체로서 오존이나 물을 사용하여 결함 형성이 야기되지 않도록 일차 절연막을 형성하는 것이 바람직하다. As a result, when oxygen plasma is used as an oxygen precursor in the process of forming an insulating film on a ZnO semiconductor film, defects may occur in the semiconductor film, which is very similar to other properties of the device, but greatly affects electrical stability. It is preferable to form the primary insulating film so that defect formation is not caused by using ozone or water as a precursor.
후열처리Post heat treatment 전후의 전기적 특성 Electrical characteristics before and after
상기 제작된 트랜지스터에서, 후열처리 전후의 전기적 특성을 평가하였고, 그 결과를 도 5에 나타내었다. 열처리 전(도 5a)와 열처리 후(도 5b)의 전기적 특성을 비교하였다.In the fabricated transistor, the electrical properties before and after the post heat treatment were evaluated, and the results are shown in FIG. 5. The electrical properties were compared before (FIG. 5A) and after heat treatment (FIG. 5B).
도 5에 따르면, 열처리한 경우가 스윙(s.s)과 오프-전류가 감소함을 알 수 있다. According to FIG. 5, it can be seen that the swing (s.s) and the off-current are reduced in the case of heat treatment.
시간의 경과에 따른 전기적 특성 변화Changes in Electrical Characteristics Over Time
상기 제작된 트랜지스터에서, 시간의 경과에 따른 전기적 특성을 평가하였고, 그 결과를 도 6에 나타내었다. 즉, 게이트 전압과 소스-드레인 전압을 각각 인가하여 각 시간대 별로 트랜스퍼 특성을 측정하였다. 도 6을 통해 알 수 있는 바와 같이, 60 시간의 동안의 전기적 스트레스를 가한 이후에도 소자의 전기적 특성이 거의 변하지 않음을 알 수 있다. In the fabricated transistor, the electrical characteristics were evaluated over time, and the results are shown in FIG. 6. In other words, the gate characteristics and the source-drain voltages were respectively applied, and the transfer characteristics were measured at each time slot. As can be seen from FIG. 6, it can be seen that the electrical characteristics of the device are hardly changed even after applying the electrical stress for 60 hours.
이와 같이 제조된 ZnO 반도체막은 다양한 구조의 트랜지스터 어레이로 제조되어 투명 디스플레이, 휘어지는 디스플레이, RFID, 센서 등의 다양한 소자에 적용이 가능하다.The ZnO semiconductor film manufactured as described above is manufactured by transistor arrays having various structures, and thus may be applied to various devices such as transparent displays, curved displays, RFIDs, and sensors.
일 실시예로서, 본 발명에 따른 ZnO TFT가 적용된 AM-OLED의 구동 사진을 도 7에서 나타내고 있다.As an example, a driving photograph of an AM-OLED to which a ZnO TFT according to the present invention is applied is shown in FIG. 7.
결론적으로, 본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 상기 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.In conclusion, although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the spirit of the present invention.
도 1a은 본 발명의 일 실시예에 따른 ZnO TFT 구조를 나타낸 단면도이다.1A is a cross-sectional view illustrating a ZnO TFT structure according to an embodiment of the present invention.
도 1b는 본 발명의 다른 일 실시예에 따른 ZnO TFT 구조를 나타낸 단면도이다.1B is a cross-sectional view illustrating a ZnO TFT structure according to another embodiment of the present invention.
도 2는 본 발명에 따른 ZnO TFT의 제조방법에서, ZnO 반도체막을 형성하는 과정을 나타낸 흐름도이다.2 is a flowchart illustrating a process of forming a ZnO semiconductor film in the method of manufacturing a ZnO TFT according to the present invention.
도 3a 내지 도 3c은 본 발명의 일 실시예에 따른 ZnO TFT에서, ZnO 반도체막의 증착온도에 따른 전기적 특성을 나타낸 그래프이다.3A to 3C are graphs illustrating electrical characteristics of ZnO semiconductor films according to deposition temperatures in ZnO TFTs according to an embodiment of the present invention.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 절연막 형성시 산소전구체의 종류에 따른 전기적 특성을 나타낸 그래프이다.4A to 4B are graphs showing electrical characteristics according to the type of oxygen precursor when forming an insulating film in a ZnO TFT according to an embodiment of the present invention.
도 5a 내지 도 5b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 열처리 전후에 따른 전기적 특성을 나타낸 그래프이다.5A to 5B are graphs showing electrical characteristics before and after heat treatment in a ZnO TFT according to an embodiment of the present invention.
도 6a 내지 도 6b는 본 발명의 일 실시예에 따른 ZnO TFT에서, 시간의 경과에 따른 전기적 특성의 변화를 나타낸 그래프이다.6A to 6B are graphs illustrating changes in electrical characteristics over time in a ZnO TFT according to an embodiment of the present invention.
도 7은 본 발명에 의해 제조한 트랜지스터를 갖는 AM-OLED 패널의 구동 사진을 보여준다7 shows a driving photograph of an AM-OLED panel having a transistor manufactured by the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024208A KR100996644B1 (en) | 2008-03-17 | 2008-03-17 | Method for Fabrication of ZnO TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024208A KR100996644B1 (en) | 2008-03-17 | 2008-03-17 | Method for Fabrication of ZnO TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090099140A true KR20090099140A (en) | 2009-09-22 |
| KR100996644B1 KR100996644B1 (en) | 2010-11-25 |
Family
ID=41357799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080024208A KR100996644B1 (en) | 2008-03-17 | 2008-03-17 | Method for Fabrication of ZnO TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100996644B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8957583B2 (en) | 2011-03-21 | 2015-02-17 | Samsung Display Co., Ltd. | Method of fabricating organic light-emitting display and organic light-emitting display fabricated by the method |
| KR20180002579A (en) * | 2017-12-26 | 2018-01-08 | 한양대학교 산학협력단 | Transparent active layer, thin film transistor comprising the same, and method of fabricating of the thin film transistor |
| US10453942B2 (en) | 2015-10-08 | 2019-10-22 | Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) | Transparent active layer, thin film transistor comprising same, and method for manufacturing same |
| KR20220164161A (en) | 2021-06-04 | 2022-12-13 | 주성엔지니어링(주) | Method for depositing thin film |
-
2008
- 2008-03-17 KR KR1020080024208A patent/KR100996644B1/en active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8957583B2 (en) | 2011-03-21 | 2015-02-17 | Samsung Display Co., Ltd. | Method of fabricating organic light-emitting display and organic light-emitting display fabricated by the method |
| US10453942B2 (en) | 2015-10-08 | 2019-10-22 | Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) | Transparent active layer, thin film transistor comprising same, and method for manufacturing same |
| KR20180002579A (en) * | 2017-12-26 | 2018-01-08 | 한양대학교 산학협력단 | Transparent active layer, thin film transistor comprising the same, and method of fabricating of the thin film transistor |
| KR20220164161A (en) | 2021-06-04 | 2022-12-13 | 주성엔지니어링(주) | Method for depositing thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100996644B1 (en) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101345377B1 (en) | Method of maufacturing amorphous ZnO based Thin Film Transistor | |
| KR100877153B1 (en) | ZnO Semiconductor Film The Manufacturing Method for Electronic Device and The Thin Film Transistor Including The ZnO Semiconductor Film | |
| KR101670425B1 (en) | Capping layers for metal oxynitride tfts | |
| KR101468591B1 (en) | Oxide semiconductor and thin film transistor comprising the same | |
| JP4616359B2 (en) | Method for forming ZnO semiconductor film for electronic device and thin film transistor including the semiconductor film | |
| KR101659105B1 (en) | Stability enhancements in metal oxide semiconductor thin film transistors | |
| KR101980196B1 (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| US20100283049A1 (en) | Oxide semiconductor device including insulating layer and display apparatus using the same | |
| KR20080076747A (en) | Method of forming oxide semiconductor layer and method of manufacturing semiconductor device using the same | |
| KR101552975B1 (en) | Oxide semiconductor and thin film transistor comprising the same | |
| JP2009016844A (en) | Oxide semiconductor, and thin film transistor having the same and its manufacturing method | |
| KR20080052107A (en) | Filed-effect thin film transistor including a oxidized semiconductor | |
| WO2015119385A1 (en) | Thin-film transistor having active layer made of molybdenum disulfide, method for manufacturing same, and display device comprising same | |
| KR100996644B1 (en) | Method for Fabrication of ZnO TFT | |
| KR101876011B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR101417932B1 (en) | Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor | |
| KR100777109B1 (en) | Manufacture method of Thin Film Transistor Comprising ZnO Semiconductor | |
| KR20120054496A (en) | Transistor, method of manufacturing the same and electronic device comprising transistor | |
| JP5553868B2 (en) | Display device using oxide semiconductor and manufacturing method thereof | |
| KR101275801B1 (en) | Oxide semiconductor target | |
| KR20150128322A (en) | Method for manufacturing thin film transistor | |
| KR101519480B1 (en) | Oxide Semiconductor and Thin Film Transistor comprising the same | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR101139185B1 (en) | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same | |
| KR102571072B1 (en) | Thin Film Transistor and Preparation Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141027 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 10 |