KR20090086780A - ＧａＮ계 반도체 발광소자 - Google Patents

ＧａＮ계 반도체 발광소자 Download PDF

Info

Publication number
KR20090086780A
KR20090086780A KR1020080012244A KR20080012244A KR20090086780A KR 20090086780 A KR20090086780 A KR 20090086780A KR 1020080012244 A KR1020080012244 A KR 1020080012244A KR 20080012244 A KR20080012244 A KR 20080012244A KR 20090086780 A KR20090086780 A KR 20090086780A
Authority
KR
South Korea
Prior art keywords
layer
gan
light emitting
barrier
based semiconductor
Prior art date
Application number
KR1020080012244A
Other languages
English (en)
Other versions
KR100961109B1 (ko
Inventor
사공탄
손철수
백호선
윤석호
이정욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080012244A priority Critical patent/KR100961109B1/ko
Priority to US12/251,872 priority patent/US7825428B2/en
Publication of KR20090086780A publication Critical patent/KR20090086780A/ko
Application granted granted Critical
Publication of KR100961109B1 publication Critical patent/KR100961109B1/ko
Priority to US12/890,361 priority patent/US8378381B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

주입전류의 증가에 따른 내부양자효율의 감소를 억제하고, 격자 부정합으로 인하여 활성층에 발생하는 스트레인을 감소시켜 발광효율이 향상된 GaN계 반도체 발광소자가 제안된다. 본 발명에 따른 GaN계 반도체 발광소자는 기판, n형 GaN계 반도체층, 활성층, 및 p형 GaN계 반도체층이 순차 적층된 GaN계 반도체 발광소자이다. 여기서, 활성층은 제1장벽층, 제2장벽층, 우물층, 제3장벽층 및 격자부정합 완충층을 포함한다. 제1장벽층은 n형 GaN계 반도체층상에 형성되고 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하고, 제2장벽층은 제1장벽층 상에 형성되고, 제1장벽층의 에너지 밴드보다 높은 에너지 밴드를 갖고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하며, 우물층은 제2장벽층과 제2장벽층 상에 형성되고, InxGa1 -xN(0<x<1)을 포함하고, 제3장벽층은 우물층 상에 형성되고, InxGa1-xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하며, 격자부정합 완충층은 제3장벽층 상에 형성되어, AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1), AlxGa1 -xN(0<x<1), 및 GaN 중 어느 하나를 포함하고, 우물층의 격자상수보다 크고, p형 GaN계 반도체층의 격자상수보다 작은 격자상수를 갖는다.
양자효율, 격자상수, 스트레인, 완충층

Description

ＧａＮ계 반도체 발광소자{GaN-based semiconductor light emitting device}
본 발명은 GaN계 반도체 발광소자에 관한 것으로서, 보다 상세하게는, 주입전류의 증가에 따른 내부양자효율의 감소를 억제하고, 격자 부정합으로 인하여 활성층에 발생하는 스트레인을 감소시켜 발광효율이 향상된 GaN계 반도체 발광소자에 관한 것이다.
발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광다이오드(Light Emitting Diode, LED)와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유 닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화, 신뢰성화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
질화갈륨계 GaN계 반도체 발광 소자 제조에 있어서, 원하는 발광 스팩트럼을 얻고, 발광 효율을 높이기 위해서는 적어도 두 가지 종류 이상의 질화물 박막이 적층된 다층 질화물계 반도체 박막을 적층하는 것이 바람직하다.
질화갈륨계 GaN계 반도체 발광 소자의 활성층에 사용되는 물질로는 InGaN계인 삼원계 박막 구조를 이용한다. InGaN 박막의 밴드갭에서 방출되는 빛은 파장은 가시광선 영역에서, 근자외선 또는 근적외선 영역까지 해당되는 것으로 알려져 있다. InGaN계 박막에 있어 발광 파장을 길게 하기 위해서는 박막 내 In의 조성비를 높이는 방법이 있다. 그러나, InGaN 박막은 In조성비가 높아질수록 막질의 특성이 현저하게 저하되고 결정성을 유지할 수 있는 두께가 감소한다는 문제점이 있었다.
이러한 현상은 InGaN계인 삼원계 물질의 상 분리 현상에 의해 기인하는 것으로 알려져 있다. In의 조성비가 높을수록 InGaN 박막 내에는 다양한 특성이 존재한다. In 함량의 증가로 인한 상 분리가 완료되기 전 2차원 박막 내에 부분적으로 In 조성비가 다른 부분이 발생하게 되는데, 이를 In 편재화(localization)라고 한다. 상 분리 현상은 박막에 가해지는 분위기 온도나 다층 박막 상에서 야기되는 격자 부정합에 의한 스트레인(strain)에 의해 촉진될 수 있다.
이외에도, InGaN계 박막에 있어 발광 파장을 길게 하기 위하여 In의 조성비를 높이는 대신 두께를 두껍게 하는 방법이 있다. 그러나, InGaN계 박막은 그 두께가 두꺼워질수록 막특성이 악화된다. 따라서, InGaN계 박막은 통상 얇게 형성하고, 그에 따라 양자우물(Quantum Well, QW) 내 상태밀도(Density Of State, DOS)가 줄어드는 문제가 발생하였다. 이로 인해 발광 스펙트럼의 파장이 길어질수록, 주입 전류에 증가에 따른 내부양자효율(Internal Quantum Efficiency, IQE)이 급격히 저하된다.
종래에는 GaN계 반도체 발광소자가 이중 이종접합(Double hetero, DH) 구조를 갖도록 형성하였다. 즉, n형 또는 p형 반도체층과 InGaN 우물층 사이에, 에너지 밴드가 반도체층보다는 작고, InGaN층보다는 큰 층을 형성하여 전하공급층으로 사용하여 DOS를 증가시키고자 하였다. 그러나, 이러한 방법을 사용하여 우물층 내로 유입되는 전하량을 상승시킬 수 있지만, 박막 내에 응력(stress)이 축적되어 연속적으로 적층되는 박막의 결정성을 저하시키는 문제점이 발생하였다. 특히, 우물층이 다수개 포함되는 GaN계 반도체 발광소자에서는 응력이 지속적으로 상승하게 되어 DOS 증가에도 불구하고 오히려 발광 효율이 저하되었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 주입전류의 증가에 따른 내부양자효율의 감소를 억제하고, 격자 부정합으로 인하여 활성층에 발생하는 스트레인을 감소시켜 발광효율이 향상된 GaN계 반도체 발광소자를 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 GaN계 반도체 발광소자는 기판, n형 GaN계 반도체층, 활성층, 및 p형 GaN계 반도체층이 순차 적층된 GaN계 반도체 발광소자로서, 활성층은, n형 GaN계 반도체층상에 형성되고 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제1장벽층; 제1장벽층 상에 형성되고, 제1장벽층의 에너지 밴드보다 높은 에너지 밴드를 갖고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제2장벽층; 제2장벽층 상에 형성되고, InxGa1 -xN(0<x<1)을 포함하는 우물층; 우물층 상에 형성되고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제3장벽층; 및 제3장벽층 상에 형성되어, AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1), AlxGa1 -xN(0<x<1), 및 GaN 중 어느 하나를 포함하고, 우물층의 격자상수보다 크고, p형 GaN계 반도체층의 격자상수보다 작은 격자상수를 갖는 격자부정합 완충층;을 포함한다.
x는 격자부정합 완충층 내에서 변할 수 있는데, x는 격자부정합 완충층과 제3장벽층의 계면으로부터 p형 GaN 계 반도체층의 계면까지 증가하거나, 감소할 수 있다.
GaN계 반도체 발광소자는 제1장벽층, 제2장벽층, 우물층, 제3장벽층 및 격자부정합 완충층을 포함하는 활성층을 적어도 하나 이상 포함할 수 있다.
GaN계 반도체 발광소자에 형성되는 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)은 도프(dope) 또는 언도프(undope)될 수 있는데, 예를 들면, Si가 도프(dope)될 수 있다.
활성층은, 제3장벽층 및 격자부정합 완충층 사이에 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제4장벽층을 더 포함할 수 있다.
본 발명에 따른 GaN계 반도체 발광소자는 활성층내에 4성분계 AlInGaN층을 포함하여 계에 존재하는 전자의 상태밀도를 높여 우물층내로 도입되는 전하량을 상 승시킬 수 있고, 격자 부정합으로 인하여 활성층에 발생하는 스트레인을 감소시킬 수 있어서, 신뢰성있는 GaN계 반도체 발광소자를 구현할 수 있는 효과가 있다.
따라서, 이러한 스트레인에 의해 촉진되는 In 편재화 현상의 심화 및 상분리 현상으로 인한 발광효율 저하를 억제하고, 원하는 발광 스펙트럼의 피크 파장이 주입 전류에 따라 현저한 변화가 없는 발광효율이 우수한 GaN계 반도체 발광소자를 구현할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 명세서에 첨부된 도면의 구성요소들은 설명의 편의를 위하여 확대 또는 축소되어 도시되어 있을 수 있음이 고려되어야 한다.
도 1은 본 발명의 일실시예에 따른 GaN계 반도체 발광소자의 단면도이고, 도 2는 도 1의 GaN계 반도체 발광소자의 활성층 부분의 확대도이다. 이하, 도 1 및 2를 참조하여 설명한다. 본 발명의 일실시예에 따른 GaN계 반도체 발광소자(100)는 기판(110), n형 GaN계 반도체층(120), 활성층(130), 및 p형 GaN계 반도체층(140)이 순차 적층된 GaN계 반도체 발광소자이고, 활성층(130)은 제1장벽층(131), 제2장벽층(132), 우물층(133), 제3장벽층(134) 및 격자부정합 완충층(135)을 포함한다.
활성층(130)은, n형 GaN계 반도체층(120)상에 형성되고 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제1장벽층(131); 제1장벽층(131) 상에 형성되고, 제1장벽층(131)의 에너지 밴드보다 높은 에너지 밴드를 갖고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제2장벽층(132); 제2장벽층(132) 상에 형성되고, InxGa1-xN(0<x<1)을 포함하는 우물층(133); 우물층(133) 상에 형성되고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제3장벽층(134); 및 제3장벽층(134) 상에 형성되어, AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1), AlxGa1 -xN(0<x<1), 및 GaN 중 어느 하나를 포함하고, 우물층(133)의 격자상수보다 크고, p형 GaN계 반도체층(140)의 격자상수보다 작은 격자상수를 갖는 격자부정합 완충층(135);을 포함한다.
기판(110)은 GaN계 반도체 발광소자(100)의 성장 또는 지지를 위한 기판이다. 기판(110)은 사파이어 기판과 같은 부도전성 성장기판이거나, 금속 또는 반도체 기판과 같은 도전성 지지기판일 수 있다.
n형 GaN계 반도체층(120) 및 p형 GaN계 반도체층(140)은 GaN계 화합물 반도체를 포함하고, n형 GaN계 반도체층(120)의 불순물로는 예를 들어, Si, Ge, 및 Sn 중 어느 하나를 선택하여 사용할 수 있다. 한편, p형 GaN계 반도체층(140)의 불순물로는, Mg, Zn, 및 Be 중 어느 하나를 선택하여 사용할 수 있다.
도 2를 참조하면, 활성층(130)은 발광을 활성화시키는 층으로서, 우물층(133)과 3개의 장벽층, 즉 제1장벽층(131), 제2장벽층(132), 및 제3장벽층(134)을 포함한다. 그리고, p형 GaN계 반도체층(140)와의 사이에 격자부정합 완충층(135)을 포함한다.
먼저, 광이 생성되는 우물층(133)은 InxGa1 -xN(0<x<1)을 포함한다. 우물층(133)의 에너지 밴드갭은 n형 GaN계 반도체층(120) 및 p형 GaN계 반도체층(140)의 에너지 밴드갭보다 작아 발광을 활성화시킨다. 이때, 우물층(133) 즉, 활성층(130)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, GaN계 반도체 발광소자(100)는 우물층(133)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.
n형 GaN계 반도체층(120) 및 우물층(133) 사이에는 제1장벽층(131)이 형성된 다. 제1장벽층(131)은 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함한다. 제1장벽층(131)은 AlInGaN의 사성분계 GaN계 반도체를 포함하고 있으므로 n형 GaN계 반도체층(120)보다는 에너지 밴드갭이 작고, InGaN의 삼성분계 GaN계 반도체를 포함하는 우물층(133)보다는 에너지 밴드갭이 크다. 도 3는 도 1의 GaN계 반도체 발광소자의 에너지 밴드 다이어그램이다. 이하 도 1내지 3을 참조하여 설명한다.
도 3을 참조하면, 제1장벽층(131)은 전자를 우물층(133)에 공급할 수 있는 에너지 밴드갭을 갖는다. 따라서, 우물층(133)은 제1장벽층(131)으로부터 전자를 공급받기 때문에 전체 계의 DOS는 증가하게 된다. 또한, 제1장벽층(131)은 AlInGaN의 사성분계 GaN계 반도체를 포함하고 있으므로, 비교적 박막특성이 우수하면서 GaN인 n형 GaN계 반도체층(120)과 InGaN계인 InGaN계 우물층(133) 사이에 위치하여 격자상수의 불일치로 인한 부정합을 감소시킬 수 있다.
제2장벽층(132) 및 제3장벽층(134)은 우물층(133)으로부터 전자가 외부로 이탈하는 것을 억제한다. 제2장벽층(132) 및 제3장벽층(134)은 각각 InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 것이 바람직한데, 이는 우물층(133)과 제1장벽층(131)과의 격자부정합 및 우물층(133) 및 p형 GaN계 반도체층(140)의 격자부정합을 감소시키기 위한 구성이다.
제2장벽층(132) 및 제3장벽층(134)은 그 두께가 우물층(133)으로부터 전자가 외부로 이탈할 수 없을 두께인 것이 바람직하다. 또한, 제2장벽층(132)은 제1장벽층(131)으로부터 우물층(133)으로 전자가 이동하여야 하므로, 제1장벽층(131)에서 우물층(133)으로 전자가 터널링할 수 있는 두께, 예를 들면, 1.5nm와 같이 전자의 터널링이 가능한 두께를 갖는 것이 바람직하다.
활성층(130)은 제1장벽층(131) 및 우물층(133), 그리고, 제2장벽층(132) 및 제3장벽층(134) 등의 복수의 층이 적층되어 있으므로 각각의 격자상수는 일치하지 않는다. 따라서, 활성층(130) 전체에는 n형 및 p형 반도체층들(120, 140)과 우물층(133)과의 격자부정합으로 인한 응력이나, DOS 증가를 위한 제1장벽층(131)의 적층으로 인한 스트레인이 누적된다. 이의 해소를 위하여, 제3장벽층(134) 상에 격자부정합 완충층(135)을 형성한다.
격자부정합 완충층(135)은 격자부정합으로 인한 스트레인을 해소하기 위한 것이므로 우물층(133)의 격자상수보다 크고, p형 GaN계 반도체층(140)의 격자상수보다 작은 격자상수를 갖는 층으로서, 격자상수를 만족하는 한, AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1), AlxGa1 -xN(0<x<1), 및 GaN 중 어느 하나로 구성될 수 있다.
격자부정합 완충층(135)은 우물층(133) 및 p형 GaN계 반도체층(140)의 구성에 따라 각 성분비를 조절하여 격자상수의 부정합을 감소시킨다. 예를 들어, 격자부정합 완충층(135) 중 In의 조성비는 고정시키고, Al의 조성비를 조절하여 격자상수를 변화시킬 수 있다. 이 경우, 스트레인 변화는 최소화하면서 전자의 이동은 원활히 할 수 있다.
격자부정합 완충층(135)은, 4성분계의 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 것이 바람직한데, 4성분계의 AlInGaN은 격자부정합 완충층(135) 자체의 결정성 저하를 억제한다. 따라서, 보다 넓은 파장대의 우물층(133)에 대하여 격자상수의 부정합을 완충할 수 있다.
격자부정합 완충층(135)의 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)은 도프(dope) 또는 언도프(undope)될 수 있다. 도프된 경우, Si가 도프될 수 있다.
도 1에는 GaN계 반도체 발광소자(100)에 전압을 인가하기 위한 전극이 도시되어 있지 않으나 GaN계 반도체 발광소자(100)는 n형 전극 및 p형 전극을 구비할 수 있다. 전극은 금속으로 구성될 수 있으며, 예를 들면, n형 전극으로는 Ti를, p형 전극으로는 Pd 또는 Au를 사용할 수 있다.
도 4a 및 도 4b는 본 발명의 다른 실시예들에 따른 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다. 도 4에서는 본 발명의 다른 실시예에 따른 활성층(230)의 다양한 형태를 나타내고 있다.
도 4a 및 도 4b에서 n형 GaN계 반도체층(220), 활성층(230) 및 p형 GaN계 반도체층(240)의 에너지 밴드가 나타나 있다. 활성층(230)은 제1장벽층(231), 제2장벽층(232), 우물층(233), 제3장벽층(234) 및 격자부정합 완충층(235)으로 구성된 것으로 도시되었다. 여기서, n형 GaN계 반도체층(220), 활성층(230) 및 p형 GaN계 반도체층(240)은 격자부정합 완충층(235)을 제외하고는 도 1내지 3에서 설명한 것과 동일하므로 생략하기로 한다.
격자부정합 완충층(235)이 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1) 및 AlxGa1 -xN(0<x<1) 중 어느 하나를 포함하는 경우, x는 격자부정합 완충층(235) 내에서 고정값을 갖지 않고 변할 수 있다. x는 격자부정합 완충층(235)과 제3장벽층(234)의 계면으로부터 p형 GaN계 반도체층(240)의 계면까지 증가하거나, 또는 감소할 수 있다.
즉 격자부정합 완충층(235)에서 Al의 조성비인 x는 격자부정합 완충층 내에서 변할 수 있는데, x는 점점 증가하거나 감소하도록 조절될 수 있는 것이다. 도 4a에서 격자부정합 완충층(235)은 제3장벽층(234)의 에너지 밴드와 동일한 높이에서 시작하여 p형 GaN계 반도체층(240)으로 향할수록 낮아지고 있다. 한편, 도 4b에서는 격자부정합 완충층(235)의 에너지 밴드는 제3장벽층(234)을 기준으로 하여 p형 GaN계 반도체층(240)으로 향할수록 초기값보다 낮아지고 있다. 이렇게, 격자부정합 완충층(235)에서 소정성분의 조성비를 조절하여 변화시키는 경우, 보다 효율적으로 활성층(230)내의 격자부정합으로 인한 스트레인을 감소시킬 수 있다.
도 5는 본 발명의 다른 측면에 따른 GaN계 반도체 발광소자의 단면도이고, 도 6은 도 5의 GaN계 반도체 발광소자의 활성층 부분의 확대도이다. 본 발명의 다른 측면에 따르면, GaN계 반도체 발광소자(300)는 제1장벽층, 제2장벽층, 우물층, 제3장벽층, 및 격자부정합 완충층을 포함하는 활성층을 적어도 하나 이상 포함한다. 본 실시예에서는 활성층이 3개인 GaN계 반도체 발광소자(300)를 예를 들어 도시하고 설명하기로 한다. 각 활성층에서의 제1장벽층, 제2장벽층, 우물층, 제3장벽층, 및 격자부정합 완충층은 도 1 내지 도 4를 참조하여 설명한 바와 동일하므로 그 상세한 설명은 생략한다.
GaN계 반도체 발광소자(300)는 제1장벽층(331-a, 332-a, 333-a), 제2장벽층(331-b, 332-b, 333-b), 우물층(331-c, 332-c, 333-c), 제3장벽층(331-d, 332-d, 333-d) 및 격자부정합 완충층(331-e, 332-e, 333-e)을 포함하는 3개의 활성층(331, 332, 333)을 포함한다.
도 7a는 도 5의 GaN계 반도체 발광소자의 에너지 밴드 다이어그램이고, 도 7b 및 도 7c는 다른 실시예들에 따른 3개의 활성층을 갖는 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다.
3개의 활성층(331, 332, 333)은 각각 제1장벽층(331-a, 332-a, 333-a) 및 격자부정합 완충층(331-e, 332-e, 333-e)을 포함한다. 그에 따라, 제1장벽층으로 인한 DOS 증가와 함께, 스트레인 감소 효과와 활성층 사이마다 위치하는 격자부정합 완충층을 구비하여 복수개의 활성층의 적층으로 인하여 누적되는 격자부정합으로 인한 스트레인을 보다 효과적으로 억제할 수 있다.
도 7a에서는 격자부정합 완충층(331-e, 332-e, 333-e)의 조성비가 층전체에 걸쳐 동일하고, 도 7b 및 도 7c에서는 각각 격자부정합 완충층(331-e, 332-e, 333-e)의 조성비가 제3장벽층(331-d, 332-d, 333-d)과의 계면으로부터 증가하거나 감소한다. 격자부정합 완충층(331-e, 332-e, 333-e)의 조성비를 변화시켜, 보다 효율적으로 격자부정합으로 인한 스트레인을 억제하고 감소시킬 수 있다.
도 8a 내지 도 8d는 본 발명의 다른 측면에 따른 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다. 본 발명의 다른 측면에 따른 GaN계 반도체 발광소자(400)는 기판(생략), n형 GaN계 반도체층(420), 활성층(431, 432, 433) 및 p형 GaN계 반도체층(440)을 포함한다. 활성층(430)은, 복수의 층(431, 432, 433)을 포함하는데, 각각 제1장벽층(431-a, 432-a, 433-a), 제2장벽층(431-b, 432-b, 433-b), 우물층(431-c, 432-c, 433-c), 제3장벽층(434-d, 432-d, 433-d), 및 격자부정합 완충층(431-f, 432-f, 433-f)을 포함하고, 제3장벽층(434-d, 432-d, 433-d) 및 격자부정합 완충층(431-f, 432-f, 433-f)사이에 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제4장벽층(431-e, 432-e, 433-e)을 더 포함할 수 있다.
본 실시예에서, 활성층(431, 432, 433)은 제3장벽층(434-d, 432-d, 433-d) 및 격자부정합 완충층(431-f, 432-f, 433-f) 사이에 제4장벽층(431-e, 432-e, 433-e)을 더 포함한다. 제4장벽층(431-e, 432-e, 433-e)을 더 포함하여 제1장벽층(431-a, 432-a, 433-a)과 유사한 기능을 하도록 조성비를 조절하여, 우물층(431-c, 432-c, 433-c)에 전하를 공급하여 DOS를 증가시키거나 격자 부정합에 따른 스트레인을 더 감소시킬 수 있다.
각 격자부정합 완충층(431-f, 432-f, 433-f)은 각 층내에서 동일한 조성비로 구성될 수 있으나(도 8a 참조), 이외에도 보다 효과적으로 격자부정합을 완충하기 위하여 도 8b에서와 같이 제4장벽층(431-e, 432-e, 433-e)과의 계면과 다음 활성층과의 계면에서부터 소정영역에서 각각 증가 및 감소하고 나머지 영역에서 조성비를 유지할 수 있다. 또는 도 8c 및 도 8d에서는 격자부정합 완충층(431-f, 432-f, 433-f)의 조성비가 완충층 전체에 걸쳐 제4장벽층(431-e, 432-e, 433-e)과의 계면으로부터 각각 증가시키거나 감소시켜 격자부정합으로 인한 스트레인을 억제하고 감소시킬 수 있다.
도 9는 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 광출력을 도시한 그래프이고, 도 10은 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 상대적 내부양자효율을 도시한 그래프이며, 도 11은 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 피크파장을 도시한 그래프이다. 여기서, 비교예 1은 활성층에 복수의 GaN 장벽층 및 복수의 InGaN 우물층을 갖는 GaN계 반도체 발광소자이고, 비교예 2는 활성층에 4성분계 AlInGaN을 포함하는 복수의 장벽층과 GaN 또는 InGaN을 포함하여 AlInGaN을 포함하는 복수의 장벽층과 우물층을 분리하는 복수의 장벽층을 포함하는 GaN계 반도체 발광소자에 대하여 측정하였고, 실시예1은 도 5에 도시된 GaN계 반도체 발광소자에 대하여 측정하였다.
도 9 및 도 10에서, 본 발명에 따른 GaN계 반도체 발광소자인 실시예 1과 종래의 GaN계 반도체 발광소자들인 비교예 1 및 2에 대하여 EL 특성을 비교하고 도시하였다. 도 9 및 도 10에서, 실시예 1은 비교예 1보다 주입 전류가 증가함에 따라서 보다 향상된 내부양자효율 특성을 나타내고 있으며, 비교예 2에서는 저전력에서 훨씬 낮은 광전이 특성을 나타냄을 확인할 수 있었다.
　
도 11에서는 비교예 1 및 실시예 1의 주입 전류에 따른 발광 스팩트럼의 피크의 변화를 관찰하였다. 여기서, 우물층의 두께는 4nm이다. 비교적 두꺼운 우물층의 경우, 실시예 1은 비교예 1에 비하여 훨씬 적은 피크 이동을 나타내어 보다 우수한 특성을 나타냄을 확인할 수 있었다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 본 발명의 일실시예에 따른 GaN계 반도체 발광소자의 단면도이다.
도 2는 도 1의 GaN계 반도체 발광소자의 활성층 부분의 확대도이다.
도 3는 도 1의 GaN계 반도체 발광소자의 에너지 밴드 다이어그램이다.
도 4a 및 도 4b는 본 발명의 다른 실시예들에 따른 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다.
도 5는 본 발명의 다른 측면에 따른 GaN계 반도체 발광소자의 단면도이다.
도 6은 도 5의 GaN계 반도체 발광소자의 활성층 부분의 확대도이다.
도 7a 내지 도 7c는 도 5의 GaN계 반도체 발광소자 및 다른 실시예들에 따른 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다.
도 8a 내지 도 8d는 본 발명의 다른 측면에 따른 GaN계 반도체 발광소자의 에너지 밴드 다이어그램들이다.
도 9는 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 광출력을 도시한 그래프이다.
도 10은 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 상대적 내부양자효율을 도시한 그래프이다.
도 11은 종래기술에 따른 비교예 및 본 발명에 따른 실시예의 GaN계 반도체 발광소자들의 입력전류에 대한 피크파장을 도시한 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 GaN계 반도체 발광소자 110 기판
120 n형 GaN계 반도체층 130 활성층
131 제1장벽층 132 제2장벽층
133 우물층 134 제3장벽층
135 격자부정합 완충층 150 p형 GaN계 반도체층

Claims (8)

  1. 기판, n형 GaN계 반도체층, 활성층, 및 p형 GaN계 반도체층이 순차 적층된 GaN계 반도체 발광소자로서,
    상기 활성층은,
    상기 n형 GaN계 반도체층상에 형성되고 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제1장벽층;
    상기 제1장벽층 상에 형성되고, 상기 제1장벽층의 에너지 밴드보다 높은 에너지 밴드를 갖고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제2장벽층;
    상기 제2장벽층 상에 형성되고, InxGa1 -xN(0<x<1)을 포함하는 우물층;
    상기 우물층 상에 형성되고, InxGa1 -xN(0<x<0.2), 및 GaN 중 어느 하나를 포함하는 제3장벽층; 및
    상기 제3장벽층 상에 형성되어, AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1), AlxGa1-xN(0<x<1), 및 GaN 중 어느 하나를 포함하고, 상기 우물층의 격자상수보다 크고, 상기 p형 GaN계 반도체층의 격자상수보다 작은 격자상수를 갖는 격자부정합 완충층;을 포함하는 GaN계 반도체 발광소자.
  2. 제1항에 있어서,
    상기 x는 상기 격자부정합 완충층 내에서 변하는 것을 특징으로 하는 GaN계 반도체 발광소자.
  3. 제1항에 있어서,
    상기 x는 상기 격자부정합 완충층과 제3장벽층의 계면으로부터 상기 p형 GaN 계 반도체층의 계면까지 증가하는 것을 특징으로 하는 GaN계 반도체 발광소자.
  4. 제1항에 있어서,
    상기 x는 상기 격자부정합 완충층과 제3장벽층의 계면으로부터 상기 p형 GaN 계 반도체층의 계면까지 감소하는 것을 특징으로 하는 GaN계 반도체 발광소자.
  5. 제1항에 있어서,
    상기 활성층을 적어도 하나 더 포함하는 것을 특징으로 하는 GaN계 반도체 발광소자.
  6. 제1항에 있어서,
    상기 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)은 도프(dope) 또는 언도프(undope)된 것을 특징으로 하는 GaN계 반도체 발광소자.
  7. 제6항에 있어서,
    상기 도프된 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)은 Si가 도프(dope)된 것을 특징으로 하는 GaN계 반도체 발광소자.
  8. 제1항에 있어서,
    상기 활성층은,
    상기 제3장벽층 및 상기 격자부정합 완충층 사이에 AlxInyGa1 -x-yN(0<x<1, 0<y<1, 0<x+y<1)을 포함하는 제4장벽층을 더 포함하는 것을 특징으로 하는 GaN계 반도체 발광소자.
KR1020080012244A 2008-02-11 2008-02-11 ＧａＮ계 반도체 발광소자 KR100961109B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080012244A KR100961109B1 (ko) 2008-02-11 2008-02-11 ＧａＮ계 반도체 발광소자
US12/251,872 US7825428B2 (en) 2008-02-11 2008-10-15 GaN-based semiconductor light emitting device
US12/890,361 US8378381B2 (en) 2008-02-11 2010-09-24 GaN-based semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012244A KR100961109B1 (ko) 2008-02-11 2008-02-11 ＧａＮ계 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20090086780A true KR20090086780A (ko) 2009-08-14
KR100961109B1 KR100961109B1 (ko) 2010-06-07

Family

ID=40938144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012244A KR100961109B1 (ko) 2008-02-11 2008-02-11 ＧａＮ계 반도체 발광소자

Country Status (2)

Country Link
US (2) US7825428B2 (ko)
KR (1) KR100961109B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130134305A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 발광소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100961109B1 (ko) * 2008-02-11 2010-06-07 삼성엘이디 주식회사 ＧａＮ계 반도체 발광소자
KR101990095B1 (ko) 2011-07-11 2019-06-18 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101916020B1 (ko) * 2011-07-11 2018-11-07 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102544281A (zh) * 2012-01-20 2012-07-04 厦门市三安光电科技有限公司 具有多层势垒结构的氮化镓基发光二极管
CN104538518B (zh) * 2015-01-12 2017-07-14 厦门市三安光电科技有限公司 氮化物发光二极管
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
CN105405947B (zh) * 2015-12-14 2017-12-15 华灿光电股份有限公司 新型发光二极管外延片及其制备方法
CN109616559A (zh) * 2018-12-04 2019-04-12 深圳市洲明科技股份有限公司 一种AlGaN基紫外LED外延片结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
CN1195895A (zh) * 1997-04-10 1998-10-14 李炳辉 半导体量子振荡器件
JP4032636B2 (ja) * 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
ATE387736T1 (de) * 2001-11-05 2008-03-15 Nichia Corp Halbleiterelement
US6995389B2 (en) * 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
JP4110222B2 (ja) * 2003-08-20 2008-07-02 住友電気工業株式会社 発光ダイオード
JP2005203520A (ja) * 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光素子
JP4664725B2 (ja) * 2005-04-20 2011-04-06 日本オプネクスト株式会社 半導体レーザ素子
US8178888B2 (en) * 2008-02-01 2012-05-15 Cree, Inc. Semiconductor light emitting devices with high color rendering
KR100961109B1 (ko) * 2008-02-11 2010-06-07 삼성엘이디 주식회사 ＧａＮ계 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130134305A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR100961109B1 (ko) 2010-06-07
US8378381B2 (en) 2013-02-19
US20110012145A1 (en) 2011-01-20
US20090200565A1 (en) 2009-08-13
US7825428B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
KR100961109B1 (ko) ＧａＮ계 반도체 발광소자
US8350250B2 (en) Nitride-based light emitting device
US7084420B2 (en) Nitride based semiconductor device
JP5242039B2 (ja) 窒化物半導体発光素子
US8581232B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR100882112B1 (ko) 반도체 발광소자 및 그의 제조방법
KR100604406B1 (ko) 질화물 반도체 소자
KR101389348B1 (ko) 질화갈륨계 반도체 발광소자
KR101497082B1 (ko) 전자 저장 및 퍼짐층을 이용한 질화물 반도체 발광소자
US8030667B2 (en) Nitride semiconductor light emitting diode
KR20040047132A (ko) 다중 양자우물 구조를 갖는 질화물 반도체 소자
US8735919B2 (en) Group III-nitride based semiconductor LED
KR20110084683A (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20140094807A (ko) 발광소자
KR20100027407A (ko) 질화물 반도체 발광소자
KR100661606B1 (ko) 질화물 반도체 소자
KR20110081033A (ko) 스페이서층을 가지는 발광 다이오드
KR100982981B1 (ko) ＧａＮ계 반도체 발광소자
KR100935379B1 (ko) 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드
KR20100085008A (ko) ＧａＮ계 반도체 발광소자
KR20150024961A (ko) 휘도가 우수한 고온 동작 청색 발광다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee