KR20090079329A - 빌드업 고집적 회로기판의 제조방법 - Google Patents

빌드업 고집적 회로기판의 제조방법 Download PDF

Info

Publication number
KR20090079329A
KR20090079329A KR1020080005217A KR20080005217A KR20090079329A KR 20090079329 A KR20090079329 A KR 20090079329A KR 1020080005217 A KR1020080005217 A KR 1020080005217A KR 20080005217 A KR20080005217 A KR 20080005217A KR 20090079329 A KR20090079329 A KR 20090079329A
Authority
KR
South Korea
Prior art keywords
copper plating
plating
copper
via hole
circuit pattern
Prior art date
Application number
KR1020080005217A
Other languages
English (en)
Other versions
KR100911204B1 (ko
Inventor
김정철
박정기
임철홍
Original Assignee
주식회사 코리아써키트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아써키트 filed Critical 주식회사 코리아써키트
Priority to KR1020080005217A priority Critical patent/KR100911204B1/ko
Publication of KR20090079329A publication Critical patent/KR20090079329A/ko
Application granted granted Critical
Publication of KR100911204B1 publication Critical patent/KR100911204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Abstract

본 발명에 따르면, 알루미늄(Al) 포일의 양면에 징케이트(Zn)로 표면을 전처리하는 전처리단계; 징케이트의 양면에 전해 스트라이크(strike) 동도금을 하는 기초도금단계; 스트라이크 동도금 면의 일면에 동도금 레지스트 도포, 노광, 현상 및 패턴도금을 통해 회로패턴을 형성하여 코어를 제작하는 코어제작단계; 상기 동도금 레지스트를 박리하고, 코어의 회로패턴 부위를 제외한 스트라이크 동도금을 제거하는 기초도금제거단계; 미리 형성된 빌드업 내층을 사이에 두고 코어 한 쌍이 회로패턴이 내부로 향하도록 절연접착층에 의해 기판을 적층하는 적층단계; 기판의 알루미늄 포일 및 징케이트를 각각 제거하는 에칭단계; 빌드업 내층과 회로패턴 사이의 필요부위에 레이저 드릴링으로 비아홀을 형성시키는 비아홀형성단계; 기판의 양면에 동도금 레지스트를 도포하고, 노광 및 현상한 뒤 비아홀 부위만 오픈하는 레지스트도포단계; 비아홀에 동도금하는 동도금단계; 및 동도금 레지스트를 박리한 후, 회로패턴 중 매립부에는 솔더 레지스트 잉크를 도포하고, 노출부에는 표면처리하는 표면처리단계를 포함하는 빌드업 고집적 회로기판의 제조방법이 제공된다.
개시된 빌드업 고집적 회로기판의 제조방법에 의하면, 회로기판 외층의 구리배선을 절연층 외부가 아닌 내부에 형성시킴으로써, 외부로부터의 기계적, 물리적 충격 및 환경적 영향에 의해 구리배선이 벗겨져 발생하는 불량이나 신뢰성 측면의 문제를 예방할 수 있는 장점이 있다.
알루미늄 포일, 에칭, 구리배선

Description

빌드업 고집적 회로기판의 제조방법 {Manufacturing method of build-up high density printed curcuit board}
본 발명은 빌드업 고집적 회로기판의 제조방법에 관한 것으로, 보다 상세하게는 빌드업 고집적 회로기판에 요구되는 미세 구리배선의 효과적인 형성 및 보호를 위한 외층 구리배선 매몰형 빌드업 고집적 회로기판의 제조방법에 관한 것이다.
종래의 회로기판 구리배선의 형성방법으로는 서브트랙티브(subtractive) 공법과 세미애디티브(semi-additive) 공법 등을 들 수 있다.
서브트랙티브 공법은 동판을 에칭하여 배선부만을 남기는 방식을 이용하는 것이고, 세미애디티브 공법은 도금레지스트의 오픈(open) 부위에 배선부만 도금하는 방식을 의미한다. 일반적으로 이용되는 서브트랙티브 공법에 의해 형성되는 구리배선은 노즐분사를 이용한 화학적 에칭방법의 특성상 회로폭 30㎛ 이하의 구리배선을 갖는 기판을 안정적인 수율로 제조하는 데 한계가 있었다.
즉, 종래의 서브트랙티브 공법에 의해 제조된 빌드업 고집적 회로기판은 일반적으로 회로폭 30㎛ 이하 수준의 미세 구리배선을 형성하기가 곤란하다는 문제점과 외층 구리배선은 절연층 외부에 형성되었기 때문에 구리배선이 솔더레지스트 잉 크에 의해서만 보호되는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로, 기존의 빌드업 고집적 회로기판에서는 구현이 어려운 회로폭 30㎛ 이하 수준의 미세 구리배선을 형성할 수 있고 외층의 구리배선이 매몰되는 빌드업 고집적 회로기판의 제조방법을 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 빌드업 고집적 회로기판의 제조방법은 알루미늄(Al) 포일의 양면에 징케이트(Zn)로 표면을 전처리하는 전처리단계; 징케이트의 양면에 전해 스트라이크(strike) 동도금을 하는 기초도금단계; 스트라이크 동도금 면의 일면에 동도금 레지스트 도포, 노광, 현상 및 패턴도금을 통해 회로패턴을 형성하여 코어를 제작하는 코어제작단계; 상기 동도금 레지스트를 박리하고, 코어의 회로패턴 부위를 제외한 스트라이크 동도금을 제거하는 기초도금제거단계; 미리 형성된 빌드업 내층을 사이에 두고 코어 한 쌍이 회로패턴이 내부로 향하도록 절연접착층에 의해 기판을 적층하는 적층단계; 기판의 알루미늄 포일 및 징케이트를 각각 제거하는 에칭단계; 빌드업 내층과 회로패턴 사이의 필요부위에 레이저 드릴링으로 비아홀을 형성시키는 비아홀형성단계; 기판의 양면에 동도금 레지스트를 도포하고, 노광 및 현상한 뒤 비아홀 부위만 오픈하는 레지스트도포단계; 비아홀에 동도금하는 동도금단계; 및 동도금 레지스트를 박리한 후, 회로패턴 중 매립부에는 솔더 레지스트 잉크를 도포하고, 노출부에는 표면처리하는 표면처리단계 를 포함한다.
또한, 상기 기초도금제거단계는 소프트 에칭에 의하고, 상기 에칭단계에서는 알칼리 에칭에 의한 것이 바람직하다.
아울러, 상기 표면처리단계에서 노출부의 표면처리는 프리플럭스 또는 무전해금도금인 것이 바람직하다.
더욱이, 상기 알루미늄 포일의 두께는 50㎛이고, 상기 징케이트의 두께는 0.02 내지 0.07㎛이며, 상기 스트라이크 동도금의 두께는 0.1 내지 0.5㎛인 것이 바람직하다.
본 발명에 따른 빌드업 고집적 회로기판의 제조방법에 의하면,
첫째, 기존의 서브트랙티브(subtractive) 공법으로 구현이 매우 어려운 30㎛ 이하의 미세 구리배선을 세미-애디티브(semi-additive)와 유사한 공법을 이용하여 형성할 수 있다.
둘째, 회로기판 외층의 구리배선을 절연층 외부가 아닌 내부에 형성시킴으로써, 외부로부터의 기계적, 물리적 충격 및 환경적 영향에 의해 구리배선이 벗겨져 발생하는 전기적 단선, 단락 불량이나 신뢰성 측면의 문제를 예방할 수 있고, 기존 빌드업 공법에 의해 제작된 내층기판에 신규 빌드업 공법을 이용하여 최종 외층기판을 제작함으로써, 외층 구리배선이 매몰된 형태의 회로기판을 제작할 수 있다.
셋째, 절연층 내부에 구리배선을 매립함으로써 기판 표면의 평탄도가 개선될 뿐만 아니라 기판의 전체 두께도 감소하는 장점이 있다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 따른 빌드업 고집적 회로기판의 제조방법을 나타낸 흐름도이다.
도 1에서와 같이, 본 발명에 따른 빌드업 고집적 회로기판의 제조방법은 전처리단계(S1), 기초도금단계(S2), 코어제작단계(S3), 기초도금제거단계(S4), 적층단계(S5), 에칭단계(S6), 비아홀형성단계(S7), 레지스트도포단계(S8), 동도금단계(S9) 및 표면처리단계(S10)를 포함한다.
이하, 도면을 참조하여 본 발명에 따른 빌드업 고집적 회로기판의 제조방법을 상세하게 설명한다.
도 2 내지 도 12는 본 발명에 따른 빌드업 고집적 회로기판의 제조방법의 단 면도이다.
먼저, 도 2 및 도 3에 도시된 바와 같이 전처리단계(S1)는 알루미늄 포일(110)의 양면에 징케이트(Zn; 120)로 표면을 전처리하는 단계이다.
세미애디티브 및 유사응용 공법을 위한 베이스층으로 많이 사용되는 도전성 자재는 구리동박이지만, 본 발명과 같이 알루미늄 포일(110)을 사용할 경우 비용이 저렴하고, 전도성이 우수한 장점을 얻을 수 있다. 더욱이, 알루미늄 포일(110)로 공정을 진행하는 경우 구리동박에 비해 강성(stiffness)이 높아 취급성 측면에서 유리하다. 이때, 알루미늄 포일(110)은 매몰형 구리배선 제작용으로 순도 99% 이상의 알루미늄 소재인 것이 바람직하다.
또한, 알루미늄 포일(110) 위에 도금을 하기 위해서는 표면의 산화막(oxide film) 제거가 필요한데, 징케이트(120)로 무전해 도금에 의해 알루미늄 포일(110)의 표면 전처리를 하면 산화막 제거 및 이후의 전기도금에 적합한 금속 징케이트 층(metallic zinc layer)이 형성된다. 일반적으로 알루미늄 위에 동이나 니켈을 도금하기 위해서 바탕층(seed layer)으로서 가장 효과적이며 우수한 특성을 보이는 것이 징케이트이다.
다음으로, 도 3에 도시된 것처럼 기초도금단계(S2)는 징케이트(120)의 양면에 전해 스트라이크 동도금(130)을 하는 단계이다. 스트라이크(strike) 동도금은 고전류를 이용해 짧은 시간동안 얇은 두께의 동을 도금하는 것인데, 여기에는 기존의 시안타입 동도금(청화동도금; cyanide copper) 및 최근 부각되고 있는 친환경적인 비시안타입 동도금(cyanide-free copper) 이 포함된다. 앞선 알루미늄 포 일(110) 및 징케이트(120) 층은 그 위에 전기도금이 적합한 하지층이므로 시안타입 및 비시안타입의 스트라이크 동도금 모두가 가능한 장점이 있다.
이러한 전해 스트라이크 동도금(130)은 후속 유산 동도금(150)용으로서 기판상의 전도성 확보를 목적으로 하고, 기존 화학 동도금을 대체할 수 있는 방법이다.
여기서, 상기 알루미늄 포일(110)의 두께는 50㎛이고, 상기 징케이트(120)의 두께는 0.02 내지 0.07㎛이며, 상기 스트라이크 동도금(130)의 두께는 0.1 내지 0.5㎛인 것이 바람직하다. 이러한 수치는 후술할 유산 동도금시 균일한 도금을 위한 바탕층(seed layer) 역할 및 세 개 층 모두 적층 이후 화학적 에칭방법에 의해 제거되어야 하는 점을 고려할 때 바람직한 최소 두께를 의미한다.
우선, 알루미늄 포일(110)은 이후의 에칭도 고려해야 하지만, 초기 기초층(base core)의 역할을 하기 때문에 취급성을 고려하여 50㎛ 정도가 적당하며, 징케이트(120)의 두께는 알루미늄 위에서 타 전기도금을 위한 전처리로 쓰일 경우 대개 사용되는 수치를 의미하며, 스트라이크 동도금(130) 역시 타 도금의 바탕층(seed layer)으로서 쓰일 경우에 적합한 수치이다.
다음으로, 코어제작단계(S3)는 도 4a 내지 도 4c에 도시된 것처럼 스트라이크 동도금(130) 면의 일면에 동도금 레지스트(140) 도포, 노광, 현상 및 패턴도금을 통해 회로패턴을 형성하여 코어(100)를 제작하는 단계이다. 동도금 레지스트(140)는 후술할 유산 동도금(150)의 높이보다 높아야 하므로 롤러 타입 또는 진공 밀착기(vacuum laminator)로 도포하는 두께 20㎛ 수준의 고해상도 전용 드라이필름인 것이 바람직하며, 노광 및 현상 과정을 거쳐 후속 유산 동도금(150)시 도금 될 부위만 선택적으로 오픈된다.
노광은 분할노광기 또는 직접노광기가 사용가능하며, 반대면은 유산 동도금(150)되지 않도록 전면 노광을 통한 드라이필름 경화 처리가 필요하다.
유산 동도금(150)은 두께 10 내지 15㎛ 수준의 전해도금으로서 기초도금, 즉 스트라이크 동도금(130) 면 위에 도금되며, 폭 30㎛ 수준의 구리배선이 형성되는 것이 바람직하다. 세미애디티브 및 기타 유사응용 공법에서 적용되는 유산 동도금은 폭 20㎛ 수준의 구리배선도 형성할 수 있지만, 본 발명의 목적은 미세 패턴(fine pattern)의 회로 형성이 아니므로 구리배선의 폭은 30㎛ 수준이 바람직하다.
그리고, 기초도금제거단계(S4)는 도 4d에 도시된 것처럼 먼저 동도금 레지스트(140)를 박리하고, 코어(100)의 회로패턴 부위를 제외한 스트라이크 동도금(130)을 제거하는 단계로서, 회로가 형성되지 않은 부위의 불필요한 스트라이크 동도금(130)은 소프트 에칭으로 제거하는 것이 바람직하다.
여기서, 소프트에칭(soft etching)이란 플래시에칭(flash etching) 등으로 불리기도 하며, 보통 1㎛ 미만 두께의 얇은 도금막(본 발명에서는 스트라이크 동도금 층)을 에칭하여 제거하는 방법을 의미한다. 목적은 패턴도금으로 형성된 구리배선 간에 단선(short)되지 않도록 하기 위함이다.
다음으로, 도 5 및 도 6에 도시된 것처럼 적층단계(S5)는 미리 형성된 빌드업 내층(200)을 사이에 두고 코어(100) 한 쌍이 회로패턴(150)이 내부로 향하도록 절연접착층(300)에 의해 기판(400)을 적층하는 단계이다. 빌드업 내층(200)은 일반 적인 방법에 의해 제작된 빌드업 다층기판을 의미하는데, 각 층은 절연층(210)과 회로패턴(250)으로 이루어져 있으며, 절연접착층(300)으로는 프리프레그(prepreg)가 이용되며, 적층시 코어(100)와 빌드업 내층(200) 간의 정합에는 에폭시 본딩 또는 핀 라미네이션(pin lamination)이 적용될 수 있다.
도 7에 도시된 것처럼 에칭단계(S6)는 기판(400)의 알루미늄 포일(110) 및 징케이트(120)를 각각 제거하는 단계이며, 수산화나트륨 기타 알칼리계 약품으로 에칭하는 것이 바람직하며, 이 때 매몰된 회로패턴(150)은 에칭되지 않는다. 즉, 에칭단계(S6)에 의해 매몰회로가 형성되는 것이다.
그러고 나서, 도 8에 도시된 것처럼 비아홀형성단계(S7)는 기판(400)의 빌드업 내층(200)의 회로패턴(250)과 코어(100)의 회로패턴(150) 사이의 절연접착층(300)을 레이저 드릴로 가공하여 비아홀(410)을 형성시키는 단계이다. 이 때, 비아홀(410)은 마이크로 비아홀이고, 매몰된 회로패턴(150)의 두께가 10 내지 15㎛ 수준이기 때문에 UV 레이저와 CO2 레이저를 순서대로 이용해서 가공해야 한다.
일반적으로 고속의 비아홀 가공이 가능한 CO2레이저는 동도금 층 표면에서 대부분 반사(90% 정도 반사)되기 때문에, 레이저의 흡수율을 높이기 위하여 동도금 층 표면을 흑화처리하거나 코팅하는 다양한 방법이 이용되고 있다. 하지만, 동도금 층의 두께가 10㎛가 넘을 경우 전술한 방법으로도 비아홀 가공이 어렵기 때문에, 동도금 흡수율이 높은 UV 레이저로 먼저 동도금(130, 150) 층을 가공한 후, 하지의 접착층(300)은 CO2레이저로 가공하는 방법이 유리한 것이다.
도 9a 및 도 9b에 도시된 것처럼 레지스트도포단계(S8)에서는 기판(400)의 양면에 동도금 레지스트(420)를 도포하고, 노광 및 현상한 뒤 비아홀(410) 부위만 오픈하는 단계이다. 이 때, 동도금 레지스트(420)는 고해상도 전용 드라이필름이 바람직하고, 노광은 분할노광기 또는 직접노광기를 사용한다.
또한, 도 9c에 도시된 것처럼 동도금단계(S9)는 비아홀(410)에 동도금(430)하는 단계로서 유산 동도금이고, 신뢰성 확보를 위해 비아홀(410) 속 동도금 두께는 10㎛ 이상 확보해야 한다.
비아홀(410)의 목적은 다층회로기판의 층간 전기적 연결이고, 이 연결로의 역할을 하는 것이 비아홀(410) 속 동도금(430)이다. 일반적으로 비아홀(410) 속 동도금(430)의 두께가 10㎛보다 작을 경우, 이후의 제조 공정 및 사용자 환경에서 비아홀(410) 속 동도금(430)에 보이드(void)나 크랙(crack)이 발생하여 전기적으로 단락(open)이 되거나 전기적 특성이 악화되는 문제 등이 야기되므로 신뢰성 확보를 위해 비아홀(410) 속 동도금 두께는 10㎛ 이상 확보되는 것이 바람직하다.
다음으로, 도 9d 내지 도 12에 도시된 것처럼 표면처리단계(S10)는 동도금 레지스트(420)를 박리한 후, 회로패턴(150) 중 매입부에는 솔더 레지스트(440) 잉크를 도포하고, 노출부에는 표면처리(450)하는 단계이다.
솔더레지스트 잉크(440)는 인쇄 후 노광, 현상 및 경화를 통해 필요한 부위에 도포가 되고, 이 때에도 노광은 분할노광기 또는 직접노광기를 사용한다. 또한, 노출부의 표면처리(450)는 프리플럭스 또는 무전해금도금인 것이 바람직하다. 노출부는 이후 어셈블리(assembly)되는 부품과의 전기적 연결통로가 되므로 그 표면은 솔더링에 적합한 물성을 가진 표면으로 처리되어야 한다.
이렇게 완성된 빌드업 고집적 회로기판은 단품 가공, 전기검사 및 비쥬얼 검사를 통해 외층의 폭 30㎛ 수준의 구리배선이 절연층 내부에 매몰 형성되었는지 등이 검사되어 제조가 완성된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 본 발명에 따른 빌드업 고집적 회로기판의 제조방법을 나타낸 흐름도,
도 2 내지 도 12는 본 발명에 따른 빌드업 고집적 회로기판의 제조방법의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100...코어 110...알루미늄 포일
120...징케이트 130...스트라이크 동도금
140, 420...동도금 레지스트 150, 430...동도금
200...빌드업 내층 300...절연접착층
400...회로기판 410...비아홀
440...솔더 레지스트 450...표면처리층

Claims (4)

  1. 알루미늄(Al) 포일의 양면에 징케이트(Zn)로 표면을 전처리하는 전처리단계;
    상기 징케이트의 양면에 전해 스트라이크(strike) 동도금을 하는 기초도금단계;
    상기 스트라이크 동도금 면의 일면에 동도금 레지스트 도포, 노광, 현상 및 패턴도금을 통해 회로패턴을 형성하여 코어를 제작하는 코어제작단계;
    상기 동도금 레지스트를 박리하고, 코어의 회로패턴 부위를 제외한 스트라이크 동도금을 제거하는 기초도금제거단계;
    미리 형성된 빌드업 내층을 사이에 두고 상기 코어 한 쌍이 회로패턴이 내부로 향하도록 절연접착층에 의해 기판을 적층하는 적층단계;
    상기 기판의 알루미늄 포일 및 징케이트를 각각 제거하는 에칭단계;
    상기 빌드업 내층과 회로패턴 사이의 필요부위에 레이저 드릴링으로 비아홀을 형성시키는 비아홀형성단계;
    상기 기판의 양면에 동도금 레지스트를 도포하고, 노광 및 현상한 뒤 비아홀 부위만 오픈하는 레지스트도포단계;
    상기 비아홀에 동도금하는 동도금단계; 및
    상기 동도금 레지스트를 박리한 후, 상기 회로패턴 중 매립부에는 솔더 레지스트 잉크를 도포하고, 노출부에는 표면처리하는 표면처리단계를 포함하는 빌드업 고집적 회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 기초도금제거단계는 소프트 에칭에 의하고, 상기 에칭단계에서는 알칼리 에칭에 의한 것을 특징으로 하는 빌드업 고집적 회로기판의 제조방법.
  3. 제 1항에 있어서,
    상기 표면처리단계에서 노출부의 표면처리는 프리플럭스 또는 무전해금도금인 것을 특징으로 하는 빌드업 고집적 회로기판의 제조방법.
  4. 제 1항에 있어서,
    상기 알루미늄 포일의 두께는 50㎛이고, 상기 징케이트의 두께는 0.02 내지 0.07㎛이며, 상기 스트라이크 동도금의 두께는 0.1 내지 0.5㎛인 것을 특징으로 하는 빌드업 고집적 회로기판의 제조방법.
KR1020080005217A 2008-01-17 2008-01-17 빌드업 고집적 회로기판의 제조방법 KR100911204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005217A KR100911204B1 (ko) 2008-01-17 2008-01-17 빌드업 고집적 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005217A KR100911204B1 (ko) 2008-01-17 2008-01-17 빌드업 고집적 회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090079329A true KR20090079329A (ko) 2009-07-22
KR100911204B1 KR100911204B1 (ko) 2009-08-06

Family

ID=41290537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005217A KR100911204B1 (ko) 2008-01-17 2008-01-17 빌드업 고집적 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100911204B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151315A1 (ko) * 2012-04-05 2013-10-10 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299671B1 (ko) * 1999-02-02 2001-09-26 박해양 다층 금속인쇄회로기판의 제조방법
KR20030016515A (ko) * 2001-08-21 2003-03-03 주식회사 코스모텍 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP4488187B2 (ja) 2003-06-27 2010-06-23 Ｔｄｋ株式会社 ビアホールを有する基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151315A1 (ko) * 2012-04-05 2013-10-10 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
US9510446B2 (en) 2012-04-05 2016-11-29 Tyco Electronics Amp Korea Ltd. Printed circuit board and manufacture method thereof

Also Published As

Publication number Publication date
KR100911204B1 (ko) 2009-08-06

Similar Documents

Publication Publication Date Title
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US4889584A (en) Method of producing conductor circuit boards
TWI400024B (zh) 配線基板及其製造方法
JP5379281B2 (ja) プリント基板の製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
US20140060893A1 (en) Printed circuit board and method for manufacturing the same
JP4624217B2 (ja) 回路基板の製造方法
TW201446103A (zh) 電路板及其製作方法
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
CN108353510B (zh) 多层印刷配线基板及其制造方法
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP2023045568A (ja) 配線基板及び配線基板の製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP2010087285A (ja) 多層回路基板の製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP2005136282A (ja) 多層配線基板及びその製造方法
JP3716613B2 (ja) プリント配線板及びその製造方法
JPH0194695A (ja) 導体回路板の製造方法
KR101184487B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee