KR20090071736A - Opc method by using etch bias modeling - Google Patents

Opc method by using etch bias modeling Download PDF

Info

Publication number
KR20090071736A
KR20090071736A KR1020070139615A KR20070139615A KR20090071736A KR 20090071736 A KR20090071736 A KR 20090071736A KR 1020070139615 A KR1020070139615 A KR 1020070139615A KR 20070139615 A KR20070139615 A KR 20070139615A KR 20090071736 A KR20090071736 A KR 20090071736A
Authority
KR
South Korea
Prior art keywords
etching
bias
pattern
etch bias
polymer
Prior art date
Application number
KR1020070139615A
Other languages
Korean (ko)
Inventor
김철균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070139615A priority Critical patent/KR20090071736A/en
Publication of KR20090071736A publication Critical patent/KR20090071736A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80Etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

An optical proximity effect compensation method using the etch bias modeling is provided to previously design the layout considering the etching effect by using a secured etch bias model. The line width difference of wafer pattern(701) about the target line width is linearly in proportion according to the left and right spaces of wafer pattern. The etch bias density is linearly proportionate to the etch bias. The target layout, which is pattern-transferred to the wafer by the exposure and etching process, is designed. The etch bias model for predicting the etch bias in the etching process is constructed. The etch bias to be used for the etching process is predicted by using the etch bias model. The target layout is corrected by applying the predicted etch bias.

Description

식각 바이어스 모델링을 이용한 광학적 근접 효과 보정 방법{OPC method by using etch bias modeling}Optical proximity effect correction method using etch bias modeling {OPC method by using etch bias modeling}

본 발명은 반도체 소자에 관한 것으로, 특히, 식각 바이어스 모델링(etch bias modeling)을 이용한 광학적 근접 효과 보정(OPC: Optical Proximity Correction) 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to an optical proximity correction (OPC) method using etch bias modeling.

메모리(memory) 소자와 같은 반도체 소자를 웨이퍼(wafer) 상에 집적시키기 위해서, 웨이퍼 상에 집적할 회로 패턴의 목표 레이아웃(target layout)을 설계하고 이를 웨이퍼 상에 패턴 전사하는 리소그래피(lithography) 과정이 수행되고 있다. 이러한 리소그래피 과정에 의해 웨이퍼 상에 전사되어 형성되는 웨이퍼 패턴이 설계된 목표 레이아웃에 보다 부합되게 유도하기 위해서, 목표 레이아웃을 보정하는 광학적 근접 효과 보정(OPC)이 수행되고 있다. In order to integrate a semiconductor device, such as a memory device, onto a wafer, a lithography process of designing a target layout of a circuit pattern to be integrated on the wafer and transferring the pattern onto the wafer is performed. Is being performed. In order to more induce a wafer pattern to be transferred and formed on the wafer by the lithography process to match the designed target layout, an optical proximity effect correction (OPC) for correcting the target layout is performed.

반도체 소자가 점점 더 축소 설계됨에 따라, 노광 과정의 해상력 한계가 발생되고 있으며, 이러한 극한 해상력을 극복하기 위해서 해상력 개선 기술(RET: Resolution Enhancement Technology)가 도입되고 있다. 이러한 RET 기술의 도입은 실제 패턴에 있어 특정 부분에 대한 해상력을 향상시키는 반면 광학적 근접 효 과(OPE: Optical Proximity Effect)는 상대적으로 크게 유발하고 있다. 이러한 OPE를 극복하기 위해서 OPC 과정이 보다 정밀하게 수행되고 있다. As semiconductor devices are designed to be smaller and smaller, a resolution limit of an exposure process is generated, and resolution enhancement technology (RET) is introduced to overcome such extreme resolution. The introduction of this RET technology improves the resolution of certain parts of the actual pattern, while the optical proximity effect (OPE) is relatively large. To overcome this OPE, the OPC process is more precisely performed.

설계된 레이아웃이 웨이퍼 패턴으로 형성되는 과정은, 포토레지스트층(photoresist layer)을 노광하고, 노광된 부분을 현상하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 식각 대상층을 선택적으로 식각하는 과정을 포함하여 수행된다. 따라서, OPC 과정에서 고려되어야 할 요소(factor)들은 이러한 각각의 패턴 전사 과정들에 관련되게 된다. 따라서, 관련된 광학적 근접 효과는 실질적인 순수 광학적 근접 효과와 비광학적 근접 효과로 나눠 고려할 수 있다. 순수한 광학적 근접 효과는 조명 조건(illumination condition)과 노광 광원의 파장이 결정될 경우 비교적 정확한 모델링(modeling)이 가능하다. 또한, 비광학적 근접 효과를 유발하는 요소 중 포토레지스트에 관한 요소는, 비교적 많은 실험과 모델링 방법의 발달로 비교적 예측 가능한 모델링이 가능하다. The process of forming the designed layout into a wafer pattern includes exposing a photoresist layer, developing the exposed portion to form a photoresist pattern, and selectively etching the etching target layer using the photoresist pattern as an etching mask. It is carried out including. Thus, factors to be considered in the OPC process are related to each of these pattern transfer processes. Therefore, the related optical proximity effect can be considered divided into a substantially pure optical proximity effect and a non-optical proximity effect. Pure optical proximity effects allow for relatively accurate modeling when illumination conditions and wavelengths of the exposure light sources are determined. In addition, among the factors causing the non-optical proximity effect, the elements related to the photoresist can be relatively predictable modeling due to the development of relatively many experiments and modeling methods.

이에 비해, 비광학적 근접 효과를 유발하는 다른 요소인 식각 과정은, 플라즈마(plasma)를 이용하는 과정으로 상당히 다양한 변수들이 고려되어야 해 모델링이 실질적으로 어렵다. 더욱이, 3-차원적인 패턴 부분인 단면(cross sectional) 부분에 대한 정확한 예측은 상당히 힘들고, 또한, 2-차원적인 패턴 선폭(CD: Critical Dimension)에 관한 부분도 정확한 예측이 어려운 상태이다. 이에 따라, 실질적인 식각 과정의 모델을 구축하지 않고, 포토레지스트에 대한 모델링 시에 수학적인 블랙박스 모델(black box model)을 이용하여 피팅(fitting)시켜주는 방법이 사용되고 있다. 즉, 레지스트 패턴의 CD 대비 식각된 패턴의 CD의 차이를 베젤 다 항식(Bessel polynomial)과 커널 함수(kernel function)을 응용하여 단순 피팅시키는 블개박스 방법을 이용하고 있다. 이러한 수학적인 접근 방법은 물리적인 의미(physical meaning) 없는 단순 수학적 피팅(fitting) 함수를 이용하는 것으로, 외삽부에 대한 예측력이 낮고 또한 피팅 정확도(fitting accuracy) 또한 상대적으로 낮게 된다. On the other hand, the etching process, which is another factor that causes the non-optical proximity effect, is a process using plasma, which requires a great variety of variables to be modeled. Moreover, accurate prediction of the cross sectional portion, which is the three-dimensional pattern portion, is quite difficult, and also the portion regarding the two-dimensional pattern line width (CD) is difficult to accurately predict. Accordingly, a method of fitting using a mathematical black box model when modeling a photoresist without constructing a model of an actual etching process is used. In other words, the difference between the CD of the resist pattern and the CD of the etched pattern is simply applied by applying a Bessel polynomial and a kernel function. This mathematical approach uses a simple mathematical fitting function with no physical meaning, resulting in low predictive power on the extrapolation and relatively low fitting accuracy.

이에 따라, 식각 후 형성된 웨이퍼 패턴의 선폭(CD)을 목표(target)로 OPC를 적용하기 위해서 하이브리드(hybrid) OPC 방법을 통한 접근이 도입되고 있다. 이러한 하이브리드 OPC는 순수한 모델 접근 OPC(model based OPC)가 아니라, 룰 접근(rule based) OPC와 모델 접근 OPC를 적절히 섞어 적용하는 방식이다. 즉, 하이브리드 OPC는 레지스트 모델의 정확도를 이용하고 목표 레이아웃에 식각 바이어스(etch bias)만큼을 룰로 먼저 보정하고, 보정된 레이아웃을 레지스트 패턴 CD의 목표로 모델 접근 OPC하고 있다. 이러한 하이브리드 OPC는 결과에 대한 정확도를 선험적 방법으로 접근하여야 하는 취약점을 가지고 있다. 이에 따라, 보다 신속한 피드백(feed back)에 한계를 가지고 있고, 개선 사항에 대한 한계를 또한 보이고 있다. 더욱이, 룰 접근 OPC의 단점인 의도하지 않은 부분에 대한 부정확한 룰 바이어스 문제(rule biasing issue)가 여전히 남게 된다. 따라서, 전체 트렌지스터의 정확한 CD를 맞춰주기는 어렵다. Accordingly, in order to apply the OPC to the target line width CD of the wafer pattern formed after etching, an approach through a hybrid OPC method has been introduced. This hybrid OPC is not a purely model-based OPC, but a combination of rule-based OPC and model-access OPC. In other words, the hybrid OPC uses the accuracy of the resist model, first corrects the target layout by an etch bias with a rule, and then corrects the corrected layout with the target of the resist pattern CD. This hybrid OPC has a weakness that requires a priori approach to the accuracy of the results. Accordingly, there is a limit to faster feed back and also a limitation to improvements. Moreover, there remains an inaccurate rule biasing issue for the unintended part of the rule approach OPC. Therefore, it is difficult to match the correct CD of the entire transistor.

본 발명은 식각 현상의 규칙성을 파악하여 식각 바이어스를 예측하는 모델을 확보하고, 확보된 식각 바이어스 모델을 이용하여 광학적 근접 효과 보정을 수행하는 방법을 제시하고자 한다. The present invention is to obtain a model for estimating the etching bias by grasping the regularity of the etching phenomenon, and to propose a method of performing optical proximity effect correction using the obtained etching bias model.

본 발명의 일 관점은, 노광 및 식각 과정으로 웨이퍼 상에 패턴 전사할 목표 레이아웃(target layout)을 설계하는 단계; 상기 식각 과정에 수반될 식각 바이어스(etch bias)를 예측하기 위해 식각 바이어스 모델(model)을

Figure 112007094183848-PAT00001
의 수식으로 구축하는 단계; 상기 식각 바이어스 모델을 이용하여 상기 식각 과정에 수반될 식각 바이어스를 예측하는 단계; 및 상기 예측된 식각 바이어스를 적용하여 상기 목표 레이아웃을 보정하는 단계를 포함하는 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정 방법을 제시한다. One aspect of the invention, the step of designing a target layout (target layout) to be transferred to the pattern on the wafer in the process of exposure and etching; An etch bias model is used to predict an etch bias that will be involved in the etching process.
Figure 112007094183848-PAT00001
Building with a formula; Predicting an etching bias to be involved in the etching process using the etching bias model; And correcting the target layout by applying the predicted etching bias.

상기 식각 바이어스 밀도(EB density)는 상기 식각 바이어스에 비례하는 값, 상기 G(r)은 상기 식각 시 반경(r) 내의 상기 식각에 의해 발생된 폴리머의 분포를 나타내는 가우시안 커널(Gaussian kernel) 함수, 상기 A(r,θ)는 상기 폴리머가 유효하게 영향을 미치는 반경(r) 및 방위각(θ)의 면적, 상기 L은 상기 폴리머가 재증착하는 패턴 에지(edge)의 총 길이로 설정될 수 있다. The etch bias density (EB density) is a value proportional to the etch bias, the G (r) is a Gaussian kernel function representing a distribution of a polymer generated by the etching within the radius r during the etching, A (r, θ) may be set to an area of a radius r and azimuth angle θ that the polymer effectively affects, and L may be set to a total length of pattern edges to which the polymer is redeposited. .

본 발명의 실시예는, 식각 바이어스를 예측하는 모델을 확보할 수 있고, 확보된 식각 바이어스 모델을 이용하여 광학적 근접 효과 보정을 수행하는 방법을 제시할 수 있다. According to an embodiment of the present invention, a model for predicting an etching bias may be secured and a method of performing optical proximity effect correction using the secured etching bias model may be provided.

본 발명의 실시예에서는 식각 바이어스 모델을 구축하고, 식각에 수반되는 글로벌 바이어스(global bias) 변화량에 대한 국부적 바이어스(local bias) 차이를 예측하여, 레이아웃에 대한 OPC 진행시 예측된 국부적 바이어스 차이를 적용하는 방법을 제시한다. 글로벌 식각 바이어스 효과는 웨이퍼 패턴의 밀도(density)를 특정한 스펙값(specification)으로 유지할 경우 일정한 값으로 OPC에 적용될 수 있다. In an embodiment of the present invention, by constructing an etch bias model, predicting a local bias difference with respect to the global bias variation associated with etching, and applying a local bias difference predicted during OPC progress on the layout How to do it. The global etch bias effect can be applied to the OPC at a constant value if the density of the wafer pattern is maintained at a specific specification.

이에 비해, 개개 패턴에 대한 마이크로로딩 효과(micro-loading effect)에 의한 선폭(CD) 차이 발생은, 실질적으로 플라즈마(plasma)를 이용한 식각 방식에 따라 서로 다른 특정한 경향(trend)을 가지게 된다. 식각 바이어스 현상은 물리학적으로 식각 가스(etchant gas)와 식각되어지는 물질층의 특성과 층의 두께에 실질적으로 의존하게 된다. 또한, 이러한 식각 바이어스 현상에 영향을 주는 변수로 식각 장비를 구성하는 플라즈마 발생 전극(electrode) 종류, 인가되는 파워(power)와 전극의 높이 등이 작용할 수 있다. 그런데, 이러한 장비 특성에 따른 변수들 또는 물질 특성에 따른 변수들을 모두 반영한 식각 모델을 확보하기는 시뮬레이션(simulation) 시간과 소프트웨어(software)의 한계에 의해 실질적으로 어렵다. 더욱이, OPC 과정은 신속한 시뮬레이션과 레이아웃 보정이 요구되므로, 모든 변수들을 반영한 식각 모델을 확보하기는 어렵다. 본 발명의 실시예에서는 현상학적으로 매칭(matching)되는 요소(factor)를 추출하고, 이를 모델링(modeling)에 응용한다. In contrast, the generation of the line width (CD) difference due to the micro-loading effect on the individual patterns may have different specific trends depending on the etching method using plasma. The etching bias phenomenon is physically dependent on the etchant gas and the characteristics of the material layer to be etched and the thickness of the layer. In addition, the type of plasma generating electrode constituting the etching equipment, the applied power and the height of the electrode may act as variables affecting the etching bias phenomenon. However, it is practically difficult to obtain an etch model that reflects all of the variables depending on the characteristics of the equipment or the properties of the material due to the limitation of simulation time and software. Moreover, the OPC process requires rapid simulation and layout correction, making it difficult to obtain an etch model that reflects all variables. In an embodiment of the present invention, a phenomenologically matching factor is extracted and applied to modeling.

본 발명의 실시예에서는 식각 바이어스에 영향을 주는 요소로, 인접한 패턴 간의 거리에 따른 폴리머(polymer)의 분포 양과 이들 폴리머가 재증착(re-deposition)되는 양에 의존하는 효과를 고려한다.In an embodiment of the present invention, as an element affecting the etching bias, the effect of depending on the amount of distribution of polymers and the amount of re-deposition of these polymers according to the distance between adjacent patterns is considered.

도 1 및 도 2는 본 발명의 실시예에 따른 식각 폴리머(etched polymer)의 발생 및 폴리머의 재증착(re-deposition)을 보여주는 도면들이다. 도 1 및 도 2를 참조하면, 웨이퍼 상의 도전층과 같은 식각 대상층(100) 상에 식각 마스크(etch mask)로 레지스트 패턴(200)이 형성되고, 레지스트 패턴(200)에 의해 노출된 영역(101)에 플라즈마(plasma)가 도달하여 식각 작용을 일으키게 된다. 1 and 2 are diagrams illustrating generation of an etched polymer and re-deposition of a polymer according to an embodiment of the present invention. 1 and 2, a resist pattern 200 is formed on an etching target layer 100, such as a conductive layer on a wafer, using an etch mask, and the region 101 exposed by the resist pattern 200 is formed. Plasma arrives at) to cause etching.

이때, 식각 바이어스에 영향을 미치는 마이크로로딩 범위(micro-loading range) 내에서 식각 반응에 의해 식각 폴리머가 생성되고 분포된다. 도 2에 제시된 바와 같이, 식각되어 형성된 식각 대상층의 패턴인 웨이퍼 패턴(102)들 사이의 스페이스(space: S) 내의 영역에서 생성된 식각 폴리머의 재증착이 이루어진다. 이러한 식각 방식에서 식각 바이어스 차이, 즉, 목표 선폭에 대한 웨이퍼 패턴(102)의 선폭 차이는 웨이퍼 패턴(102) 좌우측 스페이스에 따라 선형적으로 비례한다. 즉, 라인 및 스페이스(line & space) 패턴 형상을 고려하면, 스페이스(S)의 크기에 비례하여 식각 바이어스 또한 커지는 현상이 나타난다. 그런데, 폴리머가 많이 발생되는 식각 과정을 고려할 때, 패턴(102) 주변에는 폴리머 재증착 현상이 발생되고, 이러한 폴리머 재증착 현상은 식각 바이어스를 억제하는 영향을 미친다. 이와 같이 식각 바이어스에 영향을 미치는 폴리머의 분포는 가우시안 분포(Gaussian distribution: 201)를 따르게 된다. At this time, the etching polymer is generated and distributed by the etching reaction within the micro-loading range affecting the etching bias. As illustrated in FIG. 2, redeposition of the etch polymer generated in a region in the space S between wafer patterns 102, which is a pattern of an etch target layer formed by etching, is performed. In this etching method, the etching bias difference, that is, the line width difference of the wafer pattern 102 with respect to the target line width is linearly proportional to the left and right spaces of the wafer pattern 102. That is, considering the line and space pattern shape, the etching bias also increases in proportion to the size of the space S. However, when considering an etching process in which a lot of polymers are generated, a polymer redeposition phenomenon occurs around the pattern 102, and the polymer redeposition phenomenon has an effect of suppressing an etching bias. As such, the distribution of polymers affecting the etching bias follows a Gaussian distribution (201).

도 3 내지 도 6은 본 발명의 실시예에 따른 식각 바이어스에 영향을 미치는 요소들을 설명하기 위해서 제시한 도면들이다. 도 3을 참조하면, 제1웨이퍼 패턴(301) 상의 식각 바이어스를 예측하고자 하는 계산지점에서의 식각 바이어스는, 직접 인접한 이웃하는 제2패턴(302)와의 스페이스 내에 발생된 폴리머의 양에 영향을 받고, 이러한 폴리머의 양에 비례하게 식각 바이어스가 증가되게 경향을 나타낸다. 3 to 6 are diagrams for explaining the factors affecting the etching bias according to an embodiment of the present invention. Referring to FIG. 3, the etching bias at the calculation point for which the etching bias on the first wafer pattern 301 is to be predicted is influenced by the amount of polymer generated in the space with the directly adjacent neighboring second pattern 302. However, the etching bias tends to increase in proportion to the amount of such polymer.

이러한 경향을 고려하여 식각 시 발생된 폴리머의 양이 식각 바이어스에 영향을 미치는 범위는, 마이크로로딩 효과가 영향을 미치는 범위이므로 마이크로로딩 범위(r)로 고려할 수 있다. 이와 같이 식각 바이어스에 영향을 미치는 것으로 간주될 수 있는 폴리머의 분포 범위는, 이러한 마스크로로딩 범위(r)을 반경으로 하는 원(305) 내의 면적으로 고려할 수 있다. 이때, 폴리머의 분포는 도 2에 제시된 바와 같은 가우시안 분포(201)로 고려할 수 있으며, 계산지점에 가까운 곳에서 발생된 폴리머일수록 그 양은 더 커지게 된다. 즉, 이러한 폴리머의 분포에 의한 효과 를 계산하고자하는 계산지점에서의 원(305) 내의 면적에서 계산지점에 가까울수록 더 큰 영향을 미친다는 점을 고려하여, 폴리머에 의한 식각 바이어스에 대한 영향은 가우시안 커널(Gaussian kernel) 함수를 적용할 수 있다. In consideration of this tendency, the range in which the amount of polymer generated during etching affects the etching bias may be considered as the microloading range r because the microloading effect is affected. The distribution range of the polymer, which can be considered to affect the etch bias as such, can be taken into account in the area within the circle 305 with the radius of this mask loading range r. In this case, the distribution of the polymer may be considered as the Gaussian distribution 201 as shown in FIG. 2, and the amount of the polymer is increased as the polymer is generated near the calculation point. In other words, considering that the closer to the calculation point in the area within the circle 305 at the calculation point to calculate the effect of the distribution of the polymer has a greater effect, the influence on the etching bias by the polymer is Gaussian The kernel function can be applied.

도 4에 제시된 바와 같이, 굴곡된 제3패턴(401)과 이웃하는 제4패턴(402)를 고려할 때, 제3패턴(401) 상의 계산지점에서의 식각 바이어스에 영향을 미치는 폴리머는, 폴리머의 영향의 직진성을 고려할 때, 식각 바이어스에 영향을 끼치지 않는 부분(406)을 제거한 유효 영역(effective etching area: 407) 내에 분포하는 양으로 고려될 수 있다. 이때, 유효 영역(407)의 면적은 반경(r) 및 방위각(θ)의 면적 함수 A(r,θ)을 적분하여 얻어질 수 있다. 또한, 도 5에 제시된 바와 같이, 굴곡된 제5패턴(501)과 이웃하는 제6패턴(502)를 고려할 때, 제5패턴(501) 상의 계산지점에서의 식각 바이어스에 영향을 미치는 폴리머는, 제5패턴(501)의 구부러진 부분(511)에 의해 가려지는 효과, 즉, 블로킹(blocking) 효과를 고려하여, 유효 영역(507) 내에 분포하는 양으로 고려될 수 있다. As shown in FIG. 4, considering the curved third pattern 401 and the neighboring fourth pattern 402, the polymer that affects the etch bias at the calculation point on the third pattern 401 may be a polymer. Considering the linearity of the influence, it may be considered as the amount distributed in the effective etching area 407 in which the portion 406 that does not affect the etching bias is removed. At this time, the area of the effective area 407 may be obtained by integrating the area function A (r, θ) of the radius r and the azimuth angle θ. In addition, as shown in FIG. 5, considering the curved fifth pattern 501 and the neighboring sixth pattern 502, the polymer affecting the etching bias at the calculation point on the fifth pattern 501 may be In consideration of the effect of being blocked by the bent portion 511 of the fifth pattern 501, that is, a blocking effect, it may be considered as an amount distributed in the effective area 507.

이러한 점을 고려하면, 마이크로로딩 범위(r) 대비 유효 영역(407 또는 507)의 면적의 비율을 식각 바이어스 밀도(etch bias density)로 고려하면, 이러한 식각 바이어스 밀도는 식각 바이어스와 선형적으로 비례하게 된다. 즉, 면적이 증가할수록 폴리머의 양은 증가하는 경향을 보이므로, 식각 바이어스의 값 또한 증가하는 경향을 나타내게 된다. 이러한 경향은 라인 및 스페이스 패턴에서 스페이스의 크기에 비례하여 식각 바이어스가 커지는 현상을 충실히 대변한다. With this in mind, considering the ratio of the area of the effective region 407 or 507 to the microloading range r as the etch bias density, the etch bias density is linearly proportional to the etch bias. do. That is, as the area is increased, the amount of polymer tends to increase, so that the value of the etching bias also increases. This tendency faithfully represents the phenomenon that the etching bias increases in proportion to the size of the space in the line and space patterns.

그런데, 이러한 블로킹 효과 이외에, 도 6에 제시된 바와 같이, 굴곡된 제7 패턴(601)과 이웃하는 제8패턴(602)를 고려할 때, 제7패턴(601) 상의 계산지점에서의 식각 바이어스에 영향을 미치는 요소는 폴리머의 양 이외에 폴리머가 재증착하는 정도를 고려할 수 있다. 도 5에 제시된 바와 같이 블로킹 효과가 식각 바이어스를 감소시키는 작용을 대변하고 있듯이, 도 6에 제시된 바와 같이, 동일한 면적 내에서 패턴 에지(edge: 611)가 많을수록 생성된 폴리머가 재증착되는 양이 많아지고, 증착된 폴리머의 층(630)에 의해 식각 바이어스가 감소되는 경향이 심화되게 된다. 이러한 폴리머의 재증착에 따른 식각 바이어스 감소는 대등한 패턴 밀도에서 식각 바이어스가 선폭(CD)이 작은 패턴에서 상대적으로 더 작게 발생되는 점과 부합된다. However, in addition to the blocking effect, as shown in FIG. 6, when considering the curved seventh pattern 601 and the neighboring eighth pattern 602, the etching bias at the calculation point on the seventh pattern 601 is affected. In addition to the amount of the polymer, the factor that affects the degree of consideration can be taken into account. As shown in FIG. 5, as the blocking effect represents the action of reducing the etching bias, as shown in FIG. 6, the more pattern edges 611 within the same area, the greater the amount of redeposited polymer produced. As a result, the tendency of the etching bias is reduced by the layer 630 of the deposited polymer. The etching bias reduction due to the redeposition of this polymer is consistent with the fact that at comparable pattern densities, the etching bias occurs relatively smaller in the pattern having a smaller line width (CD).

이와 같이 본 발명의 실시예에서는 식각 바이어스에 비례하는 식각 바이어스 밀도(etch bias density)를, 계산지점에 영향을 미치는 식각된 폴리머의 발생량과, 다른 패턴들에 의해 폴리머의 영향이 제한되는 블로킹 효과를 고려하여 산출되는 유효 면적, 및 폴리머가 재증착하는 패턴의 에지(edge)의 길이를 고려하여 수학식1으로 산출할 수 있다. As described above, in the exemplary embodiment of the present invention, an etch bias density proportional to the etch bias is determined, and a blocking effect in which the influence of the polymer is limited by the amount of the etched polymer affecting the calculation point and other patterns is determined. In consideration of the effective area calculated in consideration and the length of the edge (edge) of the pattern that the polymer is redeposited, it can be calculated by Equation 1.

Figure 112007094183848-PAT00002
Figure 112007094183848-PAT00002

여기서, 식각 바이어스 밀도(EB density)를 식각 바이어스에 비례하는 값을 의미하고, 블로킹되는 면적(blocked Area)을 고려하여 유효 면적(effective etching area)을 반영한다. 또한, 길이(L)은 폴리머가 재증착되는 총 에지의 길이를 반영한다. 폴리머의 분포는 마이크로로딩 범위(r)를 반경(radius)로 하고 방위각(θ)에 따른 유효 면적에서의 가우시안 커널 함수(Gaussian kernel) G(r)에 따른다. 이러한 수학식 1에 의해 식각 과정의 모델(model)이 구축된다. Here, the etching bias density (EB density) means a value proportional to the etching bias, and reflects the effective etching area (effective etching area) in consideration of the blocked area (blocked Area). The length L also reflects the length of the total edge over which the polymer is redeposited. The distribution of the polymer is based on the Gaussian kernel G (r) at the effective area according to the azimuth angle θ with the microloading range r as the radius. The model of the etching process is constructed by Equation 1.

도 7 및 도 8은 본 발명의 실시예에 따른 식각 바이어스 모델을 적용한 예를 설명하기 위해서 제시한 도면들이다. 도 7은 상대적으로 고밀도의 패턴 레이아웃에서의 본 발명의 실시예에 따른 식각 바이어스 모델을 적용하는 경우를 예시하고, 도 8은 상대적으로 저밀도의 패턴 레이아웃에서의 식각 바이어스 모델의 적용을 예시하고 있다. 도 7의 패턴(701) 상의 계산지점에서의 마이크로로딩 범위(r)에 따른 영향을 미치는 영역은 원(702)로 고려될 수 있고, 실제 폴리머의 영향이 유효한 유효 면적(703)이 고려될 수 있다. 또한, 폴리머의 재증착을 대변하는 에지(704)의 길이 또한 고려될 수 있다. 이러한 요소들을 수학식 1에 적용하여 계산지점에서의 식각 바이어스 밀도가 계산된다. 7 and 8 are views provided to explain an example of applying an etching bias model according to an embodiment of the present invention. FIG. 7 illustrates the application of the etching bias model according to the embodiment of the present invention in a relatively high density pattern layout, and FIG. 8 illustrates the application of the etching bias model in a relatively low density pattern layout. The area influencing according to the microloading range r at the calculation point on the pattern 701 of FIG. 7 can be considered as the circle 702, and the effective area 703 in which the effect of the actual polymer is effective can be considered. have. In addition, the length of the edge 704 representing the redeposition of the polymer may also be considered. These factors are applied to Equation 1 to calculate the etch bias density at the calculation point.

이에 비해, 도 8의 상대적으로 저밀도의 패턴(801) 상의 계산지점에서의 마이크로로딩 범위(r)에 따른 영향을 미치는 영역은 원(802)로 고려될 수 있고, 실제 폴리머의 영향이 유효한 유효 면적(803)이 고려될 수 있다. 또한, 폴리머의 재증착을 대변하는 에지(804)의 길이 또한 고려될 수 있다. 이러한 요소들을 수학식 1에 적용하여 계산지점에서의 식각 바이어스 밀도가 계산된다. 도 7 및 도 8을 고려하 면, 저밀도 패턴 레이아웃인 도 8의 경우 에지(804)의 길이가 도 7의 경우에 비해 작게 평가될 수 있다. 이에 따라, 수학식 1에 의해 계산되는 식각 바이어스 밀도는 도 8의 경우 더 큰 값으로 계산되고, 이는 실질적으로 실험 상 저밀도 패턴에서 식각 바이어스가 더 크게 나타나는 경향에 부합된다. In comparison, the area of influence of the microloading range r at the calculation point on the relatively low density pattern 801 of FIG. 8 can be considered as the circle 802, and the effective area where the effect of the actual polymer is effective. 803 may be considered. In addition, the length of the edge 804 representing the redeposition of the polymer may also be considered. These factors are applied to Equation 1 to calculate the etch bias density at the calculation point. 7 and 8, in the case of FIG. 8, which is a low density pattern layout, the length of the edge 804 may be smaller than that of FIG. 7. Accordingly, the etching bias density calculated by Equation 1 is calculated as a larger value in FIG. 8, which substantially corresponds to the tendency of larger etching bias in the low density pattern experimentally.

본 발명의 실시예에서는 식각 특성에 의존하는 요소(factor)를 광범위(long range)와 협범위(short range) 효과로 나눠 고려하여 모델을 구축한다. 협범위 효과는 가장 인접한 패턴간의 거리에서 발생하는 폴리머와 이들 폴리머가 재증착되는 량에 의존하여 식각 바이어스에 대한 영향이 결정된다. 따라서, 식각 바이어스에 영향을 끼치는 특정 거리, 즉, 마이크로로딩 범위와 식각 바이어스 계산 지점에서의 패턴 밀도가 식각 바이어스 특성을 좌우한다. 또한, 이웃 패턴의 존재로 식각 바이어스가 제한되거나 주변에서 발생된 폴리머가 인접 패턴 에지의 길이가 많아짐에 따라 감소되는 효과와 폴리머의 직진성을 고려한 방향성도 식각 바이어스를 계산하는 데 고려한다. 본 발명에서는 이러한 효과를 가우시안 커널 함수를 이용하여 모델로 구축한다. 광범위 효과는 실질적으로 웨이퍼 오픈 영역(wafer open area)에 따라서 기인되는 요소로, 이러한 요소는 실질적으로 전체 폴리머 량을 결정한다. 본 발명의 실시예에서는 이러한 효과를 모두 고려하여 식각 바이어스 모델을 구축하여, 보다 정확하고 안정적인 식각 모델을 구현할 수 있다. In an embodiment of the present invention, a model is constructed by dividing factors depending on etching characteristics into long range and short range effects. Narrow range effects depend on the polymers occurring at the distance between the nearest patterns and the amount of redeposition of these polymers to determine the effect on the etching bias. Therefore, the specific distance affecting the etching bias, that is, the pattern loading at the microloading range and the etching bias calculation point, determines the etching bias characteristics. In addition, the direction in which the etching bias is limited due to the presence of the neighboring pattern or the polymer generated in the surrounding area is reduced as the length of the adjacent pattern edge increases, and the directivity of the polymer is also considered in calculating the etching bias. In the present invention, this effect is constructed as a model using a Gaussian kernel function. The widespread effect is a factor that is substantially dependent on the wafer open area, which substantially determines the total polymer amount. In the exemplary embodiment of the present invention, an etching bias model may be constructed in consideration of all these effects, and thus a more accurate and stable etching model may be implemented.

본 발명의 실시예에서는 이와 같이 구축된 식각 모델을 이용하여 국부적 식각 바이어스를 계산하고, 계산된 식각 바이어스를 OPC 과정에 반영할 수 있다. 이에 따라, 보다 정확한 식각 바이어스를 계산할 수 있고, 이에 따라, 웨이퍼 패턴에 대한 계측 선폭인 FI(Field Inspection) CD에 대한 OPC가 가능하다. 또한, 일반적으로 알려져 있는 노광 과정의 광학적 모델(optical model)과 레지스트에 대한 레지스트 모델(resist model)을 이용한 시뮬레이션 컨투어(simulation contour)와 본 발명의 실시예에서 구한 식각 바이어스 계산 값을 이용하여 FI OPC 모델링을 적용할 수 있다. 이러한 모델을 이용하여 실험적으로 구현하지 않고도 정확한 패턴 형성을 미리 예측할 수 있다. 특히, 패턴에 기인된 식각 효과를 고려함으로써 설계 단계에서 미리 식각 효과를 고려한 레이아웃(layout) 설계가 가능하다. In an embodiment of the present invention, the local etching bias may be calculated using the etching model constructed as described above, and the calculated etching bias may be reflected in the OPC process. Accordingly, a more accurate etching bias can be calculated, thereby enabling OPC for FI (Field Inspection) CD, which is the measurement line width for the wafer pattern. In addition, a simulation contour using an optical model of a generally known exposure process and a resist model of a resist and an etch bias calculation value obtained in an embodiment of the present invention are used. Modeling can be applied. Using this model, accurate pattern formation can be predicted in advance without experimental implementation. In particular, by considering the etching effect due to the pattern, it is possible to design a layout in consideration of the etching effect in advance in the design stage.

도 1은 본 발명의 실시예에 따른 식각 폴리머(etched polymer)의 발생을 설명하기 위해서 제시한 도면이다. 1 is a view for explaining the generation of etched polymer (etched polymer) according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 식각 폴리머의 재증착을 설명하기 위해서 제시한 도면이다. 2 is a view provided to explain the redeposition of the etching polymer according to an embodiment of the present invention.

도 3 내지 도 6은 본 발명의 실시예에 따른 식각 바이어스에 영향을 미치는 요소들을 설명하기 위해서 제시한 도면들이다. 3 to 6 are diagrams for explaining the factors affecting the etching bias according to an embodiment of the present invention.

도 7 및 도 8은 본 발명의 실시예에 따른 식각 바이어스 모델을 적용한 예를 설명하기 위해서 제시한 도면들이다. 7 and 8 are views provided to explain an example of applying an etching bias model according to an embodiment of the present invention.

Claims (1)

노광 및 식각 과정으로 웨이퍼 상에 패턴 전사할 목표 레이아웃(target layout)을 설계하는 단계;Designing a target layout to pattern-transfer on the wafer by an exposure and etching process; 상기 식각 과정에 수반될 식각 바이어스(etch bias)를 예측하기 위해 식각 바이어스 모델(model)을 하기 수학식 2로 구해지게 구축하는 단계; Constructing an etch bias model to be obtained by Equation 2 to predict an etch bias to be involved in the etching process; 상기 식각 바이어스 모델을 이용하여 상기 식각 과정에 수반될 식각 바이어스를 예측하는 단계; 및 Predicting an etching bias to be involved in the etching process using the etching bias model; And 상기 예측된 식각 바이어스를 적용하여 상기 목표 레이아웃을 보정하는 단계를 포함하는 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정 방법.And correcting the target layout by applying the predicted etch bias.
Figure 112007094183848-PAT00003
Figure 112007094183848-PAT00003
상기 식각 바이어스 밀도(EB density)는 상기 식각 바이어스에 비례하는 값, 상기 G(r)은 상기 식각 시 반경(r) 내의 상기 식각에 의해 발생된 폴리머의 분포를 나타내는 가우시안 커널(Gaussian kernel) 함수, 상기 A(r,θ)는 상기 폴리머가 유효하게 영향을 미치는 반경(r) 및 방위각(θ)의 면적, 상기 L은 상기 폴리머가 재 증착하는 패턴 에지(edge)의 총 길이.The etch bias density (EB density) is a value proportional to the etch bias, the G (r) is a Gaussian kernel function representing a distribution of a polymer generated by the etching within the radius r during the etching, Where A (r, θ) is the area of radius (r) and azimuth (θ) that the polymer effectively affects, and L is the total length of the pattern edges that the polymer re-deposits.
KR1020070139615A 2007-12-28 2007-12-28 Opc method by using etch bias modeling KR20090071736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139615A KR20090071736A (en) 2007-12-28 2007-12-28 Opc method by using etch bias modeling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139615A KR20090071736A (en) 2007-12-28 2007-12-28 Opc method by using etch bias modeling

Publications (1)

Publication Number Publication Date
KR20090071736A true KR20090071736A (en) 2009-07-02

Family

ID=41329036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139615A KR20090071736A (en) 2007-12-28 2007-12-28 Opc method by using etch bias modeling

Country Status (1)

Country Link
KR (1) KR20090071736A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110138083A (en) * 2010-06-18 2011-12-26 삼성전자주식회사 Method of etch proximity correction, and method of creating photomask layout using the same
US8694927B2 (en) 2012-03-28 2014-04-08 Samsung Electronics Co., Ltd. Method of designing pattern layouts
US8762901B2 (en) 2012-02-22 2014-06-24 Samsung Electronics Co., Ltd. Method for process proximity correction
CN108490733A (en) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 OPC modification methods
KR20190117710A (en) * 2017-02-24 2019-10-16 에이에스엠엘 네델란즈 비.브이. Description of etch bias characteristics and how to use them

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110138083A (en) * 2010-06-18 2011-12-26 삼성전자주식회사 Method of etch proximity correction, and method of creating photomask layout using the same
US8429571B2 (en) 2010-06-18 2013-04-23 Samsung Electronics Co., Ltd Method of etch proximity correction and method of creating photomask layout using the same
US8762901B2 (en) 2012-02-22 2014-06-24 Samsung Electronics Co., Ltd. Method for process proximity correction
US8694927B2 (en) 2012-03-28 2014-04-08 Samsung Electronics Co., Ltd. Method of designing pattern layouts
KR20190117710A (en) * 2017-02-24 2019-10-16 에이에스엠엘 네델란즈 비.브이. Description of etch bias characteristics and how to use them
KR20210062741A (en) * 2017-02-24 2021-05-31 에이에스엠엘 네델란즈 비.브이. The etch bias special quality description and method of use
CN108490733A (en) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 OPC modification methods

Similar Documents

Publication Publication Date Title
JP2005099765A (en) Method for generating predictive model for process proximity effect, method for managing process, method for manufacturing semiconductor device, method for manufacturing photomask, and program
US7600213B2 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
KR100374635B1 (en) Exposure method for Correction of dimension variation during etching of photo mask and recording medium in which the exposure method is recorded
KR20090071736A (en) Opc method by using etch bias modeling
TW201504747A (en) Methods and systems for designing and manufacturing optical lithography masks
KR101068321B1 (en) Method for detecting weak point
JP4643302B2 (en) Mask pattern creation method, layout creation method, photomask manufacturing method, photomask, and semiconductor device manufacturing method
JP2009042275A (en) Process model generation method, process model generation program, and pattern correction method
JP2005055563A (en) Mask correction program, mask correction method and method for manufacturing mask
KR20070068910A (en) Method of correcting critical dimesion of a phase shift mask
JP2011028120A (en) Method for forming pattern, program for forming pattern, and method for manufacturing semiconductor device
CN110850677A (en) Preparation method of photoetching layer mask and ion implantation method
KR101160010B1 (en) Method for processing optical proximity correction
JP2010066337A (en) Method for creating pattern data, method for creating mask, method for manufacturing semiconductor device, and method and program for creating pattern
KR100731071B1 (en) Method for correcting mask layout
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
KR101095062B1 (en) Method for verifing of optical proximity correction
KR20090108268A (en) Method for correcting pattern CD of binary mask
JP5248540B2 (en) Mask verification method, semiconductor device manufacturing method, and mask verification program
US8196071B2 (en) Creating mask data of integrated circuit patterns using calculated etching conversion difference
JP2008090073A (en) Method for creating pattern data, method for forming pattern, and program
JP7381730B2 (en) Lithography simulation and optical proximity correction
JP5034410B2 (en) Development loading measurement method and development loading measurement substrate
KR20110077968A (en) Method for manufacturing a phase shift mask including process of critical dimension
KR20100076467A (en) Method for processing optical proximity correction

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination