KR20090070370A - Luminescence dispaly - Google Patents

Luminescence dispaly Download PDF

Info

Publication number
KR20090070370A
KR20090070370A KR1020070138358A KR20070138358A KR20090070370A KR 20090070370 A KR20090070370 A KR 20090070370A KR 1020070138358 A KR1020070138358 A KR 1020070138358A KR 20070138358 A KR20070138358 A KR 20070138358A KR 20090070370 A KR20090070370 A KR 20090070370A
Authority
KR
South Korea
Prior art keywords
voltage
data
gate
light emitting
line
Prior art date
Application number
KR1020070138358A
Other languages
Korean (ko)
Other versions
KR101419237B1 (en
Inventor
김중철
이호영
전창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070138358A priority Critical patent/KR101419237B1/en
Publication of KR20090070370A publication Critical patent/KR20090070370A/en
Application granted granted Critical
Publication of KR101419237B1 publication Critical patent/KR101419237B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

A luminescence display is provided to supply a data outputted from one output line sequentially to a plurality of data line group by using a demultiplexer. A gate driving unit(106) operates a gate line(GL1-GLn), and a data driver(104) has an output line(DO1-DOi) which is less than those of the data line(DL11-DLij). The demultiplexer unit(110) is formed between the data driver and the luminescence display panel. A demultiplexer(DEMUX1-DEMUXi) part supplies a data voltage from the output line to the data line. A timing control part(108) produces a plurality of control signals controlling the drive timing of data driver and gate driving unit.

Description

발광 표시 장치{LUMINESCENCE DISPALY}Light emitting display device {LUMINESCENCE DISPALY}

본 발명은 발광 표시 장치에 관한 것으로, 특히 데이터 구동부의 출력 라인 수를 줄일 수 있는 발광 표시 장치에 관한 것이다.The present invention relates to a light emitting display device, and more particularly, to a light emitting display device capable of reducing the number of output lines of a data driver.

액티브 매트릭스 유기 전계 발광 표시 장치는 다수의 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 이러한 유기 전계 발광 표시 장치의 각 화소셀은 도 1에 도시된 바와 같이 유기 발광 다이오드(Organic Light Emitting Diode : OLED)와, 그 OLED를 독립적으로 구동하는 화소 구동부(10)를 구비한다. OELD는 화소 구동부(10)와 접속된 음극 및 전원 라인(PL)과 접속된 애노드 전극과, 애노드 전극과 캐소드 전극 사이에 형성된 유기층으로 구성된다. 화소 구동부(10)는 스캔 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL) 사이에 접속된 스위치 트랜지스터(TS) 및 구동 트랜지스터(TD)와 스토리지 캐패시터(Cst)로 구성되어 OELD를 구동한다. In the active matrix organic electroluminescent display, a plurality of pixels are arranged in a matrix to display an image. Each pixel cell of the organic light emitting display device includes an organic light emitting diode (OLED) and a pixel driver 10 driving the OLED independently. The OELD is composed of an anode electrode connected to the pixel driver 10 and an anode electrode connected to the power supply line PL, and an organic layer formed between the anode electrode and the cathode electrode. The pixel driver 10 includes a gate line GL for supplying a scan signal, a data line DL for supplying a data signal, a power line PL for supplying a power signal, a gate line GL, and a data line. The switch transistor TS, the driving transistor TD, and the storage capacitor Cst connected between the DL and the power supply line PL drive the OELD.

이러한 발광 표시 장치의 각 데이터 라인(DL)에 데이터전압을 공급하는 데이터 구동부의 출력 라인은 데이터 라인(DL)과 일대일 대응한다. 따라서, 발광 표시 장치의 해상도가 증가할수록 데이터 라인(DL) 수가 증가함에 따라 출력 라인 수도 증가하여야 한다. 따라서, 데이터 구동부를 이루는 고가의 데이터 구동 집적 회로의 수가 증가할 뿐만 아니라 데이터 구동 집적 회로를 부착하는 공정 시간 및 제조 비용도 증가되어 비용이 상승하는 문제점이 있다.The output line of the data driver for supplying a data voltage to each data line DL of the light emitting display device corresponds one-to-one with the data line DL. Therefore, as the resolution of the light emitting display device increases, the number of output lines needs to increase as the number of data lines DL increases. Therefore, not only the number of expensive data driver integrated circuits constituting the data driver increases, but also the process time and manufacturing cost for attaching the data driver integrated circuit also increase, resulting in a cost increase.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 구동부의 출력 라인 수를 줄일 수 있는 발광 표시 장치를 제공하는 것이다.In order to solve the above problems, the present invention is to provide a light emitting display device that can reduce the number of output lines of the data driver.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 장치는 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인,구동 전압이 공급되는 구동 전압 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 데이터 전압, 게이트 전압, 및 구동 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하는 화소 구동부를 가지는 발광 표시 패널과; 상기 게이트 라인을 구동하는 게이트 구동부와; 상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부와; 상기 데이터 구동부와 상기 발광 표시 패널 사이에 형성되며 상기 출력 라인으로부터의 데이터 전압을 상기 데이터 라인에 공급하는 디멀티플렉서부를 구비하며, 상기 디멀티플렉서부는 상기 이전단 게이트 라인의 스캔 기간인 데이터 입력 기간, 상기 현재단 게이트 라인의 스캔 기간인 데이터 입력 기간, 또는 이전단 및 현재단 게이트 라인의 스캔 기간 사이의 데이터 입력 기간에 상기 데이터 전압을 상기 데이터 라인에 공급하는 것을 특징으로 한다.In order to achieve the above technical problem, the light emitting display device according to the present invention emits light in each pixel region defined by a data line supplied with a data voltage, a gate line supplied with a gate voltage, and a driving voltage line supplied with a driving voltage. A light emitting display panel having a device and a pixel driver for supplying a current corresponding to the data voltage to the light emitting device according to the data voltage, the gate voltage, and the driving voltage; A gate driver for driving the gate line; A data driver having fewer output lines than the data lines; A demultiplexer unit formed between the data driver and the light emitting display panel to supply a data voltage from the output line to the data line, wherein the demultiplexer unit is a scan period of the previous gate line and the current stage The data voltage is supplied to the data line in a data input period that is a scan period of a gate line or a data input period between a scan period of a previous stage and a current gate line.

본 발명에 따른 발광 표시 장치는 데이터 구동부의 하나의 출력 라인으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부를 이용하여 다수개의 데이터 라인군에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. 또한, 본 발명에 따른 발광 표시 장치는 초기화 전압을 공급하는 초기화 라인 및 발광 제어 전압을 공급하는 발광 제어 라인 중 적어도 어느 하나를 별도로 구비하지 않으므로 초기화 라인 및 발광 제어 라인으로 인한 개구율 저하를 방지할 수 있다.The light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line of the data driver to a plurality of data line groups using the demultiplexer. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost. In addition, since the light emitting display device according to the present invention does not separately include at least one of an initialization line for supplying an initialization voltage and an emission control line for supplying an emission control voltage, a decrease in aperture ratio due to the initialization line and the emission control line can be prevented. have.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 2은 본 발명에 따른 발광 표시 장치를 나타내는 블럭도이다.2 is a block diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.

도 2에 도시된 발광 표시 장치는 발광 표시 패널(102)과, 발광 표시 패널(102)의 게이트 라인(GL1 내지 GLn)을 구동하기 위한 게이트 구동부(106)와, 발광 표시 패널(102)의 데이터 라인(DL11 내지 DLij)을 구동하기 위한 데이터 구동부(104)와, 데이터 구동부(104)와 발광 표시 패널(102) 사이에 형성된 디멀티플렉서부(110)와, 게이트 구동부(106), 데이터 구동부(104) 및 디멀티플렉서부(110)를 제어하는 타이밍 제어부(108)를 구비한다.The light emitting display device illustrated in FIG. 2 includes a light emitting display panel 102, a gate driver 106 for driving gate lines GL1 to GLn of the light emitting display panel 102, and data of the light emitting display panel 102. The data driver 104 for driving the lines DL11 to DLij, the demultiplexer 110 formed between the data driver 104 and the light emitting display panel 102, the gate driver 106, and the data driver 104. And a timing controller 108 that controls the demultiplexer unit 110.

타이밍 제어부(108)는 게이트 구동부(106) 및 데이터 구동부(104)의 구동 타이밍을 제어하는 다수의 제어 신호를 생성함과 아울러 화소 데이터를 정렬하여 데이터 구동부(104)에 공급한다. 또한, 타이밍 제어부(108)는 디멀티플렉서부(110)를 제어하는 다수의 샘플링 제어 신호를 생성한다.The timing controller 108 generates a plurality of control signals for controlling the driving timings of the gate driver 106 and the data driver 104, and arranges the pixel data to supply them to the data driver 104. In addition, the timing controller 108 generates a plurality of sampling control signals for controlling the demultiplexer 110.

게이트 구동부(106)는 로우 논리의 게이트 전압을 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급한다. 이에 따라, 게이트 구동부(106)는 게이트 라인(GL1 내지 GLn)에 접속된 제1 및 제2 스위칭 트랜지스터(ST1,ST2)가 게이트라인(GL) 단위로 구동되게 한다. 또한, 게이트 구동부(106)는 로우 논리의 발광 제어 전압을 발광 제어 라인들(EL1 내지 ELn)에 순차적으로 공급한다. The gate driver 106 sequentially supplies the gate voltage of the low logic to the gate lines GL1 to GLn. Accordingly, the gate driver 106 causes the first and second switching transistors ST1 and ST2 connected to the gate lines GL1 to GLn to be driven in units of the gate line GL. In addition, the gate driver 106 sequentially supplies the light emission control voltage of the low logic to the light emission control lines EL1 to ELn.

데이터 구동부(104)는 1수평 기간 중 데이터 입력 기간에 1 수평 라인의 데이터 전압(Vdata)을 디멀티플렉서부(110)에 공급한다. 이러한 데이터 구동부(104)의 출력 라인(DO)은 데이터 라인(DL)보다 적은 개수로 이루어지며, 디멀티플렉서부(110)의 다수개의 디멀티플렉서(DEMUX)와 동일한 개수를 가진다.The data driver 104 supplies the data voltage Vdata of one horizontal line to the demultiplexer 110 in the data input period during one horizontal period. The output lines DO of the data driver 104 are smaller than the data lines DL and have the same number as the plurality of demultiplexers DEMUX of the demultiplexer 110.

디멀티플렉서부(110)는 1 수평 기간 중 데이터 입력 기간 동안 데이터 라인(DL)에 데이터 전압(Vdata)을 공급한다. 이를 위해, 디멀티플렉서부(110)는 데이터 구동부(104)와 발광 표시 패널(102) 사이에 접속된 다수의 디멀티플렉서(DEMUX1 내지 DEMUXi)를 구비한다.The demultiplexer unit 110 supplies the data voltage Vdata to the data line DL during the data input period during one horizontal period. To this end, the demultiplexer 110 includes a plurality of demultiplexers DEMUX1 to DEMUXi connected between the data driver 104 and the light emitting display panel 102.

다수의 디멀티플렉서(DEMUX1 내지 DEMUXi) 각각은 데이터 구동부(104)의 하나의 출력라인(DO1 내지 DOi)과 접속되며, 데이터 라인들 중 j(여기서, j는 1보다 큰 자연수)개의 데이터 라인군(DL11 내지 DL1j, DL21 내지 DL2j,...,DLi1 내지 DLij)과 접속된다. 이러한 다수의 디멀티플렉서(DEMUX1 내지 DEMUXi) 각각은 j개의 데이터 라인군(DL11 내지 DL1j, DL21 내지 DL2j,...,DLi1 내지 DLij) 각각과 접속된 제1 내지 제j개의 샘플링 트랜지스터로 이루어진다. 본원 발명에서는 디멀티플렉서(DEMUX1 내지 DEMUXi) 각각이 적색(R), 녹색(G) 및 청색(B) 데이터 전압(Vdata)을 각각 공급하는 3개의 샘플링 트랜지스터로 이루어진 경우를 예로 들어 설명하기로 한다. 이 경우, 데이터 구동부(104)의 출력 라인(DO)은 데이터 라인(DL)의 1/3 개수를 가진다.Each of the plurality of demultiplexers DEMUX1 to DEMUXi is connected to one output line DO1 to DOi of the data driver 104 and includes j data lines group DL11 of j (where j is a natural number greater than 1). To DL1j, DL21 to DL2j, ..., DLi1 to DLij. Each of the plurality of demultiplexers DEMUX1 to DEMUXi includes first to j th sampling transistors connected to each of the j data line groups DL11 to DL1j, DL21 to DL2j, ..., DLi1 to DLij. In the present invention, a case in which each of the demultiplexers DEMUX1 to DEMUXi includes three sampling transistors respectively supplying red (R), green (G), and blue (B) data voltages Vdata will be described. In this case, the output line DO of the data driver 104 has one third the number of the data lines DL.

다수의 디멀티플렉서(DEMUX1 내지 DEMUXi)각각은 도 3에 도시된 바와 같이 데이터 구동부(104)의 하나의 출력 라인(DO)에 병렬로 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)를 구비한다. Each of the plurality of demultiplexers DEMUX1 to DEMUXi includes the first to third sampling transistors MT1 to MT3 in parallel to one output line DO of the data driver 104 as shown in FIG. 3.

이러한 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)는 타이밍 제어부(108)로부터 공급되는 샘플링 제어 신호(MS1 내지 MS3)에 응답하여 서로 다른 시점에서 턴-온된다. 즉, 제1 샘플링 트랜지스터(MT1)는 제1 샘플링 제어 신호(MS1)에 응답하여 데이터 구동부(104)의 출력 라인(DO1 내지 DOi)으로부터의 적색 데이터 전압(Vdata)을 제1 내지 제i 디멀티플렉서들(DEMUX1 내지 DEMUXi)의 제1 출력 단자와 접속된 제1 데이터 라인군(DL11,DL21,...,DLi1)에 공급한다. 제2 샘플링 트랜지스터(MT2)는 제2 샘플링 제어 신호(MS2)에 응답하여 데이터 구동부(104)의 출력 라인(DO1 내지 DOi)으로부터의 녹색 데이터 전압(Vdata)을 제1 내지 제i 디멀티플렉서군(DL12,DL22,...,DLi2)에 공급한다. 제3 샘플링 트랜지스터(MT3)는 제3 샘플링 제어 신호(MS3)에 응답하여 데이터 구동부(104)의 출력 라인(DO1 내지 DOi)으로부터의 청색 데이터 전압(Vdata)을 제1 내지 제i 디멀티플렉서들(DEMUX1 내지 DEMUXi)의 제3 출력 단자와 접속된 제3 데이터 라인군(DL13,DL23,...,DLi3)에 공급한다. The first to third sampling transistors MT1 to MT3 are turned on at different times in response to the sampling control signals MS1 to MS3 supplied from the timing controller 108. That is, the first sampling transistor MT1 receives the red data voltage Vdata from the output lines DO1 to DOi of the data driver 104 in response to the first sampling control signal MS1 to the first to i-th demultiplexers. Supply to the first data line group DL11, DL21, ..., DLi1 connected to the first output terminal of DEMUX1 to DEMUXi. The second sampling transistor MT2 receives the green data voltage Vdata from the output lines DO1 to DOi of the data driver 104 in response to the second sampling control signal MS2. , DL22, ..., DLi2). The third sampling transistor MT3 receives the blue data voltage Vdata from the output lines DO1 to DOi of the data driver 104 in response to the third sampling control signal MS3, and includes the first to i-th demultiplexers DEMUX1. To the third data line group DL13, DL23, ..., DLi3 connected to the third output terminal of DEMUXi.

발광 표시 패널(102)은 데이터 라인들(DL), 게이트라인들(GL), 발광 제어 라인(EL), 고전위 전압(VDD) 라인(PL)과, 저전위 전압(VSS) 라인에 접속된 다수개의 화소셀(PXL)들을 이용하여 화상을 표시하게 된다. The light emitting display panel 102 is connected to the data lines DL, the gate lines GL, the light emission control line EL, the high potential voltage VDD line PL, and the low potential voltage VSS line. An image is displayed using a plurality of pixel cells PXL.

각 화소셀(PXL)은 도 4에 도시된 바와 같이 OLED와, OLED를 구동하는 화소 구동부(112)를 포함한다. Each pixel cell PXL includes an OLED and a pixel driver 112 for driving the OLED, as shown in FIG. 4.

화소 구동부(112)는 제1 내지 제4 스위칭 트랜지스터(ST1 내지 ST4), 구동 트랜지스터(DT) 및 스토리지 캐패시터(Cst)를 포함한다.The pixel driver 112 includes first to fourth switching transistors ST1 to ST4, a driving transistor DT, and a storage capacitor Cst.

제1 스위칭 트랜지스터(ST1)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하여 데이터 라인(DL)으로부터의 데이터 신호(Vdata)를 제1 노드(N1)에 공급한다. The first switching transistor ST1 supplies the data signal Vdata from the data line DL to the first node N1 in response to the gate voltage of the low logic from the gate line GL.

제2 스위칭 트랜지스터(ST2)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하여 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 서로 접속시킴으로써 구동 트랜지스터(DT)를 다이오드 형태로 접속시킨다.The second switching transistor ST2 connects the driving transistor DT in the form of a diode by connecting the gate electrode and the drain electrode of the driving transistor DT to each other in response to a low logic gate voltage from the gate line GL.

제3 스위칭 트랜지스터(ST3)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 제1 노드(N1)에 고전위 전압(VDD)를 공급한다.The third switching transistor ST3 supplies the high potential voltage VDD to the first node N1 in response to the light emission control voltage of the low logic from the light emission control line EL.

제4 스위칭 트랜지스터(ST4)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 구동 트랜지스터(DT)의 드레인 전극을 OLED의 애노드 전극에 접속시킨다. 즉, 제4 스위칭 트랜지스터(ST4)는 로우 논리의 발광 제어 전압에 따라 구동 트랜지스터(DT)로부터 출력되는 전류를 OLED에 공급한다.The fourth switching transistor ST4 connects the drain electrode of the driving transistor DT to the anode electrode of the OLED in response to the low logic emission control voltage from the emission control line EL. That is, the fourth switching transistor ST4 supplies the OLED output current from the driving transistor DT according to the light emission control voltage of the low logic.

구동 트랜지스터(DT)는 제2 노드(N2) 상의 전압에 응답하여 OLED에 흐르는 전류량을 제어한다. The driving transistor DT controls the amount of current flowing in the OLED in response to the voltage on the second node N2.

스토리지 캐패시터(Cst)는 고전위 전압(VDD) 라인(PL)과 제2 노드(N2) 사이에 접속되어 제2 노드(N2)의 전압과 고전위 전압(VDD)의 차전압을 저장하고, 저장된 전압을 이용하여 구동 트랜지스터(DT)의 온 상태를 1 프레임동안 유지시킨다.The storage capacitor Cst is connected between the high potential voltage VDD line PL and the second node N2 to store the voltage of the second node N2 and the difference voltage between the high potential voltage VDD and the stored voltage. The on state of the driving transistor DT is maintained for one frame by using a voltage.

OLED는 화소 구동부(112)와 접속된 애노드 전극과, 저전위 전압(VSS)와 접속된 캐소드 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기층으로 구성된다. 이러한 OLED는 화소 구동부(112)의 제4 스위칭 트랜지스터(ST4)를 통해 구동 트랜지스터(DT)로부터의 전류에 의해 발광한다.The OLED is composed of an anode electrode connected to the pixel driver 112, a cathode electrode connected to the low potential voltage VSS, and an organic layer formed between the anode electrode and the cathode electrode. The OLED emits light by the current from the driving transistor DT through the fourth switching transistor ST4 of the pixel driver 112.

도 5는 본 발명에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다. 이에 대하여 도 4를 결부하여 구체적으로 설명하기로 한다.5 is a waveform diagram illustrating a method of driving a light emitting display device according to the present invention. This will be described in detail with reference to FIG. 4.

각 화소셀은 데이터 입력 기간과, 초기화 기간과, 프로그램 기간과, 발광 기간으로 나뉘어 동작한다.Each pixel cell is divided into a data input period, an initialization period, a program period, and a light emission period.

먼저, 이전단 게이트 라인(GLn-1)에 로우 논리의 게이트 전압이 공급되는 데이터 입력 기간에는 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 로우 논리의 제1 내지 제3 선택 신호(MS1 내지 MS3)가 순차적으로 공급된다. 이 로우 논리의 선택 신호(MS1 내지 MS3)에 응답하여 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)가 턴온된다. 로우 논리의 제1 선택 신호(MS1)에 의해 제1 샘플링 트랜지스터(MT1)가 턴온되면, 데이터 구동부(104)의 출력 라인(DO1,DO2,...,DOi)으로부터의 적색(Rn) 데이터 전압(Vdata)이 제1 데이터 라인(DL11,DL21,...,DLi1)에 공급된다. 그런 다음, 로우 논리의 제2 선택 신호(MS2)에 의해 제2 샘플링 트랜지스터(MT2)가 턴온되면, 데이터 구동부(104)의 출력 라인(DO1,DO2,...,DOi)으로부터의 녹색(Gn) 데이터 전압(Vdata)이 제2 데이터 라인(DL12,DL22,...,DLi2)에 공급된다. 그런 다음, 로우 논리의 제3 선택 신호(MS3)에 의해 제3 샘플링 트랜지스터(MT3)가 턴온되면, 데이터 구동부(104)의 출력 라인(DO1,DO2,...,DOi)으로부터의 청색(Bn) 데이터 전압(Vdata)이 제3 데이터 라인(DL13,DL23,...,DLi3)에 공급된다.First, in the data input period in which the gate voltage of the low logic is supplied to the previous gate line GLn-1, the first through third selection signals MS1 through 3 of the low logic are supplied to the first through third sampling transistors MT1 through MT3. MS3) is supplied sequentially. The first to third sampling transistors MT1 to MT3 are turned on in response to the low logic selection signals MS1 to MS3. When the first sampling transistor MT1 is turned on by the first selection signal MS1 of the low logic, the red data voltage Rn from the output lines DO1, DO2,..., DOi of the data driver 104. Vdata is supplied to the first data lines DL11, DL21, ..., DLi1. Then, when the second sampling transistor MT2 is turned on by the second selection signal MS2 of the low logic, the green Gn from the output lines DO1, DO2,..., DOi of the data driver 104. The data voltage Vdata is supplied to the second data lines DL12, DL22, ..., DLi2. Then, when the third sampling transistor MT3 is turned on by the third selection signal MS3 of the low logic, the blue Bn from the output lines DO1, DO2,..., DOi of the data driver 104 is turned on. The data voltage Vdata is supplied to the third data lines DL13, DL23, ..., DLi3.

이 때, 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)가 턴온되는 기간동안 현재단 게이트 라인(GLn)에는 하이 논리의 게이트 전압이 공급되기 때문에 각 화소셀의 제1 및 제2 노드(N1,N2)에는 데이터 라인(DL)에 공급된 적색(Rn), 녹색(Gn) 및 청색(Bn) 데이터 전압(Vdata)이 공급되지 않는다.In this case, since a high logic gate voltage is supplied to the current gate line GLn during the period in which the first to third sampling transistors MT1 to MT3 are turned on, the first and second nodes N1, N1, N2) is not supplied with the red (Rn), green (Gn), and blue (Bn) data voltages Vdata supplied to the data line DL.

초기화 기간에는 현재단 게이트 라인(GLn)에 로우 논리의 게이트 전압이 공급됨과 아울러 현재단 발광 제어 라인(ELn)에 로우 논리의 발광 제어 신호가 공급된다. 이에 따라, 제1 내지 제4 스위칭 트랜지스터(ST1,ST2,ST3,ST4)는 턴온되며, 구동 트랜지스터(DT)는 턴오프된다. 이에 따라, 스토리지 캐패시터(Cst) 및 구동트랜지스터(DT)의 게이트 전극은 발광 소자(OLED)의 애노드 전극과 접속된다. 이 때, 구동 트랜지스터(DT)가 턴오프상태이기 때문에 발광 소자(OLED)의 애노드 전극의 전압은 캐소드 전극의 전압과 유사하게 설정된다. 따라서, 스토리지 캐패시 터(Cst) 및 구동 트랜지스터(DT)의 게이트 전극은 발광 소자(OLED)의 애노드 전극에 인가되는 전압으로 초기화된다.In the initialization period, a low logic gate voltage is supplied to the current gate line GLn, and a light emission control signal of low logic is supplied to the current stage light emission control line ELn. Accordingly, the first to fourth switching transistors ST1, ST2, ST3, and ST4 are turned on and the driving transistor DT is turned off. Accordingly, the gate electrode of the storage capacitor Cst and the driving transistor DT is connected to the anode electrode of the light emitting device OLED. At this time, since the driving transistor DT is turned off, the voltage of the anode electrode of the light emitting element OLED is set similarly to the voltage of the cathode electrode. Therefore, the gate electrode of the storage capacitor Cst and the driving transistor DT is initialized to the voltage applied to the anode electrode of the light emitting element OLED.

프로그램 기간에는 현재단 게이트 라인(GLn)에 로우 논리의 게이트 전압이 공급됨과 아울러 현재단 발광 제어 라인(ELn)에 하이 논리의 발광 제어 전압이 공급된다. 이에 따라, 제3 및 제4 스위칭 트랜지스터(ST3,ST4)는 턴오프됨과 아울러 제1 및 제2 스위칭 트랜지스터(ST1,ST2)는 턴온된다. 턴온된 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)에는 데이터 라인(DL)으로부터의 데이터 전압(Vdata)이 공급된다. 턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극이 서로 연결된다. 이에 따라, 구동 트랜지스터(DT)는 순방향 다이오드가 되므로 구동 트랜지스터(DT)의 게이트 전극, 즉 제2노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 공급되므로써 제2 노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 샘플링된다. 이 때, 구동 트랜지스터(DT)의 소스 전극에는 데이터 전압(Vdata)이 공급됨으로써 제2 노드(N2)에는 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압의 차전압(Vdata-Vth)이 공급된다. 즉, 적색 데이터 전압(Vdata_R)이 공급된 구동 트랜지스터(DT)의 게이트 전극(즉, 제2 노드(N2))에는 Vdata_R-Vth가, 녹색 데이터 전압(Vdata_G)이 공급된 구동 트랜지스터(DT)의 게이트 전극(즉, 제2 노드(N2))에는 Vdata_G-Vth가 , 청색 데이터 전압(Vdata_B)이 공급된 구동 트랜지스터(DT)의 게이트 전극(즉, 제2 노드(N2))에는 Vdata_B-Vth가 샘플링 된다.In the program period, a low logic gate voltage is supplied to the current gate line GLn, and a light emission control voltage of high logic is supplied to the current stage light emission control line ELn. Accordingly, the third and fourth switching transistors ST3 and ST4 are turned off and the first and second switching transistors ST1 and ST2 are turned on. The data voltage Vdata from the data line DL is supplied to the first node N1 through the turned-on first switching transistor ST1. The gate electrode and the drain electrode of the driving transistor DT are connected to each other through the turned-on second switching transistor ST2. Accordingly, since the driving transistor DT becomes a forward diode, the threshold voltage Vth of the driving transistor DT is supplied to the gate electrode of the driving transistor DT, that is, the second node N2, thereby providing the second node N2. The threshold voltage Vth of the driving transistor DT is sampled. At this time, the data voltage Vdata is supplied to the source electrode of the driving transistor DT so that the difference voltage Vdata-Vth between the data voltage Vdata and the threshold voltage of the driving transistor DT is supplied to the second node N2. Supplied. In other words, Vdata_R-Vth is applied to the gate electrode of the driving transistor DT supplied with the red data voltage Vdata_R, that is, the second node N2, and that of the driving transistor DT is supplied with the green data voltage Vdata_G. Vdata_G-Vth is applied to the gate electrode (ie, the second node N2), and Vdata_B-Vth is applied to the gate electrode (ie, the second node N2) of the driving transistor DT supplied with the blue data voltage Vdata_B. Sampled.

발광 기간에는 현재단 게이트 라인(GLn)에 하이 논리의 게이트 전압이 공급 됨과 아울러 현재단 발광 제어 라인(ELn)에 로우 논리의 발광 제어 전압이 공급된다. 이에 따라, 제1 및 제2 스위칭 트랜지스터(ST1,ST2) 각각은 턴오프됨과 아울러 제3 및 제4 스위칭 박막트랜지스터(ST3,ST4)는 턴온된다. 턴온된 제3 스위칭 트랜지스터(ST3)를 통해 제1 노드(N1)에는 고전위 전압이 충전되고, 구동 트랜지스터(DT)의 게이트-소스 전극 간 전압은 스토리지 캐패시터(Cst)에 충전된 전압으로 턴온된다. 이에 따라, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 전압에 따른 구동 전류를 발생시키고, 이 구동 전류는 턴온된 제4 스위칭 트랜지스터(ST4)를 통해 발광 소자(OLED)에 공급된다. 발광 소자(OLED)는 공급된 구동 전류의 크기에 대응하는 밝기로 발광한다. 이 때, 발광 소자(OLED)에 공급되는 구동 전류는 수학식 1과 같다. 수학식 1에서 I는 발광 소자(OLED)에 흐르는 구동 전류를 나타내며, K는 구동 트랜지스터(DT)의 전류 이득을 나타내며, Vgs는 구동 트랜지스터(DT)의 게이트-소스 전극 간 전압을 나타내며, Vth는 구동 트랜지스터(DT)의 문턱 전압을 나타낸다. In the light emission period, a high logic gate voltage is supplied to the current gate line GLn and a light emission control voltage of low logic is supplied to the current stage light emission control line ELn. Accordingly, each of the first and second switching transistors ST1 and ST2 is turned off, and the third and fourth switching thin film transistors ST3 and ST4 are turned on. The high potential voltage is charged in the first node N1 through the turned-on third switching transistor ST3, and the voltage between the gate and source electrodes of the driving transistor DT is turned on with the voltage charged in the storage capacitor Cst. . Accordingly, the driving transistor DT generates a driving current according to the voltage stored in the storage capacitor Cst, and the driving current is supplied to the light emitting device OLED through the turned-on fourth switching transistor ST4. The light emitting device OLED emits light with brightness corresponding to the magnitude of the supplied driving current. At this time, the driving current supplied to the light emitting element OLED is represented by Equation (1). In Equation 1, I represents a driving current flowing through the light emitting device OLED, K represents a current gain of the driving transistor DT, Vgs represents a voltage between the gate and source electrodes of the driving transistor DT, and Vth The threshold voltage of the driving transistor DT is shown.

I=K(Vgs-Vth)2 =K(VDD-(Vdata-Vth)-Vth)2 =K(VDD-Vdata)2 I = K (Vgs-Vth) 2 = K (VDD- (Vdata-Vth) -Vth) 2 = K (VDD-Vdata) 2

수학식 1과 같이, 구동 트랜지스터(DT)의 문턱 전압(Vth)에 관계없이 데이터 전압(Vdata)에 대응하여 구동 전류가 발광 소자(OLED)를 통해 공급된다. 즉, 발광 소자(OLED)를 구동하는 구동 전류는 데이터 전압(Vdata)과 고전위 전압(VDD)에 의해 결정되므로 시간이 경과함에 따라 문턱전압(Vth)이 변하게 되는 구동 트랜지스 터(DT)에 의한 화질 불량을 방지할 수 있다.As shown in Equation 1, a driving current is supplied through the light emitting device OLED corresponding to the data voltage Vdata regardless of the threshold voltage Vth of the driving transistor DT. That is, since the driving current for driving the light emitting device OLED is determined by the data voltage Vdata and the high potential voltage VDD, the driving transistor DT whose threshold voltage Vth changes as time passes. Image quality defects can be prevented.

이와 같이, 본 발명에 따른 발광 표시 장치는 데이터 구동부(104)의 하나의 출력 라인(DO)으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부(110)를 이용하여 다수개의 데이터 라인군(DL)에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. As described above, the light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line DO of the data driver 104 to the plurality of data line groups DL by using the demultiplexer 110. do. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost.

또한, 본 발명에 따른 발광 표시 장치는 5개의 트랜지스터(ST1 내지 ST4,DT)와 1개의 스토리지 캐패시터(Cst)를 이용하여 발광 소자(OLED)를 구동함으로써 화소 구동부(112)가 단순화되어 개구율을 향상시킬 수 있다. 특히, 초기화 전압을 공급하는 초기화 라인을 별도로 구비하지 않으므로 초기화 라인으로 인한 개구율 저하를 방지할 수 있다.In addition, in the light emitting display device according to the present invention, the pixel driver 112 is simplified by driving the light emitting device OLED using five transistors ST1 to ST4 and DT and one storage capacitor Cst to improve aperture ratio. You can. In particular, since the initialization line for supplying the initialization voltage is not provided separately, a decrease in the aperture ratio due to the initialization line can be prevented.

도 6은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 화소 구조를 나타내는 회로도이다.6 is a circuit diagram illustrating a pixel structure of a light emitting display device according to a second embodiment of the present invention.

도 6에 도시된 발광 표시 장치의 화소셀은 도 3에 도시된 화소셀과 대비하여 화소 구동부(112)가 CMOS로 구성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The pixel cell of the light emitting display device illustrated in FIG. 6 includes the same components except that the pixel driver 112 is formed of a CMOS as compared to the pixel cell illustrated in FIG. 3. Accordingly, detailed description of the same components will be omitted.

도 6에 도시된 화소 구동부(112)의 제1 및 제2 스위칭 트랜지스터(ST1,ST2)와 구동 트랜지스터(ST)는 로우 논리의 게이트 전압에 응답하는 P형 트랜지스터로 형성되며, 제3 및 제4 스위칭 트랜지스터(ST3,ST4)는 하이 논리의 게이트 전압에 응답하는 N형 트랜지스터로 형성된다.The first and second switching transistors ST1 and ST2 and the driving transistor ST of the pixel driver 112 shown in FIG. 6 are formed of P-type transistors that respond to gate voltages of low logic. The switching transistors ST3 and ST4 are formed of N-type transistors that respond to gate voltages of high logic.

이와 같은 화소 구동부는 데이터 입력 기간과, 프로그램 기간과, 발광 기간으로 나뉘어 동작한다. 이에 대하여, 도 6 및 도 7를 결부하여 상세히 설명하기로 한다.The pixel driver operates in a divided manner into a data input period, a program period, and a light emission period. This will be described in detail with reference to FIGS. 6 and 7.

데이터 입력 기간에는 이전단 게이트 라인(GLn-1)에 로우 논리의 게이트 전압이 공급되는 데이터 입력 기간에는 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 로우 논리의 제1 내지 제3 선택 신호(MS1 내지 MS3)가 순차적으로 공급된다. 이 로우 논리의 선택 신호(MS1 내지 MS3)에 응답하여 제1 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)가 순차적으로 턴온된다. 순차적으로 턴온된 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)에 의해 제1 내지 제3 데이터 라인군(DL)에 순차적으로 적색(Rn), 녹색(Gn) 및 청색(Bn) 데이터 전압(Vdata)이 공급된다.In the data input period, the first to third selection signals of the low logic are supplied to the first to third sampling transistors MT1 to MT3 in the data input period in which the gate voltage of the low logic is supplied to the previous gate line GLn-1. MS1 to MS3) are supplied sequentially. The first to third sampling transistors MT1 to MT3 are sequentially turned on in response to the low logic selection signals MS1 to MS3. The red (Rn), green (Gn), and blue (Bn) data voltages Vdata are sequentially applied to the first to third data line groups DL by the sequentially turned on first to third sampling transistors MT1 to MT3. ) Is supplied.

이 때, 제1 내지 제3 샘플링 트랜지스터(MT1 내지 MT3)가 턴온되는 기간동안 현재단 게이트 라인(GLn)에는 하이 논리의 게이트 전압이 공급되기 때문에 현재단 게이트 라인(GLn)과 대응하는 화소셀의 제1 노드(N1)에는 데이터 라인(DL)에 공급된 적색(Rn), 녹색(Gn) 및 청색(Bn) 데이터 전압(Vdata)이 공급되지 않는다.At this time, since the gate voltage of high logic is supplied to the current gate line GLn during the period in which the first to third sampling transistors MT1 to MT3 are turned on, the pixel cells corresponding to the current gate line GLn The red (Rn), green (Gn), and blue (Bn) data voltages Vdata supplied to the data line DL are not supplied to the first node N1.

프로그램 기간에는 현재단 게이트 라인(GLn)에 로우 논리의 게이트 전압이 공급된다. 이에 따라, 제3 및 제4 스위칭 트랜지스터(ST3,ST4)는 턴오프됨과 아울러 제1 및 제2 스위칭 트랜지스터(ST1,ST2)는 턴온된다. 턴온된 제1 스위칭 트랜지스터(ST1)를 통해 제1 노드(N1)에는 데이터 라인(DL)으로부터의 데이터 전압(Vdata)이 공급된다. 턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극이 서로 연결된다. 이에 따라, 구동 트랜지 스터(DT)는 순방향 다이오드가 되므로 구동 트랜지스터(DT)의 게이트 전극, 즉 제2노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 공급되므로써 제2 노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 샘플링된다. 이 때, 구동 트랜지스터(DT)의 소스 전극에는 데이터 전압(Vdata)이 공급됨으로써 제2 노드(N2)에는 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압의 차전압(Vdata-Vth)이 공급된다.In the program period, the gate logic of the low logic is supplied to the current gate line GLn. Accordingly, the third and fourth switching transistors ST3 and ST4 are turned off and the first and second switching transistors ST1 and ST2 are turned on. The data voltage Vdata from the data line DL is supplied to the first node N1 through the turned-on first switching transistor ST1. The gate electrode and the drain electrode of the driving transistor DT are connected to each other through the turned-on second switching transistor ST2. Accordingly, since the driving transistor DT becomes a forward diode, the threshold voltage Vth of the driving transistor DT is supplied to the gate electrode of the driving transistor DT, that is, the second node N2, so that the second node ( The threshold voltage Vth of the driving transistor DT is sampled at N2). At this time, the data voltage Vdata is supplied to the source electrode of the driving transistor DT so that the difference voltage Vdata-Vth between the data voltage Vdata and the threshold voltage of the driving transistor DT is supplied to the second node N2. Supplied.

발광 기간에는 현재단 게이트 라인(GLn)에 하이 논리의 게이트 전압이 공급된다. 이에 따라, 제1 및 제2 스위칭 트랜지스터(ST1,ST2) 각각은 턴오프됨과 아울러 제3 및 제4 스위칭 박막트랜지스터(ST3,ST4)는 턴온된다. 턴온된 제3 스위칭 트랜지스터(ST3)를 통해 제1 노드(N1)에는 고전위 전압(VDD)이 충전되고, 구동 트랜지스터(DT)의 게이트-소스 전극 간 전압은 스토리지 캐패시터(Cst)에 충전된 전압으로 턴온된다. 이에 따라, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 전압에 따른 구동 전류를 발생시키고, 이 구동 전류는 턴온된 제4 스위칭 트랜지스터(ST4)를 통해 발광 소자(OLED)에 공급된다. 발광 소자(OLED)는 공급된 구동 전류의 크기에 대응하는 밝기로 발광한다. In the light emission period, a high logic gate voltage is supplied to the current gate line GLn. Accordingly, each of the first and second switching transistors ST1 and ST2 is turned off, and the third and fourth switching thin film transistors ST3 and ST4 are turned on. The high potential voltage VDD is charged in the first node N1 through the turned-on third switching transistor ST3, and the voltage between the gate and source electrodes of the driving transistor DT is charged in the storage capacitor Cst. Is turned on. Accordingly, the driving transistor DT generates a driving current according to the voltage stored in the storage capacitor Cst, and the driving current is supplied to the light emitting device OLED through the turned-on fourth switching transistor ST4. The light emitting device OLED emits light with brightness corresponding to the magnitude of the supplied driving current.

이와 같이, 본 발명에 따른 발광 표시 장치는 데이터 구동부(104)의 하나의 출력 라인(DO)으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부(110)를 이용하여 다수개의 데이터 라인군(DL)에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. As described above, the light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line DO of the data driver 104 to the plurality of data line groups DL by using the demultiplexer 110. do. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost.

또한, 본 발명에 따른 발광 표시 장치는 5개의 트랜지스터(ST1 내지 ST4,DT)와 1개의 스토리지 캐패시터(Cst)를 이용하여 발광 소자(OLED)를 구동함으로써 화소 구동부(112)가 단순화되어 개구율을 향상시킬 수 있다. 특히, 초기화 전압을 공급하는 초기화 라인과, 발광 제어 전압을 공급하는 발광 제어 라인을 별도로 구비하지 않으므로 초기화 라인 및 발광 제어 라인으로 인한 개구율 저하를 방지할 수 있다.In addition, in the light emitting display device according to the present invention, the pixel driver 112 is simplified by driving the light emitting device OLED using five transistors ST1 to ST4 and DT and one storage capacitor Cst to improve aperture ratio. You can. In particular, since the initialization line for supplying the initialization voltage and the light emission control line for supplying the light emission control voltage are not provided separately, a decrease in the aperture ratio due to the initialization line and the light emission control line can be prevented.

도 8은 본 발명의 제3 실시 예에 따른 발광 표시 장치를 설명하기 위한 도면이다.8 is a diagram for describing a light emitting display device according to a third embodiment of the present invention.

도 8에 도시된 발광 표시 장치는 도 2에 도시된 발광 표시 장치의 화소 구동부를 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The light emitting display illustrated in FIG. 8 includes the same components except for the pixel driver of the light emitting display illustrated in FIG. 2. Accordingly, detailed description of the same components will be omitted.

도 8에 도시된 화소 구동부(112)는 제1 내지 제5 스위칭 트랜지스터(ST1 내지 ST5) 및 구동 트랜지스터(DT)와 스토리지 캐패시터(Cst)를 포함한다.The pixel driver 112 illustrated in FIG. 8 includes first to fifth switching transistors ST1 to ST5, a driving transistor DT, and a storage capacitor Cst.

제1 스위칭 트랜지스터(ST1)는 로우 논리의 게이트 전압에 응답하여 데이터 전압(Vdata)을 제1 노드(N1)에 공급한다. 제2 스위칭 트랜지스터(ST2)는 로우 논리의 게이트 전압에 응답하여 제2 노드(N2)의 전압을 제4 스위칭 트랜지스터(ST4)에 공급한다. 제3 스위칭 트랜지스터(ST3)는 로우 논리의 발광 제어 전압에 응답하여 고전위 전압(VDD)을 제1 노드(N1)에 공급한다. 제4 스위칭 트랜지스터(ST4)는 제2 노드(N2)의 전압에 응답하여 구동 트랜지스터(DT)의 드레인 전극을 발광 소자(OLED)의 애노드 전극에 접속시킨다. 제5 스위칭 트랜지스터(ST5)는 이전단 게 이트 라인에 공급되는 로우 논리의 게이트 전압에 응답하여 초기 전압(Vini)을 제2 노드(N2)에 공급한다. 구동 트랜지스터(DT)는 제2 노드(N2)의 전압에 응답하여 제1 노드(N1)의 전압을 제4 스위칭 트랜지스터(ST4)에 공급한다. 스토리지 캐패시터(Cst)는 제1 노드(N1)와 고전위전압(VDD)라인 사이에 접속되어 제1 노드(N1)의 전압과 고전위 전압(VDD)의 차전압을 충전한다.The first switching transistor ST1 supplies the data voltage Vdata to the first node N1 in response to the gate voltage of the low logic. The second switching transistor ST2 supplies the voltage of the second node N2 to the fourth switching transistor ST4 in response to the gate voltage of the low logic. The third switching transistor ST3 supplies the high potential voltage VDD to the first node N1 in response to the light emission control voltage of the low logic. The fourth switching transistor ST4 connects the drain electrode of the driving transistor DT to the anode electrode of the light emitting element OLED in response to the voltage of the second node N2. The fifth switching transistor ST5 supplies the initial voltage Vini to the second node N2 in response to the gate voltage of the low logic supplied to the previous gate line. The driving transistor DT supplies the voltage of the first node N1 to the fourth switching transistor ST4 in response to the voltage of the second node N2. The storage capacitor Cst is connected between the first node N1 and the high potential voltage VDD line to charge the voltage of the first node N1 and the difference voltage of the high potential voltage VDD.

이러한 화소 구동부(112)는 데이터 입력 및 초기화 기간, 프로그램 기간 및 발광 기간으로 나뉘어 구동된다. 이에 대하여, 도 8 및 도 9를 결부하여 구체적으로 설명하기로 한다.The pixel driver 112 is driven by being divided into a data input and initialization period, a program period, and a light emission period. This will be described in detail with reference to FIGS. 8 and 9.

데이터 입력 및 초기화 기간에는 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 로우 논리의 제1 내지 제3 선택 신호(MS1 내지 MS3)가 순차적으로 공급된다. 이 로우 논리의 선택 신호(MS1 내지 MS3)에 응답하여 제1 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)가 순차적으로 턴온된다. 순차적으로 턴온된 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 의해 제1 내지 제3 데이터 라인군(DL)에 순차적으로 적색(Rn), 녹색(Gn) 및 청색(Bn) 데이터 전압(Vdata)이 공급된다.In the data input and initialization period, the first to third selection signals MS1 to MS3 of low logic are sequentially supplied to the first to third sampling transistors MT1 to MT3. The first to third sampling transistors MT1 to MT3 are sequentially turned on in response to the low logic selection signals MS1 to MS3. The red (Rn), green (Gn), and blue (Bn) data voltages Vdata are sequentially applied to the first to third data line groups DL by the sequentially turned on first to third sampling transistors MT1 to MT3. ) Is supplied.

이와 동시에 데이터 입력 및 초기화 기간에는 이전단 게이트 라인(GLn-1)에 공급된 로우 논리의 게이트 전압에 응답하여 제5 스위칭 트랜지스터(ST5)가 턴온된다. 턴온된 제5 스위칭 트랜지스터(ST5)를 통해 초기화 전압(Vini)이 제2 노드(N2)에 공급됨으로써 구동 트랜지스터(DT)의 게이트 단자는 초기화 전압으로 초기화된다.At the same time, the fifth switching transistor ST5 is turned on in response to the gate voltage of the low logic supplied to the previous gate line GLn-1 during the data input and initialization period. Since the initialization voltage Vini is supplied to the second node N2 through the turned-on fifth switching transistor ST5, the gate terminal of the driving transistor DT is initialized to the initialization voltage.

프로그램 기간에는 현재단 게이트 라인(GLn)에 공급되는 로우 논리의 게이트 전압에 응답하여 제1 및 제2 스위칭 트랜지스터(ST1,ST2)가 턴온된다. 턴온된 제1 스위칭 트랜지스터(ST1)를 통해 데이터 전압(Vdata)은 제1 노드(N1)에 공급된다. 턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 단자와 드레인 단자는 서로 연결되며 제4 스위칭 트랜지스터(T4)는 게이트 단자와 소스 단자가 서로 연결된다. 이에 따라, 구동 트랜지스터(DT)는 도 10에 도시된 바와 같이 순방향 다이오드가 되고, 제4 스위칭 트랜지스터(ST4)는 역방향 다이오드가 된다. 순방향 다이오드의 구동 트랜지스터(DT)의 게이트 단자, 즉 제1 노드(N1)에는 구동 트랜지스터(DT)의 문턱 전압이 샘플링됨으로써 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압간의 차전압이 공급된다. 역방향 다이오드의 제4 스위칭 트랜지스터(ST4)에 의해 발광 다이오드(OLED)로 전류가 흐르지 않게 되어 프로그램 기간동안 발생할 수 있는 빛샘을 막을 수 있어 콘트라스트비가 향상된다.In the program period, the first and second switching transistors ST1 and ST2 are turned on in response to the gate voltage of the low logic supplied to the current gate line GLn. The data voltage Vdata is supplied to the first node N1 through the turned-on first switching transistor ST1. The gate terminal and the drain terminal of the driving transistor DT are connected to each other through the turned-on second switching transistor ST2, and the gate terminal and the source terminal of the fourth switching transistor T4 are connected to each other. Accordingly, the driving transistor DT becomes a forward diode as shown in FIG. 10, and the fourth switching transistor ST4 becomes a reverse diode. The threshold voltage of the driving transistor DT is sampled to the gate terminal of the driving transistor DT of the forward diode, that is, the first node N1, so that the difference voltage between the data voltage Vdata and the threshold voltage of the driving transistor DT is supplied. do. The fourth switching transistor ST4 of the reverse diode prevents current from flowing into the light emitting diode OLED, thereby preventing light leakage that may occur during the program period, thereby improving the contrast ratio.

발광 기간에는 발광 제어 라인(EL)에 공급된 로우 논리의 발광 제어 전압에 응답하여 제3 스위칭 트랜지스터(ST3)가 턴온된다. 턴온된 제3 스위칭 트랜지스터(ST3)를 통해 제1 노드(N1)에는 고전위 전압(VDD)이 충전되고, 구동 트랜지스터(DT)의 게이트-소스 단자 간 전압은 스토리지 캐패시터(Cst)에 충전된 전압으로 유지된다. 이에 따라, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 전압에 따른 전류를 구동 전류를 발생시키고, 이 구동 전류는 턴온된 제4 스위칭 트랜지스터(ST4)를 통해 발광 소자(OLED)에 공급한다. 그러면, 발광 소자(OLED)는 구동 전류의 크기에 대응하는 밝기로 발광한다.In the light emission period, the third switching transistor ST3 is turned on in response to a low logic light emission control voltage supplied to the light emission control line EL. The high potential voltage VDD is charged in the first node N1 through the turned-on third switching transistor ST3, and the voltage between the gate and source terminals of the driving transistor DT is charged in the storage capacitor Cst. Is maintained. Accordingly, the driving transistor DT generates a driving current based on a voltage stored in the storage capacitor Cst, and the driving current is supplied to the light emitting device OLED through the turned on fourth switching transistor ST4. . Then, the light emitting device OLED emits light with brightness corresponding to the magnitude of the driving current.

이와 같이, 본 발명에 따른 발광 표시 장치는 데이터 구동부(104)의 하나의 출력 라인(DO)으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부(110)를 이용하여 다수개의 데이터 라인군(DL)에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. As described above, the light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line DO of the data driver 104 to the plurality of data line groups DL by using the demultiplexer 110. do. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost.

도 11은 본 발명의 제4 실시 예에 따른 발광 표시 장치를 설명하기 위한 도면이다.11 is a diagram for describing a light emitting display device according to a fourth embodiment of the present invention.

도 11에 도시된 발광 표시 장치는 도 4에 도시된 발광 표시 장치와 대비하여 화소 구동부를 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The light emitting display illustrated in FIG. 11 has the same components as the light emitting display illustrated in FIG. 4 except for the pixel driver. Accordingly, detailed description of the same components will be omitted.

도 11에 도시된 화소 구동부는 제1 내지 제5 스위칭 트랜지스터(ST1 내지 ST5)와, 구동 트랜지스터(DT) 및 스토리지 캐패시터(Cst)를 포함한다.The pixel driver illustrated in FIG. 11 includes first to fifth switching transistors ST1 to ST5, a driving transistor DT, and a storage capacitor Cst.

제1 스위칭 트랜지스터(ST1)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하여 데이터 라인(DL)으로부터의 데이터 신호(Vdata)를 제3 노드(N3)에 공급한다. 제2 스위칭 트랜지스터(ST2)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하여 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 서로 접속시킴으로써 구동 트랜지스터(DT)를 다이오드 형태로 접속시킨다. 제3 스위칭 트랜지스터(ST3)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 제1 노드(N1)에 고전위 전압을 공급한다. 제4 스위칭 트랜지스터(ST4)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 구동 트랜지스터(DT)의 드레인 전극을 발광 소자(OLED)의 애노드 전극에 접속시 킨다. 제5 스위칭 트랜지스터(ST5)는 이전단 게이트 라인(GLn-1)에 공급된 로우 논리의 게이트 전압에 응답하여 제2 노드(N2)를 초기화시킨다. 구동 트랜지스터(DT)는 제2 노드(N2) 상의 전압에 응답하여 발광 소자(OLED)에 흐르는 전류량을 제어한다. The first switching transistor ST1 supplies the data signal Vdata from the data line DL to the third node N3 in response to the gate voltage of the low logic from the gate line GL. The second switching transistor ST2 connects the driving transistor DT in the form of a diode by connecting the gate electrode and the drain electrode of the driving transistor DT to each other in response to a low logic gate voltage from the gate line GL. The third switching transistor ST3 supplies the high potential voltage to the first node N1 in response to the light emission control voltage of the low logic from the light emission control line EL. The fourth switching transistor ST4 connects the drain electrode of the driving transistor DT to the anode electrode of the light emitting element OLED in response to the low logic light emission control voltage from the light emission control line EL. The fifth switching transistor ST5 initializes the second node N2 in response to the gate voltage of the low logic supplied to the previous gate line GLn-1. The driving transistor DT controls the amount of current flowing in the light emitting device OLED in response to the voltage on the second node N2.

이러한 화소 구동부(112)는 초기화 기간, 데이터 입력 및 프로그램 기간 및 발광 기간으로 나뉘어 구동된다. 이에 대하여, 도 11 및 도 12를 결부하여 구체적으로 설명하기로 한다.The pixel driver 112 is driven by being divided into an initialization period, a data input and program period, and a light emission period. This will be described in detail with reference to FIGS. 11 and 12.

초기화 기간에는 이전단 게이트 라인(GLn-1)에 공급된 로우 논리의 게이트 전압에 응답하여 제5 스위칭 트랜지스터(ST5)가 턴온된다. 턴온된 제5 스위칭 트랜지스터(ST5)를 통해 스토리지 캐패시터(Cst) 및 제2 노드(N2)는 발광 소자(OLED)의 애노드 전극과 접속된다. 이 때, 구동 트랜지스터(DT)가 턴오프상태이기 때문에 발광 소자(OLED)의 애노드 전극의 전압은 캐소드 전극에 공급되는 저전위 전압(VSS)과 유사하다. 따라서, 제5 스위칭 트랜지스터(ST5)를 통해 스토리지 캐패시터(Cst) 및 구동 트랜지스터(DT)의 게이트 전극은 발광 소자(OLED)의 애노드 전극에 인가되는 전압으로 초기화된다. 이 경우, 발광 소자(OLED)의 애노드 전압은 데이터 전압(Vdata)보다 낮다.In the initialization period, the fifth switching transistor ST5 is turned on in response to the gate voltage of the low logic supplied to the previous gate line GLn-1. The storage capacitor Cst and the second node N2 are connected to the anode electrode of the light emitting device OLED through the turned-on fifth switching transistor ST5. At this time, since the driving transistor DT is turned off, the voltage of the anode electrode of the light emitting device OLED is similar to the low potential voltage VSS supplied to the cathode electrode. Therefore, the gate electrodes of the storage capacitor Cst and the driving transistor DT are initialized to the voltage applied to the anode electrode of the light emitting device OLED through the fifth switching transistor ST5. In this case, the anode voltage of the light emitting element OLED is lower than the data voltage Vdata.

데이터 입력 및 프로그램 기간에는 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 로우 논리의 제1 내지 제3 선택 신호(MS1 내지 MS3)가 순차적으로 공급된다. 이 로우 논리의 선택 신호(MS1 내지 MS3)에 응답하여 제1 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)가 순차적으로 턴온된다. 순차적으로 턴온된 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 의해 제1 내지 제3 데이터 라인군(DL)에 순차적으로 적색(Rn), 녹색(Gn) 및 청색(Bn) 데이터 전압(Vdata)이 공급된다.In the data input and program periods, the first to third selection signals MS1 to MS3 having low logic are sequentially supplied to the first to third sampling transistors MT1 to MT3. The first to third sampling transistors MT1 to MT3 are sequentially turned on in response to the low logic selection signals MS1 to MS3. The red (Rn), green (Gn), and blue (Bn) data voltages Vdata are sequentially applied to the first to third data line groups DL by the sequentially turned on first to third sampling transistors MT1 to MT3. ) Is supplied.

이와 동시에 데이터 입력 및 프로그램 기간에는 현재단 게이트 라인(GLn)에 공급되는 로우 논리의 게이트 전압에 응답하여 제1 및 제2 스위칭 트랜지스터(ST1,ST2)는 턴온된다. 턴온된 제1 스위칭 트랜지스터(ST1)를 통해 제3 노드(N3)에는 데이터 라인(DL)으로부터의 데이터 전압(Vdata)이 공급된다. 턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극이 서로 연결된다. 이에 따라, 구동 트랜지스터(DT)는 순방향 다이오드가 되므로 구동 트랜지스터(DT)의 게이트 전극, 즉 제2노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 공급되므로써 제2 노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 샘플링된다. 이 때, 구동 트랜지스터(DT)의 소스 전극에는 데이터 전압(Vdata)이 공급됨으로써 제2 노드(N2)에는 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱 전압의 차전압(Vdata-Vth)이 공급된다.At the same time, in the data input and program periods, the first and second switching transistors ST1 and ST2 are turned on in response to the gate voltage of the low logic supplied to the current gate line GLn. The data voltage Vdata from the data line DL is supplied to the third node N3 through the turned-on first switching transistor ST1. The gate electrode and the drain electrode of the driving transistor DT are connected to each other through the turned-on second switching transistor ST2. Accordingly, since the driving transistor DT becomes a forward diode, the threshold voltage Vth of the driving transistor DT is supplied to the gate electrode of the driving transistor DT, that is, the second node N2, thereby providing the second node N2. The threshold voltage Vth of the driving transistor DT is sampled. At this time, the data voltage Vdata is supplied to the source electrode of the driving transistor DT so that the difference voltage Vdata-Vth between the data voltage Vdata and the threshold voltage of the driving transistor DT is supplied to the second node N2. Supplied.

발광 기간에는 발광 제어 라인(EL)에 공급된 로우 논리의 발광 제어 전압에 응답하여 제3 및 제4 스위칭 트랜지스터(ST3,ST4)가 턴온된다. 턴온된 제3 스위칭 트랜지스터(ST3)를 통해 제1 노드(N1)에는 고전위 전압(VDD)이 충전되고, 구동 트랜지스터(DT)의 게이트-소스 단자 간 전압은 스토리지 캐패시터(Cst)에 충전된 전압으로 유지된다. 이에 따라, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 전압에 따른 전류를 구동 전류를 발생시키고, 이 구동 전류는 턴온된 제4 스위칭 트랜지스터(ST4)를 통해 발광 소자(OLED)에 공급한다. 그러면, 발광 소 자(OLED)는 구동 전류의 크기에 대응하는 밝기로 발광한다.In the light emission period, the third and fourth switching transistors ST3 and ST4 are turned on in response to the low logic light emission control voltage supplied to the light emission control line EL. The high potential voltage VDD is charged in the first node N1 through the turned-on third switching transistor ST3, and the voltage between the gate and source terminals of the driving transistor DT is charged in the storage capacitor Cst. Is maintained. Accordingly, the driving transistor DT generates a driving current based on a voltage stored in the storage capacitor Cst, and the driving current is supplied to the light emitting device OLED through the turned on fourth switching transistor ST4. . Then, the light emitting element OLED emits light with brightness corresponding to the magnitude of the driving current.

이 때, 발광 소자(OLED)에 공급되는 구동 전류는 수학식 2와 같다. 수학식 2에서 I는 발광 소자(OLED)에 흐르는 구동 전류를 나타내며, K는 구동 트랜지스터(DT)의 전류 이득을 나타내며, Vgs는 구동 트랜지스터(DT)의 게이트-소스 전극 간 전압을 나타내며, Vth는 구동 트랜지스터(DT)의 문턱 전압을 나타낸다. At this time, the driving current supplied to the light emitting device OLED is shown in Equation 2. In Equation 2, I denotes a driving current flowing through the light emitting device OLED, K denotes a current gain of the driving transistor DT, Vgs denotes a voltage between the gate and source electrodes of the driving transistor DT, and Vth The threshold voltage of the driving transistor DT is shown.

I=K(Vgs-Vth)2 =K(VDD-(Vdata-Vth)-Vth)2 =K(VDD-Vdata)2 I = K (Vgs-Vth) 2 = K (VDD- (Vdata-Vth) -Vth) 2 = K (VDD-Vdata) 2

수학식 2와 같이, 구동 트랜지스터(DT)의 문턱 전압(Vth)에 관계없이 데이터 전압(Vdata)에 대응하여 구동 전류가 발광 소자(OLED)를 통해 공급된다. 즉, 발광 소자(OLED)를 구동하는 구동 전류는 데이터 전압(Vdata)과 고전위 전압(VDD)에 의해 결정되므로 시간이 경과함에 따라 문턱전압(Vth)이 변하게 되는 구동 트랜지스터(DT)에 의한 화질 불량을 방지할 수 있다.As shown in Equation 2, a driving current is supplied through the light emitting device OLED corresponding to the data voltage Vdata regardless of the threshold voltage Vth of the driving transistor DT. That is, since the driving current for driving the light emitting device OLED is determined by the data voltage Vdata and the high potential voltage VDD, the image quality of the driving transistor DT that changes the threshold voltage Vth as time passes. Defects can be prevented.

이와 같이, 본 발명에 따른 발광 표시 장치는 데이터 구동부(104)의 하나의 출력 라인(DO)으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부(110)를 이용하여 다수개의 데이터 라인군(DL)에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. As described above, the light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line DO of the data driver 104 to the plurality of data line groups DL by using the demultiplexer 110. do. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost.

또한, 본 발명에 따른 발광 표시 장치는 5개의 트랜지스터(ST1 내지 ST4,DT)와 1개의 스토리지 캐패시터(Cst)를 이용하여 발광 소자(OLED)를 구동함으로써 화 소 구동부(112)가 단순화되어 개구율을 향상시킬 수 있다. 특히, 초기화 전압을 공급하는 초기화 라인을 별도로 구비하지 않으므로 초기화 라인으로 인한 개구율 저하를 방지할 수 있다.In the light emitting display device according to the present invention, the pixel driver 112 is simplified by driving the light emitting device OLED by using five transistors ST1 to ST4 and DT and one storage capacitor Cst. Can be improved. In particular, since the initialization line for supplying the initialization voltage is not provided separately, a decrease in the aperture ratio due to the initialization line can be prevented.

도 13은 본 발명의 제5 실시 예에 따른 발광 표시 장치의 화소 구조를 나타내는 회로도이다.13 is a circuit diagram illustrating a pixel structure of a light emitting display device according to a fifth embodiment of the present invention.

도 13에 도시된 발광 표시 장치의 화소셀은 도 11에 도시된 화소셀과 대비하여 화소 구동부가 CMOS로 구성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The pixel cell of the light emitting display device illustrated in FIG. 13 includes the same components except that the pixel driver is configured of a CMOS as compared to the pixel cell illustrated in FIG. 11. Accordingly, detailed description of the same components will be omitted.

도 13에 도시된 화소 구동부(112)의 제3 및 제4 스위칭 트랜지스터(ST3,ST4)는 하이 논리의 게이트 전압에 응답하는 N형 트랜지스터로 형성되며, 제1, 제2 및 제5 스위칭 트랜지스터(ST1,ST2,ST5)와 구동 트랜지스터(DT)는 로우 논리의 게이트 전압에 응답하는 P형 트랜지스터로 형성된다.The third and fourth switching transistors ST3 and ST4 of the pixel driver 112 illustrated in FIG. 13 are formed of N-type transistors that respond to gate voltages of high logic, and include first, second and fifth switching transistors ( The ST1, ST2, ST5 and the driving transistor DT are formed of P-type transistors which respond to the gate voltage of the low logic.

이러한 화소 구동부(112)는 초기화 기간, 데이터 입력 및 프로그램 기간 및 발광 기간으로 나뉘어 구동된다. 이에 대하여, 도 13 및 도 14를 결부하여 구체적으로 설명하기로 한다.The pixel driver 112 is driven by being divided into an initialization period, a data input and program period, and a light emission period. This will be described in detail with reference to FIGS. 13 and 14.

초기화 기간에는 이전단 게이트 라인(GLn-1)에 공급된 로우 논리의 게이트 전압에 응답하여 제5 스위칭 트랜지스터(ST5)가 턴온된다. 턴온된 제5 스위칭 트랜지스터(ST5)를 통해 스토리지 캐패시터(Cst) 및 제2 노드(N2)는 발광 소자(OLED)의 애노드 전극에 인가되는 전압으로 초기화된다. 이 경우, 발광 소자(OLED)의 애노드 전압은 데이터 전압(Vdata)보다 낮다.In the initialization period, the fifth switching transistor ST5 is turned on in response to the gate voltage of the low logic supplied to the previous gate line GLn-1. The storage capacitor Cst and the second node N2 are initialized to the voltage applied to the anode electrode of the light emitting device OLED through the turned-on fifth switching transistor ST5. In this case, the anode voltage of the light emitting element OLED is lower than the data voltage Vdata.

데이터 입력 및 프로그램 기간에는 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 로우 논리의 제1 내지 제3 선택 신호(MS1 내지 MS3)가 순차적으로 공급된다. 이 로우 논리의 선택 신호(MS1 내지 MS3)에 응답하여 제1 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)가 순차적으로 턴온된다. 순차적으로 턴온된 제1 내지 제3 샘플링 트랜지스터(MT1 내지MT3)에 의해 제1 내지 제3 데이터 라인에 순차적으로 적색, 녹색 및 청색 데이터 전압이 공급된다.In the data input and program periods, the first to third selection signals MS1 to MS3 having low logic are sequentially supplied to the first to third sampling transistors MT1 to MT3. The first to third sampling transistors MT1 to MT3 are sequentially turned on in response to the low logic selection signals MS1 to MS3. The red, green, and blue data voltages are sequentially supplied to the first to third data lines by the first to third sampling transistors MT1 to MT3 sequentially turned on.

이와 동시에 데이터 입력 및 프로그램 기간에는 현재단 게이트 라인(GLn)에 공급되는 로우 논리의 게이트 전압에 응답하여 제1 및 제2 스위칭 트랜지스터(ST1,ST2)는 턴온된다. 턴온된 제1 스위칭 트랜지스터(ST1)를 통해 제3 노드(N3)에는 데이터 라인(DL)으로부터의 데이터 전압(Vdata)이 공급된다. 턴온된 제2 스위칭 트랜지스터(ST2)를 통해 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극이 서로 연결된다. 이에 따라, 구동 트랜지스터(DT)의 게이트 전극, 즉 제2노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 공급되므로써 제2 노드(N2)에는 구동 트랜지스터(DT)의 문턱전압(Vth)이 샘플링된다. At the same time, in the data input and program periods, the first and second switching transistors ST1 and ST2 are turned on in response to the gate voltage of the low logic supplied to the current gate line GLn. The data voltage Vdata from the data line DL is supplied to the third node N3 through the turned-on first switching transistor ST1. The gate electrode and the drain electrode of the driving transistor DT are connected to each other through the turned-on second switching transistor ST2. Accordingly, the threshold voltage Vth of the driving transistor DT is supplied to the gate electrode of the driving transistor DT, that is, the second node N2, so that the threshold voltage of the driving transistor DT is supplied to the second node N2. Vth) is sampled.

발광 기간에는 현재단 게이트 라인(GLn)에 공급되는 하이 논리의 게이트 전압에 응답하여 제3 및 제4 스위칭 트랜지스터(ST3,ST4)가 턴온된다. 턴온된 제3 스위칭 트랜지스터(ST3)를 통해 제1 노드(N1)에는 고전위 전압(VDD)이 충전되고, 구동 트랜지스터(DT)의 게이트-소스 단자 간 전압은 스토리지 캐패시터(Cst)에 충전된 전압으로 유지된다. 이에 따라, 구동 트랜지스터(DT)는 스토리지 캐패시터(Cst)에 저장된 전압에 따른 전류를 구동 전류를 발생시키고, 이 구동 전류는 턴 온된 제4 스위칭 트랜지스터(ST4)를 통해 발광 소자(OLED)에 공급한다. 그러면, 발광 소자(OLED)는 구동 전류의 크기에 대응하는 밝기로 발광한다.In the light emission period, the third and fourth switching transistors ST3 and ST4 are turned on in response to the gate voltage of the high logic supplied to the current gate line GLn. The high potential voltage VDD is charged in the first node N1 through the turned-on third switching transistor ST3, and the voltage between the gate and source terminals of the driving transistor DT is charged in the storage capacitor Cst. Is maintained. Accordingly, the driving transistor DT generates a driving current based on a voltage stored in the storage capacitor Cst, and the driving current is supplied to the light emitting device OLED through the turned on fourth switching transistor ST4. . Then, the light emitting device OLED emits light with brightness corresponding to the magnitude of the driving current.

이와 같이, 본 발명에 따른 발광 표시 장치는 데이터 구동부(104)의 하나의 출력 라인(DO)으로 순차적으로 공급되는 데이터 전압들을 디멀티플렉서부(110)를 이용하여 다수개의 데이터 라인군(DL)에 공급한다. 이에 따라, 본 발명에 따른 발광 표시 장치는 데이터 구동부의 출력 라인을 데이터 라인 수보다 적게 형성할 수 있어 비용을 절감할 수 있다. As described above, the light emitting display device according to the present invention supplies the data voltages sequentially supplied to one output line DO of the data driver 104 to the plurality of data line groups DL by using the demultiplexer 110. do. Accordingly, the light emitting display device according to the present invention can reduce the number of output lines of the data driver than the number of data lines, thereby reducing the cost.

또한, 본 발명에 따른 발광 표시 장치는 5개의 트랜지스터(ST1 내지 ST4,DT)와 1개의 스토리지 캐패시터(Cst)를 이용하여 발광 소자(OLED)를 구동함으로써 화소 구동부(112)가 단순화되어 개구율을 향상시킬 수 있다. 특히, 초기화 전압을 공급하는 초기화 라인과, 발광 제어 전압을 공급하는 발광 제어 라인을 별도로 구비하지 않으므로 초기화 라인 및 발광 제어 라인으로 인한 개구율 저하를 방지할 수 있다.In addition, in the light emitting display device according to the present invention, the pixel driver 112 is simplified by driving the light emitting device OLED using five transistors ST1 to ST4 and DT and one storage capacitor Cst to improve aperture ratio. You can. In particular, since the initialization line for supplying the initialization voltage and the light emission control line for supplying the light emission control voltage are not provided separately, a decrease in the aperture ratio due to the initialization line and the light emission control line can be prevented.

도 15a 내지 도 15e는 본 발명의 제6 실시 예에 따른 발광 표시 장치의 화소 구조를 나타내는 회로도이다.15A to 15E are circuit diagrams illustrating a pixel structure of a light emitting display device according to a sixth embodiment of the present invention.

도 15a 내지 도 15e에 도시된 발광 표시 장치의 화소구조는 본 발명의 제1 내지 제3 실시 예에 따른 발광 표시 장치의 화소 구동부와 대비하여 보조 캐패시터(Ca)를 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The pixel structure of the light emitting display device illustrated in FIGS. 15A to 15E is further provided with an auxiliary capacitor Ca as compared to the pixel driver of the light emitting display device according to the first to third embodiments of the present invention. With the same components. Accordingly, detailed description of the same components will be omitted.

보조 캐패시터(Ca)는 게이트 라인(GL)과 제2 노드(N2) 사이에 접속되어 제2 노드(N2)의 전압을 제어한다. 이러한 보조 캐패시터(Ca)는 스토리지 캐패시터(Cst)의 1/2이하의 용량값을 가진다.The auxiliary capacitor Ca is connected between the gate line GL and the second node N2 to control the voltage of the second node N2. The auxiliary capacitor Ca has a capacity value of 1/2 or less of the storage capacitor Cst.

구체적으로, 발광 기간에 게이트 라인(GL)에는 로우 레벨에서 하이 레벨로 상승된 게이트 전압이 공급된다. 이 때, 보조 캐패시터(Ca)를 통해 게이트 라인(GL)과 접속된 제2 노드(N2), 즉 구동 트랜지스터(DT)의 게이트 전극의 전압은 수학식 3과 같이 변동된다. Specifically, a gate voltage raised from a low level to a high level is supplied to the gate line GL in the light emission period. At this time, the voltage of the second node N2, ie, the gate electrode of the driving transistor DT, connected to the gate line GL through the auxiliary capacitor Ca is changed as shown in Equation 3 below.

Figure 112007093681390-PAT00001
Figure 112007093681390-PAT00001

수학식 3에서 △VN2는 구동 트랜지스터(DT)의 게이트 전극의 변동폭을 나타내며, △Vg는 하이 레벨의 게이트 전압과 로우 레벨의 게이트 전압 차를 나타낸다.In Equation 3, ΔV N2 represents a variation width of the gate electrode of the driving transistor DT, and ΔVg represents a difference between a high level gate voltage and a low level gate voltage.

수학식 3과 같이 제2 노드(N2)의 전압은 보조 캐패시터(Ca)의 용량값에 의해 변동된다. 특히, 제2 노드(N2)의 전압은 수학식 4와 같이 발광 소자(OLED)에 흐르는 전류(I)에 영향을 미친다.As shown in Equation 3, the voltage of the second node N2 is changed by the capacitance value of the auxiliary capacitor Ca. In particular, the voltage of the second node N2 affects the current I flowing through the light emitting device OLED as shown in Equation 4.

I=K(Vgs-Vth)2 =K(VDD-VN2-Vth)2 I = K (Vgs-Vth) 2 = K (VDD-V N2 -Vth) 2

이와 같이, 구동 트랜지스터(DT)의 문턱 전압에 영향을 받는 발광 소자(OLED)에 흐르는 전류는 제2 노드(N2)의 전압을 조절하는 보조 캐패시터(Ca)를 이용하여 구동 트랜지스터(DT)의 문턱 전압(Vth)에 영향을 받지 않도록 제어할 수 있다.As described above, the current flowing through the light emitting device OLED affected by the threshold voltage of the driving transistor DT is controlled by the auxiliary capacitor Ca that adjusts the voltage of the second node N2. It can be controlled so as not to be influenced by the voltage Vth.

한편, 본 발명의 제6 실시 예에 따른 발광 표시 장치의 보조 캐패시터는 상술한 본 발명의 제1 내지 제3 실시 예에 따른 발광 표시 장치의 화소 구동부외에도 본 발명의 제4 및 제5 실시 예에 따른 발광 표시 장치의 화소 구동부에도 형성될 수 있다.Meanwhile, the auxiliary capacitor of the light emitting display device according to the sixth embodiment of the present invention may be applied to the fourth and fifth embodiments of the present invention in addition to the pixel driver of the light emitting display device according to the first to third embodiments of the present invention. The pixel driver may also be formed in the pixel driver of the light emitting display device.

한편, 본 발명의 제1 내지 제6 실시 예에 따른 발광 표시 장치는 이전단 게이트 라인(Gn)의 스캔 기간 또는 현재단 게이트 라인(Gn)의 스캔 기간에서 샘플링 트랜지스터가 턴온되어 데이터 라인들에 데이터 전압을 공급하는 것을 예로 들어 설명하였지만 이외에도 도 16에 도시된 바와 같이 이전단 게이트 라인(GLn-1)의 스캔 기간과 현재단 게이트 라인(Gn)의 스캔 기간 사이에서 샘플링 제어 신호(MS1,MS2,MS3)에 응답하여 샘플링 트랜지스터가 턴온되어 데이터 라인들에 데이터 전압을 공급할 수도 있다.Meanwhile, in the light emitting display devices according to the first to sixth embodiments of the present invention, the sampling transistor is turned on in the scan period of the previous gate line Gn or the scan period of the current gate line Gn so that the data is stored in the data lines. Although a voltage supply has been described as an example, as shown in FIG. 16, sampling control signals MS1 and MS2, between the scan period of the previous gate line GLn-1 and the scan period of the current gate line Gn, are illustrated. In response to MS3), the sampling transistor may be turned on to supply the data voltage to the data lines.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

도 1은 종래 발광 표시 장치의 화소셀을 나타내는 회로도이다.1 is a circuit diagram illustrating a pixel cell of a conventional light emitting display device.

도 2는 본 발명의 제1 실시 예에 따른 발광 표시 장치를 나타내는 블럭도이다.2 is a block diagram illustrating a light emitting display device according to a first embodiment of the present invention.

도 3은 도 2에 도시된 디멀티플렉서를 상세히 나타내는 회로도이다.FIG. 3 is a circuit diagram illustrating in detail the demultiplexer illustrated in FIG. 2.

도 4는 도 2에 도시된 화소셀을 상세히 나타내는 회로도이다.4 is a circuit diagram illustrating in detail a pixel cell illustrated in FIG. 2.

도 5는 본 발명의 제1 실시 예에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.5 is a waveform diagram illustrating a method of driving a light emitting display device according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 화소셀을 나타내는 회로도이다.6 is a circuit diagram illustrating a pixel cell of a light emitting display device according to a second embodiment of the present invention.

도 7은 본 발명의 제2 실시 예에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.7 is a waveform diagram illustrating a method of driving a light emitting display device according to a second embodiment of the present invention.

도 8은 본 발명의 제3 실시 예에 따른 발광 표시 장치의 화소셀을 나타내는 회로도이다.8 is a circuit diagram illustrating a pixel cell of a light emitting display device according to a third embodiment of the present invention.

도 9는 본 발명의 제3 실시 예에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.9 is a waveform diagram illustrating a method of driving a light emitting display device according to a third embodiment of the present invention.

도 10은 도 9의 프로그램 기간에서 순방향 다이오드로 구현되는 구동 트랜지스터와 역방향 다이오드로 구현되는 제4 스위칭 트랜지스터를 나타내는 도면이다.FIG. 10 is a diagram illustrating a driving transistor implemented as a forward diode and a fourth switching transistor implemented as a reverse diode in the program period of FIG. 9.

도 11은 본 발명의 제4 실시 예에 따른 발광 표시 장치의 화소셀을 나타내는 회로도이다.11 is a circuit diagram illustrating a pixel cell of a light emitting display device according to a fourth embodiment of the present invention.

도 12는 본 발명의 제4 실시 예에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.12 is a waveform diagram illustrating a method of driving a light emitting display device according to a fourth embodiment of the present invention.

도 13은 본 발명의 제5 실시 예에 따른 발광 표시 장치의 화소셀을 나타내는 회로도이다.13 is a circuit diagram illustrating a pixel cell of a light emitting display device according to a fifth embodiment of the present invention.

도 14은 본 발명의 제5 실시 예에 따른 발광 표시 장치의 구동 방법을 설명하기 위한 파형도이다.14 is a waveform diagram illustrating a method of driving a light emitting display device according to a fifth embodiment of the present invention.

도 15a 내지 도 15c는 본 발명의 제6 실시 예에 따른 발광 표시 장치의 화소셀을 나타내는 회로도들이다.15A to 15C are circuit diagrams illustrating pixel cells of a light emitting display device according to a sixth exemplary embodiment.

도 16은 본 발명의 실시 예에 따른 발광 표시 장치의 데이터 입력 기간의 다른 실시 예를 나타내는 파형도이다.16 is a waveform diagram illustrating another embodiment of a data input period of a light emitting display device according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

102 : 발광 표시 패널 104 : 데이터 구동부102: light emitting display panel 104: data driver

106 : 게이트 구동부 108 : 타이밍 제어부106: gate driver 108: timing controller

110 : 디멀티플렉서부 112 : 화소 구동부110: demultiplexer 112: pixel driver

Claims (10)

데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인,구동 전압이 공급되는 구동 전압 라인에 의해 정의된 화소 영역마다 형성되는 발광 소자와, 상기 데이터 전압, 게이트 전압, 및 구동 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하는 화소 구동부를 가지는 발광 표시 패널과;The light emitting device is formed for each pixel region defined by a data line to which a data voltage is supplied, a gate line to which a gate voltage is supplied, and a driving voltage line to which a driving voltage is supplied, and according to the data voltage, gate voltage, and driving voltage. A light emitting display panel having a pixel driver configured to supply a current corresponding to a data voltage to the light emitting element; 상기 게이트 라인을 구동하는 게이트 구동부와;A gate driver for driving the gate line; 상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부와;A data driver having fewer output lines than the data lines; 상기 데이터 구동부와 상기 발광 표시 패널 사이에 형성되며 상기 출력 라인으로부터의 데이터 전압을 상기 데이터 라인에 공급하는 디멀티플렉서부를 구비하며, A demultiplexer formed between the data driver and the light emitting display panel to supply a data voltage from the output line to the data line; 상기 디멀티플렉서부는 상기 이전단 게이트 라인의 스캔 기간인 데이터 입력 기간, 상기 현재단 게이트 라인의 스캔 기간인 데이터 입력 기간, 또는 이전단 및 현재단 게이트 라인의 스캔 기간 사이의 데이터 입력 기간에 상기 데이터 전압을 상기 데이터 라인에 공급하는 것을 특징으로 하는 발광 표시 장치.The demultiplexer may apply the data voltage to a data input period that is a scan period of the previous gate line, a data input period that is a scan period of the current gate line, or a data input period between a scan period of previous and current gate lines. The light emitting display device is supplied to the data line. 제 1 항에 있어서,The method of claim 1, 상기 디멀티플렉서부는The demultiplexer unit 상기 다수개의 데이터 라인들을 다수개의 데이터 라인군으로 분할하며 상기 데이터 구동부의 하나의 출력 라인과 접속되며 상기 데이터 라인군과 접속되는 다수개의 샘플링 트랜지스터로 각각 이루어진 다수개의 디멀티플렉서를 구비하는 것을 특징으로 하는 발광 표시 장치.And dividing the plurality of data lines into a plurality of data line groups and having a plurality of demultiplexers each comprising a plurality of sampling transistors connected to one output line of the data driver and connected to the data line group. Display device. 제 2 항에 있어서,The method of claim 2, 상기 화소 구동부는The pixel driver 상기 구동 전압을 이용하여 게이트 전극인 제2 노드의 전압에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와;A driving transistor for supplying a current corresponding to the voltage of the second node which is a gate electrode to the light emitting device by using the driving voltage; 상기 로우 논리의 게이트 전압에 따라 상기 데이터 전압을 제1 노드에 공급하는 제1 스위칭 트랜지스터와;A first switching transistor configured to supply the data voltage to a first node according to the gate voltage of the row logic; 상기 로우 논리의 게이트 전압에 따라 상기 구동 트랜지스터의 게이트 전극을 소스 전극 또는 드레인 전극에 접속시키는 제2 스위칭 트랜지스터와;A second switching transistor for connecting the gate electrode of the driving transistor to a source electrode or a drain electrode according to the gate voltage of the low logic; 상기 하이 논리의 게이트 전압 또는 발광 제어 라인으로부터의 발광 제어 전압에 따라 상기 구동 전압을 상기 제1 노드에 공급하는 제3 스위칭 트랜지스터와;A third switching transistor configured to supply the driving voltage to the first node in accordance with a gate voltage of the high logic or an emission control voltage from an emission control line; 상기 하이 논리의 게이트 전압, 상기 발광 제어 전압 또는 제2 노드의 전압에 따라 상기 구동 트랜지스터와 상기 발광 소자를 접속시키는 제4 스위칭 트랜지스터와;A fourth switching transistor connecting the driving transistor and the light emitting element according to the gate voltage of the high logic, the light emission control voltage or the voltage of a second node; 상기 구동 전압과 상기 제2 노드 사이에 접속된 스토리지 캐패시터를 포함하는 것을 특징으로 하는 발광 표시 장치.And a storage capacitor connected between the driving voltage and the second node. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 및 제2 스위칭 트랜지스터와 구동 트랜지스터는 P형 트랜지스터로 형성되며, 상기 제3 및 제4 스위칭 트랜지스터는 상기 하이 논리의 게이트 전압에 응답하는 P형 트랜지스터로 형성되거나 상기 발광 제어 전압에 응답하는 N형 트랜지스터로 형성되는 것을 특징으로 하는 발광 표시 장치.The first and second switching transistors and the driving transistor are formed of a P-type transistor, and the third and fourth switching transistors are formed of a P-type transistor in response to a gate voltage of the high logic or in response to the emission control voltage. A light emitting display device comprising an N-type transistor. 제 3 항에 있어서,The method of claim 3, wherein 상기 이전단 게이트 라인의 스캔 기간인 상기 데이터 입력 기간 후 상기 제1 내지 제4 스위칭 트랜지스터 및 구동 트랜지스터는 턴온되어 상기 제2 노드를 상기 발광 소자의 애노드 전극의 전압으로 초기화하는 것을 특징으로 하는 발광 표시 장치.After the data input period, which is the scan period of the previous gate line, the first to fourth switching transistors and the driving transistor are turned on to initialize the second node to the voltage of the anode electrode of the light emitting device. Device. 제 3 항에 있어서,The method of claim 3, wherein 상기 화소 구동부는The pixel driver 상기 이전단 게이트 라인에 공급된 게이트 전압에 따라 상기 제2 노드에 초기화 전압을 공급하는 제5 스위칭 트랜지스터를 추가로 구비하는 것을 특징으로 하는 발광 표시 장치.And a fifth switching transistor configured to supply an initialization voltage to the second node according to the gate voltage supplied to the previous gate line. 제 2 항에 있어서,The method of claim 2, 상기 화소 구동부는The pixel driver 상기 구동 전압을 이용하여 제2 노드의 전압에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와;A driving transistor for supplying a current corresponding to the voltage of a second node to the light emitting device using the driving voltage; 상기 로우 논리의 게이트 전압에 따라 상기 데이터 전압을 제3 노드에 공급하는 제1 스위칭 트랜지스터와;A first switching transistor configured to supply the data voltage to a third node according to the gate voltage of the row logic; 상기 로우 논리의 게이트 전압에 따라 상기 구동 트랜지스터의 게이트 전극을 소스 전극 또는 드레인 전극에 접속시키는 제2 스위칭 트랜지스터와;A second switching transistor for connecting the gate electrode of the driving transistor to a source electrode or a drain electrode according to the gate voltage of the low logic; 상기 하이 논리의 게이트 전압 또는 발광 제어 라인으로부터의 발광 제어 전압에 따라 상기 구동 전압을 상기 제1 노드에 공급하는 제3 스위칭 트랜지스터와;A third switching transistor configured to supply the driving voltage to the first node in accordance with a gate voltage of the high logic or an emission control voltage from an emission control line; 상기 하이 논리의 게이트 전압 또는 상기 발광 제어 전압에 따라 상기 구동 트랜지스터와 상기 발광 소자를 접속시키는 제4 스위칭 트랜지스터와;A fourth switching transistor configured to connect the driving transistor and the light emitting element according to the high logic gate voltage or the light emission control voltage; 상기 구동 전압과 상기 제2 노드 사이에 접속된 스토리지 캐패시터를 포함하며,A storage capacitor connected between the driving voltage and the second node, 상기 제3 노드는 상기 구동 트랜지스터의 드레인 전극과 상기 제4 스위칭 트랜지스터의 소스 전극 사이인 것을 특징으로 하는 발광 표시 장치.And the third node is between a drain electrode of the driving transistor and a source electrode of the fourth switching transistor. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 및 제2 스위칭 트랜지스터와 구동 트랜지스터는 P형 트랜지스터로 형성되며, 상기 제3 및 제4 스위칭 트랜지스터는 상기 하이 논리의 게이트 전압에 응답하는 P형 트랜지스터로 형성되거나 상기 발광 제어 전압에 응답하는 N형 트랜지스터로 형성되는 것을 특징으로 하는 발광 표시 장치.The first and second switching transistors and the driving transistor are formed of a P-type transistor, and the third and fourth switching transistors are formed of a P-type transistor in response to a gate voltage of the high logic or in response to the emission control voltage. A light emitting display device comprising an N-type transistor. 제 7 항에 있어서,The method of claim 7, wherein 상기 화소 구동부는The pixel driver 상기 데이터 라인에 데이터를 입력하기 전에 상기 제2 노드를 상기 이전단 게이트 라인에 공급된 게이트 전압에 따라 상기 발광 소자의 애노드 전극의 전압으로 초기화하는 제5 스위칭 트랜지스터를 추가로 구비하는 것을 특징으로 하는 발광 표시 장치.And a fifth switching transistor configured to initialize the second node to the voltage of the anode electrode of the light emitting device according to the gate voltage supplied to the previous gate line before inputting data to the data line. Light emitting display device. 제 3 항 또는 제 7 항에 있어서,The method according to claim 3 or 7, 상기 현재단 게이트 라인과 상기 제2 노드 사이에 접속된 보조 캐패시터를 추가로 구비하며,An auxiliary capacitor connected between the current gate line and the second node; 상기 보조 캐패시터는 상기 스토리지 캐패시터의 용량값의 1/2 이하인 것을 특징으로 하는 발광 표시 장치.And the auxiliary capacitor is equal to or less than 1/2 of a capacity value of the storage capacitor.
KR1020070138358A 2007-12-27 2007-12-27 Luminescence dispaly KR101419237B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138358A KR101419237B1 (en) 2007-12-27 2007-12-27 Luminescence dispaly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138358A KR101419237B1 (en) 2007-12-27 2007-12-27 Luminescence dispaly

Publications (2)

Publication Number Publication Date
KR20090070370A true KR20090070370A (en) 2009-07-01
KR101419237B1 KR101419237B1 (en) 2014-08-13

Family

ID=41321924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138358A KR101419237B1 (en) 2007-12-27 2007-12-27 Luminescence dispaly

Country Status (1)

Country Link
KR (1) KR101419237B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110100840A (en) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 Organic light emitting diode display device
US8896504B2 (en) 2009-08-03 2014-11-25 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
CN104732908A (en) * 2015-02-05 2015-06-24 友达光电股份有限公司 Display panel
KR20160039738A (en) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 Organic light emitting display device
KR20160124309A (en) * 2015-04-16 2016-10-27 삼성디스플레이 주식회사 Display apparatus
US10679551B2 (en) 2017-08-03 2020-06-09 Samsung Display Co., Ltd. Organic light emitting display device having gate driver configured to provide group gate signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685843B1 (en) * 2005-08-19 2007-02-22 삼성에스디아이 주식회사 Organic electroluminescence display device
KR100732842B1 (en) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 Organic Light Emitting Display
KR100784014B1 (en) * 2006-04-17 2007-12-07 삼성에스디아이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof
KR100739335B1 (en) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 Pixel and organic light emitting display device using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896504B2 (en) 2009-08-03 2014-11-25 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
KR20110100840A (en) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 Organic light emitting diode display device
KR20160039738A (en) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 Organic light emitting display device
CN104732908A (en) * 2015-02-05 2015-06-24 友达光电股份有限公司 Display panel
KR20160124309A (en) * 2015-04-16 2016-10-27 삼성디스플레이 주식회사 Display apparatus
US10679551B2 (en) 2017-08-03 2020-06-09 Samsung Display Co., Ltd. Organic light emitting display device having gate driver configured to provide group gate signals

Also Published As

Publication number Publication date
KR101419237B1 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101407302B1 (en) Luminescence dispaly and driving method thereof
CN110021265B (en) Pixel circuit and driving method thereof, display device and driving method
KR101973125B1 (en) Pixel circuit and method for driving thereof, and organic light emitting display device using the same
KR101341788B1 (en) Light lmitting display device and driving method thereof
KR101411619B1 (en) Pixel circuit and method for driving thereof, and organic light emitting display device using the same
KR102367483B1 (en) Organic light emitting diode display devece
US9262962B2 (en) Pixel and organic light emitting display device using the same
KR101578865B1 (en) Pixel and Organic Light Emitting Display Device Using the Same
CN110164378B (en) AMOLED pixel circuit and driving method thereof
KR20150070718A (en) Organic Light Emitting Display Device
KR20050046469A (en) Pixel circuit in display device and driving method thereof
CN103003864A (en) Display device and method for driving same
US11232741B2 (en) Pixel and display device having the same
CN105551426B (en) AMOLED pixel cells and its driving method, AMOLED display device
CN112259041B (en) Pixel circuit, driving method thereof and display device
KR20180075054A (en) Organic light emitting diode display device
KR101419237B1 (en) Luminescence dispaly
KR101970544B1 (en) Organic light emitting diode display device and method for driving the same
WO2019085119A1 (en) Oled pixel driving circuit, oled display panel, and driving method
WO2016045590A1 (en) Amoled pixel unit and driving method therefor, and amoled display apparatus
CN117558239A (en) Pixel circuit, driving method thereof and display panel
KR20110094598A (en) Pixel and organic light emitting display device using the same
KR20090073688A (en) Luminescence dispaly and driving method thereof
KR20210049220A (en) Pixel circuit and display apparatus including the same
KR20080109137A (en) Luminescence dispaly and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6