KR20090058986A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090058986A
KR20090058986A KR1020070125809A KR20070125809A KR20090058986A KR 20090058986 A KR20090058986 A KR 20090058986A KR 1020070125809 A KR1020070125809 A KR 1020070125809A KR 20070125809 A KR20070125809 A KR 20070125809A KR 20090058986 A KR20090058986 A KR 20090058986A
Authority
KR
South Korea
Prior art keywords
dummy
gate
substrate
data
lines
Prior art date
Application number
KR1020070125809A
Other languages
English (en)
Inventor
공충식
김진환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070125809A priority Critical patent/KR20090058986A/ko
Publication of KR20090058986A publication Critical patent/KR20090058986A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 적색, 녹색, 청색을 표시하는 화소, 즉 표시 영역의 외부에 항상 블랙을 구현하는 더미 화소를 마련함으로써 적색, 녹색, 청색을 표시하는 화소의 외곽과 블랙 매트릭스의 사이 영역을 통해 빛이 새어나오는 현상이 방지되어 화면 품질이 향상된 액정표시장치에 관한 것이다.
이러한 본 발명은, 제 1 내지 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판; 상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 게이트 라인을 하나씩 순차적으로 구동하는 게이트 구동부; 상기 각 게이트 라인이 구동되는 구간 동안 데이터 라인에 외부로부터의 화소신호를 공급하되, 제 1 데이터 라인과 제 n 데이터 라인에는 항상 흑색 구현을 위한 화소신호를 공급하고, 제 1 게이트 라인과 제 m 게이트 라인이 구동되는 구간 동안에는 제 1 내지 제 n 데이터 라인에 흑색 구현을 위한 화소신호를 공급하는 데이터 구동부; 를 포함하여 구성된다.
액정표시장치, 미스 얼라인, 빛샘, 러빙

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로서, 특히, 적색, 녹색, 청색을 표시하는 화소, 즉 표시 영역의 외곽과 블랙 매트릭스의 사이 영역을 통해 빛이 새어나오는 현상이 방지되는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스 형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 화소신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 액정표시장치는 상부기판인 컬러필터(color filter) 기판과 하부기판인 박막트랜지스터 어레이(Thin film Transistor Array) 기판이 서로 대향하고 그 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.
이하, 첨부한 도면을 참조하여 종래의 일반적인 액정표시장치에 대하여 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 종래의 일반적인 액정표시장치는 제 1 기판(1) 및 제 2 기판(미도시)이 구비되며, 상기 두 기판 사이에는 액정층(미도시)이 형성된다.
상기 제 1 기판(1)에는 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하여 다수의 화소가 정의되며, 상기 각 화소의 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하는 영역에는 박막 트랜지스터(2)가 형성되고, 상기 각 화소에는 박막 트랜지스터(2)의 드레인 단자와 연결된 화소전극(6)이 형성된다. 그리고, 상기 제 2 기판(미도시)에는 상기 화소전극(6)과 함께 전계를 형성하여 각 화소를 구동하는 공통전극(미도시)이 형성된다.
이러한 제 1 기판(1)과 제 2 기판에는 액정층을 구성하는 액정의 배향을 위한 배향막(미도시)이 형성되는데, 이러한 배향막은 제 1 기판(1) 또는 제 2 기판 상에 배향액을 도포하고 러빙포 등의 러빙 수단을 이용하여 러빙을 수행함으로써 형성된다.
이와 같은 구성을 가지는 액정표시장치는 상기와 같은 러빙 과정에서 러빙 시작점인 제 1 게이트 라인(GL1)과 연결된 화소 또는 제 m 게이트 라인(GLm)과 연결된 화소가 러빙 충격에 의해 파괴되는 불량이 발생하여 화면 품질을 저해하는 문제점이 있어왔다.
최근, 상기와 같은 문제점을 해결하기 위하여 도 2에 도시한 바와 같이 제 1 게이트 라인(GL1)의 전단 및 제 m 게이트 라인(GLm)의 후단에 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)을 형성하여 더미 화소를 마련한 액정표시장치가 고안되었는데, 이러한 액정표시장치는 러빙 과정에서 더미 화소가 러빙 시작점이 되어 적색, 녹색, 청색 화소가 아닌 더미 화소가 파괴되므로, 화면을 표시하는 적색, 녹색, 청색의 화소는 파괴되지 않는 장점이 있다.
하지만, 상기와 같은 구성의 종래의 액정표시장치에 형성된 더미 화소에는 더미 화소전극(17)은 형성되지만 적색, 녹색, 청색의 화소에 형성된 박막 트랜지스터(12)와 같은 스위칭소자는 형성되지 않아 배향막(미도시)의 형성을 위한 러빙 과정에서 적색, 녹색, 청색 화소를 보호하는 용도 외에 제조가 완료된 후에는 아무 역할도 하지 않아 액정표시장치의 소형화, 박형화의 추세에 역행하는 문제점이 있으며, 상기 더미 화소는 액정패널의 하부에 구비된 광원(미도시)으로부터 방출되는 광이 그대로 통과하므로 제 1 기판(11)과 제 2 기판의 미스얼라인(misalign) 정도에 따라 제 1 기판(11)의 적색, 녹색, 청색의 화소 외곽와 제 2 기판(미도시)의 블랙 매트릭스의 사이로 광이 누출되어 정면 또는 측면 시야각 방향에서의 빛샘을 일으키게 되는 원인이 된다.
즉, 제 2 기판의 상기 블랙 매트릭스는 제 1 기판(11)의 적색, 녹색, 청색의 화소의 외곽에 해당하는 영역에 빛샘 방지를 위해 형성된 수단이지만, 상기 제 1 기판(11)과 제 2 기판의 미스얼라인이 발생하면 블랙 매트릭스가 더미 화소의 일부 영역과는 오버랩되지 않으므로, 이와 같이 오버랩되지 않은 영역을 통해 광이 누출되면 사용자에게 빛샘 불량으로 관찰되어 화면 품질을 떨어뜨리게 되는 결과를 초 래한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 적색, 녹색, 청색을 표시하는 화소, 즉 표시 영역의 외부에 항상 블랙을 구현하는 더미 화소를 마련함으로써 적색, 녹색, 청색을 표시하는 화소의 외곽과 블랙 매트릭스의 사이 영역을 통해 빛이 새어나오는 현상이 방지되어 화면 품질이 향상된 액정표시장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 제 1 내지 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판; 상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 게이트 라인을 하나씩 순차적으로 구동하는 게이트 구동부; 상기 각 게이트 라인이 구동되는 구간 동안 데이터 라인에 외부로부터의 화소신호를 공급하되, 제 1 데이터 라인과 제 n 데이터 라인에는 항상 흑색 구현을 위한 화소신호를 공급하고, 제 1 게이트 라인과 제 m 게이트 라인이 구동되는 구간 동안에는 제 1 내지 제 n 데이터 라인에 흑색 구현을 위한 화소신호를 공급하는 데이터 구동부; 를 포함하여 구성된다. 여기서, 제 1 및 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 교차하여 정의된 화소와 제 1 내지 제 m 게이트 라인과 제 1 및 제 n 데이터 라인이 교차하여 정의된 화소는 항상 흑색을 구현하는 더미 화소이다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 액정표시장치는, 제 1 내지 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판; 상기 제 1 게이트 라인의 전단과 제 m 게이트 라인의 후단에 형성된 제 1 더미 게이트 라인과 제 2 더미 게이트 라인; 제 1 데이터 라인의 전단과 제 n 데이터 라인의 후단에 형성된 제 1 더미 데이터 라인과 제 2 더미 데이터 라인; 제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이터 라인이 교차하는 영역에 형성되고, 제 1 및 제 2 더미 게이트 라인과 제 1 내지 제 n 데이터 라인이 교차하는 영역에 정의된 다수의 더미 화소; 상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 박막 트랜지스터; 상기 각 더미 화소의 제 1 및 제 2 더미 게이트 라인과 제 1 내지 제 n 데이터 라인이 교차하는 지점과 제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터; 상기 제 1 내지 제 m 게이트 라인을 하나씩 순차적으로 구동하고, 제 1 및 제 2 더미 게이트 라인은 항상 구동하는 게이트 구동부; 상기 각 게이트 라인이 구동되는 구간 동안 제 1 내지 제 n 데이터 라인에 외부로부터의 화소신호를 공급하고, 제 1 및 제 2 더미 데이터 라인에는 항상 흑색 구현을 위한 흑색신호를 공급하는 데이터 구동부; 를 포함하여 구성되며, 상기 더미 박막 트랜지스터 중에 제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터는 제 1 더미 데이터 라인 또는 제 2 더미 데이터 라인에 직접 연결되며, 제 1 및 제 2 더미 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터는 인 접 더미 화소에 형성된 더미 박막 트랜지스터와 소스 단자 및 드레인 단자가 서로 직렬 연결되어 제 1 및 제 2 더미 데이터 라인에 연결된다.
상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 적색, 녹색, 청색을 표시하는 화소, 즉 표시 영역의 외부에 항상 블랙을 구현하는 더미 화소를 마련함으로써, 제 1 기판과 제 2 기판 사이에 형성된 액정층 중에서 더미 화소에 대응되는 영역 내의 액정은 항상 광원으로부터의 광이 투과하지 못하도록 구동되므로, 적색, 녹색, 청색을 표시하는 화소의 외곽과 블랙 매트릭스의 사이 영역을 통해 빛이 새어나와 화면에 관찰되는 현상이 방지되는 효과가 있다.
즉, 제 1 기판과 제 2 기판을 합착하는 과정에서 미스얼라인(misalign)되는 문제가 발생하여도 더미 화소 영역은 광이 투과되지 않도록 구동되는 액정에 의해서 광이 1차적으로 차단되고 제 2 기판의 블랙 매트릭스에 의해 광이 2차적으로 차단되므로 광원으로부터의 광의 대부분이 효율적으로 차단되어, 액정표시장치의 화면 품질이 향상되는 장점이 있다.
그리고, 상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판에 배향막을 형성하기 위한 러빙 과정에서 더미 화소가 러빙 시작점이 되므로 러빙 충격은 적색, 녹색, 청색 화소가 아닌 더미 화소이 주로 받게된다. 이에 따라, 화면을 표시하는 적색, 녹색, 청색 화소는 파괴되지 않아, 액정표시장치의 화면 품질이 향상되는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명한다.
<제 1 실시예>
먼저, 도 3을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 3에 도시한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는, 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판(101); 상기 각 화소의 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하는 영역에 형성된 박막 트랜지스터(102); 상기 게이트 라인(GL1~GLm)을 하나씩 순차적으로 구동하는 게이트 구동부(104); 상기 각 게이트 라인(GL1~GLm)이 구동되는 구간 동안 데이터 라인(DL1~DLn)에 외부로부터의 화소신호를 공급하되, 제 1 데이터 라인(DL1)과 제 n 데이터 라인(DLn)에는 항상 흑색 구현을 위한 화소신호를 공급하고, 제 1 게이트 라인(GL1)과 제 m 게이트 라인(GLm)이 구동되는 구간 동안에는 제 1 내지 제 n 데이터 라인(DL1~DLn)에 흑색 구현을 위한 화소신호를 공급하는 데이터 구동부(105); 를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 제 1 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
도 3을 참조하면, 상기 제 1 기판(101) 상에는 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 서로 교차하도록 형성되어 다수의 화소가 정의된다.
상기 각 화소에는 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하는 영역에 박막 트랜지스터(102)가 형성되며, 각 화소에는 상기 박막 트랜지스터(102)의 드레인 단자와 연결된 화소전극(106)이 형성된다.
상기 제 1 기판(101) 상에 정의된 다수의 화소 중에 제 2 내지 제 [m-1] 게이트 라인(GL2~GL[m-1])과 제 2 내지 제 [n-1] 데이터 라인(DL2~DL[n-1])이 서로 교차하도록 형성되어 정의된 화소는 적색, 녹색, 청색을 구현하는 화소이며, 제 1 및 제 m 게이트 라인(GL1, GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)에 의해 정의된 화소와 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 n 데이터 라인(DL1, DLn)에 의해 정의된 화소는 흑색을 구현하는 화소, 즉 더미 화소이다.
이와 같이 제 1 기판(101) 상에 정의된 다수의 화소 중에서 일부는 적색, 녹색, 청색을 구현하도록 하고 일부는 흑색을 구현하도록 하기 위하여, 제 2 기판(미도시) 상에는 상기 적색, 녹색, 청색의 구현을 위한 화소와 대응되는 영역에 적색, 녹색, 청색의 컬러필터(미도시)가 형성되고 흑색의 구현을 위한 더미 화소와 대응되는 영역에는 블랙 매트릭스(미도시)가 형성된다. 여기서, 제 2 기판 상에 형성된 블랙 매트릭스는 제 1 기판(101) 상의 게이트 라인(GL1~GLm), 데이터 라 인(DL1~DLn) 및 박막 트랜지스터(102)와 대응되는 영역에 함께 형성될 수 있다.
그리고, 상기 제 2 기판 상에는 공통전극(미도시)이 형성되며, 상기 공통전극은 제 1 기판(101) 상의 화소전극(106)과 함께 전계를 형성하여 액정층을 구동한다
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판(101)의 화소전극(106)에 데이터신호를 공급하고 공통전극에 공통전압을 공급하여 각 화소를 구동하기 위하여 타이밍 제어부(108), 게이트 구동부(104), 데이터 구동부(105)와 같은 다양한 구동 수단이 구비된다.
상기 타이밍 제어부(108)는 외부로부터 입력된 신호들을 이용하여 게이트 구동부(104)를 제어하기 위한 게이트 제어신호와, 데이터 구동부(105)를 제어하기 위한 데이터 제어신호를 발생하며, 외부로부터의 화소 데이터를 재정렬한 후 데이터 구동부(105)에 공급한다.
상기 게이트 제어신호로서 게이트 스타트 펄스(Gate Start Pulse ; GSP), 게이트 시프트 클럭(Gate Shift Clock ; GSC), 게이트 출력 인에이블 신호(Gate Output Enable ; GOE) 등이 있으며, 데이터 제어신호로서 소스 스타트 펄스(Sourse Start Pulse ; SSP), 소스 시프트 클럭(Sourse Shift Clock ; SSC), 소스 출력 인에이블 신호(Sourse Output Enable ; SOE), 극성제어 신호(Polarity ; POL) 등이 있다.
도 3를 참조하면, 상기 게이트 구동부(104)는 타이밍 제어부(108)로부터 공급받은 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 게 이트 라인(GL1~GLm)에 순차적으로 게이트 온 신호를 공급하여 해당 게이트 라인(GL1~GLm)에 연결된 박막 트랜지스터(102)가 턴온(turn on)되도록 하고 게이트 라인(GL1~GLm)에 게이트 온 신호를 공급하지 않는 기간에는 게이트 오프 신호를 공급함으로써, 게이트 라인을 하나씩 순차적으로 구동한다.
그리고, 상기 데이터 구동부(105)는 타이밍 제어부(108)로부터 공급받은 소스 스타트 펄스(SSP)를 소스 시프트 클럭(SSC)에 따라 시프트시켜 샘플링 신호를 발생하며, 상기 샘플링 신호에 응답하여 상기 화소 데이터를 일정 단위씩 순차적으로 입력하여 래치한 후에, 래치된 하나의 수평화소열 분의 화소 데이터를 아날로그의 화소신호로 변환하여 데이터 라인(DL1~DLn)에 공급한다. 이에 따라, 게이트 온 신호에 의해 턴온된 박막 트랜지스터(102)와 연결된 화소전극(106)에는 화소신호가 공급되게 된다.
여기서, 상기 데이터 구동부(105)는 제 1 내지 제 m 게이트 라인(GL1~GLm)이 구동되는 동안 제 1 데이터 라인(DL1)과 제 n 데이터 라인(DLn)에는 항상 흑색 구현을 위한 화소신호를 공급하고 제 2 내지 제 [n-1] 데이터 라인(DL2~DL[n-1])에는 적색, 녹색, 청색 중에 어느 하나의 컬러의 구현을 위한 화소신호를 공급하되, 제 1 게이트 라인(GL1)과 제 m 게이트 라인(GLm)이 구동되는 구간 동안에는 제 1 내지 제 n 데이터 라인(DL1~DLn) 모두에 흑색 구현을 위한 화소신호를 공급한다.
이에 따라, 제 1 기판(101) 상의 제 2 내지 제 [m-1] 게이트 라인(GL2~GL[m-1])과 제 2 내지 제 [n-1] 데이터 라인(DL2~DL[n-1])이 교차하여 정의된 각 화소는 광원(미도시)으로부터의 광이 화소전극(106)의 화소신호와 공통전극의 공통전압이 이루는 전계에 의해 구동된 액정층을 통과하여 적색, 녹색, 청색을 표시함으로써 화면을 표시하게 되며, 제 1 및 제 m 게이트 라인(GL1, GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하여 정의된 화소와 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 n 데이터 라인(DL1, DLn)이 교차하여 정의된 더미화소는 광원으로부터의 광이 화소전극(106)의 화소신호와 공통전극의 공통전압이 이루는 전계에 의해 구동된 액정층을 통과하지 않아 흑색을 표시하게 된다.
따라서, 본 발명의 제 1 실시예에 따른 액정표시장치는, 제 1 기판(101)과 제 2 기판 사이에 형성된 액정층 중에서 더미 화소에 대응되는 영역 내의 액정은 항상 광원으로부터의 광이 투과하지 못하도록 구동되므로, 적색, 녹색, 청색을 표시하는 화소의 외곽과 블랙 매트릭스의 사이 영역을 통한 빛샘이 발생하지 않는다. 여기서, 상기 블랙 매트릭스는 제 2 기판 상에 형성된 블랙 매트릭스 중에 제 1 기판(101) 상의 더미 화소와 대응되도록 형성된 영역을 지칭한다.
즉, 상기 제 1 기판(101)과 제 2 기판을 합착하는 과정에서 미스얼라인(misalign)되어 정확히 정렬되지 않은 문제가 발생하여도, 더미 화소 영역은 광을 투과하지 않도록 구동되는 액정에 의해서 광이 1차적으로 차단되고 제 2 기판의 블랙 매트릭스에 의해 광이 2차적으로 차단되므로 빛샘 발생이 현저해져, 화면품질이 향상되게 된다.
그리고, 본 발명의 제 1 실시예에 따른 액정표시장치는 배향막(미도시)의 형성을 위해 제 1 기판(101) 상에 배향액을 도포하고 러빙하는 과정에서 더미 화소가 러빙 시작점이 되므로 러빙에 의한 충격은 적색, 녹색, 청색 화소가 아닌 더미 화 소가 주로 받게 된다. 따라서, 적색, 녹색, 청색 화소가 파괴되지 않아, 화면의 품질이 향상된다.
<제 2 실시예>
이하, 도 4와 도 5를 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 4와 도 5에 도시한 바와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는, 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판(201); 상기 제 1 게이트 라인(GL1)의 전단과 제 m 게이트 라인(GLm)의 후단에 형성된 제 1 더미 게이트 라인(DGL1)과 제 2 더미 게이트 라인(DGL2); 제 1 데이터 라인(DL1)의 전단과 제 n 데이터 라인(DLn)의 후단에 형성된 제 1 더미 데이터 라인(DDL1)과 제 2 더미 데이터 라인(DDL2); 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)이 교차하는 영역에 형성되고, 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하는 영역에 정의된 다수의 더미 화소; 상기 각 화소의 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하는 지점에 형성된 박막 트랜지스터(202); 상기 각 더미 화소의 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하는 지점과 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 2 더미 데이터 라인(DGL1, DGL2)이 교차하는 지점에 형성된 더미 박막 트랜지스터(203); 상기 제 1 내지 제 m 게이트 라인(GL1~GLm)을 하나씩 순차적으로 구동하 고, 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)은 항상 구동하는 게이트 구동부(204); 상기 각 게이트 라인(GL1~GLm)이 구동되는 구간 동안 제 1 내지 제 n 데이터 라인(DL1~DLn)에 외부로부터의 화소신호를 공급하고, 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)에는 항상 흑색 구현을 위한 흑색신호를 공급하는 데이터 구동부(205); 를 포함하여 구성된다. 여기서, 상기 더미 박막 트랜지스터(203) 중에 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)이 교차하는 지점에 형성된 더미 박막 트랜지스터(203)는 제 1 더미 데이터 라인 (DDL1)또는 제 2 더미 데이터 라인(DDL2)에 직접 연결되며, 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 데이터 라인(DL1~DLn)이 교차하는 지점에 형성된 더미 박막 트랜지스터(203)는 인접 더미 화소에 형성된 더미 박막 트랜지스터(203)와 소스 단자 및 드레인 단자가 서로 직렬 연결되어 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)에 연결된다.
이와 같은 구성을 가지는 본 발명의 제 2 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(201)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(201)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
도 4를 참조하면, 상기 제 1 기판(201)에는 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 서로 교차하도록 형성되어 적색, 녹색, 청색을 구현하는 다수의 화소가 정의된다.
그리고 상기 제 1 기판(201) 상에는 상기 제 1 게이트 라인(GL1)의 전단과 제 m 게이트 라인(GLm)의 후단에 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)이 형성되고, 상기 제 1 데이터 라인(DL1)의 전단과 제 n 데이터 라인(DLn)의 후단에 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)이 형성되며, 이로 인해 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)이 교차하는 영역과 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하는 영역에는 흑색을 구현하는 다수의 더미 화소가 정의된다.
적색, 녹색, 청색을 구현하는 상기 각 화소에는 게이트 라인(GL1~GLm)과 데이터 라인(DL1~DLn)이 교차하는 영역에 박막 트랜지스터(202)가 형성되며, 각 화소에는 상기 박막 트랜지스터(202)의 드레인 단자와 연결된 화소전극(206)이 형성된다.
그리고, 흑색을 구현하는 상기 각 더미 화소에는 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하는 영역과 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 n 데이터 라인(DL1, DLn)이 교차하는 영역에 더미 박막 트랜지스터(203)가 형성되며, 각 더미 화소에는 상기 더미 박막 트랜지스터(203)의 드레인 단자와 연결된 더미 화소전극(207)이 형성된다.
상기 다수의 더미 박막 트랜지스터(203) 중에 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하는 지점에 형성된 더미 박막 트랜지스터(203)는 도 4에 도시한 바와 같이 인접 더미 화소에 형성된 더미 박막 트랜지스터(203)와 소스 단자 및 드레인 단자가 서로 직렬 연결되어 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)에 연결된다.
이와 같이 제 1 기판(201) 상에 정의된 다수의 화소 중에서 일부는 적색, 녹색, 청색을 구현하도록 하고 일부는 흑색을 구현하도록 하기 위하여, 제 2 기판(미도시) 상에는 상기 적색, 녹색, 청색의 구현을 위한 화소와 대응되는 영역에 적색, 녹색, 청색의 컬러필터(미도시)가 형성되고 흑색의 구현을 위한 더미 화소와 대응되는 영역에는 블랙 매트릭스(미도시)가 형성된다. 여기서, 제 2 기판 상에 형성된 블랙 매트릭스는 제 1 기판(201) 상의 게이트 라인(GL1~GLm), 데이터 라인(DL1~DLn), 더미 게이트 라인(DGL1, DGL2), 더미 데이터 라인(DDL1, DDL2), 박막 트랜지스터(202), 및 더미 박막 트랜지스터(203)와 대응되는 영역에 함께 형성될 수 있다.
그리고, 상기 제 2 기판 상에는 공통전극(미도시)이 형성되며, 상기 공통전극은 제 1 기판(201) 상의 화소전극(206) 및 더미 화소전극(207)과 함께 전계를 형성하여 액정층을 구동한다.
상기 타이밍 제어부(208)는 외부로부터 입력된 신호들을 이용하여 게이트 구동부(204)를 제어하기 위한 게이트 제어신호와, 데이터 구동부(205)를 제어하기 위한 데이터 제어신호를 발생하며, 외부로부터의 화소 데이터를 재정렬한 후 데이터 구동부(205)에 공급한다.
상기 게이트 제어신호로서 게이트 스타트 펄스(Gate Start Pulse ; GSP), 게이트 시프트 클럭(Gate Shift Clock ; GSC), 게이트 출력 인에이블 신호(Gate Output Enable ; GOE) 등이 있으며, 데이터 제어신호로서 소스 스타트 펄스(Sourse Start Pulse ; SSP), 소스 시프트 클럭(Sourse Shift Clock ; SSC), 소스 출력 인에이블 신호(Sourse Output Enable ; SOE), 극성제어 신호(Polarity ; POL) 등이 있다.
도 4를 참조하면, 상기 게이트 구동부(204)는 타이밍 제어부(208)로부터 공급받은 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 게이트 라인(GL1~GLm)에 순차적으로 게이트 온 신호를 공급하여 해당 게이트 라인(GL1~GLm)에 연결된 박막 트랜지스터(202)가 턴온(turn on)되도록 하고 게이트 라인(GL1~GLm)에 게이트 온 신호를 공급하지 않는 기간에는 게이트 오프 신호를 공급함으로써 게이트 라인(GL1~GLm)을 하나씩 순차적으로 구동하되, 더미 게이트 라인(DGL1, DGL2)에는 게이트 온 신호를 지속적으로 공급하여 해당 더미 게이트 라인(DGL1, DGL2)에 연결된 더미 박막 트랜지스터(203)가 항상 턴온되도록 한다.
도 4를 참조하면, 상기 데이터 구동부(205)는 타이밍 제어부(208)로부터 공급받은 소스 스타트 펄스(SSP)를 소스 시프트 클럭(SSC)에 따라 시프트시켜 샘플링 신호를 발생하며, 상기 샘플링 신호에 응답하여 상기 화소 데이터를 일정 단위씩 순차적으로 입력하여 래치한 후에, 래치된 하나의 수평화소열 분의 화소 데이터를 아날로그의 화소 신호로 변환하여 데이터 라인(DL1~DLn)에 공급한다. 이에 따라, 게이트 온 신호에 의해 턴온된 박막 트랜지스터(202)와 연결된 화소전극(206)에는 화소신호가 공급되게 된다.
그리고, 상기 데이터 구동부(205)는 제 1 내지 제 m 게이트 라인(GL1~GLm)이 구동되는 동안 제 1 내지 제 n 데이터 라인(DL1~DLn)에는 적색, 녹색, 청색 중에 어느 하나의 컬러의 구현을 위한 화소신호를 공급하되, 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)에는 항상 흑색 구현을 위한 흑색신호를 공급한다. 여기서, 상기 더미 박막 트랜지스터(203) 중에 일부는 제 1 또는 제 2 더미 데이터 라인(DDL1, DDL2)에 직접 연결되고 나머지는 서로 직렬 연결되도록 형성되어 제 1 또는 제 2 더미 데이터 라인(DDL1, DDL2)과 연결되므로, 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)에 흑색 구현을 위한 흑색신호를 공급하면 이는 전체 더미 박막 트랜지스터(203)에 공급되게 된다. 물론, 상기 더미 박막 트랜지스터(203)는 게이트 라인(GL1~GLm) 혹은 더미 게이트 라인(DGL1, DGL2)으로부터의 게이트 온 신호가 입력되어서 턴온된 상태이어야만 상기 흑색신호를 해당 더미 화소전극(207)에 인가하게 될 것이다.
이에 따라, 제 1 기판(201) 상의 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하여 정의된 각 화소는 광원(미도시)으로부터의 광이 화소전극(206)의 화소신호와 공통전극의 공급전압이 이루는 전계에 의해 구동된 액정층을 통과하여 적색, 녹색, 청색을 표시함으로써 화면을 표시하게 되며, 제 1 및 제 2 더미 게이트 라인(DGL1, DGL2)과 제 1 내지 제 n 데이터 라인(DL1~DLn)이 교차하여 정의된 더미화소와 제 1 내지 제 m 게이트 라인(GL1~GLm)과 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)이 교차하여 정의된 더미화소는 광원으로부터의 광이 더미 화소전극(207)의 흑색신호와 공통전극의 공통전압이 이루는 전계에 의해 구동된 액정층을 통과하지 않아 흑색을 표시하게 된다.
도 4 및 상기의 설명에서 상기 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)은 모두 데이터 구동부(205)에 연결되어 화소신호를 직접 공급받는 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2) 중 하나만 데이터 구동부(205)에 연결되고 제 1 및 제 2 더미 데이터 라인(DDL1, DDL2)은 서로 직렬 연결된 더미 박막 트랜지스터(203)들을 통해 연결되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
상술한 바와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는, 제 1 기판(201)과 제 2 기판 사이에 형성된 액정층 중에서 더미 화소에 대응되는 영역 내의 액정은 항상 광원으로부터의 광이 투과하지 못하도록 구동되므로, 적색, 녹색, 청색을 표시하는 화소의 외곽과 블랙 매트릭스의 사이 영역을 통한 빛샘이 발생하지 않는다. 여기서, 상기 블랙 매트릭스는 제 2 기판 상에 형성된 블랙 매트릭스 중에 제 1 기판(201) 상의 더미 화소와 대응되도록 형성된 영역을 지칭한다.
즉, 상기 제 1 기판(201)과 제 2 기판을 합착하는 과정에서 미스얼라인(misalign)되어 정확히 정렬되지 않은 문제가 발생하여도, 더미 화소 영역은 광을 투과하지 않도록 구동되는 액정에 의해서 광이 1차적으로 차단되고 제 2 기판의 블랙 매트릭스에 의해 광이 2차적으로 차단되므로 빛샘 발생이 현저해져, 화면품질이 향상되게 된다.
그리고, 본 발명의 제 1 실시예에 따른 액정표시장치는 배향막(미도시)의 형성을 위해 제 1 기판(201) 상에 배향액을 도포하고 러빙하는 과정에서 더미 화소가 러빙 시작점이 되므로 러빙에 의한 충격은 적색, 녹색, 청색 화소가 아닌 더미 화 소가 주로 받게 된다. 따라서, 적색, 녹색, 청색 화소가 파괴되지 않아, 화면의 품질이 향상된다.
도 1은 종래의 일반적인 액정표시장치의 일 예를 도시한 평면도.
도 2는 종래의 일반적인 액정표시장치의 다른 예를 도시한 평면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 도시한 평면도.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치를 도시한 평면도.
**도면의 주요 부분에 대한 부호의 설명**
101, 201 : 제 1 기판
GL1~GLm : 게이트 라인 DL1~DLn : 데이터 라인
DGL1 : 제 1 더미 게이트 라인 DGL2 : 제 2 더미 게이트 라인
DDL1 : 제 1 더미 데이터 라인 DDL2 : 제 2 더미 데이터 라인
102, 202 : 박막 트랜지스터 203 : 더미 박막 트랜지스터
104, 204 : 게이트 구동부 105, 205 : 데이터 구동부
106, 206 : 화소전극 207 : 더미 화소전극
208 : 타이밍 제어부

Claims (8)

  1. 제 1 내지 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판;
    상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터;
    상기 게이트 라인을 하나씩 순차적으로 구동하는 게이트 구동부;
    상기 각 게이트 라인이 구동되는 구간 동안 데이터 라인에 외부로부터의 화소신호를 공급하되, 제 1 데이터 라인과 제 n 데이터 라인에는 항상 흑색 구현을 위한 화소신호를 공급하고, 제 1 게이트 라인과 제 m 게이트 라인이 구동되는 구간 동안에는 제 1 내지 제 n 데이터 라인에 흑색 구현을 위한 화소신호를 공급하는 데이터 구동부;
    를 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 1 기판과 대향하는 제 2 기판이 추가로 구비되며,
    상기 제 2 기판에는 제 1 기판의 제 2 내지 제 [m-1]게이트 라인과 제 2 내지 제 [n-1] 데이터 라인에 의해 정의된 화소와 대응되는 영역에 적색, 녹색, 청색 중 어느 하나의 컬러를 가지는 컬러필터가 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 제 1 기판과 대향하는 제 2 기판이 추가로 구비되며,
    상기 제 2 기판에는 제 1 기판의 제 1 및 제 m 게이트 라인과 제 1 및 제 n 데이터 라인에 의해 정의된 화소와 대응되는 영역에 블랙 매트릭스가 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 내지 제 m 게이트 라인과 제 1 내지 제 n 데이터 라인이 서로 교차하여 정의된 다수의 화소가 형성된 제 1 기판;
    상기 제 1 게이트 라인의 전단과 제 m 게이트 라인의 후단에 형성된 제 1 더미 게이트 라인과 제 2 더미 게이트 라인;
    제 1 데이터 라인의 전단과 제 n 데이터 라인의 후단에 형성된 제 1 더미 데이터 라인과 제 2 더미 데이터 라인;
    제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이터 라인이 교차하는 영역에 형성되고, 제 1 및 제 2 더미 게이트 라인과 제 1 내지 제 n 데이터 라인이 교차하는 영역에 정의된 다수의 더미 화소;
    상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 박막 트랜지스터;
    상기 각 더미 화소의 제 1 및 제 2 더미 게이트 라인과 제 1 내지 제 n 데이터 라인이 교차하는 지점과 제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이 터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터;
    상기 제 1 내지 제 m 게이트 라인을 하나씩 순차적으로 구동하고, 제 1 및 제 2 더미 게이트 라인은 항상 구동하는 게이트 구동부;
    상기 각 게이트 라인이 구동되는 구간 동안 제 1 내지 제 n 데이터 라인에 외부로부터의 화소신호를 공급하고, 제 1 및 제 2 더미 데이터 라인에는 항상 흑색 구현을 위한 흑색신호를 공급하는 데이터 구동부;
    를 포함하여 구성되며,
    상기 더미 박막 트랜지스터 중에 제 1 내지 제 m 게이트 라인과 제 1 및 제 2 더미 데이터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터는 제 1 더미 데이터 라인 또는 제 2 더미 데이터 라인에 직접 연결되며, 제 1 및 제 2 더미 게이트 라인과 데이터 라인이 교차하는 지점에 형성된 더미 박막 트랜지스터는 인접 더미 화소에 형성된 더미 박막 트랜지스터와 소스 단자 및 드레인 단자가 서로 직렬 연결되어 제 1 및 제 2 더미 데이터 라인에 연결된 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 제 1 기판과 대향하는 제 2 기판이 추가로 구비되며,
    상기 제 2 기판에는 제 1 기판의 제 1 내지 제 m게이트 라인과 제 1 내지 제 n 데이터 라인에 의해 정의된 다수의 화소와 대응되는 영역에 적색, 녹색, 청색 중 어느 하나의 컬러를 가지는 컬러필터가 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서, 상기 제 1 기판과 대향하는 제 2 기판이 추가로 구비되며,
    상기 제 2 기판에는 더미 화소와 대응되는 영역에 블랙 매트릭스가 형성된 것을 특징으로 하는 액정표시장치.
  7. 제 4 항에 있어서, 상기 제 1 더미 데이터 라인과 제 2 더미 데이터 라인은 모두 데이터 구동부와 연결되어 흑색 구현을 위한 흑색신호를 공급받는 것을 특징으로 하는 액정표시장치.
  8. 제 4 항에 있어서, 상기 제 1 더미 데이터 라인과 제 2 더미 데이터 라인 중에 어느 하나는 데이터 구동부와 연결되어 흑색 구현을 위한 흑색신호를 공급받으며,
    상기 제 1 더미 데이터 라인과 제 2 더미 데이터 라인은 서로 연결된 것을 특징으로 하는 액정표시장치.
KR1020070125809A 2007-12-05 2007-12-05 액정표시장치 KR20090058986A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125809A KR20090058986A (ko) 2007-12-05 2007-12-05 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125809A KR20090058986A (ko) 2007-12-05 2007-12-05 액정표시장치

Publications (1)

Publication Number Publication Date
KR20090058986A true KR20090058986A (ko) 2009-06-10

Family

ID=40989272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125809A KR20090058986A (ko) 2007-12-05 2007-12-05 액정표시장치

Country Status (1)

Country Link
KR (1) KR20090058986A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110108086A (ko) * 2010-03-26 2011-10-05 엘지디스플레이 주식회사 입체 영상 디스플레이 장치 및 그 구동 장치
KR20120040858A (ko) * 2010-10-20 2012-04-30 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
US9286820B2 (en) 2013-06-26 2016-03-15 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
KR20160086013A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 액정 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110108086A (ko) * 2010-03-26 2011-10-05 엘지디스플레이 주식회사 입체 영상 디스플레이 장치 및 그 구동 장치
KR20120040858A (ko) * 2010-10-20 2012-04-30 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
US9286820B2 (en) 2013-06-26 2016-03-15 Samsung Display Co., Ltd. Thin film transistor array panel and display device including the same
KR20160086013A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 액정 표시 장치

Similar Documents

Publication Publication Date Title
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
KR102538750B1 (ko) 액정 표시장치
KR102275693B1 (ko) 선택회로 및 이를 구비한 표시장치
KR101354386B1 (ko) 액정표시장치
KR101488197B1 (ko) 액정표시장치 및 그 구동방법
TW201523572A (zh) 液晶顯示裝置
US20070268231A1 (en) Liquid crystal display and method for driving the same
JP2016539365A (ja) 液晶パネルの駆動回路、駆動方法及び液晶表示装置
JP5442754B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR102169032B1 (ko) 표시장치
KR101243540B1 (ko) 액정표시장치
KR20160004855A (ko) 표시장치
KR20090058986A (ko) 액정표시장치
WO2020098600A1 (zh) 显示基板、显示面板及其驱动方法
KR102210677B1 (ko) 표시장치
KR101245942B1 (ko) 액정패널, 액정표시장치 그의 구동방법
KR100898789B1 (ko) 액정표시장치의 구동방법
KR20070072666A (ko) 반투과형 액정 표시 장치
KR101119906B1 (ko) 표시장치
JP7112928B2 (ja) 表示装置
KR20180129330A (ko) 액정 표시 장치
KR20070028978A (ko) 액정 표시 장치 및 그것의 구동 방법
KR101481669B1 (ko) 액정표시장치
KR102387349B1 (ko) 표시장치
KR20170018155A (ko) 표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination