KR20090056626A - 광대역 마이크로스트립 밸룬 및 그 제조방법 - Google Patents
광대역 마이크로스트립 밸룬 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090056626A KR20090056626A KR1020070123858A KR20070123858A KR20090056626A KR 20090056626 A KR20090056626 A KR 20090056626A KR 1020070123858 A KR1020070123858 A KR 1020070123858A KR 20070123858 A KR20070123858 A KR 20070123858A KR 20090056626 A KR20090056626 A KR 20090056626A
- Authority
- KR
- South Korea
- Prior art keywords
- stripline
- signal
- line
- strip line
- unbalanced
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000005684 electric field Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은 광대역 마이크로스트립 밸룬(broadband microstrip balun) 및 그 제조방법에 관한 것으로, 서로 다른 층에 형성된 전송라인의 일부가 평행하게 오버랩(overlap)되고 위 전송라인 사이에 일정 부분이 개방된 공통접지가 삽입된 구조를 갖는 것을 특징으로 한다. 본 발명에 의하면, 일부분이 개방된 공통접지면 상에서의 공진 현상과 Bethe hall 효과를 이용하여 넓은 주파수 대역에서 평형/불평형 신호를 변환하는 것이 가능하고 특성 임피던스를 간편하게 정합하며 기생성분을 줄일 수 있는 효과가 있다.
밸룬(balun), 마이크로스트립(microstrip), Bethe hall 효과, 불평형신호(unbalaced signal), 평형신호(balanced signal)
Description
본 발명은 불평형신호(unbalanced signal)와 평형신호(balanced signal)를 정합(matching)해주는 밸룬(balun) 소자에 관한 것으로, 특히 마이크로스트립 구조(microstrip structure)를 이용하여 넓은 주파수 대역에서 신호 손실 및 변환 오차를 줄일 수 있는 광대역 마이크로스트립 밸룬 및 그 제조방법과 관련된다.
통신회로와 같은 초고주파 회로에 있어서 밸룬(balun)은 불평형신호(unbalanced signal)와 평형신호(balanced signal)를 정합(matching)시켜주는 중요한 수동 소자이다. 이러한 밸룬은 이동 통신 분야의 RF 송/수신단의 구성 블록 중 평형혼합기(balanced mixer), 평형증폭기(balanced amplifier), 위상천이기(phase shifter), 주파수 분별기(frequency discriminator), 안테나(antenna) 및 저잡음 증폭기(low noise amplifier) 등의 연결부에서 다수 사용되고 있다.
밸룬은 쌍을 이루는 2 단자의 한쪽이 접지되어 있는 불평형회로와 쌍을 이루는 2 단자가 접지되지 않고 다른 회로로 연결되는 평형회로로 구성되는 것이 일반적이다. 이상적인 밸룬을 이용하면 평형회로의 출력단에서 크기는 입력신호의 절반 이고 두 평형신호 간의 위상차가 180°인 평형신호를 얻을 수 있다.
이러한 밸룬은 동축형(coaxial), 머천드형(Marchand), 슬롯 결합형(slot coupled), 집중 정수 소자형(lumped element) 등 다양한 방식이 제안되고 회로에 적용되어 왔다. 특히 동축 밸룬이 광대역의 우수한 정합 특성을 가지는 것으로 알려져 있으나, 그 구조의 특성상 일반 회로에 적용하기 힘들 뿐 아니라 동축선 개방 스터브(stub)와 같은 구조로 인해 실제 제작에도 상당한 제약이 따른다.
그 반면, 평판형 전송선로를 이용한 밸룬의 경우 일반 회로에 쉽게 적용할 수 있고 제작도 비교적 간단하지만 동축 밸룬에 비해 대역폭이 좁다는 단점이 있다. 평판형 밸룬 중 마이크로스트립 대 슬롯 선로 전이 밸룬(slot line transition balun)은 우수한 정합 특성이 있으나 공통 접지가 없는 구조이므로, 공통 접지를 필요로 하는 회로에 적용되기는 어려운 문제점이 있다.
본 발명은 전술한 문제점을 고려하여 안출된 것으로서, 두 평형 출력단에 공통 접지가 존재하고 우수한 정합 특성을 갖는 광대역 밸룬(balun) 및 그 제조방법을 제공하는데 그 목적이 있다.
전술한 목적은 서로 다른 층에 형성된 마이크로스트립(microstrip) 전송선로 및 공통접지면에 개방된 구조를 통해 달성된다.
더욱 구체적으로, 본 발명에 따른 광대역 마이크로스트립 밸룬은, 상부 기판상에 형성되며, 일측 단부에 신호가 입력되는 입력포트가 형성되는 제 1 스트립라인; 하부 기판상에 형성되며, 양측 단부에 상기 신호가 변환되어 출력되는 출력포트가 형성되고, 일부가 제 1 스트립라인과 평행하게 오버랩(overlap)되는 제 2 스트립라인; 및 상부 기판 및 하부 기판 사이에 형성되며, 제 1 스트립라인과 제 2 스트립라인이 오버랩되는 부분의 일부가 개방되어 형성된 개구부를 갖는 공통접지면;을 포함하는 것을 특징으로 한다.
또한, 개구부는 제 1 스트립라인을 통과하는 신호의 위상을 변화시켜 상기 제 2 스트립라인으로 전달하는 것이 바람직하며, 사각형 또는 아령형으로 형성되는 것이 가능하다.
또한, 제 1 스트립라인의 타측 단부는 오픈회로(open circuit)인 것이 바람직하다.
또한, 제 1 스트립라인은 상기 개구부의 중심부에 대응되는 지점으로부터 타측 단부까지의 길이가 입력신호 파장의 1/4인 것이 바람직하다.
또한, 입/출력 간의 특성 임피던스는 제 1 스트립라인 또는 제 2 스트립라인의 폭을 조절하여 정합(matching)되는 것이 바람직하다.
또한, 제 2 스트립라인의 폭은 제 1 스트립라인의 폭보다 넓은 것이 바람직하다.
또한, 제 1 스트립라인의 입력포트에는 불평형신호(unbalanced signal)가 입력되고, 제 2 스트립라인의 출력포트에는 상기 불평형신호(unbalanced signal)에 비해 전력의 크기가 1/2이고 양 출력 간의 위상이 180°차이나는 평형신호(balanced signal)가 출력되는 것이 바람직하다.
한편, 본 발명의 다른 양태로써, 상기 제 2 스트립라인의 출력포트로 평형신호가 입력되어 상기 제 1 스트립라인의 입력포트로 불평형신호가 출력되는 것도 가능하다.
한편, 본 발명에 따른 광대역 마이크로스트립 밸룬의 제조방법은, 불평형선로(unbalanced line) 및 평형선로(balanced line)를 갖는 밸룬의 제조방법에 있어서, 불평형선로를 갖는 제 1 층을 형성하는 단계; 불평형선로와 일부가 평행하게 오버랩(overlap)되는 평형선로를 갖는 제 2 층을 형성하는 단계; 및 제 1 층 및 제 2 층 사이에, 불평형선로 및 평형선로가 오버랩(overlap)되는 부분이 일부 개방된 공통접지층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이때, 각층은 반도체 제조공정, 다층 PCB(printed circuit board) 공정 또는 LTCC(Low Temperature Co-fired Ceramic) 공정에 의해 형성되는 것이 바람직하다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 전체적인 구성을 나타낸 것으로, 도시된 것과 같이 크게 3개의 층으로 구분할 수 있으며, 각 층에 대한 평면도는 도 2와 같다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬은 제 1 스트립라인(101), 제 2 스트립라인(301) 및 개구부(201)가 형성된 공통접지면(200)을 포함한다.
제 1 스트립라인(101)은 상부기판(100) 상에 형성되는 전송선로로써, 여기에는 불평형신호(unbalanced signal)가 흐르게 된다. 상기 제 1 스트립라인(101)의 일측 단부에는 신호가 입력되는 입력포트(102)가 형성되고, 타측 단부는 오픈회로(open circuit)(103), 즉 개방된 상태(open state)이다.
상기 제 1 스트립라인(101)은 소정의 유전체블록(dielectric block) 또는 유전체기판(dielectric substrate) 상에 금속선(예컨대, 구리선, 알루미늄선 등)을 증착시키거나 프린팅하는 방식으로 형성하는 것이 가능하며, 도시된 바와 같이, 외 측의 입력포트(102)에서 중심방향으로 절곡된 구조를 갖는 것이 바람직하다.
제 2 스트립라인(301)은 하부기판(300) 상에 형성되는 전송선로로써, 여기에는 상기 제 1 스트립라인(101)을 흐르는 불평형신호(unbalanced signal)가 평형신호(balanced signal)로 변환되어 흐르게 된다. 또한, 제 2 스트립라인(301)은 양측 단부에 출력포트(302)가 구비된다.
상기 제 2 스트립라인(301)은 제 1 스트립라인(101)과 마찬가지로 소정의 유전체블록 또는 유전체기판상에 금속선(예컨대, 구리선, 알루미늄선 등)을 증착시키거나 프린팅하여 형성하는 것이 가능하다.
또한, 제 2 스트립라인(301)의 일부는 제 1 스트립라인(101)과 평행하게 오버랩(overlap)된다. 제 1 스트립라인(101)은 상부기판(100) 상에 형성되고 제 2 스트립라인(301)은 하부기판(300) 상에 형성되기 때문에, 각각의 스트립라인(101)(301)은 서로 다른 층에 위치하게 된다. 따라서, 제 2 스트립라인(301)의 일부가 제 1 스트립라인(101)과 평행하게 오버랩된다 함은 상기 스트립라인(101)(301)이 소정의 평행면 상에 각각 위치하는 것을 의미한다. 즉, 도시된 바와 같이, 제 1 스트립라인(101)의 바로 아래에 제 2 스트립라인(301)이 겹치도록 정렬되는 것이 가능하다. 평행하게 오버랩되는 부분은 각 스트립라인(101)(301)의 전구간이 될 수도 있으나, 각 입/출력포트(102)(302) 쪽을 제외한 나머지 구간이 겹치는 것이 바람직하다.
예컨대, 제 1 스트립라인(101)은 입력포트(102)에서 내측으로 연장되다가 중심방향으로 한번 절곡·연장되어 'ㄱ' 또는 'ㄴ' 형태로 형성되고, 제 2 스트립라 인(301)은 일부가 상기 절곡·연장된 부분과 평행하게 오버랩되고 양 끝단이 상기 입력포트(102)와 반대측으로 연장되어 전체적으로 'ㄷ'형태로 형성되는 것이 가능하다(도 2 참조).
공통접지면(200)은 상부기판(100)과 하부기판(300) 사이에 형성되는 그라운드 평면(ground plate)으로, 제 1 스트립라인(101) 및 제 2 스트립라인(301)에 대하여 공통의 접지를 제공한다. 따라서, 전기적 신호가 인가되면 각 스트립라인(101)(301)과 공통접지면(200) 사이에서 전기장(electric field)이 발생된다. 공통접지면(200)으로는 상기 스트립라인(101)(301)과 동일한 재질의 금속플레이트를 사용할 수 있다.
또한, 공통접지면(200)은 소정의 개구부(201)를 갖는다. 상기 개구부(201)는 제 1 스트립라인(101)과 제 2 스트립라인(301)이 오버랩되는 부분의 일부가 개방된 것으로, 제 1 스트립라인(101)을 통과하는 신호의 위상을 변화시켜 제 2 스트립라인(301)으로 전달하는 기능을 수행한다. 이때 개구부(201)는 사각형 또는 아령형태로 형성될 수 있으나, 반드시 이에 한정하는 것은 아니다. 이때 각 스트립라인(101)(301)이 오버랩되는 부분과 공통접지면(200)의 개구부(201)는 구조적으로 중앙에 위치되는 것이 바람직하다(도 2 참조).
따라서, 입력포트(102)로 입력된 불평형신호는 제 1 스트립라인(101)을 따라 흐르다가 개구부(201)를 통해 제 2 스트립라인(301)으로 전달되고 평형신호로 변환되어 각 출력포트(302)로 출력된다. 이때, 제 2 스트립라인(301)의 출력포트(302)에서는 상기 불평형신호에 비해 전력의 크기가 1/2이고, 두 출력 간의 위상이 180 °차이가 나는 평형신호가 출력된다.
본 실시예에서는 상부 기판(100)에 제 1 스트립라인(101)이 형성되고 하부 기판(300)에 제 2 스트립라인(301)이 형성되는 것에 대하여 설명하였으나, 반드시 이에 한정하는 것은 아니다. 즉, 상부 기판(100)에 제 2 스트립라인(301)이 형성되고 하부 기판(300)에 제 1 스트립라인(101)이 형성될 수도 있다.
또한, 제 2 스트립라인(301)의 출력포트(302)로 평형신호가 입력되고 개구부(201)에 의해 상기 평형신호가 제 1 스트립라인(101)으로 전달되어 제 1 스트립라인(101)의 입력포트(102)로 불평형신호가 출력되는 것도 가능함은 물론이다.
도 3을 참조하여 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 동작원리를 설명한다.
도 3은 각 스트립라인(101)(301)이 평행하게 오버랩되는 부분에 대한 단면 및 여기에 형성된 전계분포를 나타낸 것이다. 도 3에서, 제 1 스트립라인(101)은 개구부(201)의 중심부에 대응되는 지점부터 타측 단부까지의 길이(L)가 입력 신호 파장의 1/4로 설정되었다. 따라서, 일측 단부는 신호가 입력되는 포트1(401)로, 타측 단부는 오픈회로(open circuit)(404)로 볼 수 있다.
제 2 스트립라인(301)은 양측 단부에 포트2(402) 및 포트3(403)이 각각 형성되어 포트1(401)로 입력된 신호가 출력된다.
공통접지면(200)은 제 1 스트립라인(101) 및 제 2 스트립라인(301)의 사이에 형성되며, 소정의 개구부(201)를 갖는 것은 전술한 바와 같다. 여기서 개구부(201)는 개념적으로 공진회로에 대응시킬 수 있다. 즉, DGS(defected ground structure) 처럼 특정 주파수의 대역 저지 특성으로 공진되는 현상을 역이용하여 평형/불평형 변환을 수행하는 것이 가능하다.
포트1(401)을 통해 전기적 신호가 입력되면, 도시된 것과 같이 일정한 전기장이 형성된다. 여기서는 공통접지면(200)을 상대적 마이너스(-)(화살표의 꼬리)로, 스트립라인(101)(301)을 상대적 플러스(+)(화살표의 머리)로 가정하였다.
각 스트립라인(101)(301)과 공통접지면(200)은 평행하게 대응되기 때문에 상기 전기장은 각 스트립라인(101)(301)과 공통접지면(200) 사이에서 수직으로 형성된다. 그러나, 공통접지면(200)의 일부에는 개방된 공간인 개구부(201)가 형성되어 있기 때문에 개구부(201) 주변에서의 전기장은 약간씩 휘어지며, 특히 Bethe hall 효과에 의해 상기 전기장은 개구부(201)를 중심으로 방향이 바뀌게 된다. 즉 포트2(402) 쪽에 형성된 전기장과 포트3(403) 쪽에 형성된 전기장을 비교해보면, 그 방향이 서로 반대방향임을 알 수 있다. 따라서, 포트2(402) 및 포트3(403)의 출력 신호는 서로 반대의 위상을 갖는 것이 가능하다. 참고적으로, 오픈회로(404) 측에도 포트2(402)처럼 전기장이 형성될 것이나 여기서는 도시하지 않았다.
결과적으로 포트1(401)을 통해 입력된 불평형신호는 서로 반대방향의 위상을 갖는 평형신호로 변환되어 포트2(402) 및 포트3(403)으로 출력된다.
또한, 각 스트립라인(101)(301)의 폭을 조절하여 입/출력 간의 특성 임피던스(impedance)를 간편하게 매칭(matching)시키는 것이 가능하다.
도 4를 참조하여 이를 구체적으로 설명하면 다음과 같다.
도 4에서, 각 스트립라인(101)(301)의 폭은 제 2 스트립라인(301)이 더 넓은 것으로 가정한다. 제 1 스트립라인(101) 측의 임피던스를 살펴보면, 개구부(201)를 중심으로 포트1(401) 측의 임피던스는 50Ω이고 타측은 오픈회로이기 때문에 0Ω의 임피던스를 갖는다. 따라서 제 1 스트립라인(101), 즉 입력단의 특성 임피던스는 전체적으로 50Ω을 갖는다. 제 2 스트립라인(301) 측의 임피던스를 살펴보면, 제 2 스트립라인(301)은 제 1 스트립라인(101) 보다 폭이 넓기 때문에 개구부(201)를 중심으로 포트2(402) 및 포트3(403) 측으로 각각 25Ω의 임피던스를 갖는다. 이때 개구부(201)를 중심으로 각 포트(402)(403) 측으로 형성된 25Ω의 임피던스 값은 제 2 스트립라인(301)의 폭을 적절히 조절하여 설정되는 것이 가능하다. 또한, 포트2(402)와 포트3(403)의 전기장 방향은 서로 반대 방향으로 형성됨은 전술한 바와 같다. 따라서, 제 2 스트립라인(301), 즉 출력단의 특성 임피던스는 전체적으로 50Ω을 갖게 된다. 이와 같이 제 1 스트립라인(101) 또는 제 2 스트립라인(301)의 폭을 적절히 설정하면 간편하게 입/출력 간의 특성 임피던스를 매칭시키는 것이 가능하다.
전술한 구성에 의하면, 제 1 스트립라인(101)과 제 2 스트립라인(301) 사이에 공통접지면(200)이 형성되고 상기 공통접지면(200)에 형성된 개구부(201)를 통해 신호가 전달되기 때문에 신호전달을 위한 별도의 소자가 불필요하다. 따라서, 추가적 소자로 인해 발생하는 기생성분을 줄일 수 있고 넓은 주파수 대역에서 평형/불평형 신호 변환이 가능하다. 또한, 각 스트립라인(101)(301)의 폭을 조절하여 간편하게 특성 임피던스를 매칭시킬 수 있게 된다.
다음으로, 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 제조방법 을 설명한다.
도 5를 참조하면, 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 제조방법은 평형선로(balanced line) 및 불평형선로(unbalanced line)를 갖는 밸룬의 제조방법에 있어서, 불평형선로를 갖는 제 1 층을 형성하는 단계(S501), 평형선로를 갖는 제 2 층을 형성하는 단계(S502) 및 상기 제 1 층과 제 2 층 사이에 공통접지층을 형성하는 단계(S503)를 포함한다.
상기 제 2 층을 형성함에 있어서 평형선로는 일부가 상기 불평형선로와 평행하게 오버랩(overlap)되도록 형성하고, 상기 공통접지층을 형성함에 있어서 상기 오버랩되는 부분이 일부 개방되도록 한다. 또한, 상기 제 1 층의 불평형선로는 공통접지층의 상기 개방된 부분에 대응되는 지점부터 일측 단부까지의 길이가 신호 파장의 1/4 길이를 갖도록 형성되는 것이 바람직하며, 평형선로의 폭은 불평형선로의 폭보다 넓게 형성되는 것이 바람직하다.
이때, 상기 각 층은 반도체 제조공정을 통해 밑에서부터 차례로 적층되거나 LTCC(low temperature co-fired ceramic) 공정 또는 다층 PCB(printed circuit board) 공정을 통해 별도로 제작되는 것이 가능하나 반드시 이에 한정하는 것은 아니다.
일 예로써, 도 6을 참조하여 반도체 제조공정을 통해 상기 각 층을 적층시키는 방법을 살펴보기로 한다.
도 6을 참조하면, 먼저 메인기판(601) 위에 제 1 금속층(602)을 증착하고 다시 그 위에 유전체층(603)을 도포한다. 이때, 유전체층(603)을 도포하기 전에 제 1 금속층(602)을 적절한 라인패턴(line pattern)으로 식각하여 전술한 제 2 스트립라인(301)으로 이용하는 것이 가능하다.
다음으로, 상기 유전체층(603) 위에 공통접지층(604)을 증착한다. 여기서 공통접지층(604)은 제 1 금속층(602)과 동일한 재질의 금속을 사용하여 제 1 금속층(602)과 공통접지층(604) 사이에 소정의 전기장이 형성될 수 있도록 한다.
다음으로, 공통접지층(604)의 일부를 식각하여 개구부(605)를 형성한다. 이때 상기 개구부(605)는 일정한 패턴을 갖는 마스크(mask)를 사용하여 사각형 또는 아령형으로 형성하는 것이 가능하다.
이후, 상기 개구부(605) 영역 및 공통접지층(604)의 위에 유전체층(606)을 도포하고 다시 유전체층(606) 위에 제 2 금속층(607)을 증착한다. 여기서 제 2 금속층(607)은 일정한 형태로 식각되어 전술한 제 1 스트립라인(101)으로 사용될 수 있다.
앞서 살펴보았듯이, 제 2 금속층(607)을 흐르는 신호가 개구부(605)를 통해 제 1 금속층(602)으로 전달되어야 하므로 제 2 금속층(607), 개구부(605) 및 제 1 금속층(602)은 평행하게 오버랩되거나 정렬된다.
결국 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬 및 그 제조방법에 의하면, 불평형 전송라인과 평형 전송라인이 소정의 개구부를 통해 신호적으로 연결되기 때문에 불필요한 기생성분을 제거할 수 있다. 또한, 개구부를 갖는 공통접지면 상에서의 공진 현상과 Bethe hall 효과를 이용하기 때문에 넓은 주파수 대역에서 불평형/평형 신호 변환이 가능하고, 특히 별도의 장치 없이 전송라인의 폭 을 조절하는 것에 의해 특성 임피던스 매칭이 이루어지므로 차동 신호처리가 요구되는 광대역 수신단에 적용되어 공통형 잡음(common mode noise)를 최소화할 수 있다. 나아가 다층 금속 제조공정을 통해 제작할 수 있기 때문에 초고주파 집적회로에 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 분해사시도,
도 2는 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 분해평면도,
도 3 및 도 4는 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 동작원리를 설명하기 위한 참고도,
도 5는 본 발명의 실시예에 따른 광대역 마이크로스트립 밸룬의 제조방법에 관한 흐름도,
도 6은 본 발명의 일 실시예에 따른 광대역 마이크로스트립 밸룬의 제조방법을 나타낸 참고도이다.
<도면의 주요부호에 대한 설명>
100 : 상부기판
101 : 제 1 스트립라인
102 : 입력포트
200 : 공통접지면
201 : 개구부
300 : 하부기판
301 : 제 2 스트립라인
302 : 출력포트
Claims (18)
- 상부 기판상에 형성되며, 일측 단부에 신호가 입력되는 입력포트가 형성되는 제 1 스트립라인;하부 기판상에 형성되며, 양측 단부에 상기 신호가 변환되어 출력되는 출력포트가 형성되고, 일부가 상기 제 1 스트립라인과 평행하게 오버랩(overlap)되는 제 2 스트립라인; 및상기 상부 기판 및 상기 하부 기판 사이에 형성되며, 상기 제 1 스트립라인과 상기 제 2 스트립라인이 오버랩되는 부분의 일부가 개방되어 형성된 개구부를 갖는 공통접지면;을 포함하는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 개구부는 상기 제 1 스트립라인을 통과하는 신호의 위상을 변화시켜 상기 제 2 스트립라인으로 전달하는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 제 1 스트립라인의 타측 단부는 오픈회로(open circuit)인 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 제 1 스트립라인은 상기 개구부의 중심부에 대응되는 지점으로부터 타측 단부까지의 길이가 입력신호 파장의 1/4인 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,입/출력 간의 특성 임피던스는 상기 제 1 스트립라인 또는 상기 제 2 스트립라인의 폭을 조절하여 정합되는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 제 2 스트립라인의 폭은 상기 제 1 스트립라인의 폭보다 넓은 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 개구부의 형태는 사각형 또는 아령형인 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 항에 있어서,상기 상부 기판 및 상기 하부 기판은 유전체블록(dielectric block) 또는 유전체기판(dielectric substrate)으로 구성되는 것을 특징으로 하는 광대역 마이크 로스트립 밸룬.
- 제 1 항에 있어서,상기 제 1 스트립라인의 입력포트에는 불평형신호(unbalanced signal)가 입력되고, 상기 제 2 스트립라인의 출력포트에는 상기 불평형신호에 비해 전력의 크기가 1/2이고 양 출력 간의 위상이 180°차이나는 평형신호(balanced signal)가 출력되는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 1 기판상에 형성되는 제 1 스트립라인;제 2 기판상에 형성되며, 일부가 상기 제 1 스트립라인과 평행하게 오버랩(overlap)되는 제 2 스트립라인;상기 제 1 기판 및 상기 제 2 기판 사이에 형성되며, 상기 제 1 스트립라인과 상기 제 2 스트립라인이 오버랩되는 부분의 일부가 개방되어 형성된 개구부를 갖는 공통접지면;을 포함하는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 10 항에 있어서,상기 개구부는 상기 제 1 스트립라인을 흐르는 신호의 위상을 변화시켜 상기 제 2 스트립라인으로 전달하거나, 상기 제 2 스트립라인을 흐르는 신호의 위상을 변화시켜 상기 제 1 스트립라인으로 전달하는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 10 항에 있어서,상기 제 1 스트립라인의 일측 단부로 불평형신호(unbalanced signal)가 입력되어 상기 제 2 스트립라인의 양측 단부로 평형신호(balanced signal)가 출력되는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 제 10 항에 있어서,상기 제 2 스트립라인의 양측 단부로 평형신호(balanced signal)가 입력되어 상기 제 1 스트립라인의 일측 단부로 불평형신호(unbalanced signal)가 출력되는 것을 특징으로 하는 광대역 마이크로스트립 밸룬.
- 불평형선로(unbalanced line) 및 평형선로(balanced line)를 갖는 밸룬의 제조방법에 있어서,상기 불평형선로를 갖는 제 1 층을 형성하는 단계;상기 불평형선로와 일부가 평행하게 오버랩(overlap)되는 평형선로를 갖는 제 2 층을 형성하는 단계; 및상기 제 1 층 및 상기 제 2 층 사이에, 상기 불평형선로 및 평형선로가 오버랩(overlap)되는 부분이 일부 개방된 공통접지층을 형성하는 단계;를 포함하는 것을 특징으로 하는 광대역 마이크로스트립 밸룬의 제조방법.
- 제 14 항에 있어서,상기 각층은 반도체 제조공정, 다층 PCB(printed circuit board) 공정 또는 LTCC(Low Temperature Co-fired Ceramic) 공정에 의해 형성되는 것을 특징으로 하는 광대역 마이크로 밸룬의 제조방법.
- 제 14 항에 있어서,상기 불평형선로는 상기 공통접지층의 개방된 부분의 중심부에 대응되는 지점으로부터 일측 단부까지의 길이가 입력신호 파장의 1/4인 것을 특징으로 하는 광대역 마이크로스트립 밸룬의 제조방법.
- 제 14 항에 있어서,상기 평형선로의 폭은 상기 불평형선로 폭보다 넓은 것을 특징으로 하는 광대역 마이크로스트립 밸룬의 제조방법.
- 제 14 항에 있어서,상기 공통접지층의 개방된 부분은 사각형 또는 아령형으로 형성되는 것을 특징으로 하는 광대역 마이크로스트립 밸룬의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070123858A KR20090056626A (ko) | 2007-11-30 | 2007-11-30 | 광대역 마이크로스트립 밸룬 및 그 제조방법 |
| US12/058,781 US20090140823A1 (en) | 2007-11-30 | 2008-03-31 | Broadband microstrip balun and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070123858A KR20090056626A (ko) | 2007-11-30 | 2007-11-30 | 광대역 마이크로스트립 밸룬 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090056626A true KR20090056626A (ko) | 2009-06-03 |
Family
ID=40675105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070123858A KR20090056626A (ko) | 2007-11-30 | 2007-11-30 | 광대역 마이크로스트립 밸룬 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090140823A1 (ko) |
| KR (1) | KR20090056626A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130065237A (ko) * | 2011-12-09 | 2013-06-19 | 엘지전자 주식회사 | 단말기 |
| WO2013100432A1 (ko) * | 2011-12-26 | 2013-07-04 | 고려대학교 산학협력단 | 결함 접지 구조를 이용한 발룬 회로 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771185B (zh) * | 2010-03-08 | 2014-02-26 | 华东交通大学 | 一种三维缺陷接地结构 |
| FR2965112B1 (fr) * | 2010-09-21 | 2013-06-07 | Thales Sa | Symetriseur large bande sur circuit multicouche pour antenne reseau |
| GB2503225B (en) * | 2012-06-19 | 2020-04-22 | Bae Systems Plc | Balun |
| GB2503226A (en) | 2012-06-19 | 2013-12-25 | Bae Systems Plc | A Balun for dividing an input electrical signal wherein the width of at least one of the input line, slotline and output line varies over the length |
| US9059494B2 (en) | 2013-01-18 | 2015-06-16 | International Business Machines Corporation | Marchand balun structure and design method |
| TWI545893B (zh) | 2014-04-07 | 2016-08-11 | 國立臺灣科技大學 | 巴倫器 |
| EP3598569B1 (en) | 2014-04-07 | 2024-05-01 | Synergy Microwave Corporation | Double balanced mixer |
| RU175331U1 (ru) * | 2017-09-05 | 2017-11-30 | Федеральное государственное автономное образовательное учреждение высшего образования "Южно-Уральский государственный университет (национальный исследовательский университет)" (ФГАОУ ВО "ЮУрГУ (НИУ)") | Широкополосный объёмный полосково-щелевой переход |
| CN111342178B (zh) * | 2020-03-17 | 2021-11-30 | 电子科技大学 | 一种介质集成缺陷地结构器件、滤波器及通信系统 |
| RU199513U1 (ru) * | 2020-03-20 | 2020-09-04 | Федеральное государственное автономное образовательное учреждение высшего образования "Южно-Уральский государственный университет (национальный исследовательский университет)" (ФГАОУ ВО "ЮУрГУ (НИУ)") | Двойной широкополосный объемный полосково-щелевой переход с развязывающей щелью |
| KR20230030720A (ko) | 2021-08-25 | 2023-03-07 | 삼성전자주식회사 | 인쇄 회로 기판 및 이를 포함하는 메모리 모듈 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586386B2 (en) * | 2005-03-15 | 2009-09-08 | Asahi Glass Company, Limited | Transmission line transition from a coplanar strip line to a conductor pair using a semi-loop shape conductor |
-
2007
- 2007-11-30 KR KR1020070123858A patent/KR20090056626A/ko not_active Application Discontinuation
-
2008
- 2008-03-31 US US12/058,781 patent/US20090140823A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130065237A (ko) * | 2011-12-09 | 2013-06-19 | 엘지전자 주식회사 | 단말기 |
| WO2013100432A1 (ko) * | 2011-12-26 | 2013-07-04 | 고려대학교 산학협력단 | 결함 접지 구조를 이용한 발룬 회로 |
| KR101311791B1 (ko) * | 2011-12-26 | 2013-09-25 | 고려대학교 산학협력단 | 결함 접지 구조를 이용한 발룬 회로 |
| US9118099B2 (en) | 2011-12-26 | 2015-08-25 | Korea University Research And Business Foundation | Balun circuit using a defected ground structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090140823A1 (en) | 2009-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090056626A (ko) | 광대역 마이크로스트립 밸룬 및 그 제조방법 | |
| US7623006B2 (en) | Power combiner/splitter | |
| US5455545A (en) | Compact low-loss microwave balun | |
| Chiu et al. | Investigation of a Wideband 90$^{\circ} $ Hybrid Coupler With an Arbitrary Coupling Level | |
| AU727581B2 (en) | A high frequency balun provided in a multilayer substrate | |
| US7250828B2 (en) | Compact balun | |
| EP1366539B1 (en) | Coupling device using buried capacitors in multilayered substrate | |
| US9300022B2 (en) | Vaisman baluns and microwave devices employing the same | |
| US6278340B1 (en) | Miniaturized broadband balun transformer having broadside coupled lines | |
| JPH10335911A (ja) | バラン回路及びバランス型周波数変換器 | |
| US9673504B2 (en) | Miniaturized multi-section directional coupler using multi-layer MMIC process | |
| CN110994107B (zh) | 基于交叉型复合左右手传输线的共面波导双频功分器 | |
| JP3691710B2 (ja) | 無線およびｒｆ用途のための広帯域平衡不平衡変成器 | |
| TWI757952B (zh) | 高頻功率分配器/合併器電路 | |
| US6636126B1 (en) | Four port hybrid | |
| Amini et al. | A single-layer balanced directional coupler design based on crossover structures | |
| Lin et al. | General compensation method for a Marchand balun with an arbitrary connecting segment between the balance ports | |
| US3991390A (en) | Series connected stripline balun | |
| US6292070B1 (en) | Balun formed from symmetrical couplers and method for making same | |
| US7667556B2 (en) | Integrated power combiner/splitter | |
| US6498540B2 (en) | Broadband millimeter wave microstrip balun | |
| TWI633702B (zh) | 可調輸出功率之混合式枝幹耦合器 | |
| CN111525222B (zh) | 基于交叉型慢波传输线的小型化共面波导等分功分器 | |
| KR100517946B1 (ko) | 밸룬 구조 | |
| Krishna et al. | Analysis and design of a planar crossover for dual-frequency applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |