KR20090054754A

KR20090054754A - Low power source driving device

Info

Publication number: KR20090054754A
Application number: KR1020070121595A
Authority: KR
Inventors: 쳉-충 예
Original assignee: 시트로닉스 테크놀로지 코퍼레이션
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2009-06-01

Abstract

A low power source driving device is provided to reduce power consumption while outputting a gamma voltage by gradually controlling a bias current of the source driver. A timing control digital circuit(120) generates different digital combination signals(Ap0- APX) so that one digital signal has a logic high 1 at one point for one gate line period. A dynamic control source driver bias circuit(130) produces bias currents having a different analog level in response to the digital combination signal. A plurality of source drivers control loading of the LCD panel to be raised and lowered to a target level of gamma voltage.

Description

LOW POWER SOURCE DRIVING DEVICE}

본 발명은 소스 구동 장치에 관한 것으로, 보다 상세하게는 소스 드라이버의 바이어스 전류를 단계별로 조절하여, 출력이 감마 전압에 이르도록 하고 동시에 전력 소모를 줄이는 소스 구동 장치에 관한 것이다.The present invention relates to a source driving apparatus, and more particularly, to a source driving apparatus that adjusts the bias current of the source driver step by step, so that the output reaches the gamma voltage and at the same time reduces power consumption.

작은 사이즈 및 중간 사이즈의 액정 표시(liquid crystal display; 이하 LCD)들이 PDA(personal digital assistant)나 핸드셋(handset)과 같은 여러 가지 휴대용 전자 제품에 광범위하게 사용되고 있다. 휴대용 전자 제품 분야의 기술이 발전함에 따라, 대형 LCD에 대한 수요도 증가하고 있으며, 배터리의 사용 시간이 점점 더 중요해지고 있다. 전력 소모는 휴대용 전자 제품에서의 성능을 판단하는 중요한 요소이다. 전력 소모가 적으면 적을수록 배터리의 사용 시간은 길어진다. 휴대용 전자 제품의 내부 부품들의 전력 소모를 줄이는 것은 바로 배터리의 사용 시간을 효율적으로 연장시키는 것을 의미한다. Small and medium size liquid crystal displays (LCDs) are widely used in various portable electronic products such as personal digital assistants (PDAs) and handsets. As technology in the field of portable electronics develops, the demand for large LCDs is increasing, and the battery life becomes more and more important. Power consumption is an important factor in determining performance in portable electronic products. The lower the power consumption, the longer the battery life. Reducing the power consumption of the internal components of portable electronics means extending the battery life efficiently.

LCD 구동 장치에서는, 두 개의 주요한 구동 요소가 있다. 그 첫 번째로는 수평축을 구동하는 소스 드라이버가 있고, 그 두 번째로는 수직축을 구동하는 게이트 드라이버가 있다. 현재의 박막 트랜지스터(thin-film transistor) LCD (TFT-LCD)의 제조 기술은 해상도를 높이는 것과 크기를 증가시키는 것에 점점 더 집중하고 있기 때문에 각 부품들의 구조 또한 더 정밀해지고 복잡해진다. 디스플레이 패널은 수평방향과 수직 방향으로 배치되는 데이터 라인들과 게이트 라인들 이외에도 TFT와 공통 라인들과 같은 복잡한 요소들을 포함한다.In LCD drive devices, there are two main drive elements. The first is the source driver, which drives the horizontal axis, and the second is the gate driver, which drives the vertical axis. As the current manufacturing technology of thin-film transistor LCD (TFT-LCD) is increasingly focused on increasing the resolution and increasing the size, the structure of each component becomes more precise and complicated. The display panel includes complex elements such as TFTs and common lines in addition to data lines and gate lines arranged in the horizontal and vertical directions.

단일 칩 액정 드라이버는 휴대용 전자 제품에서 공통적으로 사용되는 전자 부품이다. 단일 칩 액정 드라이버의 전력 소모는 휴대용 전자 제품에서 상당한 부분을 차지한다. 따라서 단일 칩 액정 드라이버의 전력 소모를 줄이는 것이 업계에서 매우 중요하게 추구하고 있는 이슈이다. 업계의 분석에 의하면 종래의 액정 드라이버에서는 소스 드라이버에서 소모되는 전력이 전체의 50% 이상을 차지한다.Single chip liquid crystal drivers are commonly used electronic components in portable electronic products. The power consumption of single-chip liquid crystal drivers is a significant part of portable electronics. Therefore, reducing the power consumption of single-chip liquid crystal drivers is a very important issue in the industry. According to industry analysis, in the conventional liquid crystal driver, power consumed by the source driver accounts for more than 50% of the total.

도 1은 종래의 액정 드라이버를 나타내는 도면이다. 1 is a view showing a conventional liquid crystal driver.

도 2는 도 1의 액정 드라이버에서 소스 채널 로딩의 전압과 TFT 셀 로딩의 전압과 바이어스 전류를 나타내는 파형도이다. FIG. 2 is a waveform diagram illustrating a voltage of source channel loading, a voltage of TFT cell loading, and a bias current in the liquid crystal driver of FIG. 1.

도 1과 도 2를 참조하면, 액정 드라이버(10)는 게이트 라인 시간(T_gate, 하나의 게이트 라인의 시간)동안 정확한 아날로그 감마 전압을 출력하기 위하여 충분하고 안정된 바이어스 전류(I_{source_bias})를 소스 드라이버(11)에 제공하고, 그 결과 LCD 패널(20)의 데이터 라인(21) 위의 소스 채널 로딩(22)의 전압(V_{source_channel})이 필요로 하는 시간 동안(T_{rf_source})에 목적하는 감마 전압으로 빠르게 상승하거나 하강한다. 더욱이 게이트 라인 시간(T_gate)에 적절한 응답 시간이 TFT 셀 로딩(23)에 허여되고 그 결과 TFT 셀 로딩(23) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)도 또한 필요로 하는 시간 동안(T_{rf_TFT})에 목적하는 감마 전압으로 빠르게 상승하거나 하강한다. 게이트 라인 시간(T_gate)과 이들 시간들과의 관계는 다음의 [수학식 1]과 같이 나타낼 수 있다.Referring to FIGS. 1 and 2, the liquid crystal driver 10 may provide a sufficient and stable bias current I _{source_bias} to output an accurate analog gamma voltage during the gate line time (T _gate , the time of one gate line). To the desired gamma voltage for the time T _{rf_source} required by the voltage V _{source_channel} of the source channel loading 22 on the data line 21 of the LCD panel 20 as a result. Ascend or descend quickly. Furthermore, a time appropriate for the gate line time T _gate is granted to the TFT cell loading 23 and consequently during the time when the voltage V _TFT of the storage capacitor C _{TFT in the} TFT cell loading 23 is also required. It quickly rises or falls to the desired gamma voltage at (T _{rf_TFT} ). The relationship between the gate line time T _gate and these times can be expressed as Equation 1 below.

T_gate = T_{rf_source} + T_{rf_TFT} T _gate = T _{rf_source} + T _{rf_TFT}

게이트 라인 시간(T_gate) 내에 정확한 아날로그 감마 전압을 전달하는 것이 소스 드라이버(11)의 역할이다. 하지만, LCD 패널(20)의 크기가 증가함에 따라 각 게이트 라인 시간(T_gate)은 더 짧아진다. 따라서 소스 드라이버(11)로부터 출력되는 전류 구동 파워는 짧아진 게이트 라인 시간(T_gate)을 만족시키기 위하여 증가하여야만 한다. 전통적으로 소스 드라이버(11)의 바이어스 전류(I_{source_bias})를 증가시키면 효율적이고 직접적으로 전류 구동 파워를 증가시킬 수 있다. 하지만 소스 드라이버(11)의 바이어스 전류(I_{source_bias})를 증가시키는 것은 액정 드라이버(10)의 전력 소모를 급격히 증가시킨다. It is the job of the source driver 11 to deliver the correct analog gamma voltage within the gate line time T _gate . However, as the size of the LCD panel 20 increases, each gate line time T _gate becomes shorter. Therefore, the current driving power output from the source driver 11 must be increased to satisfy the shortened gate line time T _gate . Traditionally, increasing the bias current I _{source_bias} of the source driver 11 can increase the current driving power efficiently and directly. However, increasing the bias current I _{source_bias} of the source driver 11 dramatically increases power consumption of the liquid crystal driver 10.

간단히 말하면, 종래의 구동 장치와 방법은 다음과 같은 약점들을 가지고 있다:In short, conventional drive devices and methods have the following disadvantages:

1. TFT 셀 로딩(23) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)이 목적하는 감마 전압으로 상승하거나 하강하는 데 걸리는 시간(T_rf _{_} _TFT) 동안, 소스 드라이버(11)도 같은 시간(T_{rf_source})동안 바이어스 전류(I_source _{_} _bias)를 제공받는다. 하지만 LCD 패널(20)의 소스 채널 로딩(22)의 전압(V_{source_channel})은 이미 Vgamma의 99%와 같이 목적하는 감마 전압에 도달해 있다. 소스 드라이버(11)에 바이어스 전류(I_{source_bias})가 계속 공급되고 있으므로 전력 소모가 발생한다.1. During the time T _rf _{_} _{TFT that} the voltage V _TFT of the storage capacitor C _{TFT in the} TFT cell loading 23 rises or falls to the desired gamma voltage, the source driver 11 also has the same time. During (T _{rf_source} ), a bias current (I _source _{_} _bias ) is provided. However, the voltage V _{source_channel} of the source channel loading 22 of the LCD panel 20 has already reached the desired gamma voltage, such as 99% of Vgamma. Since the bias current I _{source_bias} is continuously supplied to the source driver 11, power consumption occurs.

2. 도 2를 참조하면 소스 채널의 전압의 목적하는 감마 전압으로 상승하거나 하강하는 데 걸리는 시간(T_rf _{_} _source) 동안, 소스 드라이버(11)에는 일정한 바이어스 전류(I_source _{_} _bias)가 제공된다. 하지만 시간(T_rf _{_} _source)의 1/4 주기만큼 앞선 시간에 소스 채널 로딩(22)의 전압(V_{source_channel})은 급격하고 순간적으로 변동하게 된다. 이러한 변동 후의 시간(T_{rf_source})의 나머지 구간 동안에는 일정한 바이어스 전류(I_{source_bias})가 제공되면 전류 소모만 발생할 뿐이다.2. Referring to FIG. 2, the source driver 11 is provided with a constant bias current (I _source _{_} _bias ) during the time T _rf _{_} _source for rising or falling to the desired gamma voltage of the source channel's voltage. . However, the voltage V _{source_channel} of the source channel loading 22 changes rapidly and momentarily at a time earlier than a quarter period of the time T _rf _{_} _source . If a constant bias current I _{source_bias} is provided during the rest of the time T _{rf_source} after this change, only current consumption occurs.

이에 따라, 본 발명에서는 출력이 감마 전압으로 이르도록 함과 동시에 액정 드라이버의 전력 소모를 감소시키기 위하여, 소스 드라이버의 바이어스 전류를 단계별로 조절하여 감마 전압이 출력되는 동시에 전력 소모가 감소하는 저전력 소스 드라이버 기술을 제공한다. 상기 바이어스 전류의 스테이지들의 수가 증가할수록 상기 소스 드라이버의 전력 소모는 더 감소할 수 있다.Accordingly, in the present invention, in order to reduce the power consumption of the liquid crystal driver while simultaneously bringing the output to the gamma voltage, a low power source driver in which the gamma voltage is output and power consumption is reduced by adjusting the bias current of the source driver in steps. Provide technology. As the number of stages of the bias current increases, the power consumption of the source driver may further decrease.

상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 LCD 패널의 로딩을 구동하는 저전력 소스 구동 장치는, 시계열 제어 디지털 회로, 동적 조절 소스 드라이버 바이어스 회로 및 복수의 소스 드라이버들을 포함한다. 상기 시계열 제어 디지털 회로는 하나의 게이트 라인 시간 구간 동안에 한 시점에 하나의 디지털 신호만이 논리 '1'의 레벨을 가지는 서로 다른 디지털 신호의 조합들을 생성한다. 상기 동적 조절 소스 드라이버 바이어스 회로는 상기 디지털 신호의 조합들에 응답하여 서로 다른 아날로그 레벨을 가지는 바이어스 전류들을 생성한다. 상기 복수의 소스 드라이버들은 상기 바이어스 전류들에 의해 제어되어 상응하는 구동 전력을 생성하여 상기 LCD 패널의 로딩이 상기 하나의 게이트 라인 시간 구간 내에 목적하는 감마 전압으로 상승하거나 하강하도록 한다. In order to achieve the above object of the present invention, a low power source driving device for driving the loading of the LCD panel according to an embodiment of the present invention, a time series control digital circuit, a dynamic adjustable source driver bias circuit and a plurality of source drivers do. The time series control digital circuit generates combinations of different digital signals in which only one digital signal has a logic '1' level at a time during one gate line time interval. The dynamically regulated source driver bias circuit generates bias currents having different analog levels in response to the combinations of the digital signals. The plurality of source drivers are controlled by the bias currents to generate corresponding drive power so that the loading of the LCD panel rises or falls to a desired gamma voltage within the one gate line time period.

일 실시예에 있어서, 상기 디지털 신호들의 조합은 적어도 두 개의 디지털 신호 조합들을 포함하고, 상기 동적 조절 소스 드라이버 바이어스 회로는 상기 디지털 신호 조합들에 응답하여 서로 다른 아날로그 레벨을 가지는 적어도 두 개의 바이어스 전류를 생성하며, 상기 각각의 게이트 라인 시간 구간의 초기에는 정상 레벨의 바이어스 전류가 생성되어 상기 소스 드라이버들에 의하여 상기 LCD 패널의 로딩이 상기 목적하는 감마 전압으로 상승하거나 하강하기에 충분한 구동 전력이 생성되고, 상기 게이트 라인 시간 구간의 나머지 구간에서는 상기 정상 레벨보다 낮은 레벨의 바이어스 전류가 생성되어 상기 소스 드라이버들에 의하여 일정한 크 기의 구동 전력이 생성될 수 있다. 상기 동적 조절 소스 드라이버 바이어스 회로는 상기 게이트 라인 시간 구간이 끝에 접근할수록 크기가 더 작아지는 바이어스 전류를 생성할 수 있다. In one embodiment, the combination of digital signals comprises at least two digital signal combinations, and the dynamically adjustable source driver bias circuitry generates at least two bias currents having different analog levels in response to the digital signal combinations. And at the beginning of each gate line time interval a normal level bias current is generated to generate sufficient drive power for the loading of the LCD panel to rise or fall to the desired gamma voltage by the source drivers. In the remaining sections of the gate line time section, a bias current having a level lower than the normal level may be generated to generate a predetermined driving power by the source drivers. The dynamically regulated source driver bias circuit may generate a bias current that becomes smaller as the gate line time interval approaches the end.

본 발명의 다른 실시예에 따른 LCD 패널의 로딩을 구동하는 저전력 소스 구동 장치는 시계열 제어 디지털 회로, 동적 조절 소스 드라이버 바이어스 회로, 복수의 감마 드라이버들 및 복수의 디지털 아날로그 컨버터들을 포함한다. 상기 시계열 제어 디지털 회로는 하나의 게이트 라인 시간 구간 동안에 한 시점에 하나의 디지털 신호만이 논리 '1'의 레벨을 가지는 서로 다른 디지털 신호의 조합들을 생성한다. 상기 동적 조절 소스 드라이버 바이어스 회로는 상기 디지털 신호의 조합들에 응답하여 서로 다른 아날로그 레벨을 가지는 바이어스 전류들을 생성한다. 상기 복수의 감마 드라이버들은 상기 바이어스 전류들에 의하여 제어되어 나타내고자 하는 계조 전압들을 생성한다. 상기 복수의 디지털 아날로그 컨버터들은 상기 계조 전압들 중 필요로 하는 계조 전압들을 출력하여 상기 LCD 패널의 로딩이 상기 하나의 게이트 라인 시간 구간 내에 목적하는 감마 전압으로 상승하거나 하강하도록 한다. A low power source driving device for driving loading of an LCD panel according to another embodiment of the present invention includes a time series control digital circuit, a dynamic regulation source driver bias circuit, a plurality of gamma drivers and a plurality of digital analog converters. The time series control digital circuit generates combinations of different digital signals in which only one digital signal has a logic '1' level at a time during one gate line time interval. The dynamically regulated source driver bias circuit generates bias currents having different analog levels in response to the combinations of the digital signals. The plurality of gamma drivers generates gray voltages to be controlled and displayed by the bias currents. The plurality of digital-to-analog converters output the required gray voltages among the gray voltages so that the loading of the LCD panel rises or falls to a desired gamma voltage within the one gate line time period.

일 실시예에 있어서, 상기 감마 드라이버들은, 복수의 감마 프리-드라이버들과 상기 감마 프리-드라이버들 사이에 위치하는 저항들을 포함하여, 상기 바이어스 전류를 통해 상기 계조 전압들을 생성하기 위한 전압 성분들을 제공할 수 있다.In one embodiment, the gamma drivers include a plurality of gamma pre-drivers and resistors located between the gamma pre-drivers to provide voltage components for generating the gray voltages through the bias current. can do.

본 발명에 따르면, 본 발명의 실시예들에 따르면, 단계별로 소스 드라이버들 의 바이어스 전류를 조절하여 출력에 감마 전압을 제공함과 동시에 전력 소모를 감소시킬 수 있다. 본 발명의 실시예들에 따른 소스 구동 장치는 전력 소모를 20% 정도 감소시킬 수 있다. 바이어스 전류의 스테이지들의 수가 증가함에 따라 소모 전력은 더 감소될 수 있다.According to the present invention, according to embodiments of the present invention, the bias current of the source drivers may be adjusted step by step to reduce the power consumption while providing a gamma voltage to the output. The source driving apparatus according to the embodiments of the present invention can reduce power consumption by about 20%. As the number of stages of bias current increases, power consumption can be further reduced.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a method of manufacturing a semiconductor device in accordance with embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and has ordinary skill in the art. It will be apparent to those skilled in the art that the present invention may be embodied in various other forms without departing from the spirit of the invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, action, component, part, or combination thereof that is described, and that one or more other features, numbers, or actions are present. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of elements, parts, or combinations thereof. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다. 각 도면에 제시된 동일한 참조 부호는 동일한 구성 요소를 나타낸다.On the other hand, when an embodiment is otherwise implemented, the specified functions or operations may occur differently from the stated order. For example, two consecutive blocks may actually be performed substantially simultaneously, and the blocks may be performed upside down depending on the function or operation involved. Like reference numerals in the drawings denote like elements.

도 3은 본 발명에 따른 액정 표시(liquid crystal display; 이하 LCD) 패널의 로딩(loading)을 구동하는 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다.3 illustrates a liquid crystal driver including a low power source driving device for driving loading of a liquid crystal display (LCD) panel according to the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 LCD 패널의 로딩을 구동하는 저전력 소스 구동 장치(110; 이하 저전력 소스 구동 장치)는 LCD 패널(200)의 데이터 라인(210) 상의 소스 채널 로딩(220)과 TFT 셀 로딩(230)을 구동하는 액정 드라이버(100) 상에 사용된다. 저전력 소스 구동 장치(110)는 시계열 제어 디지털 회로(120)와 동적 조절 소스 드라이버 바이어스 회로(130)를 포함한다. 시계열 디지털 회로(120)는 LCD 패널(200)의 로딩 요구(loading requirements)에 따라서 하나의 게이트 라인 시간 구간(T_gate) 내에 서로 다른 디지털 신호의 조합들(AP0~APX)을 생성한다. 이러한 디지털 신호의 조합들(AP0~APX)은 한 시점에 오직 하나의 디지털 신호만이 로직 "1" 레벨을 갖는다. Referring to FIG. 3, a low power source driving device 110 (hereinafter, referred to as a low power source driving device) for driving loading of an LCD panel according to an embodiment of the present invention may load source channels on a data line 210 of the LCD panel 200. And a liquid crystal driver 100 for driving the 220 and the TFT cell loading 230. The low power source drive device 110 includes a time series control digital circuit 120 and a dynamic regulated source driver bias circuit 130. The time series digital circuit 120 generates combinations of different digital signals AP0 to APX in one gate line time interval T _gate according to the loading requirements of the LCD panel 200. These digital signal combinations AP0 to APX have only one digital signal at a time having a logic "1" level.

동적 조절 소스 드라이버 바이어스 회로(130)는 디지털 신호 조합들(AP0~APX)에 따라서 서로 다른 아날로그 레벨들을 갖는 바이어스 전류들(I_{source_bias})을 생성한다. 디지털 신호(AP0)의 로직 레벨이 "1"인 경우, 디지털 신호(AP0)는 동적 조절 소스 드라이버 바이어스 회로(130)의 바이어스 전류(I_{source_bias}) 중 최대 크기를 갖는 바이어스 전류가 선택되었음을 나타낸다. 디지털 신호(APX)의 로직 레벨이 "1"인 경우, 디지털 신호(APX)는 동적 조절 소스 드라이버 바이어스 회로(130)의 바이어스 전류(I_source _{_} _bias) 중 최소 크기를 갖는 바이어스 전류가 선택되었음을 나타낸다. 복수의 소스 드라이버들(110) 또한 포함된다. The dynamic regulation source driver bias circuit 130 generates bias currents I _{source_bias} having different analog levels according to the digital signal combinations AP0 to APX. When the logic level of the digital signal AP0 is "1", the digital signal AP0 indicates that the bias current having the maximum magnitude among the bias currents I _{source_bias} of the dynamic regulation source driver bias circuit 130 is selected. When the logic level of the digital signal APX is "1", the digital signal APX indicates that a bias current having a minimum magnitude among the bias currents I _source _{_} _bias of the dynamic regulation source driver bias circuit 130 is selected. . A plurality of source drivers 110 is also included.

바이어스 전류(I_{source_bias})를 통하여 소스 드라이버들(110)에 입력되는 소스 전압(V_{source_level_1})은 상당하는 출력 구동 전력을 생성하도록 제어되어, LCD 패널(200)의 소스 채널 로딩(220)과 TFT 셀 로딩(230)이 하나의 게이트 라인 시간 구간(T_gate) 내에 목적하는 감마 전압으로 상승하거나 하강할 수 있게 된다.The source voltage V _{source_level_1} input to the source drivers 110 through the bias current I _{source_bias} is controlled to generate a corresponding output driving power, so that the source channel loading 220 of the LCD panel 200 and the TFT cell are generated. The loading 230 may rise or fall to the desired gamma voltage within one gate line time interval T _gate .

설명의 편의를 위하여 소스 드라이버들(110) 각각의 출력 단자는 소스 채널 로딩(220)의 등가 소스 채널 저항들(R_{source_channel_1} ~ R_{source_channel_N})과 등가의 소스 채널 커패시터들(C_{source_channel_1} ~ C_{source_channel_N})과 TFT 셀 로딩(230)의 등가 셀 저항들(R_{TFT_1} ~ R_{TFT_N})과 등가 스토리지 커패시터들(C_{TFT_1} ~ C_{TFT_N})에 연결된다고 하자.For convenience of description, the output terminals of the source drivers 110 may correspond to the equivalent source channel resistors R _{source_channel_1} to R _{source_channel_N} of the source channel loading 220 and equivalent source channel capacitors C _{source_channel_1} to C _{source_channel_N} . _Assume that the equivalent cell resistors R _{TFT_1} to R _{TFT_N} of the TFT cell loading 230 and the equivalent storage capacitors C _{TFT_1} to C _{TFT_N} are connected.

디지털 신호 조합들(AP0~APX)은 적어도 두 개 이상의 디지털 신호 조합들을 포함한다. 동적 조절 소스 드라이버 바이어스 회로(130)는 디지털 신호 조합들(AP0~APX)에 따라서 서로 다른 아날로그 레벨을 가지는 적어도 두 개 이상의 바이어스 전류들(I_{source_bias})을 생성한다. 각 게이트 라인 시간 구간(T_gate)의 시작 구간인 제1 구간에서는 제1 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})가 생성되고, 소스 드라이버들(110)은 LCD 패널(200)의 소스 채널 로딩(220)의 전압(V_{source_channel})이 목적하는 감마 전압으로 상승하거나 하강하도록 하기에 충분한 구동 전력을 생성할 수 있다. 게이트 라인 시간 구간(T_gate)에서 제1 구간을 제외한 나머지 구간인 제2 구간에서는, 상기 제1 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})보다 적어도 더 작은 제2 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})가 생성되어 소스 드라이버들(110)은 안정적인 구동 전력을 생성할 수 있다. 각 게이트 라인 시간 구간(T_gate)의 끝으로 갈수록 동적 조절 소스 드라이버 바이어스 회로(130)에 의하여 생성되는 바이어스 전류(I_{source_bias})의 크기는 더 작아진다. The digital signal combinations AP0 to APX include at least two digital signal combinations. The dynamic regulation source driver bias circuit 130 generates at least two bias currents I _{source_bias} having different analog levels according to the digital signal combinations AP0 to APX. In the first section, which is the start section of each gate line time section T _gate , a bias current I _{source_bias} having a magnitude of the first level is generated, and the source drivers 110 load the source channel of the LCD panel 200. Enough driving power may be generated to cause the voltage V _{source_channel} of 220 to rise or fall to the desired gamma voltage. In the second section, which is the remaining section except the first section in the gate line time section T _gate , the bias current having the magnitude of the second level at least smaller than the bias current I _{source_bias} having the magnitude of the first level I _{source_bias} ) may be generated so that the source drivers 110 may generate stable driving power. Towards the end of each gate line time interval T _gate , the magnitude of the bias current I _{source_bias} generated by the dynamic regulation source driver bias circuit 130 is smaller.

도 4는 본 발명의 일 실시예에 따른 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다.4 illustrates a liquid crystal driver including a low power source driving device according to an embodiment of the present invention.

도 4를 참조하면, 하나의 게이트 라인 시간 구간(T_gate) 내에 시계열 제어 디지털 회로(120)는 두 개의 디지털 신호 조합들(AP0 ~ AP1)을 생성한다. 이 실시예 에서, 하나의 게이트 라인 시간 구간(T_gate)은 제1 구간(T_{rf_source})과 제2 구간(T_{rf_TFT})으로 나뉜다. 제1 구간(T_{rf_source})과 제2 구간(T_{rf_TFT})에서 바이어스 전류(I_{source_bias})의 크기는 서로 다른 값을 갖는다. 제1 구간(T_{rf_source})에서 소스 드라이버들(110)의 바이어스 전류들(I_{source_bias})에 의하여 데이터 라인(210) 위의 소스 채널 로딩(220)의 전압(V_{source_channel})이 빠르게 상기 목적하는 감마 전압으로 상승하거나 하강하고, 제2 구간(T_rf _{_} _TFT)에서 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)은 상기 목적하는 감마 전압으로 상승하거나 하강한다. 제1 구간(T_rf _{_} _source)에서 시계열 제어 디지털 회로(120)는 디지털 신호(AP0)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 제1 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})를 생성하게 된다. 디지털 신호(AP0)의 로직 레벨이 "1"인 경우 생성되는 상기 제1 레벨의 크기를 갖는 바이어스 전류를 설명의 편의상 I_AP0라 한다. 이 제1 레벨의 크기를 갖는 바이어스 전류(I_AP0)에 의하여 소스 드라이버들(110)은 LCD 패널(200) 소스 채널 로딩(220)의 전압(V_{source_channel})이 상기 목적하는 감마 전압(예를 들어 감마 전압의 99%)으로 상승하거나 하강하기에 충분한 구동 전력을 생성한다. Referring to FIG. 4, the time series control digital circuit 120 generates two digital signal combinations AP0 to AP1 in one gate line time interval T _gate . In this embodiment, one gate line time section T _gate is divided into a first section T _{rf_source} and a second section T _{rf_TFT} . In the first section T _{rf_source} and the second section T _{rf_TFT} , the magnitudes of the bias currents I _{source_bias} have different values. In the first period T _{rf_source} , the voltage V _{source_channel} of the source channel loading 220 on the data line 210 is rapidly increased by the bias currents I _{source_bias} of the source drivers 110. The voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 230 rises or falls to the desired gamma voltage in the second period T _rf _{_} _TFT . In the first period T _rf _{_} _source , the time series control digital circuit 120 sets the logic level of the digital signal AP0 to “1”, and as a result, the dynamic regulation source driver bias circuit 130 has the magnitude of the first level. To generate a bias current (I _{source_bias} ) having a. A bias current having the magnitude of the first level generated when the logic level of the digital signal AP0 is "1" is referred to as I _AP0 for convenience of description. Due to the bias current I _AP0 having the magnitude of the first level, the source drivers 110 have the voltage V _{source_channel} of the source channel loading 220 of the LCD panel 200 as the target gamma voltage. Sufficient driving power to rise or fall to 99% of the gamma voltage).

제2 구간(T_{rf_TFT})에서는 시계열 제어 디지털 회로(120)에 의하여 디지털 신 호(AP1)의 로직 레벨이 "1"이 된다. 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 상기 제1 레벨보다 작은 제2 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})를 생성하게 된다. 디지털 신호(AP1)의 로직 레벨이 "1"인 경우 생성되는 상기 제2 레벨의 크기를 갖는 바이어스 전류를 설명의 편의상 I_AP1라 한다. 이 제2 레벨의 크기를 갖는 바이어스 전류(I_AP1)에 의하여 소스 드라이버들(110)은 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)이 상기 목적하는 감마 전압(예를 들어 감마 전압의 99%)으로 상승하거나 하강하도록 하는 일정한 크기의 구동 전력을 생성한다.In the second period T _{rf_TFT} , the logic level of the digital signal AP1 is “1” by the time series control digital circuit 120. As a result, the dynamic regulation source driver bias circuit 130 generates a bias current I _{source_bias} having a magnitude of a second level smaller than the first level. The bias current having the magnitude of the second level generated when the logic level of the digital signal AP1 is "1" is referred to as I _AP1 for convenience of description. Due to the bias current I _AP1 having the magnitude of this second level, the source drivers 110 have the voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 230 being the desired gamma voltage (eg, For example, it generates a certain amount of driving power to rise or fall to 99% of the gamma voltage.

도 5는 도 4의 소스 채널 로딩(220)의 전압(V_source _{_} _channel)과 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)과 소스 드라이버들(110)의 바이어스 전류(I_source _{_} _bias)를 나타내는 파형도이다.Figure 5 is a bias current of the voltage (V _source _{_} _channel) and voltage (V _TFT) and a source driver 110 of the storage capacitor (C _TFT) in the TFT cell loading unit 230 of the source channel loading 220 of Figure 4 a waveform chart showing the _{(_} _source I _bias).

도 4의 소스 드라이버들(110)에서 소모되는 평균 전력(P1)과 도 1의 종래의 소스 드라이버들(11)에서 소모되는 평균 전력(P0)을 비교하면 다음의 [수학식 2]와 같이 나타낼 수 있다.Comparing the average power P1 consumed by the source drivers 110 of FIG. 4 with the average power P0 consumed by the conventional source drivers 11 of FIG. 1, Equation 2 is shown below. Can be.

P1/P0 = (I_AP0× T_{rf_source} + I_AP1 × T_{rf_TFT})/(I_AP0 × T_gate) P1 / P0 = (I _AP0 × T _{rf_source} + I _AP1 × T _{rf_TFT} ) / (I _AP0 × T _gate )

예를 들어, 도 1, 도 3 및 도 4에서, 소스 채널 저항(R_{source_channel})이 8KΩ이 고, 소스 채널 커패시터(C_{source_channel})가 12pF이며, TFT 셀 로딩(230)의 등가 셀 저항(R_TFT)이 15MΩ이고, TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)가 0.5pF이며, 게이트 라인 시간 구간(T_gate)이 50usec이고, 소스 전압이 0.5V에서 4.5V까지 상승하여야 하며, 제1 바이어스 전류(I_AP0)가 77.1nA이고, 제1 구간(T_{rf_source})이 27.2usec이며, 제2 바이어스 전류(I_AP1)가 48.7nA이고, 제2 구간(T_rf _{_} _TFT)이 22.8usec이면 상기 [수학식 2]에 의하여 P1/P0의 값은 0.832가 된다. 즉 도 4의 실시예에 따르는 경우 평균 소모 전력은 도 1의 종래의 소스 드라이버들의 83.2%가 된다. For example, in FIGS. 1, 3, and 4, the source channel resistance R _{source_channel} is 8 KΩ, the source channel capacitor C _{source_channel} is 12 pF, and the equivalent cell resistance R _TFT of the TFT cell loading 230 is shown. ) Is 15 MΩ, the storage capacitor (C _TFT ) in the TFT cell loading 230 is 0.5pF, the gate line time interval (T _gate ) is 50usec, and the source voltage should rise from 0.5V to 4.5V. If the bias current I _AP0 is 77.1 nA, the first _period T _{rf_source} is 27.2usec, the second bias current I _AP1 is 48.7nA, and the second period T _rf _{_} _TFT is 22.8usec. According to Equation 2, the value of P1 / P0 is 0.832. That is, in the case of the embodiment of FIG. 4, the average power consumption is 83.2% of the conventional source drivers of FIG. 1.

도 6은 본 발명의 다른 실시예에 따른 저전력 소스 구동장치를 포함하는 액정 드라이버를 나타낸다.6 illustrates a liquid crystal driver including a low power source driver according to another embodiment of the present invention.

도 6에서는 하나의 게이트 라인 시간 구간(T_gate) 내에 시계열 제어 디지털 회로(120)는 세 개의 디지털 신호 조합들(AP0 ~ AP2)을 생성한다. 이 실시예에서, 하나의 게이트 라인 시간 구간(Tgate)은 제1 구간(T_{rf_source})과 제2 구간(T_{rf_TFT})으로 나뉜다. 도 6의 실시예에서 소스 드라이버들(110)에서 생성되는 바이어스 전류(I_{source_bias})는 제1 레벨, 제2 레벨, 제3 레벨의 서로 다른 세 가지 크기를 갖고, 상기 제1 레벨의 크기를 갖는 바이어스 전류는 제1 구간(T_{rf_source})의 3/5 되는 구간에서 공급되고, 제1 구간(T_{rf_source})에서 상기 제1 레벨의 크기를 갖는 바이어스 전류가 공급되는 구간의 나머지 구간, 즉 제1 구간(T_{rf_source})의 나머지 2/5 구간에서 상 기 제2 레벨의 크기를 갖는 바이어스 전류가 공급된다. 제2 구간(T_{rf_TFT})에서 상기 제2 레벨의 크기를 갖는 바이어스 전류가 공급된다. 제1 구간(T_{rf_source})에서 소스 채널 로딩(220)의 전압(V_{source_channel})이 상기 목적하는 감마 전압으로 상승하거나 하강하고, 제2 구간(T_rf _{_} _TFT)에서 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)은 상기 목적하는 감마 전압으로 상승하거나 하강한다. In FIG. 6, the time series control digital circuit 120 generates three digital signal combinations AP0 to AP2 in one gate line time interval T _gate . In this embodiment, one gate line time period _Tgate is divided into a first _period T _{rf_source} and a second _period T _{rf_TFT} . In the embodiment of FIG. 6, the bias current I _{source_bias} generated by the source drivers 110 may have three different sizes of first level, second level, and third level, and may have the magnitude of the first level. bias current is supplied to the first section in the interval of 3/5 (T _{rf_source),} a first interval (T _{rf_source)} the rest of the period in which the bias current is supplied with a size of the first level in the interval, i.e. the first section The bias current having the magnitude of the second level is supplied in the remaining 2/5 sections of (T _{rf_source} ). In the second period T _{rf_TFT} , a bias current having the magnitude of the second level is supplied. In the first period T _{rf_source} , the voltage V _{source_channel} of the source channel loading 220 rises or falls to the desired gamma voltage, and the storage in the TFT cell loading 230 in the second period T _rf _{_} _TFT . The voltage V _TFT of the capacitor C _TFT rises or falls to the desired gamma voltage.

제1 구간(T_{rf_source})의 3/5 되는 구간에서, 시계열 제어 디지털 회로(120)는 디지털 신호(AP0)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 상기 제1 레벨의 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하게 된다. 디지털 신호(AP0)의 로직 레벨을 "1"인 경우 생성되는 상기 제1 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})를 설명의 편의상 I_AP0라 한다. 이 제1 레벨의 크기를 갖는 바이어스 전류(I_AP0)에 의하여 소스 드라이버들(110)은 LCD 패널(200) 소스 채널 로딩(220)의 전압(V_{source_channel})이 상기 목적하는 감마 전압(예를 들어 감마 전압의 81.2%)으로 상승하거나 하강하기에 충분한 구동 전력을 생성한다. In a period _equal to 3/5 of the first period T _{rf_source} , the time series control digital circuit 120 sets the logic level of the digital signal AP0 to "1", and as a result, the dynamic regulation source driver bias circuit 130 A bias current I _source _{_} _bias having the magnitude of the first level is generated. When the logic level of the digital signal AP0 is "1", the bias current I _{source_bias} having the magnitude of the first level generated is referred to as I _AP0 for convenience of description. Due to the bias current I _AP0 having the magnitude of the first level, the source drivers 110 have the voltage V _{source_channel} of the source channel loading 220 of the LCD panel 200 as the target gamma voltage. Sufficient driving power to rise or fall to 81.2% of the gamma voltage).

제1 구간(T_{rf_source})의 나머지 2/5 구간에서 시계열 제어 디지털 회로(120)는 디지털 신호(AP1)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바 이어스 회로(130)는 상기 제2 레벨의 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하게 된다. 디지털 신호(AP1)의 로직 레벨이 "1"인 경우 생성되는 상기 제2 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})를 설명의 편의상 I_AP1라 한다. 이 제2 레벨의 크기를 갖는 바이어스 전류(I_AP1)에 의하여 소스 드라이버들(110)은 LCD 패널(200) 소스 채널 로딩(220)의 전압(V_{source_channel})이 상기 목적하는 감마 전압(예를 들어 감마 전압의 81.2%)으로 상승하거나 하강하도록 하는 구동 전력을 생성한다. 상기 제1 레벨의 크기는 상기 제2 레벨의 크기보다 크다. In the remaining 2/5 of the first period T _{rf_source} , the time series control digital circuit 120 sets the logic level of the digital signal AP1 to "1", and as a result, the dynamic regulation source driver bias circuit 130 A bias current I _source _{_} _bias having a magnitude of the second level is generated. The bias current I _{source_bias} having the magnitude of the second level generated when the logic level of the digital signal AP1 is "1" is referred to as I _AP1 for convenience of description. Due to the bias current I _AP1 having the magnitude of the second level, the source drivers 110 have the voltage V _{source_channel} of the source channel loading 220 of the LCD panel 200 as the target gamma voltage (eg, Driving power to rise or fall to 81.2% of the gamma voltage). The size of the first level is greater than the size of the second level.

제2 구간(T_{rf_TFT})에서는 시계열 제어 디지털 회로(120)에 의하여 디지털 신호(AP2)의 로직 레벨이 "1"이 된다. 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 제3 레벨의 크기를 갖는 바이어스 전류(I_{source_bias})를 생성하게 된다. 디지털 신호(AP2)의 로직 레벨이 "1"인 경우 생성되는 상기 제3 레벨의 크기를 갖는 바이어스 전류를 설명의 편의상 I_AP2라 한다. 이 제3 레벨의 크기를 갖는 바이어스 전류(I_AP2)에 의하여 소스 드라이버들(110)은 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)이 상기 목적하는 감마 전압(예를 들어 감마 전압의 99%)으로 상승하거나 하강하도록 하는 일정한 크기의 구동 전력을 생성한다.In the second period T _{rf_TFT} , the logic level of the digital signal AP2 is “1” by the time series control digital circuit 120. As a result, the dynamic regulation source driver bias circuit 130 generates a bias current I _{source_bias} having a third level of magnitude. A bias current having the magnitude of the third level generated when the logic level of the digital signal AP2 is "1" is referred to as I _AP2 for convenience of description. Due to the bias current I _AP2 having the third level, the source drivers 110 have the voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 230 being the target gamma voltage (eg, For example, it generates a certain amount of driving power to rise or fall to 99% of the gamma voltage.

도 7은 도 6의 소스 채널 로딩(220)의 전압(V_source _{_} _channel)과 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)과 소스 드라이버들(110)의 바이어스 전 류(I_{source_bias})를 나타내는 파형도이다.7 is biased before the voltage (V _TFT) and a source driver 110 of the voltage (V _source _{_} _channel) and the storage capacitor (C _TFT) in the TFT cell loading unit 230 of the source channel loading 220 of FIG. 6 It is a waveform diagram which shows the flow (I _{source_bias} ).

도 6의 소스 드라이버들(110)에서 소모되는 평균 전력(P2)과 도 1의 종래의 소스 드라이버들(11)에서 소모되는 평균 전력(P0)을 비교하면 다음의 [수학식 3]과 같이 나타난다.Comparing the average power P2 consumed by the source drivers 110 of FIG. 6 with the average power P0 consumed by the conventional source drivers 11 of FIG. 1, the following Equation 3 is shown. .

P2/P0 = (I_AP0 × 3/5× T_rf _{_} _source + I_AP1 × 2/5× T_rf _{_} _source + I_AP1 × T_{rf_TFT})/(I_AP0 × T_gate) P2 / P0 = (I _AP0 × 3/5 × T _rf _{_} _source + I _AP1 × 2/5 × T _rf _{_} _source + I _AP1 × T _{rf_TFT} ) / (I _AP0 × T _gate )

예를 들어, 도 1, 도 3 및 도 4에서, 소스 채널 저항(R_{source_channel})이 8KΩ이고, 소스 채널 커패시터(C_{source_channel})가 12pF이며, TFT 셀 로딩(230)의 등가 셀 저항(R_TFT)이 15MΩ이고, TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)가 0.5pF이며, 게이트 라인 시간 구간(T_gate)이 50usec이고, 소스 전압이 0.5V에서 4.5V까지 상승하여야 하며, 제1 바이어스 전류(I_AP0)가 77.1nA이고, 제1 구간(T_{rf_source})이 27.2usec이며, 제2 바이어스 전류(I_AP1)가 48.8nA이고, 제2 구간(T_rf _{_} _TFT)이 22.8usec이면 상기 [수학식 3]에 의하여 P2/P0의 값은 0.779가 된다. 즉 도 6의 실시예에 따르는 경우 평균 소모 전력은 도 1의 종래의 소스 드라이버들의 77.9%가 된다.For example, in FIGS. 1, 3, and 4, the source channel resistance R _{source_channel} is 8 KΩ, the source channel capacitor C _{source_channel} is 12 pF, and the equivalent cell resistance R _TFT of the TFT cell loading 230 is shown. Is 15MΩ, the storage capacitor (C _TFT ) in the TFT cell loading 230 is 0.5pF, the gate line time interval (T _gate ) is 50usec, and the source voltage should rise from 0.5V to 4.5V, the first bias If the current I _AP0 is 77.1 nA, the first _period T _{rf_source} is 27.2usec, the second bias current I _AP1 is 48.8nA, and the second period T _rf _{_} _TFT is 22.8usec, the above [ According to Equation 3], the value of P2 / P0 is 0.779. That is, in the case of the embodiment of FIG. 6, the average power consumption is 77.9% of the conventional source drivers of FIG. 1.

같은 방법으로, 본 발명에서는 하나의 게이트 라인 시간 구간(T_gate) 내에서 소스 드라이버들(110)의 바이어스 전류(I_{source_bias})의 크기가 도 3에 도시된 바와 같 이 서로 다른 크기를 갖도록 나뉠 수 있다. 하나의 게이트 라인 시간 구간(T_gate)의 초기에는 시계열 제어 디지털 회로(120)는 디지털 신호(AP0)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 가장 큰 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하고, 소스 드라이버들(110)은 LCD 패널(200) 소스 채널 로딩(220)의 전압(V_{source_channel})이 상기 목적하는 감마 전압(예를 들어 감마 전압의 99%)으로 상승하거나 하강하기에 충분한 구동 전력을 생성한다.In the same manner, in the present invention, the bias current I _{source_bias} of the source drivers 110 may be divided to have different sizes as shown in FIG. 3 in one gate line time interval T _gate . have. At the beginning of one gate line time interval T _gate , the time series control digital circuit 120 sets the logic level of the digital signal AP0 to " 1 ", so that the dynamic regulation source driver bias circuit 130 has the largest A bias current having a magnitude (I _source _{_} _bias ) is generated, and the source drivers 110 have a voltage V _{source_channel} of the source panel loading 220 of the LCD panel 200 so that the desired gamma voltage (eg, gamma). Sufficient driving power to rise or fall to 99% of the voltage).

하나의 게이트 라인 시간 구간(T_gate)의 종기에는 시계열 제어 디지털 회로(120)는 디지털 신호(APX)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(130)는 가장 작은 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하고, 그 결과로 소스 드라이버들(110)은 TFT 셀 로딩(230) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)이 상기 목적하는 감마 전압(예를 들어 감마 전압의 99%)으로 상승하거나 하강하도록 하는 일정한 크기의 구동 전력을 생성한다. At the end of one gate line time interval T _gate , the time series control digital circuit 120 sets the logic level of the digital signal AX to " 1 ", so that the dynamic regulation source driver bias circuit 130 is the smallest. A bias current I _source _{_} _bias is generated, and as a result, the source drivers 110 are configured such that the voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 230 is the desired gamma voltage. Generate a constant amount of drive power to rise or fall (e.g., 99% of the gamma voltage).

지금까지 설명된 실시예들에서는 각 소스 채널들이 각각의 소스 드라이버(110)를 구비한다. 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 도 8에 도시된 바와 같이 소스 드라이버들(11)이 복수의 감마 드라이버들과 복수의 디지털 아날로그 컨버터들을 포함하는 실시예도 가능하다. 도 4 및 도 6의 실시예와는 달리 도 8의 실시예에서는 각 소스 채널이 각각의 소스 드라이버(110)를 구비하지는 않는다. 왜냐하면 모든 동일한 계조 전압 소스 채널은 하나의 동일한 소스 드라이버에 의하여 구동되기 때문이다. 이러한 소스 드라이버들 감마 드라이버라 한다.In the embodiments described so far, each source channel has its own source driver 110. An embodiment in which the source drivers 11 include a plurality of gamma drivers and a plurality of digital analog converters is also possible without departing from the spirit and scope of the invention. Unlike the embodiment of FIGS. 4 and 6, in the embodiment of FIG. 8, each source channel does not have a respective source driver 110. This is because all identical gray voltage source channels are driven by one and the same source driver. These source drivers are called gamma drivers.

도 8은 본 발명의 또 다른 실시예에 따른 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다. 도 8의 구동장치는 LCD 패널(400)의 데이터 라인(410) 상의 소스 채널 로딩(420)과 TFT 셀 로딩(430)을 구동한다. 액정 드라이버(300)는 시계열 제어 디지털 회로(120)와 동적 조절 소스 드라이버 바이어스 회로(130)와 복수의 감마 드라이버들(310)을 포함한다. 감마 드라이버들(310)의 개수는 나타내고자 하는 계조 전압들과 동일하다. 예를 들어 감마 드라이버들(300)이 M 개이면 M개의 계조 전압들을 나타낼 수 있다. 감마 드라이버들(310)은 도 3 내지 도 7을 참조하여 설명된 바이어스 전류(I_{source_bias})에 의하여 제어되고 입력 감마 전압들(Vgamma_level_1 ~ Vgamma_level_M)은 출력 계조 전압들(G1 ~ GM)에 상응한다. 출력 계조 전압들(G1 ~ GM)은 디지털 선택 신호(GS₀₀ ~ GS_0Y,...,GS_N0 ~ GS_NY)에 따라 소스 드라이버들의 역할을 하는 복수의 디지털 아날로그 컨버터들(340)을 통하여 전송되고, LCD 패널(400)의 소스 채널 로딩(420)과 TFT 셀 로딩(430)의 전압 이 하나의 게이트 시간 구간(Tgate) 내에 목적하는 감마 전압으로 상승하거나 하강한다. 8 illustrates a liquid crystal driver including a low power source driving device according to another embodiment of the present invention. The driving device of FIG. 8 drives the source channel loading 420 and the TFT cell loading 430 on the data line 410 of the LCD panel 400. The liquid crystal driver 300 includes a time series control digital circuit 120, a dynamic regulation source driver bias circuit 130, and a plurality of gamma drivers 310. The number of gamma drivers 310 is equal to the gray voltages to be shown. For example, when there are M gamma drivers 300, M gray voltages may be represented. The gamma drivers 310 are controlled by the bias current I _{source_bias} described with reference to FIGS. 3 to 7 and the input gamma voltages Vgamma_level_1 to Vgamma_level_M correspond to the output gray voltages G1 to GM. The output gray voltages G1 to GM are transmitted through a plurality of digital analog converters 340 serving as source drivers according to the digital selection signals GS ₀₀ to GS _0Y , ..., GS _N0 to GS _NY . In addition, the voltages of the source channel loading 420 and the TFT cell loading 430 of the LCD panel 400 rise or fall to the desired gamma voltage within one gate time period Tgate.

시계열 디지털 회로(320)는 LCD 패널(400)의 로딩 요구(loading requirements)에 따라서 하나의 게이트 라인 시간 구간(Tgate) 내에 서로 다른 디지털 신호의 조합들(AP0~APX)을 생성한다. 이러한 디지털 신호의 조합들(AP0~APX)은 한 시점에 오직 하나의 디지털 신호만이 로직 "1" 레벨을 갖는다. 동적 조절 소스 드라이버 바이어스 회로(330)는 디지털 신호 조합들(AP0~APX)에 따라서 서로 다른 아날로그 레벨들을 갖는 바이어스 전류들(I_{source_bias})을 생성한다. 디지털 신호(AP0)의 로직 레벨이 "1"인 경우, 디지털 신호(AP0)는 동적 조절 소스 드라이버 바이어스 회로(330)의 바이어스 전류(I_{source_bias}) 중 최대 크기를 갖는 바이어스 전류가 선택되었음을 나타낸다. The time series digital circuit 320 generates combinations of different digital signals AP0 to APX in one gate line time interval Tgate according to the loading requirements of the LCD panel 400. These digital signal combinations AP0 to APX have only one digital signal at a time having a logic "1" level. The dynamic regulation source driver bias circuit 330 generates bias currents I _{source_bias} having different analog levels according to the digital signal combinations AP0 to APX. When the logic level of the digital signal AP0 is "1", the digital signal AP0 indicates that the bias current having the maximum magnitude among the bias currents I _{source_bias} of the dynamic regulation source driver bias circuit 330 is selected.

도 8의 액정 드라이버는 도 3, 도 4 및 도 6의 액정 드라이버들과 유사하게 동작한다. 하나의 게이트 라인 시간 구간(T_gate) 내에서 감마 드라이버들(310)의 바이어스 전류(I_{source_bias})의 크기가 서로 다른 크기를 갖도록 나뉠 수 있다. 하나의 게이트 라인 시간 구간(T_gate)의 초기에는 시계열 제어 디지털 회로(320)는 디지털 신호(AP0)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(330)는 가장 큰 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하고, 감마 드라이버들(310)은 LCD 패널(400) 소스 채널 로딩(420)의 전압(V_{source_channel})이 상기 목적하는 감마 전압으로 상승하거나 하강하기에 충분한 구동 전력을 생성한다. The liquid crystal driver of FIG. 8 operates similarly to the liquid crystal drivers of FIGS. 3, 4, and 6. The bias currents I _{source_bias} of the gamma drivers 310 may be divided to have different sizes in one gate line time interval T _gate . At the beginning of one gate line time interval T _gate , the time series control digital circuit 320 sets the logic level of the digital signal AP0 to " 1 ", so that the dynamic regulation source driver bias circuit 330 has the largest A bias current having a magnitude I _source _{_} _bias is generated, and the gamma drivers 310 cause the voltage V _{source_channel} of the source channel loading 420 of the LCD panel 400 to rise or fall to the desired gamma voltage. Generate sufficient driving power.

하나의 게이트 라인 시간 구간(T_gate)의 종기에는 시계열 제어 디지털 회로(320)는 디지털 신호(APX)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(330)는 가장 작은 크기를 갖는 바이어스 전류(I_{source_bias})를 생성하고, 그 결과로 감마 드라이버들(310)은 TFT 셀 로딩(430) 내의 스토리지 커 패시터(C_TFT)의 전압(V_TFT)이 상기 목적하는 감마 전압으로 상승하거나 하강하도록 하는 일정한 크기의 구동 전력을 생성한다.At the end of one gate line time interval T _gate , the time series control digital circuit 320 sets the logic level of the digital signal APX to " 1 ", so that the dynamic regulation source driver bias circuit 330 is the smallest. A bias current I _{source_bias} having a magnitude is generated, and as a result, the gamma drivers 310 cause the voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 430 to be the desired gamma voltage. It generates a certain amount of driving power to rise or fall.

도 9는 본 발명의 또 다른 실시예에 따른 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다. 9 illustrates a liquid crystal driver including a low power source driving device according to another embodiment of the present invention.

도 9를 참조하면, 도 9의 구동 장치는 각 감마 드라이버들(310)에 대하여 저항들(R1 ~ Rk)로 브리지(bridge)되는 복수의 감마 프리-드라이버들(311)을 포함하고 있다는 점이 도 8의 구동 장치와 다르다. 감마 프리-드라이버들(311)의 전압 성분과 저항들(312)에 의하여 전압 구동 점이 생성된다. 상기 전압 구동 점의 개수는 나타내고자 하는 계조 전압들과 동일하다. 감마 프리-드라이버들(311, G_pre1 ~ G_preZ)의 개수와 전압 성분의 저항들(312)의 개수와 크기는 애플리케이션에 따라 달라진다. 감마 프리-드라이버들(311)은 도 3 내지 도 8을 참조하여 설명된 바이어스 전류(I_{source_bias})에 의하여 제어되고 감마 프리 전압 레벨들(V_{ga_pre_level_1} ~ V_{ga_pre_level_Z})을 갖는 입력들에 의하여 감마 프리 전압 레벨들(G_pre1 ~ G_preZ)을 갖는 출력들이 생성된다. 저항들(312)의 전압 성분들을 통하여 필요로 하는 계조 전압들(G1 ~ GM)이 생성된다. Referring to FIG. 9, the driving device of FIG. 9 includes a plurality of gamma pre-drivers 311 bridged with resistors R1 to Rk with respect to each gamma driver 310. It is different from the driving device of 8. The voltage driving point is generated by the voltage component of the gamma pre-drivers 311 and the resistors 312. The number of voltage driving points is equal to the gray voltages to be represented. The number of gamma pre-drivers 311 (G _pre1 to G _preZ ) and the number and size of resistors 312 of the voltage component are application dependent. Gamma pre-drivers 311 are controlled by the bias current I _{source_bias} described with reference to FIGS. 3-8 and are gamma free voltage by inputs having gamma pre voltage levels V _{ga_pre_level_1} to V _{ga_pre_level_Z} . Outputs with levels G _pre1 to G _preZ are generated. The grayscale voltages G1 to GM needed through the voltage components of the resistors 312 are generated.

계조 전압들(G1 ~ GM)은 디지털 선택 신호(GS₀₀ ~ GS_0Y,...,GS_N0 ~ GS_NY)에 따라 소스 드라이버들의 역할을 하는 복수의 디지털 아날로그 컨버터들(340)을 통하여 전송되고, LCD 패널(400)의 소스 채널 로딩(420)과 TFT 셀 로딩(430)의 전압 이 하나의 게이트 시간 구간(T_gate) 내에 목적하는 감마 전압으로 상승하거나 하강한다.The gray voltages G1 to GM are transmitted through the plurality of digital analog converters 340 serving as source drivers according to the digital selection signals GS ₀₀ to GS _0Y , ..., GS _N0 to GS _NY . In addition, the voltages of the source channel loading 420 and the TFT cell loading 430 of the LCD panel 400 rise or fall to a desired gamma voltage within one gate time interval T _gate .

시계열 디지털 회로(320)는 LCD 패널(400)의 로딩 요구(loading requirements)에 따라서 하나의 게이트 라인 시간 구간(T_gate) 내에 서로 다른 디지털 신호의 조합들(AP0~APX)을 생성한다. 이러한 디지털 신호의 조합들(AP0~APX)은 한 시점에 오직 하나의 디지털 신호만이 로직 "1" 레벨을 갖는다. 동적 조절 소스 드라이버 바이어스 회로(330)는 디지털 신호 조합들(AP0~APX)에 따라서 서로 다른 아날로그 레벨들을 갖는 바이어스 전류들(I_{source_bias})을 생성한다. 디지털 신호(AP0)의 로직 레벨이 "1"인 경우, 디지털 신호(AP0)는 동적 조절 소스 드라이버 바이어스 회로(330)의 바이어스 전류(I_{source_bias}) 중 최대 크기를 갖는 바이어스 전류가 선택되었음을 나타낸다. The time series digital circuit 320 generates combinations of different digital signals AP0 to APX in one gate line time interval T _gate according to the loading requirements of the LCD panel 400. These digital signal combinations AP0 to APX have only one digital signal at a time having a logic "1" level. The dynamic regulation source driver bias circuit 330 generates bias currents I _{source_bias} having different analog levels according to the digital signal combinations AP0 to APX. When the logic level of the digital signal AP0 is "1", the digital signal AP0 indicates that the bias current having the maximum magnitude among the bias currents I _{source_bias} of the dynamic regulation source driver bias circuit 330 is selected.

도 9의 액정 드라이버는 다음과 같이 동작한다. 하나의 게이트 라인 시간 구간(T_gate) 내에서 감마 프리-드라이버들(311)의 바이어스 전류(I_{source_bias})의 크기가 서로 다른 크기를 갖도록 나뉠 수 있다. 하나의 게이트 라인 시간 구간(Tgate)의 초기에는 시계열 제어 디지털 회로(320)는 디지털 신호(AP0)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(330)는 가장 큰 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하고, 감마 드라이버들(310)은 LCD 패널(400) 소스 채널 로딩(420)의 전압(V_{source_channel})이 상기 목적하는 감마 전압으로 상승하거나 하강하기에 충분한 구동 전력을 생성한다. The liquid crystal driver of FIG. 9 operates as follows. The bias currents I _{source_bias} of the gamma pre-drivers 311 may be divided to have different sizes in one gate line time interval T _gate . At the beginning of one gate line time interval Tgate, time series control digital circuit 320 sets the logic level of digital signal AP0 to " 1 ", resulting in dynamic regulation source driver bias circuit 330 having the largest magnitude. The bias current I _source _{_} _bias is generated, and the gamma drivers 310 cause the voltage V _{source_channel} of the source channel loading 420 of the LCD panel 400 to rise or fall to the desired gamma voltage. Generate sufficient drive power.

하나의 게이트 라인 시간 구간(T_gate)의 종기에는 시계열 제어 디지털 회로(320)는 디지털 신호(APX)의 로직 레벨을 "1"로 하고, 그 결과 동적 조절 소스 드라이버 바이어스 회로(330)는 가장 작은 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하고, 그 결과로 감마 프리-드라이버들(311)은 TFT 셀 로딩(430) 내의 스토리지 커패시터(C_TFT)의 전압(V_TFT)이 상기 목적하는 감마 전압으로 상승하거나 하강하도록 하는 일정한 크기의 구동 전력을 생성한다.At the end of one gate line time interval T _gate , the time series control digital circuit 320 sets the logic level of the digital signal APX to " 1 ", so that the dynamic regulation source driver bias circuit 330 is the smallest. The bias current I _source _{_} _bias is generated, and as a result, the gamma pre-drivers 311 have a voltage V _TFT of the storage capacitor C _TFT in the TFT cell loading 430. Generates a constant amount of drive power to rise or fall to the gamma voltage.

본 발명에 따르면, 하나의 게이트 라인 시간 구간(T_gate) 내에서 서로 다른 크기를 갖는 바이어스 전류(I_source _{_} _bias)를 생성하여 액정 드라이버에서 소모되는 전력을 감소시킬 수 있다.According to the present invention, the power consumption of the liquid crystal driver may be reduced by generating bias currents I _source _{_} _bias having different magnitudes within one gate line time interval T _gate .

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.

도 2는 도 1의 액정 드라이버에서 소스 채널 로딩(loading)의 전압과 TFT 셀 로딩의 전압과 바이어스 전류를 나타내는 파형도이다.FIG. 2 is a waveform diagram illustrating a voltage of source channel loading, a voltage of TFT cell loading, and a bias current in the liquid crystal driver of FIG. 1.

도 3은 본 발명에 따른 액정 표시 장치 패널의 로딩을 구동하는 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다.3 shows a liquid crystal driver including a low power source driving device for driving loading of a liquid crystal display panel according to the present invention.

도 5는 도 4의 소스 채널 로딩의 전압과 TFT 셀 로딩내의 스토리지 커패시터의 전압과 소스 드라이버들의 바이어스 전류를 나타내는 파형도이다.FIG. 5 is a waveform diagram illustrating the voltage of the source channel loading of FIG. 4, the voltage of the storage capacitor in the TFT cell loading, and the bias currents of the source drivers.

도 7은 도 6의 소스 채널 로딩의 전압과 TFT 셀 로딩내의 스토리지 커패시터의 전압과 소스 드라이버들의 바이어스 전류를 나타내는 파형도이다.FIG. 7 is a waveform diagram illustrating the voltage of the source channel loading of FIG. 6, the voltage of the storage capacitor in the TFT cell loading, and the bias currents of the source drivers.

도 8은 본 발명의 또 다른 실시예에 따른 저저력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다.8 illustrates a liquid crystal driver including a low power source driving device according to another embodiment of the present invention.

도 9는 본 발명의 또 다른 실시예에 따른 저전력 소스 구동 장치를 포함하는 액정 드라이버를 나타낸다.9 illustrates a liquid crystal driver including a low power source driving device according to another embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

10: 소스 구동 장치 100, 300: 저전력 소스 구동 장치10: source driving device 100, 300: low power source driving device

110: 소스 드라이버 120, 320: 시계열 제어 디지털 회로110: source driver 120, 320: time series control digital circuit

130, 330: 동적 조절 소스 드라이버 바이어스 회로130, 330: Dynamically Adjustable Source Driver Bias Circuit

220, 420: 소스 채널 로딩 230, 430: TFT 셀 로딩220, 420: source channel loading 230, 430: TFT cell loading

310: 감마 드라이버 311: 감마 프리-드라이버310: Gamma Driver 311: Gamma Free Driver

340: 디지털 아날로그 컨버터 340: digital to analog converter

Claims

A low power source driving device for driving loading of a liquid crystal display (LCD) panel,

A time series control digital circuit for generating combinations of different digital signals in which only one digital signal at a time point during one gate line time interval has a logic '1' level;

A dynamic regulated source driver bias circuit for generating bias currents having different analog levels in response to the combinations of the digital signals; And

A low power source drive comprising a plurality of source drivers controlled by the bias currents to generate corresponding drive power such that the loading of the LCD panel rises or falls to a desired gamma voltage within the one gate line time interval; Device.

2. The method of claim 1, wherein the combination of digital signals comprises at least two digital signal combinations, and wherein the dynamically adjusted source driver bias circuit applies at least two bias currents having different analog levels in response to the digital signal combinations. And at the beginning of each gate line time interval a normal level of bias current is generated to provide sufficient drive power for the loading of the LCD panel to rise or fall to the desired gamma voltage by the source drivers. And a bias current having a level lower than the normal level is generated in the remaining sections of the gate line time section to generate driving power of a predetermined size by the source drivers.

3. The low power source driving apparatus of claim 2, wherein the dynamically regulated source driver bias circuit generates a bias current that becomes smaller as the gate line time interval approaches the end.

A low power source drive device for driving loading of an LCD panel,

A dynamic regulated source driver bias circuit for generating bias currents having different analog levels in response to the combinations of the digital signals;

A plurality of gamma drivers generating gradation voltages to be controlled and displayed by the bias currents; And

And a plurality of digital-to-analog converters for outputting the required gray voltages among the gray voltages to cause the LCD panel loading to rise or fall to a desired gamma voltage within the one gate line time period.

5. The method of claim 4, wherein the combination of digital signals comprises at least two digital signal combinations, and wherein the dynamically adjusted source driver bias circuit applies at least two bias currents having different analog levels in response to the digital signal combinations. And at the beginning of each gate line time period a normal level bias current is generated to generate sufficient drive power for the loading of the LCD panel to rise or fall to the desired gamma voltage by the gamma drivers. And a bias current having a level lower than the normal level is generated in the remaining sections of the gate line time section to generate driving power of a predetermined size by the gamma drivers.

6. The apparatus of claim 5, wherein the dynamically regulated source driver bias circuit generates a bias current that is smaller in magnitude as the gate line time interval approaches the end.

The method of claim 4, wherein the gamma drivers are configured to bridge a plurality of gamma pre-drivers and the gamma pre-drivers controlled by the bias currents to generate voltage components to represent desired gray scale voltages. A low power source drive device comprising resistors.

8. The method of claim 7, wherein the combination of digital signals comprises at least two digital signal combinations, and wherein the dynamically adjusted source driver bias circuit is configured to generate at least two bias currents having different analog levels in response to the digital signal combinations. And at the beginning of each gate line time period a normal level bias current is generated to provide sufficient driving power for the loading of the LCD panel to rise or fall to the desired gamma voltage by the gamma pre-drivers. And a bias current having a lower level than the normal level is generated in the remaining sections of the gate line time section to generate a predetermined amount of driving power by the gamma pre-drivers.

8. The low power source driving apparatus of claim 7, wherein the dynamically regulated source driver bias circuit generates a bias current that becomes smaller as the gate line time interval approaches the end.